JP6435868B2 - 画像形成装置、省電力時通信制御方法および省電力時通信制御プログラム - Google Patents

Description

この発明は、画像形成装置、省電力時通信制御方法および省電力時通信制御プログラムに関し、特に、消費電力の低い省電力モードに動作モードを切り換え可能な画像形成装置、その画像形成装置で実行される省電力時通信制御方法およびその画像形成装置を制御するコンピューターで実行される省電力時通信制御プログラムに関する。

近年、ＭＦＰ（Ｍｕｌｔｉ Ｆｕｎｃｔｉｏｎ Ｐｅｒｉｐｈｅｒａｌ）で代表される画像形成装置は、駆動していない待機状態における消費電力を低減する要求が高まっている。このため、待機状態において、ＭＦＰを制御するＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）およびそのＣＰＵが作業領域として使用するＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）の駆動を停止するＭＦＰが開発されている。一方、待機状態から復帰するために、ＣＰＵがプログラムを実行可能な状態にするまでの時間をできるだけ短くする必要がある。

たとえば、特開２０１０−１９４８１１号公報には、装置全体の統括制御を行う第１の演算処理装置と該第１の演算処理装置よりも消費電力の少ない第２の演算処理装置とを備えた印刷装置用コントローラーであって、セルフリフレッシュモードを有するＲＡＭと、処理主体が上記第１の演算処理装置である主制御部と、処理主体が前記第２の演算処理装置である副制御部とを備え、前記主制御部は、省電力状態への移行命令を入力されると、前記第１の演算処理装置を前記省電力状態から復帰するために必要な情報を記憶部に記憶させ、その後前記ＲＡＭを前記セルフリフレッシュモードに移行させ、その後前記副制御部は、前記第１の演算処理装置の電源をオフし、前記副制御部が前記第１の演算処理装置の電源をオフする前に前記ＲＡＭの制御回路を省電力状態から復帰するために必要な情報を前記主制御部が前記記憶部に記憶させ、その後前記副制御部が前記ＲＡＭを制御する回路の電源をオフし、前記副制御部は、前記省電力状態からの復帰命令を入力されると、前記制御回路と前記第１の演算処理装置の電源をオンし、その後前記第１の演算処理装置を前記省電力状態から復帰するために必要な情報を前記記憶部から前記第１の演算処理装置にリストアし且つ前記制御回路を前記省電力状態から復帰するために必要な情報を前記記憶部から前記制御回路にリストアし、その後前記ＲＡＭを通常のリフレッシュモードに移行させる印刷装置用コントローラーが記載されている。

しかしながら、特開２０１０−１９４８１１号公報に記載の印刷装置用コントローラーは、主制御部の第１の演算処理装置の電源をオフにするために、第１の演算処理装置と第２の演算処理装置とが同期するために、直接通信する必要がある。このため、第１の演算処理装置と第２の演算処理装置を専用に開発しなければならない。また、回路構成が複雑になるといった問題があった。
特開２０１０−１９４８１１号公報

この発明は上述した問題点を解決するためになされたもので、この発明の目的の１つは、簡単な構成で省電力モードに移行させることができるとともに、省電力モードの期間をできるだけ長くすることが可能な画像形成装置を提供することである。

この発明の他の目的は、画像形成装置の構成を簡単にして省電力モードに移行させることができるとともに、省電力モードの期間をできるだけ長くすることが可能な省電力時通信方法を提供することである。

この発明のさらに他の目的は、画像形成装置の構成を簡単にして省電力モードに移行させることができるとともに、省電力モードの期間をできるだけ長くすることが可能な省電力時通信プログラムを提供することである。

上述した目的を達成するためにこの発明のある局面によれば、画像形成装置は、スリープ条件の成立により通常状態よりも消費電力の少ないスリープ状態となるメイン制御手段と、メイン制御手段よりも消費電力の少ないサブ制御手段と、メイン制御手段に割り当てられたメイン領域と、メイン制御手段およびサブ制御手段により共有される共有領域とを含む揮発性のメイン記憶手段と、メイン制御手段によるメイン記憶手段へのアクセスと、サブ制御手段によるメイン記憶手段へのアクセスを調停する調停手段と、メイン制御手段により制御され、ネットワークと接続された通信手段と、を備え、メイン制御手段は、スリープ状態に移行する前に、スリープ状態であることを示す情報を共有領域に記憶し、サブ制御手段は、共有領域にスリープ状態であることを示す情報が記憶されていることを検出することに応じて、メイン記憶手段をセルフリフレッシュモードに移行させる省電力モード移行手段と、通信手段を制御する処理の一部である応答処理を実行する応答制御手段と、を備え、応答制御手段は、メイン制御手段がスリープ状態の間に、通信手段が応答処理で対応できないデータを受信することに応じて、メイン記憶手段のセルフリフレッシュモードを解除し、メイン制御手段のスリープ状態を解除する。

この局面に従えば、サブ制御手段は、メイン記憶手段の共有領域を用いてメイン制御手段がスリープ状態に移行したことを検出し、メイン記憶手段をセルフリフレッシュモードに移行させ、通信手段が応答処理で対応できないデータを受信すると、メイン記憶手段のセルフリフレッシュモードを解除し、メイン制御手段のスリープ状態を解除する。このため、サブ制御手段は、メイン制御手段と直接通信することなく同期することができるとともに、メイン記憶手段のセルフリフレッシュモードの切り換え制御をするので、メイン制御手段に高性能な部品を採用することない。また、サブ制御手段が、メイン記憶手段をセルフリフレッシュモードに移行させるので、簡単な構成で、メイン制御手段およびメイン記憶手段を省電力モードに移行させることができるとともに、メイン制御手段が起動する時間を短くすることができる。また、サブ制御手段は、メイン制御手段がスリープ状態の間に、通信手段を制御する応答処理を実行するので、メイン制御手段がスリープ状態の期間を長くすることができる。その結果、簡単な構成で省電力モードに移行させることができるとともに、省電力モードの期間をできるだけ長くすることが可能な画像形成装置を提供することができる。

好ましくは、応答制御手段は、メイン制御手段がスリープ状態の間に、通信手段が応答処理で対応できないデータを受信する場合に、メイン記憶手段のセルフリフレッシュモードを解除した後に受信されたデータを共有領域に書き込むとともに、メイン制御手段のスリープ状態を解除し、メイン制御手段は、起動した後に共有領域にデータが記憶されている場合、記憶されたデータを処理する。

この局面に従えば、メイン制御手段がスリープ状態の間に、通信手段により受信されたデータを失うことなく、メイン制御手段で処理させることができる。

好ましくは、サブ制御手段よりも消費電力が小さく、応答処理の一部である部分応答処理を実行可能な部分制御手段を、さらに備え、サブ制御手段は、共有領域にスリープ状態であることを示す情報が記憶されていることを検出した後に駆動しなくなり、部分制御手段は、通信手段が部分応答処理で対応できないデータを受信することに応じて、サブ制御手段を起動する。

この局面に従えば、サブ制御手段は、共有領域にスリープ状態であることを示す情報が記憶されていることを検出した後に駆動しなくなり、部分制御手段が部分応答処理を実行するので、消費電力を小さくすることができる。また、通信手段が部分応答処理で対応できないデータを受信することに応じて、部分制御手段がサブ制御手段を起動するので、サブ制御手段が駆動していない間に受信されたデータが失われることがない。

好ましくは、サブ制御手段の作業領域として用いられ、メイン記憶手段よりの消費電力の少ないサブ記憶手段と、部分制御手段により制御され、サブ制御手段が駆動していない間は、サブ記憶手段に電力を供給しつつ、サブ制御手段に供給する電力を遮断する電力切換手段と、をさらに備える。

この局面に従えば、サブ制御手段が駆動しない間に、サブ記憶手段に電力が供給されるので、サブ制御手段が起動する時間を短くすることができる。

好ましくは、サブ制御手段により制御され、メイン制御手段がスリープ状態の間はメイン制御手段に電力の供給を停止し、メイン制御手段のスリープ状態でない間はメイン制御手段に電力を供給する電源制御手段を、さらに備える。

この局面に従えば、メイン制御手段がスリープ状態の間はメイン制御手段に電力の供給を停止するので、消費電力を低減することができる。

この発明の他の局面によれば、省電力時通信方法は、スリープ条件の成立により通常状態よりも消費電力の少ないスリープ状態となるメイン制御手段と、メイン制御手段よりも消費電力の少ないサブ制御手段と、メイン制御手段に割り当てられたメイン領域と、メイン制御手段およびサブ制御手段により共有される共有領域とを含む揮発性のメイン記憶手段と、メイン制御手段によるメイン記憶手段へのアクセスと、サブ制御手段によるメイン記憶手段へのアクセスを調停する調停手段と、メイン制御手段により制御され、ネットワークと接続された通信手段と、を備えた画像形成装置で実行される省電力時通信方法であって、メイン制御手段に、スリープ状態に移行する前に、スリープ状態であることを示す情報を共有領域に記憶するステップを実行させ、サブ制御手段に、共有領域にスリープ状態であることを示す情報が記憶されていることを検出することに応じて、メイン記憶手段をセルフリフレッシュモードに移行させる省電力モード移行ステップと、通信手段を制御する処理の一部である応答処理を実行する応答制御ステップと、メイン制御手段がスリープ状態の間に、通信手段が応答処理で対応できないデータを受信することに応じて、メイン記憶手段のセルフリフレッシュモードを解除し、メイン制御手段のスリープ状態を解除する解除ステップと、を実行させる。

この局面に従えば、画像形成装置の構成を簡単にして省電力モードに移行させることができるとともに、省電力モードの期間をできるだけ長くすることが可能な省電力時通信方法を提供することができる。

この発明の他の局面によれば、省電力時通信プログラムは、スリープ条件の成立により通常状態よりも消費電力の少ないスリープ状態となるメイン制御手段と、メイン制御手段よりも消費電力の少ないサブ制御手段と、メイン制御手段に割り当てられたメイン領域と、メイン制御手段およびサブ制御手段により共有される共有領域とを含む揮発性のメイン記憶手段と、メイン制御手段によるメイン記憶手段へのアクセスと、サブ制御手段によるメイン記憶手段へのアクセスを調停する調停手段と、メイン制御手段により制御され、ネットワークと接続された通信手段と、を備えた画像形成装置において、サブ制御手段により実行される省電力時通信プログラムであって、共有領域にメイン制御手段によってスリープ状態であることを示す情報が記憶されたことを検出することに応じて、メイン記憶手段をセルフリフレッシュモードに移行させる省電力モード移行ステップと、通信手段を制御する処理の一部である応答処理を実行する応答制御ステップと、メイン制御手段がスリープ状態の間に、通信手段が応答処理で対応できないデータを受信することに応じて、メイン記憶手段のセルフリフレッシュモードを解除し、メイン制御手段のスリープ状態を解除する解除ステップと、をサブ制御手段に実行させる省電力時通信プログラム。

この局面に従えば、画像形成装置の構成を簡単にして省電力モードに移行させることができるとともに、省電力モードの期間をできるだけ長くすることが可能な省電力時通信プログラムを提供することができる。

本発明の実施の形態の１つにおける画像処理システムの全体概要の一例を示す図である。 本実施の形態の一つにおけるＭＦＰの外観を示す斜視図である。 ＭＦＰのハードウェア構成の概要の一例を示すブロック図である。 メイン基板の詳細な構成の一例を通信Ｉ／Ｆ部および電源制御部とともに示すブロック図である。 メインＣＰＵ、ＤＲＡＭ、サブＣＰＵおよび部分制御部それぞれの状態の経時的変化を説明する図である。 スリープ移行処理の流れの一例を示すフローチャートである。 応答制御処理の流れの一例を示すフローチャートである。 装置探索応答制御処理の流れの一例を示すフローチャートである。

以下、本発明の実施の形態について図面を参照して説明する。以下の説明では同一の部品には同一の符号を付してある。それらの名称および機能も同じである。したがって、それらについての詳細な説明は繰り返さない。

図１は、本発明の実施の形態の１つにおける画像処理システムの全体概要の一例を示す図である。図１を参照して、画像処理システム１は、複合機であるＭＦＰ（Ｍｕｌｔｉ Ｆｕｎｃｔｉｏｎ Ｐｅｒｉｐｈｅｒａｌ）１００，１００Ａ，１００Ｂ，１００Ｃと、パーソナルコンピューター（ＰＣ）２００Ａ，２００Ｂ，２００Ｃ、２００Ｄと、を含む。ＭＦＰ１００，１００Ａ，１００Ｂ，１００ＣおよびＰＣ２００Ａ，２００Ｂ，２００Ｃ，２００Ｄは、ネットワーク３に接続されている。ネットワーク３は、例えば、ローカルエリアネットワークである。

本実施の形態における画像処理システム１においては、ＰＣ２００Ａ〜２００Ｄは、一般的なコンピューターである。それらのハードウェア構成および機能は周知なので、ここでは説明を繰り返さない。

ＭＦＰ１００，１００Ａ〜１００Ｃは、基本的なハードウェア構成および機能は同じである。以下、ＭＦＰ１００，１００Ａ〜１００Ｃのハードウェア構成および機能について、ＭＦＰ１００を例に説明する。

図２は、本実施の形態の一つにおけるＭＦＰの外観を示す斜視図である。図２を参照して、ＭＦＰ１００は、画像形成装置の一例であり、原稿を読み取るための原稿読取部１３０と、原稿を原稿読取部１３０に搬送するための自動原稿搬送装置１２０と、原稿読取部１３０が原稿を読み取って出力する画像データに基づいて用紙等に画像を形成するための画像形成部１４０と、画像形成部１４０に用紙を供給するための給紙部１５０と、ユーザーインターフェースとしての操作パネル１１５とを含む。

自動原稿搬送装置１２０は、原稿給紙トレイ上にセットされた複数枚の原稿を１枚ずつ自動的に原稿読取部１３０のプラテンガラス上に設定された所定の原稿読み取り位置まで搬送し、原稿読取部１３０により原稿画像が読み取られた原稿を原稿排紙トレイ上に排出する。原稿読取部１３０は、原稿読取位置に搬送されてきた原稿に光を照射する光源と、原稿で反射した光を受光する光電変換素子とを含み、原稿のサイズに応じた原稿画像を走査する。光電変換素子は、受光した光を電気信号である画像データに変換して、画像形成部１４０に出力する。給紙部１５０は、複数の給紙トレイを有する。複数の給紙トレイそれぞれは、予め定められたサイズの用紙を収納する。給紙部１５０は、複数の給紙トレイのうち画像形成に用いるサイズの用紙を収納する給紙トレイから用紙を１枚ずつ取り出し、取り出した用紙を画像形成部１４０に搬送する。

画像形成部１４０は、周知の電子写真方式により画像を形成するものであって、原稿読取部１３０から入力される画像データにシェーディング補正などの各種のデータ処理を施した、データ処理後の画像データまたは、外部から受信された画像データに基づいて、給紙部１５０により搬送される用紙に画像を形成する。

操作パネル１１５は、ＭＦＰ１００の上面に設けられ、操作画面等を表示するとともに、ユーザーによる操作を受け付けるユーザーインターフェースとして機能する。

図３は、ＭＦＰのハードウェア構成の概要の一例を示すブロック図である。図３を参照して、ＭＦＰ１００は、上述した、自動原稿搬送装置１２０、原稿読取部１３０、画像形成部１４０および給紙部１５０に加えて、メイン基板１１１と、通信インターフェース（Ｉ／Ｆ）部１６０と、ファクシミリ部１７０と、外部記憶装置１８０と、大容量記憶装置としてのハードディスクドライブ（ＨＤＤ）１１３、操作パネル１１５および電源制御部１１７と、を含む。

メイン基板１１１は、自動原稿搬送装置１２０、原稿読取部１３０、画像形成部１４０および給紙部１５０、通信Ｉ／Ｆ部１６０、ファクシミリ部１７０、外部記憶装置１８０、ＨＤＤ１１３、操作パネル１１５および電源制御部１１７と接続される。

通信Ｉ／Ｆ部１６０は、ネットワーク３にＭＦＰ１００を接続するためのインターフェースである。通信Ｉ／Ｆ部１６０は、装置探索プロトコル、ＴＣＰ（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｃｏｎｔｒｏｌ Ｐｒｏｔｏｃｏｌ）またはＵＤＰ（Ｕｓｅｒ Ｄａｔａｇｒａｍ Ｐｒｏｔｏｃｏｌ）等の通信プロトコルで、ネットワーク３に接続された他のコンピューターと通信する。なお、通信のためのプロトコルは、特に限定されることはなく、任意のプロトコルを用いることができる。また、通信Ｉ／Ｆ部１６０が接続されるネットワーク３は、例えば、ローカルエリアネットワーク（ＬＡＮ）であり、接続形態は有線または無線を問わない。またネットワーク３は、ＬＡＮに限らず、ワイドエリアネットワーク（ＷＡＮ）、公衆交換電話網（Ｐｕｂｌｉｃ Ｓｗｉｔｃｈｅｄ Ｔｅｌｅｐｈｏｎｅ Ｎｅｔｗｏｒｋｓ）を用いたネットワーク３等であってもよい。さらに、ネットワーク３は、インターネットに接続されている。このため、ＭＦＰ１００は、インターネットに接続されたサーバー等のコンピューターと通信が可能である。

通信Ｉ／Ｆ部１６０は、ネットワーク３から受信されるデータをメイン基板１１１に出力し、メイン基板１１１から入力されるデータをネットワーク３に出力する。通信Ｉ／Ｆ部１６０は、ネットワーク３から受信されるデータのうちＭＦＰ１００宛てのデータのみを、メイン基板１１１に出力し、ネットワーク３から受信されるデータのうちＭＦＰ１００とは異なる装置宛てのデータを廃棄する。

ファクシミリ部１７０は、公衆交換電話網（ＰＳＴＮ）に接続され、ファクシミリデータを送受信する。外部記憶装置１８０は、ＣＤ−ＲＯＭ（Ｃｏｍｐａｃｔ Ｄｉｓｋ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）１８０Ａ、または半導体メモリーが装着される。外部記憶装置１８０は、ＣＤ−ＲＯＭ１１８または半導体メモリーに記憶されたデータを読み出す。外部記憶装置１８０は、ＣＤ−ＲＯＭ１１８または半導体メモリーにデータを記憶する。

操作パネル１１５は、表示部１１８と、操作部１１９と、を含む。表示部１１８は、例えば、液晶表示装置（ＬＣＤ）であり、ユーザーに対する指示メニューや取得した画像データに関する情報等を表示する。操作部１１９は、複数のハードキーと、タッチパネルと、を含む。タッチパネルは、表示部１１８の上面または下面に表示部に重畳して設けられたマルチタッチ対応のタッチパネルであり、表示部１１８の表示面中でユーザーにより指示された位置を検出する。

電源制御部１１７は、商用電源と接続され、交流を直流に変換し、電力をＭＦＰ１００が備えるメイン基板１１１、ＨＤＤ１１３、操作パネル１１５、自動原稿搬送装置１２０、原稿読取部１３０、画像形成部１４０、給紙部１５０、通信Ｉ／Ｆ部１６０、ファクシミリ部１７０とおよび外部記憶装置１８０に供給する。

図４は、メイン基板の詳細な構成の一例を通信Ｉ／Ｆ部および電源制御部とともに示すブロック図である。図４を参照して、メイン基板１１１は、メインＣＰＵ５１と、ＤＲＡＭ（Ｄｙｎａｍｉｃ ＲＡＭ）５３と、通信モジュール５５と、を含む。ＤＲＡＭ５３は、不揮発性の半導体メモリーであり、セルフリフレッシュモードを有し、単独で記憶保持のためのリフレッシュ動作が可能である。

通信モジュール５５は、メモリコントローラー６１と、ＳＲＡＭ（Ｓｔａｔｉｃ ＲＡＭ）６３と、サブＣＰＵ６５と、部分制御部６７と、電力切換部６９と、を含む。電力切換部６９は、電源制御部１１７から供給される電力を、メインコントローラー６１、ＳＲＡＭ６３、サブＣＰＵ６５および部分制御部６７に供給する。電力切換部６９は、サブＣＰＵ６５に供給する電力を単独で切断することが可能である。

メモリコントローラー６１は、メインＣＰＵ５１、サブＣＰＵ６５およびＤＲＡＭ５３と接続され、メインＣＰＵ５１によるＤＲＡＭ５３へのアクセスと、サブＣＰＵ６５によるＤＲＡＭ５３へのアクセスを調停する。従って、メインＣＰＵ５１はＤＲＡＭ５３にアクセス可能であり、サブＣＰＵ６５はＤＲＡＭ５３にアクセス可能である。ＤＲＡＭ５３は、メインＣＰＵ５１に割り当てられたメイン領域と、メインＣＰＵ５１およびサブＣＰＵ６５とで共有される共有領域と、を含む。

メインＣＰＵ５１は、ＤＲＡＭ５３を作業領域として使用する。メインＣＰＵ５１は、ＨＤＤ１１３に記憶されたプログラムをＤＲＡＭ５３にロードして実行する。メインＣＰＵ５１は、ＭＦＰ１００の全体を制御し、動作モードを通常モードと通常モードよりも消費電力の小さいスリープモードとに切り換える。例えば、メインＣＰＵ５１は、通常モードにおいてスリープ条件が成立すると、動作モードをスリープモードに切り換える。スリープ条件は、例えば、操作パネル１１５がユーザーによる操作を所定時間以上受け付けない場合、通信Ｉ／Ｆ部１６０が外部からデータを所定時間以上受信しない場合、ファクシミリ部１７０がファクシミリデータを所定時間以上受信しない場合である。なお、メインＣＰＵ５１が動作モードを通常モードからスリープモードに切り換えるタイミングは、これらに限定されることなく、任意に定めることができる。メインＣＰＵ５１は、動作モードをスリープモードに切り換える場合、ＤＲＡＭ５３の共有領域に、スリープモードに切り換えたことを示す情報を記憶する。例えば、サブＣＰＵ６５との間で予め定められたアドレスにフラッグを記憶する。

ＳＲＡＭ６３は、不揮発性の半導体メモリーであり、記憶保持のための動作を必要としない。ＳＲＡＭ６３は、ＤＲＡＭ５３よりも消費電力が小さい。サブＣＰＵ６５は、ＳＲＡＭ６３を作業領域として使用する。サブＣＰＵ６５は、メインＣＰＵ５１よりも消費電力が小さい。また、サブＣＰＵ６５は、ＨＤＤ１１３に記憶された代理通信プログラムをＳＲＡＭ６３にロードして実行する。

サブＣＰＵ６５は、省電力モード移行部７１と、応答制御部７３と、を含む。省電力モード移行部７１は、メインＣＰＵ５１が動作モードを通常モードからスリープモードに切り換えたことを検出する。具体的には、省電力モード移行部７１は、ＤＲＡＭ５３の共有領域にメインＣＰＵ５１によってスリープモードに切り換えたことを示す情報が記憶されたことを検出する。例えば、省電力モード移行部７１は、ＤＲＡＭ５３の共有領域で、メインＣＰＵ５１との間で予め定められたアドレスをポーリングし、そのアドレスにフラグが記憶されていれば、ＣＰＵ５１が動作モードを通常モードからスリープモードに切り換えたことを検出する。以下、メインＣＰＵ５１が動作モードを通常モードからスリープモードに切り換え、次に通常モードで動作するまでの期間のメインＣＰＵ５１の状態をスリープ状態といい、動作モードが通常モードの期間のメインＣＰＵ５１の状態を通常状態という。

省電力モード移行部７１は、メインＣＰＵ５１が動作モードを通常モードからスリープモードに切り換えたことを検出することに応じて、ＤＲＡＭ５３をセルフリフレッシュモードに移行させ、電源制御部１１７を制御して、メインＣＰＵ５１に供給する電力を遮断させる。これにより、ＤＲＡＭ５３に記憶されているデータを保持したまま、メインＣＰＵ５１を停止させることができる。メインＣＰＵ５１によって電力が消費されず、ＤＲＡＭ５３がセルフリフレッシュモードで消費される電力はセルフリフレッシュモードでない通常モードよりも小さいのでの、消費電力を少なくすることができる。

省電力モード移行部７１は、さらに、メインＣＰＵ５１が動作モードを通常モードからスリープモードに切り換えたことを検出すると、部分制御部６７に起動指示を出力する。部分制御部６７は、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）であり、通信Ｉ／Ｆ部１６０を制御し、装置探索応答処理を実行する。部分制御部６７は、サブＣＰＵ６５よりも消費電力が小さい。

ここで、装置探索応答処理について説明する。装置探索プロトコルにおいては、基本的に、ネットワーク３に接続されているデバイス、例えば、ＰＣ２００Ａ〜２００Ｄ，ＭＦＰ１００Ａ〜１００Ｃが、他のデバイスを発見するためのリクエストをネットワーク３にマルチキャストで送出する。装置探索応答処理は、通信Ｉ／Ｆ部１６０が他のデバイスから送信されたリクエストを受信することに応じて、自装置の存在を示す応答をユニキャストで返信する処理である。このような装置探索プロトコルは、例えば、物理アドレスであるＭＡＣ（Ｍｅｄｉａ Ａｃｃｅｓｓ Ｃｏｎｔｒｏｌ）アドレスを問い合わせないプロトコルに分類されるＳＳＤＰ（Ｓｉｍｐｌｅ Ｓｅｒｖｉｃｅ Ｄｉｓｃｏｖｅｒｙ Ｐｒｏｔｏｃｏｌ）、ＷＳＤ（Ｗｅｂ Ｓｅｒｖｉｃｅｓ ｏｎ Ｄｅｖｉｃｅｓ）、ＳＬＰ（Ｓｅｒｖｉｃｅ Ｌｏｃａｔｉｏｎ Ｐｒｏｔｏｃｏｌ）およびｍＤＮＳ（ｍｕｌｔｉｃａｓｔ Ｄｏｍａｉｎ Ｎａｍｅ Ｓｙｓｔｅｍ）と、ＭＡＣアドレスを問い合わせるプロトコルに分類されるＡＲＰ（Ａｄｄｒｅｓｓ Ｒｅｓｏｌｕｔｉｏｎ Ｐｒｏｔｏｃｏｌ），ＩＣＭＰ（Ｉｎｔｅｒｎｅｔ Ｃｏｎｔｒｏｌ Ｍｅｓｓａｇｅ Ｐｒｏｔｏｃｏｌ）、ＮｅｔＢＩＯＳ（Ｎｅｔｗｏｒｋ Ｂａｓｉｃ Ｉｎｐｕｔ Ｏｕｔｐｕｔ Ｓｙｓｔｅｍ）、ＬＬＭＮＲ（Ｌｉｎｋ−Ｌｏｃａｌ Ｍｕｌｔｉｃａｓｔ Ｎａｍｅ Ｒｅｓｏｌｕｔｉｏｎ）およびＳＮＭＰ（Ｓｉｍｐｌｅ Ｎｅｔｗｏｒｋ Ｍａｎａｇｅｍｅｎｔ Ｐｒｏｔｏｃｏｌ）と、がある。

部分制御部６７は、通信Ｉ／Ｆ部１６０が、部分制御部６７が対応していない通信プロトコルのデータを受信する場合、そのデータをサブＣＰＵ６５に出力し、サブＣＰＵ６５から入力されるデータを通信Ｉ／Ｆ部１６０に出力する。

応答制御部７３は、通信Ｉ／Ｆ部１６０を制御し、通信Ｉ／Ｆ部１６０を制御する処理の一部である応答処理を実行可能である。応答処理は、例えば、ネットワーク３に接続されたＰＣ２００Ａ〜２００Ｄ、ＭＦＰ１００Ａ〜１００Ｃのいずれかからデータを受信するデータ受信処理、装置探索応答処理を含む。ここでは、部分制御部６７が、装置探索応答処理を実行するので、応答制御部７３は、応答処理のうち装置探索応答処理を除く処理を実行する。応答制御部７３が実行する応答処理は、ＳＲＡＭにインストールしたプログラムによって定まる。

応答制御部７３は、通信Ｉ／Ｆ部１６０を制御し、応答処理のうち装置探索応答処理以外の処理を実行する。ここで、応答処理のうち装置探索応答処理以外の処理を部分応答処理という。部分制御部６７は、装置探索応答処理のみ実行し、通信Ｉ／Ｆ部１６０が装置探索プロトコル以外のプロトコルのデータを受信する場合には、そのデータを応答制御部７３に出力する。応答制御部７３は、通信Ｉ／Ｆ部１６０により受信されたデータに対して応答可能であれば、その応答を通信Ｉ／Ｆ部１６０を介して送信する。

応答制御部７３は、通信Ｉ／Ｆ部１６０により受信されたデータに対して自装置で応答不可能な場合、メインＣＰＵ５１が通常状態の間は、通信Ｉ／Ｆ部１６０が受信するデータを、メモリコントローラー６１を介してメインＣＰＵ５１に出力し、メインＣＰＵ５１がメモリコントローラー６１を介して通信Ｉ／Ｆ部１６０に出力するデータが入力される場合、そのデータを通信Ｉ／Ｆ部１６０に出力する。

また、応答制御部７３は、通信Ｉ／Ｆ部１６０により受信されたデータに対して自装置で応答不可能な場合、メインＣＰＵ５１がスリープ状態であればＤＲＡＭ５３のセルフリフレッシュモードを解除し、受信されたデータをＤＲＡＭ５３の共有領域に記憶し、メインＣＰＵ５１を起動する。応答制御部７３は、電源制御部１１７を制御することにより、メインＣＰＵ５１を起動する。具体的には、応答制御部７３は、電源制御部１１７にメインＣＰＵ５１に電力を供給させる。

メインＣＰＵ５１は、起動すると、ＤＲＡＭ５３の共有領域にデータが記憶されていることを検出し、そのデータを読み出して処理を実行する。一方、メインＣＰＵ５１がスリープ状態の間にＤＲＡＭ５３がセルフリフレッシュモードであったため、ＤＲＡＭ５３にはメインＣＰＵ５１がスリープ状態になる前に記憶されていたデータが保持されている。そのため、メインＣＰＵ５１は、ＤＲＡＭ５３にプログラムをロードする必要がなく、早期に起動することができる。

部分制御部６７が装置探索応答処理を実行するので、通信Ｉ／Ｆ部１６０が装置探索プロトコルのリクエストを受信する場合には、部分制御部６７単独でリクエストを返信する。このため、サブＣＰＵ６５およびメインＣＰＵ５１が駆動している必要はない。部分制御部６７は、応答制御部７３から起動指示が入力されると、電力切換部６９を制御して、サブＣＰＵ６５に供給する電力を遮断させる。この場合においても電力切換部６９からＳＲＡＭ６３への電力供給は継続される。部分制御部６７は、応答制御部７３から起動指示が入力された後に、通信Ｉ／Ｆ部１６０が部分制御部６７の対応していない通信プロトコルのデータを受信することに応じて、電力切換部６９を制御して、サブＣＰＵ６５に電力を供給させる。サブＣＰＵ６５は、電力が供給されると起動する。サブＣＰＵ６５が起動する時点で、ＳＲＡＭ６４は、サブＣＰＵ６５に電力が供給されない間も電力が供給されるので、データを保持している。このため、サブＣＰＵ６５は、ＳＲＡＭ６４にプログラムをロードする必要がないので、サブＣＰＵ６５が起動して処理を実行可能になるまでの時間をできるだけ短くすることができる。

なお、本実施の形態においては、メインＣＰＵ５１およびサブＣＰＵ６５が、ＨＤＤ１１３に記憶されたプログラムを、ＤＲＡＭ６９およびＳＲＡＭ６３にそれぞれロードして実行する例を説明したが、ＨＤＤ１１３に記憶されるプログラムは、通信Ｉ／Ｆ部１６０に接続されるネットワーク３を介して、ネットワーク３に接続された他のコンピューターが、ＨＤＤ１１３に記憶されたプログラムを書換える、または、新たなプログラムを追加して書き込んだプログラムであってもよい。また、メインＣＰＵ５１およびサブＣＰＵ６５が実行するプログラムは、ＨＤＤ１１５に記憶されたプログラムプログラムに限られず、外部記憶装置１８０に装表されたＣＤ−ＲＯＭ１８０Ａまたは半導体メモリーに記録されたプログラムであってもよい。

なお、メインＣＰＵ５１およびサブＣＰＵ６５が実行するプログラムを記憶する媒体としては、ＣＤ−ＲＯＭ１８０Ａに限られず、光ディスク（ＭＯ（Ｍａｇｎｅｔｉｃ Ｏｐｔｉｃａｌ Ｄｉｓｃ）／ＭＤ（Ｍｉｎｉ Ｄｉｓｃ）／ＤＶＤ（Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ））、ＩＣカード、光カード、マスクＲＯＭ、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ ＥＰＲＯＭ）などの半導体メモリーであってもよい。

また、ＤＲＡＭ５３にサブＣＰＵ６５に専用に割り当てられたサブ領域を確保するようにして、サブＣＰＵ６５がＤＲＡＭ５３のサブ領域を作業領域として用いるようにしてもよい。この場合には、ＳＲＡＭ６３の容量を大きくする必要はないので、ＳＲＡＭ６３の消費電力が増大するのを防止することができる。例えば、サブＣＰＵ６５がＤＲＡＭ５３のサブ領域にロードするプログラムは、サブＣＰＵ６５が、通信Ｉ／Ｆ部１６０を制御するプログラムのうち、ＤＲＡＭ５３の共有領域にデータを記憶するプログラムとするのが好ましい
図５は、メインＣＰＵ、ＤＲＡＭ、サブＣＰＵおよび部分制御部それぞれの状態の経時的変化を説明する図である。図５を参照して、メインＣＰＵ５１が通常状態の場合、ＤＲＡＭ５３はセルフリフレッシュモードではない通常モードである。サブＣＰＵ６５は応答部分処理を実行し、部分制御部６７は、装置探索応答処理を実行する。

時刻Ｔ１において、メインＣＰＵ５１においてスリープ条件が成立すると、メインＣＰＵ５１は、ＤＲＡＭ５３の供給領域に、スリープモードに切り換えたことを示す情報としてフラグを書き込む。サブＣＰＵ６５は、所定時間間隔でＤＲＡＭ５３の供給領域を監視しており、共有領域にメインＣＰＵ５１によって書き込まれたフラグを検出することにより、メインＣＰＵ５１が動作モードをスリープモードに切り換え、スリープ状態に移行したことを検出する。

サブＣＰＵ６５は、メインＣＰＵ５１がスリープ状態に移行したことを検出すると、時刻Ｔ２において、ＤＲＡＭ６９をセルフリフレッシュモードに切り換え、メインＣＰＵ５１の電源ＯＦＦ制御をし、部分制御部６７に起動指示を出力する。メインＣＰＵ５１の電源ＯＦＦ制御は、電源制御部１１７を制御して、メインＣＰＵ５１に供給する電力を遮断させる制御である。これにより、メインＣＰＵ５１は電力が供給されなくなるので、駆動しなくなり、電力を消費しない。一方、ＤＲＡＭ５３は、セルフリフレッシュモードなので、メインＣＰＵ５１がスリープ状態になる前の時点のデータを保持している。

部分制御部６７は、サブＣＰＵ６５から起動指示が入力されることに応じて、時刻Ｔ３においてサブＣＰＵ６５の電源ＯＦＦ制御をする。サブＣＰＵ６５の電源ＯＦＦ制御は、電力切換部６９を制御して、サブＣＰＵ６５に供給する電力を遮断させる制御である。これにより、サブＣＰＵ６５は電力が供給されなくなるので、駆動しなくなり、電力を消費しない。一方、ＳＲＡＭ６４には電力切換部６９から電力が供給されるので、サブＣＰＵ６５が駆動しなくなる前の時点のデータを保持している。

なお、時刻Ｔ１、時刻Ｔ２および時刻Ｔ３の間隔は非常に短い時間であり、サブＣＰＵ６５および部分制御部６７それぞれのクロック周波数の数倍であれば足りる。

時刻Ｔ４において、部分制御部６７は、装置探索応答処理で定められたプロトコル以外のプロトコルのデータを、通信Ｉ／Ｆ部１６０が受信する場合、部分制御部６７は、サブＣＰＵ６５の電源ＯＮ制御をする。サブＣＰＵ６５の電源ＯＮ制御は、電力切換部６９を制御して、サブＣＰＵ６５に電力を供給させる制御である。これにより、サブＣＰＵ６５は電力が供給されて起動する。一方、ＳＲＡＭ６４には電力切換部６９から電力が供給されるので、サブＣＰＵ６５が駆動しなくなる前の時点のデータを保持している。このため、サブＣＰＵ６５は、ＳＲＡＭ６４にプログラムをロードする必要がなく、早期に起動することができる。部分制御部６７が装置探索応答処理を実行しているＴ３〜Ｔ４の期間、サブＣＰＵ６５、メインＣＰＵ５１が駆動していないので、消費電力が小さくなる。

サブＣＰＵ６５は、起動すると、通信Ｉ／Ｆ部１６０を制御して、通信Ｉ／Ｆ部１６０により受信されたデータに対して応答部分処理を実行する。サブＣＰＵ６５は、応答部分処理が完了する時刻Ｔ５において、部分制御部６７に起動指示を出力する。

部分制御部６７は、サブＣＰＵ６５から起動指示が入力された後の時刻Ｔ６において、サブＣＰＵ６５の電源ＯＦＦ制御をする。なお、時刻Ｔ５および時刻Ｔ６の間隔は非常に短い時間であり、部分制御部６７のクロック周波数の数倍であれば足りる。

時刻Ｔ７において、部分制御部６７は、装置探索応答処理で定められたプロトコル以外のプロトコルのデータを、通信Ｉ／Ｆ部１６０が受信する場合、部分制御部６７は、サブＣＰＵ６５の電源ＯＮ制御をする。これにより、サブＣＰＵ６５は電力が供給されて起動する。部分制御部６７が装置探索応答処理を実行しているＴ５〜Ｔ７の期間、サブＣＰＵ６５、メインＣＰＵ５１が駆動していないので、消費電力が小さくなる。

サブＣＰＵ６５は、起動すると、通信Ｉ／Ｆ部１６０を制御して、通信Ｉ／Ｆ部１６０により受信されたデータに対して応答部分処理を実行するが、通信Ｉ／Ｆ部１６０により受信されたデータが応答部分処理で対応できないプロトコルのデータの場合、時刻Ｔ８において、ＤＲＡＭ５３のセルフリフレッシュモードを解除する。サブＣＰＵ６５によって処理できないデータは、サブＣＰＵ６５が実行するプログラムにより定められたプロトコルのデータとは異なるプロトコルのデータである。ＤＲＡＭ５３は通常モードでは、データの入出力が可能である。

そして、時刻Ｔ９において、サブＣＰＵ６５は、通信Ｉ／Ｆ部１６０が受信するデータを、ＤＲＡＭ５３の共有領域に書き込みを開始する。そして、時刻Ｔ１０において、サブＣＰＵ６５は、メインＣＰＵ５１の電源ＯＮ制御をする。メインＣＰＵ５１の電源ＯＮ制御は、電源制御部１１７を制御して、メインＣＰＵ５１に電力を供給させる制御である。これにより、メインＣＰＵ５１は電力が供給されて起動し、通常状態となる。一方、ＤＲＡＭ５３は、メインＣＰＵ５１がスリープ状態の間セルフリフレッシュモードで駆動するので、メインＣＰＵ５１が巣ループ状態になる前の時点のデータを保持している。このため、メインＣＰＵ５１は、ＤＲＡＭ５３にプログラムをロードする必要がなく、早期に起動することができる。

メインＣＰＵ５１は、起動した時刻Ｔ１１において、ＤＲＡＭ５３の共有領域をサーチし、サブＣＰＵ６５により記憶されたデータが記憶されているか否かを判断する。メインＣＰＵ５１は、そのようなデータがＤＲＡＭ５３の共有領域に記憶されていれば、ＤＲＡＭ５３の共有領域に記憶されているデータを読み出して、そのデータを処理する。

なお、時刻Ｔ８〜時刻Ｔ１０の間隔は非常に短い時間であり、サブＣＰＵ６５のクロック周波数の数倍であれば足りる。また、時刻Ｔ１０〜時刻Ｔ１１の間隔は、メインＣＰＵ５１に電力が供給されてメインＣＰＵ５１がプログラムを実行可能な状態となるまでの時間である。

なお、Ｔ４〜Ｔ６の期間の第１の処理と、Ｔ７〜Ｔ１１の期間の第２の処理は、時刻Ｔ１においてメインＣＰＵ５１がスリープ状態に移行してから発生する事象を示しており、第１の処理と第２の処理それぞれは、メインＣＰＵ５１がスリープ状態の間に実行される場合と、実行されない場合とがある。また、第１の処理と第２の処理それぞれは、メインＣＰＵ５１がスリープ状態の間に実行される場合は、複数回実行される場合がある。

図６は、スリープ移行処理の流れの一例を示すフローチャートである。スリープ移行処理は、メインＣＰＵ５１が、ＨＤＤ１１３、ＣＤ−ＲＯＭ１８０Ａに記憶されたプログラムを、ＤＲＡＭ５３にロードして実行することにより、メインＣＰＵ５１によって実行される処理である。図６を参照して、メインＣＰＵ５１は、起動すると、ＤＲＡＭ５３にプログラムがロードされているか否かを判断する。ＤＲＡＭ５３にプログラムがロードされているならば処理をステップＳ０２に進めるが、そうでなければ処理をステップＳ０５に進める。ステップＳ０５においては、ＨＤＤ１１３に記憶されたプログラムをＤＲＡＭ５３にロードし、処理をステップＳ０６に進める。

ステップＳ０６においては、スリープ条件が成立したか否かを判断する。スリープ条件が成立したならば処理をステップＳ０８に進めるが、そうでなければ処理をステップＳ０７に進める。ステップＳ０７においては、ステップＳ０５においてロードしたプログラムで定められる処理を実行し、処理をステップＳ０６に戻す。ステップＳ０５において実行する処理は、例えば、自動原稿搬送装置１２０および原稿読取部１３０を制御して原稿の画像を読み取るスキャン処理、給紙部１５０および画像形成部１４０を制御して、用紙に画像を形成する処理、通信Ｉ／Ｆ部１６０を制御してデータを送受信する処理、ＨＤＤ１１３を制御してＨＤＤ１１３にデータを記憶し、またはＨＤＤからデータを読み出すデータ管理処理、操作パネル１１５を操作してユーザーによる操作を受け付ける操作受付処理、ファクシミリ部１７０を制御してファクシミリデータを送受信する処理を含む。また、これらの２以上の処理を組み合わせた処理を含む。

ステップＳ０８においては、ＤＲＡＭ５３の共有領域にスリープ状態に移行したことを示す情報として、サブＣＰＵ６５との間で予め定められたアドレスにフラグを記憶する。そして、スリープ状態に移行し、処理をステップＳ１０に進める。

ステップＳ１０においては、電源がＯＦＦになったか否かを判断する。電源がＯＦＦになったならば処理を終了し、そうでなければ処理をステップＳ０６に戻す。電源制御部１１７がサブＣＰＵ６５によって制御され、メインＣＰＵ５１に供給される電力が遮断される場合がある。

一方、処理がステップＳ０２に進む場合、ステップＳ０９においてスリープ状態に移行した後に、電源制御部１１７がサブＣＰＵ６５によって制御され、メインＣＰＵ５１に電力の供給を再開する場合がある。この場合には、サブＣＰＵ６５によりＤＲＡＭ５３がセルフリフレッシュモードに切り換えられる場合である。ＤＲＡＭ５３にメインＣＰＵ５１がスリープ状態になる直前のデータが保持されており、プログラムがロードされている場合である。ステップＳ０２においては、ＤＲＡＭ５３の共有領域にデータが記憶されているか否かを判断する。ＤＲＡＭ５３の共有領域にデータは、メインＣＰＵ５１がスリープ状態の間に、通信Ｉ／Ｆ部１６０が受信したデータであり、そのデータは、サブＣＰＵ６５がＤＲＡＭ５３の共有領域に記憶する。ＤＲＡＭ５３の共有領域にデータが記憶されていれば処理をステップＳ０３に進めるが、そうでなければ処理をステップＳ０６に進める。

ステップＳ０３においては、ＤＲＡＭ５３の共有領域に記憶されているデータを読出し、処理をステップＳ０４に進める。ステップＳ０４においては、データに対応する処理を実行し、処理をステップＳ０６に進める。

図７は、応答制御処理の流れの一例を示すフローチャートである。応答制御処理は、サブＣＰＵ６５が、ＨＤＤ１１３に記憶された省電力時通信プログラムをＳＲＡＭ６３にロードして実行することにより、サブＣＰＵ６５によって実行される処理である。

図７を参照して、サブＣＰＵ６５は、通信Ｉ／Ｆ部１６０がデータを受信しているか否かを判断する（ステップＳ２１）。通信Ｉ／Ｆ部１６０がデータを受信しているならば処理をステップＳ２２に進めるが、そうでなければ処理をステップＳ３０に進める。ステップＳ２２においては、ステップＳ２２においては、通信Ｉ／Ｆ部１６０によって受信されたデータに応答可能か否かを判断する。ＳＲＡＭ６３にロードされているプログラムで定められたプロトコルのデータか否かで判断する。応答可能と判断するならば処理をステップＳ２３に進めるが、そうでなければ処理をステップＳ２４に進める。ステップＳ２３においては、通信Ｉ／Ｆ部１６０によって受信されたデータに応答し、処理をステップＳ３３に進める。ステップＳ３３においては、部分制御部６７に起動指示を出力し、処理をステップＳ３４に進める。ステップＳ３４においては、電源がＯＦＦになったか否かを判断する。電源がＯＦＦになったならば処理を終了し、そうでなければ処理をステップＳ２１に戻す。電力切換部６９が部分制御部６７によって制御され、サブＣＰＵ６５に供給される電力が遮断される場合がある。

ステップＳ２４においては、メインＣＰＵ５１がスリープ状態か否かを判断する。メインＣＰＵ５１がスリープ状態ならば処理をステップＳ２６に進めるが、そうでなければ処理をステップＳ２５に進める。ステップＳ２５においては、通信Ｉ／Ｆ部１６０が受信したデータをメインＣＰＵ５１に出力し、処理をステップＳ３０に進める。

ステップＳ３０においては、メインＣＰＵ５１がスリープ状態に移行したことを検出したか否かを判断する。ＤＲＡＭ５３の共有領域のメインＣＰＵ５１との間で予め定められたアドレスにフラグが記憶されているならば、メインＣＰＵ５１がスリープ状態に移行したことを検出する。メインＣＰＵ５１がスリープ状態に移行したことを検出したならば処理をステップＳ３１に進めるが、そうでなければ処理をステップＳ３４に進める。

ステップＳ３１においては、ＤＲＡＭ５３をセルフリフレッシュモードに設定し、処理をステップＳ３２に進める。ステップＳ３２においては、メインＣＰＵ５１の電源ＯＦＦ制御を実行し、処理をステップＳ３３に進める。具体的には、電源制御部１１７を制御して、メインＣＰＵ５１に供給する電力を遮断させる。これにより、メインＣＰＵ５１が駆動しなくなる。また、ＤＲＡＭ５３はセルフリフレッシュモードなので、メインＣＰＵ５１がスリープ状態になる直前のデータを保持する。

ステップＳ３３においては、部分制御部６７に起動指示を出力し、処理をステップＳ３４に進める。ステップＳ３４においては、電源がＯＦＦになったか否かを判断する。電源がＯＦＦになったならば処理を終了し、そうでなければ処理をステップＳ２１に戻す。電力切換部６９が部分制御部６７によって制御され、サブＣＰＵ６５に供給される電力が遮断される場合がある。

処理がステップＳ２２に進む場合は、ステップＳ３２においてメインＣＰＵ５１に供給する電力を遮断し、ステップＳ３３において部分制御部６７に起動指示を出力した後に、電力切換部６９が部分制御部６７によって制御され、サブＣＰＵ６５に電力の供給を再開する場合がある。この場合には、通信Ｉ／Ｆ部１６０によって部分制御部６７が応答できないデータが受信された場合である。ステップＳ２２においては、通信Ｉ／Ｆ部１６０によって受信されたデータに応答可能か否かを判断する。ＳＲＡＭ６３にロードされているプログラムで定められたプロトコルのデータか否かで判断する。応答可能と判断するならば処理をステップＳ２３に進めるが、そうでなければ処理をステップＳ２４に進める。ステップＳ２３においては、通信Ｉ／Ｆ部１６０によって受信されたデータに応答し、処理をステップＳ３２に進める。

ステップＳ２４においてメインＣＰＵ５１がスリープ状態か否かを判断するが、この場合には、メインＣＰＵ５１がスリープ状態なので、処理をステップＳ２６に進める。ステップＳ２６においては、ＤＲＡＭ５３のセルフリフレッシュモードを解除し、処理をステップＳ２７に進める。ステップＳ２７においては、通信Ｉ／Ｆ部１６０によって受信されたデータを、ＤＲＡＭ５３の共有領域に記憶し、処理をステップＳ２８に進める。ステップＳ２８においては、メインＣＰＵ５１の電源ＯＮ制御を実行し、処理をステップＳ２９進める。具体的には、電源制御部１１７を制御し、メインＣＰＵ５１に電力を供給させる。これにより、メインＣＰＵ５１が起動する。ステップＳ２９においては、ステップＳ２７において開始したデータの書き込み処理が終了したか否かを判断する。通信Ｉ／Ｆ部１６０により受信されたデータをＤＲＡＭ５３への書き込みが終了するまで待機状態となり（ステップＳ２９でＮＯ）、書き込みが終了したならば（ステップＳ２９でＹＥＳ）、処理をステップＳ３０に進める。

図８は、装置探索応答制御処理の流れの一例を示すフローチャートである。装置探索応答制御処理は、部分制御部６７が実行する処理である。図８を参照して、部分制御部６７は、サブＣＰＵ６５から起動指示が入力されたか否かを判断する（ステップＳ５１）。起動指示が入力されたならば、処理をステップＳ５２に進めるが、そうでなければ処理をステップＳ５３に進める。

ステップＳ５２においては、サブＣＰＵ６５の電源ＯＦＦ制御を実行し、処理をステップＳ５３に進める。具体的には、電力切換部６９を制御し、サブＣＰＵ６５に供給する電力を遮断させる。これにより、サブＣＰＵ６５が停止する。

次のステップＳ５３においては、通信Ｉ／Ｆ部１６０がデータを受信したか否かを判断する。通信Ｉ／Ｆ部１６０がデータを受信したならば処理をステップＳ５４に進めるが、そうでなければ処理をステップＳ５１に戻す。ステップＳ５４においては、受信されたデータに対して応答可能か否かを判断する。応答可能ならば処理をステップＳ５５に進めるが、応答可能でなければ処理をステップＳ５６に進める。

ステップＳ５５においては、サブＣＰＵ６５の電源ＯＮ制御を実行し、処理をステップＳ５１に戻す。具体的には、電力切換部６９を制御し、サブＣＰＵ６５に電力を供給させる。これにより、サブＣＰＵ６５が起動し、通信Ｉ／Ｆ部１６０により受信されたデータを処理する。

ステップＳ５６においては、装置探索応答処理を実行し、処理をステップＳ５３に戻す。装置探索応答処理は、ステップＳ５３において通信Ｉ／Ｆ部１６０で受信されたデータが装置探索プロトコルに従ったリクエストの場合に、そのリクエストに応答するレスポンスを通信Ｉ／Ｆ部１６０を介して返信する処理である。

以上説明したように、本実施の形態におけるＭＦＰ１００は、サブＣＰＵ６５は、ＤＲＡＭ５３の共有領域を用いてメインＣＰＵ５１がスリープ状態に移行したことを検出し、ＤＲＡＭ５３をセルフリフレッシュモードに移行させ、通信Ｉ／Ｆ部１６０が応答処理で対応できないデータを受信すると、ＤＲＡＭ５３のセルフリフレッシュモードを解除し、メインＣＰＵ５１のスリープ状態を解除する。このため、サブＣＰＵ６５は、メインＣＰＵ５１と直接通信することなく同期することができるとともに、ＤＲＡＭ５３のセルフリフレッシュモードの切り換え制御をするので、メインＣＰＵ５１に高性能な部品を採用することない。また、サブＣＰＵ６５が、ＤＲＡＭ５３をセルフリフレッシュモードに移行させるので、簡単な構成で、メインＣＰＵ５１およびＤＲＡＭ５３を省電力モードに移行させることができるとともに、メインＣＰＵ５１が起動する時間を短くすることができる。また、サブＣＰＵ６５は、メインＣＰＵ５１がスリープ状態の間に、通信Ｉ／Ｆ部１６０を制御する応答処理を実行するので、メインＣＰＵ５１がスリープ状態の期間を長くすることができる。

また、サブＣＰＵ６５は、メインＣＰＵ５１がスリープ状態の間に、通信Ｉ／Ｆ部１６０が応答処理で対応できないデータを受信する場合に、ＤＲＡＭ５３のセルフリフレッシュモードを解除した後に受信されたデータを共有領域に書き込むとともに、メインＣＰＵ５１のスリープ状態を解除し、メインＣＰＵ５１は、起動した後に共有領域にデータが記憶されている場合、記憶されたデータを処理する。このため、メインＣＰＵ５１がスリープ状態の間に、通信Ｉ／Ｆ部１６０により受信されたデータを失うことなく、メインＣＰＵ５１に処理させることができる。

また、サブＣＰＵ６５は、共有領域にスリープ状態であることを示す情報が記憶されていることを検出した後に駆動しなくなるが、部分制御部６５は、通信Ｉ／Ｆ部１６０が装置短ｓ九応答処理で対応できないデータを受信することに応じて、サブＣＰＵ６５を起動する。このため、サブＣＰＵ６５が駆動しない間は、部分制御部６７が装置探索応答処理を実行するので、消費電力を小さくすることができる。また、部分制御部６７は、通信Ｉ／Ｆ部１６０が装置探索応答処理で対応できないデータを受信することに応じて、サブＣＰＵ６５を起動するので、サブＣＰＵ６５が駆動していない間に受信されたデータが失われるのを防止することができる。

また、部分制御部６７は、電力切換部６９を制御して、ＳＲＡＭ６３に電力を供給しつつ、サブＣＰＵ６５に供給する電力を遮断するので、サブＣＰＵ６９が起動する時間を短くすることができる。

また、サブＣＰＵ６５は、電源制御部１１７を制御して、メインＣＰＵ５１がスリープ状態の間はメインＣＰＵ５１に電力の供給を停止させ、メインＣＰＵ５１がスリープ状態でない間はメインＣＰＵ５１に電力を供給させる。このため、メインＣＰＵ５１で消費される電力を小さくして、消費電力を低減することができる。

なお、上述した実施の形態においては、画像形成装置の一例としてＭＦＰ１００について説明したが、図６に示したスリープ移行処理をメインＣＰＵ５１に実行させ、図７に示した応答制御処理をサブＣＰＵ６５に実行させる省電力時通信方法として、また、図７に示した応答制御処理をサブＣＰＵ６５にＣＰＵ１３に実行させる省電力時通信プログラムとして、発明を捉えることができるのは言うまでもない。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

＜付記＞
（１） 前記解除ステップは、前記メイン制御手段がスリープ状態の間に、前記通信手段が前記応答処理で対応できないデータを受信する場合に、前記メイン記憶手段のセルフリフレッシュモードを解除した後に前記受信されたデータを前記共有領域に書き込むとともに、前記メイン制御手段のスリープ状態を解除するステップを含み、
前記メイン制御手段に、起動した後に前記共有領域にデータが記憶されている場合、前記記憶されたデータを処理するステップを、さらに実行させる、請求項６に記載の省電力時通信方法。
（２） 前記画像形成装置は、前記応答処理の一部である部分応答処理を実行可能な部分制御手段を、さらに備え、
前記サブ制御手段に、前記部分制御手段を起動した後に駆動を停止するステップを、さらに実行させ、
前記部分制御手段は、前記通信手段が前記部分応答処理で対応できないデータを受信することに応じて、前記サブ制御手段を起動する、請求項６または（１）に記載の省電力時通信方法。
（３） 前記画像形成装置は、前記サブ制御手段の作業領域として用いられ、前記メイン記憶手段よりの消費電力の少ないサブ記憶手段と、
前記サブ制御手段が駆動していない間は、前記サブ記憶手段に電力を供給しつつ、前記サブ制御手段に供給する電力を遮断する電力切換手段と、をさらに備えた（２）に記載の省電力時通信方法。
（４） 前記画像形成装置は、前記メイン制御手段に電力を供給する電源制御手段を、さらに備え。

前記サブ制御手段に、前記メイン制御手段がスリープ状態の間は電源制御手段に前記メイン制御手段に電力の供給を停止させるステップと、
前記メイン制御手段のスリープ状態でない間は電源制御手段に前記メイン制御手段に電力を供給させるステップと、を実行させる、請求項６、（１）〜（３）のいずれかに記載の省電力時通信方法。

１ 画像処理システム、３ ネットワーク、１００，１００Ａ〜１００Ｃ ＭＦＰ、２００Ａ〜２００Ｄ ＰＣ、 １１１ メイン基板、１１３ ＨＤＤ、１１５ 操作パネル、１１８ 表示部、１１７ 電源制御部、１１９ 操作部、１２０ 自動原稿搬送装置、１３０ 原稿読取部、１４０ 画像形成部、１５０ 給紙部、１６０ 通信Ｉ／Ｆ部、１７０ ファクシミリ部、１８０ 外部記憶装置、１８０Ａ ＣＤ−ＲＯＭ、５１ メインＣＰＵ、５３ ＤＲＡＭ、５５ 通信モジュール、６１ メモリコントローラー、６３ ＳＲＡＭ、６５ サブＣＰＵ、６７ 部分制御部、６９ 電力切換部、７１ 省電力モード移行部、７３ 応答制御部。

Claims (7)

1. スリープ条件の成立により通常状態よりも消費電力の少ないスリープ状態となるメイン制御手段と、
   前記メイン制御手段よりも消費電力の少ないサブ制御手段と、
   前記メイン制御手段に割り当てられたメイン領域と、前記メイン制御手段および前記サブ制御手段により共有される共有領域とを含む揮発性のメイン記憶手段と、
   前記メイン制御手段による前記メイン記憶手段へのアクセスと、前記サブ制御手段による前記メイン記憶手段へのアクセスを調停する調停手段と、
   前記メイン制御手段により制御され、ネットワークと接続された通信手段と、を備え、
   前記メイン制御手段は、スリープ状態に移行する前に、スリープ状態であることを示す情報を前記共有領域に記憶し、
   前記サブ制御手段は、前記共有領域にスリープ状態であることを示す情報が記憶されていることを検出することに応じて、前記メイン記憶手段をセルフリフレッシュモードに移行させる省電力モード移行手段と、
   前記通信手段を制御する処理の一部である応答処理を実行する応答制御手段と、を備え、
   前記応答制御手段は、前記メイン制御手段がスリープ状態の間に、前記通信手段が前記応答処理で対応できないデータを受信することに応じて、前記メイン記憶手段のセルフリフレッシュモードを解除し、前記メイン制御手段のスリープ状態を解除する、画像形成装置。
2. 前記応答制御手段は、前記メイン制御手段がスリープ状態の間に、前記通信手段が前記応答処理で対応できないデータを受信する場合に、前記メイン記憶手段のセルフリフレッシュモードを解除した後に前記受信されたデータを前記共有領域に書き込むとともに、前記メイン制御手段のスリープ状態を解除し、
   前記メイン制御手段は、起動した後に前記共有領域にデータが記憶されている場合、前記記憶されたデータを処理する、請求項１に記載の画像形成装置。
3. 前記サブ制御手段よりも消費電力が小さく、前記応答処理の一部である部分応答処理を実行可能な部分制御手段を、さらに備え、
   前記サブ制御手段は、前記共有領域にスリープ状態であることを示す情報が記憶されていることを検出した後に駆動しなくなり、
   前記部分制御手段は、前記通信手段が前記部分応答処理で対応できないデータを受信することに応じて、前記サブ制御手段を起動する、請求項１または２に記載の画像形成装置。
4. 前記サブ制御手段の作業領域として用いられ、前記メイン記憶手段よりの消費電力の少ないサブ記憶手段と、
   前記部分制御手段により制御され、前記サブ制御手段が駆動していない間は、前記サブ記憶手段に電力を供給しつつ、前記サブ制御手段に供給する電力を遮断する電力切換手段と、をさらに備えた請求項３に記載の画像形成装置。
5. 前記サブ制御手段により制御され、前記メイン制御手段がスリープ状態の間は前記メイン制御手段に電力の供給を停止し、前記メイン制御手段のスリープ状態でない間は前記メイン制御手段に電力を供給する電源制御手段を、さらに備えた、請求項１〜４のいずれかに記載の画像形成装置。
6. スリープ条件の成立により通常状態よりも消費電力の少ないスリープ状態となるメイン制御手段と、
   前記メイン制御手段よりも消費電力の少ないサブ制御手段と、
   前記メイン制御手段に割り当てられたメイン領域と、前記メイン制御手段および前記サブ制御手段により共有される共有領域とを含む揮発性のメイン記憶手段と、
   前記メイン制御手段による前記メイン記憶手段へのアクセスと、前記サブ制御手段による前記メイン記憶手段へのアクセスを調停する調停手段と、
   前記メイン制御手段により制御され、ネットワークと接続された通信手段と、を備えた画像形成装置で実行される省電力時通信方法であって、
   前記メイン制御手段に、スリープ状態に移行する前に、スリープ状態であることを示す情報を前記共有領域に記憶するステップを実行させ、
   前記サブ制御手段に、
   前記共有領域にスリープ状態であることを示す情報が記憶されていることを検出することに応じて、前記メイン記憶手段をセルフリフレッシュモードに移行させる省電力モード移行ステップと、
   前記通信手段を制御する処理の一部である応答処理を実行する応答制御ステップと、
   前記メイン制御手段がスリープ状態の間に、前記通信手段が前記応答処理で対応できないデータを受信することに応じて、前記メイン記憶手段のセルフリフレッシュモードを解除し、前記メイン制御手段のスリープ状態を解除する解除ステップと、を実行させる省電力時通信方法。
7. スリープ条件の成立により通常状態よりも消費電力の少ないスリープ状態となるメイン制御手段と、
   前記メイン制御手段よりも消費電力の少ないサブ制御手段と、
   前記メイン制御手段に割り当てられたメイン領域と、前記メイン制御手段および前記サブ制御手段により共有される共有領域とを含む揮発性のメイン記憶手段と、
   前記メイン制御手段による前記メイン記憶手段へのアクセスと、前記サブ制御手段による前記メイン記憶手段へのアクセスを調停する調停手段と、
   前記メイン制御手段により制御され、ネットワークと接続された通信手段と、を備えた画像形成装置において、前記サブ制御手段により実行される省電力時通信プログラムであって、
   前記共有領域に前記メイン制御手段によってスリープ状態であることを示す情報が記憶されたことを検出することに応じて、前記メイン記憶手段をセルフリフレッシュモードに移行させる省電力モード移行ステップと、
   前記通信手段を制御する処理の一部である応答処理を実行する応答制御ステップと、
   前記メイン制御手段がスリープ状態の間に、前記通信手段が前記応答処理で対応できないデータを受信することに応じて、前記メイン記憶手段のセルフリフレッシュモードを解除し、前記メイン制御手段のスリープ状態を解除する解除ステップと、を前記サブ制御手段に実行させる省電力時通信プログラム。

Images