Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6437657B2 - 横型絶縁ゲートバイポーラトランジスタ及びその製造方法 - Google Patents
[go: Go Back, main page]

JP6437657B2 - 横型絶縁ゲートバイポーラトランジスタ及びその製造方法 - Google Patents

横型絶縁ゲートバイポーラトランジスタ及びその製造方法 Download PDF

Info

Publication number
JP6437657B2
JP6437657B2 JP2017533196A JP2017533196A JP6437657B2 JP 6437657 B2 JP6437657 B2 JP 6437657B2 JP 2017533196 A JP2017533196 A JP 2017533196A JP 2017533196 A JP2017533196 A JP 2017533196A JP 6437657 B2 JP6437657 B2 JP 6437657B2
Authority
JP
Japan
Prior art keywords
region
type
oxide layer
bipolar transistor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017533196A
Other languages
English (en)
Other versions
JP2018505549A (ja
Inventor
シュクン チー
シュクン チー
Original Assignee
シーエスエムシー テクノロジーズ エフエイビー１ カンパニー リミテッド
シーエスエムシー テクノロジーズ エフエイビー１ カンパニー リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by シーエスエムシー テクノロジーズ エフエイビー１ カンパニー リミテッド, シーエスエムシー テクノロジーズ エフエイビー１ カンパニー リミテッド filed Critical シーエスエムシー テクノロジーズ エフエイビー１ カンパニー リミテッド
Publication of JP2018505549A publication Critical patent/JP2018505549A/ja
Application granted granted Critical
Publication of JP6437657B2 publication Critical patent/JP6437657B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/421—Insulated-gate bipolar transistors [IGBT] on insulating layers or insulating substrates, e.g. thin-film IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/111—Field plates
    • H10D64/117—Recessed field plates, e.g. trench field plates or buried field plates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/512—Disposition of the gate electrodes, e.g. buried gates
    • H10D64/513—Disposition of the gate electrodes, e.g. buried gates within recesses in the substrate, e.g. trench gates, groove gates or buried gates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H10D64/511—Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/514—Gate electrodes for field-effect devices for FETs for IGFETs characterised by the insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/28—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by an annealing step, e.g. for activation of dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1404—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase using predeposition followed by drive-in of impurities into the semiconductor surface, e.g. predeposition from a gaseous phase
    • H10P32/1406—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase using predeposition followed by drive-in of impurities into the semiconductor surface, e.g. predeposition from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00—Etching of wafers, substrates or parts of devices
    • H10P50/20—Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/24—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials
    • H10P50/242—Dry etching; Plasma etching; Reactive-ion etching of semiconductor materials of Group IV materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/90—Thermal treatments, e.g. annealing or sintering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/417—Insulated-gate bipolar transistors [IGBT] having a drift region having a doping concentration that is higher at the collector side relative to other parts of the drift region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/418—Insulated-gate bipolar transistors [IGBT] having a drift region having a doping concentration that is higher at the emitter side relative to other parts of the drift region

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Plasma & Fusion (AREA)

Description

本開示は半導体に関し、より具体的には、横型絶縁ゲートバイポーラトランジスタ、及び横型絶縁ゲートバイポーラトランジスタの製造方法に関する。
一般に、横型絶縁ゲートバイポーラトランジスタ（ＬＩＧＢＴ）は高電圧電力駆動集積回路の出力段に使用される。導電率変調効果による低い導電電圧降下に加えて、ＬＩＧＢＴには、ドリフト領域に残った少数キャリアによってターンオフ時間が長いという問題点がある。従って、オープン状態の電圧降下とターンオフ時間との間のバランスをどのようにとるかがＬＩＧＢＴデバイスの継続的改善の方向になっている。
従って、素早くターンオフすることができるＬＩＧＢＴ及びその製造方法を提供する必要がある。
横型絶縁ゲートバイポーラトランジスタは、基板と；基板上に形成されたアノード端子及びカソード端子であって、アノード端子が、基板上に形成されたＰ型埋め込み層と、Ｐ型埋め込み層上に形成されたＮ型バッファ領域と、Ｎ型バッファ領域の表面上に形成されたＰ＋コレクタ領域を含む、アノード端子及びカソード端子と；アノード端子とカソード端子との間に配置されたドリフト領域及びゲートと；Ｎ型バッファ領域及びＰ＋コレクタ領域の表面からＰ型埋め込み層に延びるトレンチゲートと、を備え、トレンチゲートが、トレンチの内面上に形成された酸化層、及びトレンチ内及び酸化層上に満たされたポリシリコンを含む。
横型絶縁ゲートバイポーラトランジスタを製造する方法は、ドリフト領域を有する基板を準備するステップと；高エネルギイオン打ち込みによってＰ型イオンをドリフト領域に打ち込んでＰ型埋め込み層を形成するステップと；Ｐ型埋め込み層にＮ型イオンを打ち込んでＮ型バッファ領域を形成するステップと；サーマルドライブインを行って、打ち込まれたＰ型イオン及びＮ型イオンを拡散させるステップと；Ｐ型イオンをドリフト領域に打ち込んで、熱的アニーリングを行ってＰ型ボディ領域を形成するステップと；リソグラフィー及びエッチングを行って、Ｎ型バッファ領域の表面からＰ型埋め込み層に延びるトレンチを形成するステップと；トレンチの内面上に酸化層を形成するステップと；トレンチ及び酸化層上をポリシリコンで満たすステップと；イオン打ち込みを行ってＮ型バッファ領域の表面上にＰ＋コレクタ領域を形成し、Ｐ型ボディ領域の表面上にＰ＋領域及びＮ＋領域を形成するステップと、を含み、Ｐ＋コレクタ領域が酸化層に接触する。
前述の横型絶縁ゲートバイポーラトランジスタでは、ＬＩＧＢＴがターンオフされる場合に、コレクタ電極のＰ＋領域及びトレンチゲートは、逆方向にバイアスがかけられ、寄生ＰＭＯＳがターンオンとなって増幅状態になり、ドリフト領域から残余の少数キャリア（ホール）を引き抜き始める。ゲート酸化物の厚さを制御することで、デバイス耐電圧を制御することができ、高速スイッチング速度を保証することができ、結果的に素早いターンオフの目的が達成される。
本開示の実施形態又は従来技術における技術的解決策をより明確に例証するために、実施形態又は従来技術を説明するのに必要とされる添付図面を概略的に示す。以下の説明における添付図面は、単に本開示の一部の実施形態を示しているに過ぎず、当業者であれば、創造的取り組みなしにこれらの添付図面から他の図面が得られる。
１つの実施形態による、横型絶縁ゲートバイポーラトランジスタの断面図である。 １つの実施形態による、横型絶縁ゲートバイポーラトランジスタの製造方法のフローチャートである。
本発明の実施形態について、添付図面を参照しながら以下でより詳細に説明する。しかしながら、本発明の種々の実施形態が多くの異なる形態で具現化することができるので、本明細書で記載される実施形態に限定されるものと解釈すべきではない。むしろ、これらの実施形態は、本開示が完全なものとなり、当業者に本発明の範囲を十分に伝わるようにするために提供されている。
ある要素が別の要素に「接続」又は「結合」されると呼ばれる場合、ある要素は別の要素に直接接続又は結合することができ、或いは介在する要素が存在してもよいことを理解されたい。対照的に、ある要素が別の要素に「直接接続」又は「直接結合」されると呼ばれる場合には、介在する要素は存在しない。本明細書で用いられる場合、用語「垂直」、「水平」、「左側」、及び「右側」、並びに類似の表現は単に例示目的である。
別途定義されていない限り、本明細書で使用される全ての用語（技術用語及び科学用語を含む）は、本発明に属する当業者が一般に理解するのと同じ意味を有する。さらに、一般的に使用される辞書で定義されるような用語は、関連する技術の文脈における意味と一致する意味を有するものと解釈すべきであり、本明細書で別途明示的に定義された場合を除き、理想的又は極めて形式的な意味で解釈されないことも理解されたい。
図１は、１つの実施形態による横型絶縁ゲートバイポーラトランジスタの断面図である。横型絶縁ゲートバイポーラトランジスタは、基板１０と、該基板１０上に形成されたアノード端子及びカソード端子と、アノード端子とカソード端子との間に配置されたドリフト領域３０及びゲート６１と、トレンチゲートとを含む。アノード端子は、基板上に形成されたＰ型埋め込み層５２と、Ｐ型埋め込み層５２の上に形成されたＮ型バッファ領域５４と、Ｎ型バッファ領域５４の表面上に形成されたＰ＋コレクタ領域５６とを含む。カソード端子は、基板１０上のＰ型ボディ領域４２と、Ｐ型ボディ領域４２の表面上に配置されたＰ＋領域４４及びＮ＋領域４６と、エミッタの電極として機能するカソード金属４１とを含む。ゲート６１は、ゲート酸化層及びポリシリコンゲートを含む。トレンチゲートは、Ｎ型バッファ領域５４及びＰ＋コレクタ領域５６の表面からＰ型埋め込み層５２に延びる。トレンチゲートは、トレンチの内面上に形成された酸化層５１と、トレンチ内及び酸化層５１上に充填されたポリシリコン５３とを含む。
前述の横型絶縁ゲートバイポーラトランジスタにおいて、縦型Ｐ−チャンネルＭＯＳＦＥＴが、Ｐ＋コレクタ領域５６、Ｎ型バッファ領域５４、Ｐ型埋め込み層５２、酸化層５１、及びポリシリコン５３によって形成される（酸化層５１はゲート酸化物として機能し、ポリシリコン５３はポリシリコンゲートとして機能する）。横型絶縁ゲートバイポーラトランジスタのゲート６１に順方向にバイアスがかけられる場合、電子電流は、エミッタのＮ＋領域４６から、Ｐ型ボディ領域４２のチャンネルを通って、ドリフト領域３０及び結果としてＮ型バッファ領域５４に流入する。アノード端子のＰ＋領域５６に順方向にバイアスがかけられる場合、ホールは、コレクタからドリフト領域３０に注入され、電子の引力によってＰ型ボディ領域４２に入り、結果的に、横型絶縁ゲートバイポーラトランジスタは作動状態になる。この時点で、トレンチゲートがアノード端子に接続するので寄生縦型ＰＭＯＳＦＥＴはターンオフとなる。
横型絶縁ゲートバイポーラトランジスタがターンオフとなる場合、コレクタのＰ＋領域５６及びトレンチゲートに逆方向のバイアスがかかり、縦型ＰＭＯＳＦＥＴがターンオンとなって増幅状態になり、これによりドリフト領域３０内の残余の少数キャリア（ホール）の引き抜きが始まる。ゲート酸化物（酸化層５１）の厚さを調整することで、デバイスの耐電圧を制御することができ、高速スイッチング速度が保証されて、素早いターンオフの目的が達成される。ゲート酸化物の厚さが薄すぎる場合、トレンチゲートは、Ｎ型バッファ５４／ドリフト領域３０によって形成されるチャンネルを逆向きにする高い能力を有し、寄生縦型ＰＭＯＳは、高速スイッチング速度を有するが、デバイスの耐電圧は、酸化層５１の電界の影響によって低い。対照的に、ゲート酸化物が厚すぎる場合、デバイス耐電圧は高くなるが、スイッチング速度が低下することになり、これはＬＩＧＢＴデバイスの少数キャリアの寿命制御に対して好ましくない。１つの実施形態によれば、包括的理論解析及び実際的応用を経て、酸化層５１の厚さは、８００Åから２０００Åの範囲である。詳細には、１つの実施形態において酸化層５１の厚さが１０００Åの場合、デバイスは、６００Ｖの順方向阻止電圧及び４０Ｖの負の逆方向阻止電圧を有する。
図１に示す実施形態において、Ｎ型バッファ領域５４は、Ｐ型埋め込み層５２に達するほど十分に深くないので、Ｐ型埋め込み層５２は、ドリフト領域３０によってＮ型バッファ領域５４から切り離される。
シリコンオンインシュレータ（ＳＯＩ）技術は、ＨＶＩＣ及びＳＰＩＣ用途で更に重要になってきているが、ＩＧＢＴデバイスは、高い入力インピーダンス及び導電率変調効果に起因する自身の低オン抵抗特性により、パワーデバイス用途においてますます重要な役割を果たしている。シリコン接合アイソレーションデバイスに比べて、ＳＯＩ型ＬＩＧＢＴデバイスは、トレンチアイソレーションによる低漏電電流、低開路状態抵抗、高入力インピーダンス、高実装密度、高速スイッチング、顕著なノイズ低減効果、及び高温作動実行可能性の特徴に起因して、自動車エレクトロニクス、ホームエレクトロニクス、並びに通信及び工業用途において広く適合する。図１は、ＳＯＩタイプの横型絶縁ゲートバイポーラトランジスタ（ＳＯＩ−ＬＩＧＢＴ）を示し、これは基板１０とドリフト領域３０との間に配置された埋め込み酸化層２０を含む。基板１０はＰ型基板であり、ドリフト領域３０はＮ型ドリフト領域である。
図２を参照すると、１つの実施形態において、横型絶縁ゲートバイポーラトランジスタを製造する方法は以下のステップを含む。
ステップＳ２１０において、ドリフト領域を有する基板を準備する。
本実施形態において、基板、該基板上に形成された埋め込み酸化層、及び該埋め込み酸化層上に形成されたドリフト領域を有するシリコンウェハを準備する。
ステップＳ２２０において、高エネルギのイオン打ち込みによってＰ型イオンをドリフト領域に打ち込み、結果としてＰ型埋め込み層を形成する。
この打ち込みは、アノード端子で行われる。打ち込み深さの高い要求に起因して、高エネルギのイオン打ち込みが必要である。本実施形態において、打ち込みイオンは、ホウ素イオンである。
ステップＳ２３０において、Ｎ型イオンをＰ型埋め込み層に打ち込み、結果として、Ｎ型バッファ領域を形成する。
ステップＳ２４０において、サーマルドライブインを行って、打ち込まれたＰ型イオン及びＮ型イオンを拡散させる。
拡散後、Ｎ型バッファ領域とＰ型埋め込み層との間に縦型接合部が形成され、埋め込み酸化層の上にＰ型埋め込み層が形成される。
ステップＳ２５０において、Ｐ型イオンをドリフト領域に打ち込み、熱的アニーリングを行ってＰ型ボディ領域を形成する。
打ち込みは、カソード端子で行ってＰ型ボディ領域を形成し、これはＬＩＧＢＴのベースとして機能する。
ステップＳ２６０において、リソグラフィー及びエッチングを行って、Ｎ型バッファ領域の表面からＰ型埋め込み層に延びるトレンチを形成する。
本実施形態において、エッチングは、反応性イオンエッチング（ＲＩＢ）プロセスによって行われる。
ステップＳ２７０において、酸化層をトレンチの内面上に形成する。
本実施形態において、酸化層は、酸化によりトレンチの側壁及び底面上に形成され、ＰＭＯＳＦＥＴのゲート酸化物として機能する。
ステップＳ２８０において、トレンチ及び酸化層上をポリシリコンで満たす。
本実施形態において、蒸着によってトレンチ内に形成されたポリシリコンゲートは、ＰＭＯＳのゲートとして機能し、アノード端子とカソード端子との間の形成されたポリシリコンゲートは、ＬＩＧＢＴのゲートとして機能する。
ステップＳ２９０において、イオン打ち込みを行って、Ｎ型バッファ領域の表面上にＰ＋コレクタ領域、及びＰ型ボディ領域の表面上にＰ＋領域及びＮ＋領域を形成する。
Ｐ−チャンネルＭＯＳＦＥＴのエミッタ、コレクタ、及びドレインが形成されるが、Ｐ＋コレクタ領域は、トレンチの酸化層と接触してＰ−チャンネルＭＯＳＦＥＴのためのドレインとして機能する。
本説明は例示的であり、本明細書では特定の実施形態を参照して説明され、本説明は、示される詳細内容に限定されることが意図されていない。特許請求の範囲の均等物の範囲内で、細部における修正を行うことができる。
１０ 基板
２０ 埋め込み酸化層
３０ ドリフト領域
４１ カソード金属
４２ Ｐ型ボディ領域
４４ Ｐ＋領域
５１ 酸化層
５２ Ｐ型埋め込み層
５３ ポリシリコン
５４ Ｎ型バッファ領域
５６ Ｐ＋コレクタ領域
６１ ゲート

Claims (12)

  1. 基板と、
    前記基板上に形成されたアノード側領域及びカソード側領域であって、前記アノード側領域が、前記基板上にかつ前記アノード側領域内にのみ形成されたＰ型埋め込み層と、前記Ｐ型埋め込み層の上方に形成されたＮ型バッファ領域と、前記Ｎ型バッファ領域の表面上に形成されたＰ＋コレクタ領域を含む、アノード側領域及びカソード側領域と、
    前記アノード側領域と前記カソード側領域との間に配置されたドリフト領域及びゲートと、
    前記Ｎ型バッファ領域及び前記Ｐ＋コレクタ領域の表面から前記Ｐ型埋め込み層に延びるトレンチゲートと、
    を備える横型絶縁ゲートバイポーラトランジスタであって、
    前記トレンチゲートが、トレンチの内面に形成された酸化層、及び前記トレンチ内及び前記酸化層上に満たされたポリシリコンを含み、
    前記Ｐ型埋め込み層は、前記ドリフト領域によって前記Ｎ型バッファ領域から切り離され、
    前記Ｐ＋コレクタ領域、前記Ｎ型バッファ領域、前記Ｐ型埋め込み層、前記酸化層、及び前記ポリシリコンによって、縦型Ｐ−チャンネルＭＯＳＦＥＴが形成される、横型絶縁ゲートバイポーラトランジスタ。
  2. 前記横型絶縁ゲートバイポーラトランジスタは、シリコンオンインシュレータタイプの横型絶縁ゲートバイポーラトランジスタであり、前記横型絶縁ゲートバイポーラトランジスタは、前記基板と前記ドリフト領域との間に配置された埋め込み酸化層をさらに備え、前記Ｐ型埋め込み層は、前記埋め込み酸化層の上に配置される、請求項１に記載の横型絶縁ゲートバイポーラトランジスタ。
  3. 前記基板はＰ型基板であり、前記ドリフト領域はＮ型ドリフト領域である、請求項１に記載の横型絶縁ゲートバイポーラトランジスタ。
  4. 前記カソード側領域は、前記基板上に配置されたＰ型ボディ領域と、前記Ｐ型ボディ領域の表面上に配置されたＰ＋領域及びＮ＋領域とを含む、請求項１に記載の横型絶縁ゲートバイポーラトランジスタ。
  5. 前記カソード側領域は、カソード金属をさらに備え、前記ゲートは、ゲート酸化層及び前記ゲート酸化層上に配置されたポリシリコンゲートを備える、請求項４に記載の横型絶縁ゲートバイポーラトランジスタ。
  6. 前記酸化層の厚さは、８００オングストロームから２０００オングストロームである、請求項１に記載の横型絶縁ゲートバイポーラトランジスタ。
  7. 横型絶縁ゲートバイポーラトランジスタを製造する方法であって、
    ドリフト領域を有する基板を準備するステップと、
    高エネルギイオン打ち込みによってＰ型イオンを、アノード側領域となる前記ドリフト領域の一部に打ち込んで、前記アノード側領域にのみＰ型埋め込み層を形成するステップと、
    前記Ｐ型埋め込み層の上方の領域にＮ型イオンを打ち込んでＮ型バッファ領域を形成するステップと、
    サーマルドライブインを行って、打ち込まれたＰ型イオン及びＮ型イオンを拡散させるステップと、
    Ｐ型イオンをドリフト領域に打ち込んで、熱的アニーリングを行ってＰ型ボディ領域を形成するステップと、
    リソグラフィー及びエッチングを行って、前記Ｎ型バッファ領域の表面から前記Ｐ型埋め込み層に延びるトレンチを形成するステップと、
    前記トレンチの内面に酸化層を形成するステップと、
    前記トレンチ及び前記酸化層上をポリシリコンで満たすステップと、
    イオン打ち込みを行って前記Ｎ型バッファ領域の表面上にＰ＋コレクタ領域を形成し、前記Ｐ型ボディ領域の表面上にＰ＋領域及びＮ＋領域を形成するステップと、
    を含み、
    前記Ｐ＋コレクタ領域が前記酸化層に接触し、
    前記ドリフト領域を有する基板を準備するステップで、前記ドリフト領域と前記基板との間に埋め込み酸化層が形成され、
    前記高エネルギイオン打ち込みによってＰ型イオンを前記ドリフト領域に打ち込むステップで、前記Ｐ型埋め込み層が前記埋め込み酸化層上に形成され、
    前記Ｐ型埋め込み層は、前記ドリフト領域によって前記Ｎ型バッファ領域から切り離されており、
    前記Ｐ＋コレクタ領域、前記Ｎ型バッファ領域、前記Ｐ型埋め込み層、前記酸化層、及び前記ポリシリコンによって、縦型Ｐ−チャンネルＭＯＳＦＥＴが形成される、方法。
  8. 前記リソグラフィー及びエッチングを行って、前記Ｎ型バッファ領域の表面から前記Ｐ型埋め込み層に延びる前記トレンチを形成するステップで、前記エッチングは、反応性イオンエッチングプロセスを用いて行われる、請求項７に記載の方法。
  9. 前記トレンチの内面に酸化層を形成するステップで、前記酸化層は、熱酸化によって形成され、前記トレンチ及び前記酸化層上をポリシリコンで満たすステップで、蒸着プロセスによってポリシリコンゲートが形成される、請求項７に記載の方法。
  10. 前記高エネルギイオン打ち込みによってＰ型イオンを前記ドリフト領域に打ち込むステップで、前記打ち込まれたイオンはホウ素イオンである、請求項７に記載の方法。
  11. 前記基板はＰ型基板であり、前記ドリフト領域はＮ型ドリフト領域である、請求項７に記載の方法。
  12. 前記Ｐ＋コレクタ領域は、前記トレンチ内で前記酸化層に接触し、前記Ｐ＋コレクタ領域は、Ｐ−チャンネルＭＯＳＦＥＴのドレインとして機能する、請求項７に記載の方法。
JP2017533196A 2014-12-19 2015-09-28 横型絶縁ゲートバイポーラトランジスタ及びその製造方法 Active JP6437657B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201410799646.0A CN105789298B (zh) 2014-12-19 2014-12-19 横向绝缘栅双极型晶体管及其制造方法
CN201410799646.0 2014-12-19
PCT/CN2015/090914 WO2016095585A1 (zh) 2014-12-19 2015-09-28 横向绝缘栅双极型晶体管及其制造方法

Publications (2)

Publication Number Publication Date
JP2018505549A JP2018505549A (ja) 2018-02-22
JP6437657B2 true JP6437657B2 (ja) 2018-12-12

Family

ID=56125847

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017533196A Active JP6437657B2 (ja) 2014-12-19 2015-09-28 横型絶縁ゲートバイポーラトランジスタ及びその製造方法

Country Status (5)

Country Link
US (1) US10084073B2 (ja)
EP (1) EP3240042B1 (ja)
JP (1) JP6437657B2 (ja)
CN (1) CN105789298B (ja)
WO (1) WO2016095585A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158956B (zh) * 2015-04-08 2020-02-11 无锡华润上华科技有限公司 具有resurf结构的ldmosfet及其制造方法
CN107527811B (zh) 2016-06-21 2020-07-10 无锡华润上华科技有限公司 横向绝缘栅双极型晶体管及其制造方法
CN108389900B (zh) * 2018-03-19 2020-05-26 电子科技大学 一种槽栅短路阳极soi ligbt
TW202137333A (zh) * 2020-03-24 2021-10-01 立錡科技股份有限公司 具有橫向絕緣閘極雙極性電晶體之功率元件及其製造方法
US11569378B2 (en) 2020-12-22 2023-01-31 Texas Instruments Incorporated Semiconductor on insulator on wide band-gap semiconductor
US11557673B2 (en) 2020-12-29 2023-01-17 Texas Instruments Incorporated Hybrid semiconductor device
CN114784102B (zh) * 2022-05-05 2023-05-02 电子科技大学 一种具有混合导电模式的ligbt
CN116130517A (zh) * 2022-11-23 2023-05-16 张家港意发功率半导体有限公司 一种可快速关断的ligbt及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100187635B1 (ko) * 1996-03-20 1999-07-01 김충환 단락 애노우드 수평형 절연 게이트 바이폴라 트랜지스터
CN1638146A (zh) * 1999-08-31 2005-07-13 松下电器产业株式会社 耐高压的绝缘体上的硅型半导体器件
JP4867251B2 (ja) * 2005-09-26 2012-02-01 トヨタ自動車株式会社 半導体装置
US7605446B2 (en) * 2006-07-14 2009-10-20 Cambridge Semiconductor Limited Bipolar high voltage/power semiconductor device having first and second insulated gated and method of operation
US8174070B2 (en) * 2009-12-02 2012-05-08 Alpha And Omega Semiconductor Incorporated Dual channel trench LDMOS transistors and BCD process with deep trench isolation
JP5167323B2 (ja) * 2010-09-30 2013-03-21 トヨタ自動車株式会社 半導体装置
CN102169893B (zh) 2011-03-10 2012-12-05 杭州电子科技大学 一种具有p埋层的横向沟道soi ligbt器件单元
CN102157550B (zh) * 2011-03-10 2012-07-04 杭州电子科技大学 一种具有p埋层的纵向沟道SOI LIGBT器件单元
CN102148240B (zh) 2011-03-10 2012-08-29 电子科技大学 一种具有分裂阳极结构的soi-ligbt器件
CN103413824B (zh) * 2013-07-17 2015-12-23 电子科技大学 一种rc-ligbt器件及其制作方法

Also Published As

Publication number Publication date
EP3240042B1 (en) 2026-04-22
EP3240042A1 (en) 2017-11-01
CN105789298A (zh) 2016-07-20
EP3240042A4 (en) 2018-09-19
WO2016095585A1 (zh) 2016-06-23
US10084073B2 (en) 2018-09-25
US20180069107A1 (en) 2018-03-08
JP2018505549A (ja) 2018-02-22
CN105789298B (zh) 2019-06-07

Similar Documents

Publication Publication Date Title
JP6437657B2 (ja) 横型絶縁ゲートバイポーラトランジスタ及びその製造方法
US11121242B2 (en) Method of operating a semiconductor device having a desaturation channel structure
CN103986447B (zh) 双极半导体开关及其制造方法
JP5194273B2 (ja) 半導体装置
JP2015211149A (ja) 半導体装置及び半導体装置の製造方法
KR102158345B1 (ko) 측면 절연 게이트 양극성 트랜지스터 및 이의 제조방법
CN113838914A (zh) 具有分离栅结构的ret igbt器件结构及制作方法
JP2020155581A (ja) 半導体装置
CN102446966B (zh) 一种集成反并联二极管的igbt结构及其制造方法
KR20150051067A (ko) 전력 반도체 소자 및 그의 제조 방법
US9245986B2 (en) Power semiconductor device and method of manufacturing the same
JP6430650B2 (ja) 横型絶縁ゲートバイポーラトランジスタ
CN108091567B (zh) 半超结fs iegt结构及其制造方法
CN110504315B (zh) 一种沟槽型绝缘栅双极晶体管及其制备方法
CN103489907B (zh) 一种绝缘栅双极型晶体管
TWI532179B (zh) 垂直式絕緣閘雙極電晶體及其製造方法
KR20150056433A (ko) 전력 반도체 소자 및 그 제조 방법
CN106920841B (zh) 多区域的功率半导体器件
CN105489646A (zh) Igbt电荷存储层形成的方法和电荷存储型igbt
CN120751713A (zh) 一种宽正偏安全工作区的沟槽型绝缘栅双极晶体管及制备方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170818

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170818

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181114

R150 Certificate of patent or registration of utility model

Ref document number: 6437657

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250