Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6443178B2 - Manufacturing method of power module substrate with Ag underlayer, power module substrate with Ag underlayer, and power module - Google Patents
[go: Go Back, main page]

JP6443178B2 - Manufacturing method of power module substrate with Ag underlayer, power module substrate with Ag underlayer, and power module - Google Patents

Manufacturing method of power module substrate with Ag underlayer, power module substrate with Ag underlayer, and power module Download PDF

Info

Publication number
JP6443178B2
JP6443178B2 JP2015068830A JP2015068830A JP6443178B2 JP 6443178 B2 JP6443178 B2 JP 6443178B2 JP 2015068830 A JP2015068830 A JP 2015068830A JP 2015068830 A JP2015068830 A JP 2015068830A JP 6443178 B2 JP6443178 B2 JP 6443178B2
Authority
JP
Japan
Prior art keywords
layer
underlayer
power module
glass
circuit layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015068830A
Other languages
Japanese (ja)
Other versions
JP2016189397A (en
Inventor
加藤 浩和
浩和 加藤
修司 西元
修司 西元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP2015068830A priority Critical patent/JP6443178B2/en
Publication of JP2016189397A publication Critical patent/JP2016189397A/en
Application granted granted Critical
Publication of JP6443178B2 publication Critical patent/JP6443178B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Ceramic Products (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Die Bonding (AREA)

Description

この発明は、絶縁層の一方の面に回路層が形成されたAg下地層付パワーモジュール用基板の製造方法、Ag下地層付パワーモジュール用基板及びパワーモジュールに関するものである。   The present invention relates to a method for manufacturing a power module substrate with an Ag underlayer in which a circuit layer is formed on one surface of an insulating layer, a power module substrate with an Ag underlayer, and a power module.

LEDやパワーモジュール等の半導体装置においては、導電材料からなる回路層の上に半導体素子が接合された構造とされている。
風力発電、電気自動車、ハイブリッド自動車等を制御するために用いられる大電力制御用のパワー半導体素子においては、発熱量が多いことから、これを搭載する基板としては、例えばAlN(窒化アルミ)、Al(アルミナ)などのセラミックス基板からなる絶縁層と、この絶縁層の一方の面に導電性の優れた金属を配設して形成した回路層と、を備えたパワーモジュール用基板が、従来から広く用いられている。
そして、このようなパワーモジュール用基板は、その回路層上に、はんだ材を介してパワー素子としての半導体素子が搭載される(例えば、特許文献1参照)。
A semiconductor device such as an LED or a power module has a structure in which a semiconductor element is bonded on a circuit layer made of a conductive material.
In power semiconductor elements for large power control used to control wind power generation, electric vehicles, hybrid vehicles, etc., the amount of heat generated is large. Therefore, for example, AlN (aluminum nitride), Al A power module substrate comprising: an insulating layer made of a ceramic substrate such as 2 O 3 (alumina); and a circuit layer formed by disposing a metal having excellent conductivity on one surface of the insulating layer, Widely used in the past.
In such a power module substrate, a semiconductor element as a power element is mounted on the circuit layer via a solder material (see, for example, Patent Document 1).

回路層を構成する金属としては、一般的にアルミニウム又はアルミニウム合金、あるいは、銅又は銅合金が用いられている。
ここで、アルミニウム又はアルミニウム合金からなる回路層においては、表面にアルミニウムの自然酸化膜が形成されるため、はんだ材による半導体素子との接合を良好に行うことが困難であった。
また、銅又は銅合金からなる回路層においては、溶融したはんだ材と銅とが反応して回路層の内部にはんだ材の成分が侵入し、回路層の特性が劣化するおそれがあった。
このため、従来は、特許文献1に示すように、回路層の表面にNiめっき膜を形成した上で、はんだ材によって半導体素子を実施していた。
As the metal constituting the circuit layer, aluminum or an aluminum alloy, or copper or a copper alloy is generally used.
Here, in a circuit layer made of aluminum or an aluminum alloy, since a natural oxide film of aluminum is formed on the surface, it is difficult to perform good bonding with a semiconductor element using a solder material.
Further, in a circuit layer made of copper or a copper alloy, there is a possibility that the molten solder material reacts with copper and the components of the solder material enter the inside of the circuit layer to deteriorate the characteristics of the circuit layer.
For this reason, conventionally, as shown in Patent Document 1, a Ni plating film is formed on the surface of a circuit layer, and then a semiconductor element is implemented by a solder material.

一方、はんだ材を使用しない接合方法として、例えば、特許文献2には、Agナノペーストを用いて半導体素子を接合する技術が提案されている。
また、例えば、特許文献3、4には、金属酸化物粒子と有機物からなる還元剤とを含む酸化物ペーストを用いて半導体素子を接合する技術が提案されている。
On the other hand, as a joining method that does not use a solder material, for example, Patent Document 2 proposes a technique for joining semiconductor elements using Ag nanopaste.
For example, Patent Documents 3 and 4 propose a technique for joining semiconductor elements using an oxide paste containing metal oxide particles and an organic reducing agent.

しかしながら、特許文献2に開示されているように、はんだ材を使用せずにAgナノペーストを用いて半導体素子を接合した場合には、Agナノペーストからなる接合層がはんだ材に比べて厚みが薄く形成されるため、熱サイクル負荷時の応力が半導体素子に作用しやすくなり、半導体素子自体が破損してしまうおそれがあった。
また、特許文献3、4に開示されているように、金属酸化物と還元剤とを用いて半導体素子を接合した場合にも、やはり、酸化物ペーストの焼成層が薄く形成されることから、熱サイクル負荷時の応力が半導体素子に作用しやすくなり、パワーモジュールの性能が劣化するおそれがあった。
However, as disclosed in Patent Document 2, when a semiconductor element is bonded using an Ag nano paste without using a solder material, the bonding layer made of the Ag nano paste has a thickness larger than that of the solder material. Since it is formed thin, the stress at the time of thermal cycle load tends to act on the semiconductor element, and the semiconductor element itself may be damaged.
In addition, as disclosed in Patent Documents 3 and 4, when a semiconductor element is bonded using a metal oxide and a reducing agent, the fired layer of the oxide paste is still formed thinly. The stress at the time of thermal cycle load tends to act on the semiconductor element, and the performance of the power module may be deteriorated.

そこで、例えば、特許文献5〜7には、ガラス含有Agペーストを用いてアルミニウム又は銅からなる回路層上にAg下地層を形成した後に、はんだ材又はAgペーストを介して回路層と半導体素子を接合する技術が提案されている。この技術では、アルミニウム又は銅からなる回路層の表面に、ガラス含有Agペーストを塗布して焼成することによって、回路層の表面に形成されている酸化被膜をガラスに反応させて除去してAg下地層を形成し、このAg下地層が形成された回路層上に、はんだ材を介して半導体素子を接合している。   Therefore, for example, in Patent Documents 5 to 7, after forming an Ag underlayer on a circuit layer made of aluminum or copper using a glass-containing Ag paste, the circuit layer and the semiconductor element are bonded via a solder material or an Ag paste. Techniques for joining have been proposed. In this technique, a glass-containing Ag paste is applied to the surface of a circuit layer made of aluminum or copper and baked, thereby removing the oxide film formed on the surface of the circuit layer by reacting with glass to remove the Ag layer. A ground layer is formed, and a semiconductor element is bonded to the circuit layer on which the Ag underlayer is formed via a solder material.

ここで、Ag下地層は、ガラスが回路層の酸化被膜と反応することにより形成されたガラス層と、このガラス層上に形成されたAg層とを備えている。このガラス層には導電性粒子が分散しており、この導電性粒子によってガラス層の導通が確保されている。   Here, the Ag underlayer includes a glass layer formed by reacting glass with an oxide film of a circuit layer, and an Ag layer formed on the glass layer. Conductive particles are dispersed in the glass layer, and conduction of the glass layer is secured by the conductive particles.

特開2004−172378号公報JP 2004-172378 A 特開2008−208442号公報JP 2008-208442 A 特開2009−267374号公報JP 2009-267374 A 特開2006−202938号公報JP 2006-202938 A 特開2010−287869号公報JP 2010-287869 A 特開2012−109315号公報JP 2012-109315 A 特開2013−012706号公報JP 2013-012706 A

ところで、回路層とAg下地層との接合信頼性を向上させるためには、ガラス含有Agペースト中のガラスの含有量を多くすることが効果的である。
しかしながら、ガラス含有Agペースト中のガラス含有量を増加すると、Ag下地層においてガラス層が厚くなる。ガラス層は、導電性粒子が分散されていても、Ag層などと比較すると電気抵抗が高い。このため、ガラス層が厚くなるに従って、Ag下地層の電気抵抗値も大きくなる傾向にあり、接合信頼性と電気抵抗値との両方をバランスさせることが難しかった。このようにAg下地層の電気抵抗値が高いと、Ag下地層が形成された回路層と半導体素子とをはんだ材等を介して接合した際に、回路層と半導体素子等の電子部品との間の導電性を確保できなくなるおそれがあった。
By the way, in order to improve the bonding reliability between the circuit layer and the Ag underlayer, it is effective to increase the glass content in the glass-containing Ag paste.
However, when the glass content in the glass-containing Ag paste is increased, the glass layer becomes thicker in the Ag underlayer. Even when conductive particles are dispersed, the glass layer has a higher electrical resistance than an Ag layer or the like. For this reason, as the glass layer becomes thicker, the electrical resistance value of the Ag underlayer tends to increase, and it is difficult to balance both the bonding reliability and the electrical resistance value. Thus, when the electrical resistance value of the Ag underlayer is high, when the circuit layer on which the Ag underlayer is formed and the semiconductor element are joined via a solder material, the circuit layer and the electronic component such as the semiconductor element are There was a risk that the conductivity could not be ensured.

この発明は、前述した事情に鑑みてなされたものであって、回路層上にガラス層とAg層とを有するAg下地層を形成した場合であっても、Ag下地層における電気抵抗値を十分に低減することが可能なAg下地層付パワーモジュール用基板の製造方法、Ag下地層付パワーモジュール用基板、パワーモジュールを提供することを目的とする。   The present invention has been made in view of the above-described circumstances, and even when an Ag underlayer having a glass layer and an Ag layer is formed on a circuit layer, the electrical resistance value in the Ag underlayer is sufficient. An object of the present invention is to provide a method for manufacturing a substrate for a power module with an Ag underlayer, a substrate for a power module with an Ag underlayer, and a power module that can be reduced.

このような課題を解決して、前記目的を達成するために、本発明のAg下地層付パワーモジュール用基板の製造方法は、絶縁層の一方の面に形成された回路層と、該回路層に形成されたAg下地層とを備えたAg下地層付パワーモジュール用基板の製造方法であって、前記回路層の一方の面に、ガラス含有Agペーストを塗布する塗布工程と、前記ガラス含有Agペーストを焼成し、前記回路層側に形成されたガラス層と、このガラス層に積層されたAg層とからなるAg下地層を形成する焼成工程と、前記Ag層のうち前記ガラス層とは反対側の面に超音波付与装置のホーンを接触させて、前記Ag層に超音波を付与し、前記Ag層と前記回路層とが直接接触した箇所を形成する超音波処理工程と、を有することを特徴としている。 In order to solve such problems and achieve the above object, a method for manufacturing a substrate for a power module with an Ag underlayer of the present invention includes a circuit layer formed on one surface of an insulating layer, and the circuit layer. A method for producing a substrate for a power module with an Ag underlayer comprising an Ag underlayer formed on the substrate, wherein a glass-containing Ag paste is applied to one surface of the circuit layer; and the glass-containing Ag A baking step of baking a paste to form an Ag underlayer composed of a glass layer formed on the circuit layer side and an Ag layer laminated on the glass layer, and the glass layer of the Ag layer is opposite to the glass layer An ultrasonic treatment step of bringing a horn of an ultrasonic wave application device into contact with the side surface, applying ultrasonic waves to the Ag layer, and forming a portion where the Ag layer and the circuit layer are in direct contact with each other. It is characterized by.

この構成のAg下地層付パワーモジュール用基板の製造方法によれば、ガラス含有Agペーストを焼成することによってガラス層にAg層が積層されたAg下地層を形成し、このAg層のうち前記ガラス層とは反対側の面に超音波付与装置のホーンを接触させて、前記Ag層に超音波を付与する超音波処理工程を備えているので、Ag下地層における電気抵抗値を大幅に低下させることが可能となる。すなわち、超音波付与装置のホーンを接触させてAg層に超音波を付与することによって、焼成時にAg層中に形成された気孔を潰してAg層の密度が向上するとともに、Ag層の一部に回路層と直接接触する部分が形成されることになり、Ag下地層における電気抵抗値が大幅に低下すると考えられる。
また、Ag層に直接ホーンを接触させて超音波を付与しているので、マスキング等を行うことなく、Ag層のうち必要な箇所にのみに超音波を付与して局所的に電気抵抗値を低下させることが可能となる。
According to the method for manufacturing a power module substrate with an Ag underlayer having this configuration, an Ag underlayer in which an Ag layer is laminated on a glass layer is formed by firing a glass-containing Ag paste, and the glass is included in the Ag layer. Since the ultrasonic treatment step of applying ultrasonic waves to the Ag layer is provided by bringing the horn of the ultrasonic wave application device into contact with the surface opposite to the layer, the electrical resistance value in the Ag underlayer is greatly reduced. It becomes possible. That is, by applying ultrasonic waves to the Ag layer by bringing the horn of the ultrasonic wave application device into contact, the pores formed in the Ag layer at the time of firing are crushed and the density of the Ag layer is improved, and part of the Ag layer It is considered that a portion in direct contact with the circuit layer is formed, and the electrical resistance value in the Ag underlayer is significantly reduced.
In addition, since the ultrasonic wave is applied by directly contacting the Ag layer with the Ag layer, the ultrasonic wave is applied only to a necessary portion of the Ag layer without masking or the like, and the electric resistance value is locally applied. It can be reduced.

ここで、本発明のAg下地層付パワーモジュール用基板の製造方法においては、前記超音波処理工程では、前記ホーンに予め超音波を発振させた状態で、前記ホーンを前記Ag層に接触させることが好ましい。
ホーンをAg下地層に接触させた状態で超音波を発振すると、発振時の衝撃によってAg下地層に疵が生じるおそれがある。そこで、前記ホーンに予め超音波を発振させた状態で、前記ホーンを前記Ag下地層に接触させる構成とすることにより、Ag下地層の疵発生を抑制することができる。
Here, in the method for manufacturing a power module substrate with an Ag underlayer of the present invention, in the ultrasonic treatment step, the horn is brought into contact with the Ag layer in a state where ultrasonic waves are oscillated in advance in the horn. Is preferred.
When an ultrasonic wave is oscillated in a state where the horn is in contact with the Ag underlayer, wrinkles may occur in the Ag underlayer due to an impact at the time of oscillation. Therefore, the generation of wrinkles in the Ag underlayer can be suppressed by making the horn contact the Ag underlayer in a state where ultrasonic waves are oscillated in advance in the horn.

本発明のAg下地層付パワーモジュール用基板は、絶縁層の一方の面に形成された回路層と、該回路層に形成されたAg下地層とを備えたAg下地層付パワーモジュール用基板であって、前記Ag下地層は、前記回路層側に形成されたガラス層と、このガラス層に積層されたAg層とからなり、前記Ag層と前記回路層とが直接接触した箇所が形成されていることを特徴としている。
この構成のAg下地層付パワーモジュール用基板によれば、前記Ag下地層は、前記回路層側に形成されたガラス層と、このガラス層に積層形成されたAg層とからなり、前記Ag層と前記回路層とが直接接触した箇所が形成されているので、ガラス層を有していてもAg下地層における電気抵抗値を大幅に低減することが可能となる。
A power module substrate with an Ag underlayer of the present invention is a power module substrate with an Ag underlayer comprising a circuit layer formed on one surface of an insulating layer and an Ag underlayer formed on the circuit layer. The Ag underlayer is composed of a glass layer formed on the circuit layer side and an Ag layer laminated on the glass layer, and a portion where the Ag layer and the circuit layer are in direct contact is formed. It is characterized by having.
According to the power module substrate with an Ag underlayer having this configuration, the Ag underlayer includes a glass layer formed on the circuit layer side and an Ag layer laminated on the glass layer, and the Ag layer Since the portion where the circuit layer and the circuit layer are in direct contact with each other is formed , the electric resistance value in the Ag underlayer can be greatly reduced even if the glass layer is provided.

ここで、本発明のAg下地層付パワーモジュール用基板においては、前記Ag層と前記回路層とが直接接触した箇所における厚さ方向の電気抵抗値が10mΩ以下であることが好ましい。
この場合、前記Ag下地層のうち前記Ag層と前記回路層とが直接接触した箇所における厚さ方向の電気抵抗値が10mΩ以下であることから、このAg下地層における導電性が確保され、Ag下地層上に半導体素子を搭載することにより、通電損失の少ないパワーモジュールを得ることができる。
Here, in the power module substrate with an Ag underlayer of the present invention, it is preferable that the electrical resistance value in the thickness direction at the place where the Ag layer and the circuit layer are in direct contact is 10 mΩ or less.
In this case, since the electrical resistance value in the thickness direction at the portion where the Ag layer and the circuit layer are in direct contact with each other is 10 mΩ or less in the Ag underlayer, the conductivity in the Ag underlayer is ensured. By mounting a semiconductor element on the base layer, a power module with less current loss can be obtained.

本発明のパワーモジュールは、前述のAg下地層付パワーモジュール用基板と、半導体素子と、を備え、前記半導体素子は、前記Ag下地層に対して接合層を介して接合されていることを特徴としている。
この構成のパワーモジュールによれば、前記Ag層の少なくとも一部に超音波が付与されているので、ガラス層を有していてもAg下地層における電気抵抗値を大幅に低減することができる。よって、接合信頼性に優れ、かつ、確実に回路層と半導体素子とが電気的に接合されたパワーモジュールを提供することができる。
The power module of the present invention includes the above power module substrate with an Ag underlayer and a semiconductor element, and the semiconductor element is bonded to the Ag underlayer through a bonding layer. It is said.
According to the power module having this configuration, since ultrasonic waves are applied to at least a part of the Ag layer, the electrical resistance value in the Ag underlayer can be greatly reduced even if the glass layer is provided. Therefore, it is possible to provide a power module that is excellent in bonding reliability and in which the circuit layer and the semiconductor element are securely bonded.

本発明によれば、回路層上にガラス層とAg層とを有するAg下地層を形成した場合であっても、Ag下地層における電気抵抗値を十分に低減することが可能なAg下地層付パワーモジュール用基板の製造方法、Ag下地層付パワーモジュール用基板、パワーモジュールを提供することが可能となる。   According to the present invention, even when an Ag underlayer having a glass layer and an Ag layer is formed on a circuit layer, the electrical resistance value in the Ag underlayer can be sufficiently reduced. It becomes possible to provide a method for manufacturing a power module substrate, a power module substrate with an Ag underlayer, and a power module.

本発明の実施形態であるパワーモジュールの概略説明図である。It is a schematic explanatory drawing of the power module which is embodiment of this invention. 本発明の実施形態であるAg下地層付パワーモジュール用基板の概略説明図である。It is a schematic explanatory drawing of the board | substrate for power modules with an Ag base layer which is embodiment of this invention. Ag下地層と回路層の接合部分を示す要部拡大断面図である。It is a principal part expanded sectional view which shows the junction part of Ag base layer and a circuit layer. 本発明の実施形態であるAg下地層付パワーモジュール用基板の製造方法のフロー図である。It is a flowchart of the manufacturing method of the board | substrate for power modules with an Ag base layer which is embodiment of this invention. 本発明の実施形態であるAg下地層付パワーモジュール用基板の製造方法の概略説明図である。It is a schematic explanatory drawing of the manufacturing method of the board | substrate for power modules with an Ag base layer which is embodiment of this invention. Ag下地層の厚さ方向の電気抵抗値の測定方法を示す上面説明図である。It is upper surface explanatory drawing which shows the measuring method of the electrical resistance value of the thickness direction of Ag base layer. Ag下地層の厚さ方向の電気抵抗値の測定方法を示す側面説明図である。It is side surface explanatory drawing which shows the measuring method of the electrical resistance value of the thickness direction of Ag base layer.

以下に、本発明の実施形態について添付した図面を参照して説明する。
図1に、本発明の実施形態であるパワーモジュール1を示す。このパワーモジュール1は、Ag下地層付パワーモジュール用基板10と、このAg下地層付パワーモジュール用基板10の一方の面(図1において上面)に接合層2を介して接合された半導体素子3と、Ag下地層付パワーモジュール用基板10の他方の面(図1において下側)に配置されたヒートシンク41と、を備えている。
Embodiments of the present invention will be described below with reference to the accompanying drawings.
FIG. 1 shows a power module 1 according to an embodiment of the present invention. The power module 1 includes a power module substrate 10 with an Ag underlayer, and a semiconductor element 3 bonded to one surface (the upper surface in FIG. 1) of the power module substrate 10 with an Ag underlayer via a bonding layer 2. And a heat sink 41 disposed on the other surface (lower side in FIG. 1) of the power module substrate 10 with an Ag underlayer.

Ag下地層付パワーモジュール用基板10は、図2に示すように、絶縁層を構成するセラミックス基板11と、このセラミックス基板11の一方の面(図2において上面)に配設された回路層12と、セラミックス基板11の他方の面(図2において下面)に配設された金属層13と、回路層12の一方の面に形成されたAg下地層30と、を備えている。   As shown in FIG. 2, a power module substrate 10 with an Ag underlayer includes a ceramic substrate 11 constituting an insulating layer, and a circuit layer 12 disposed on one surface (the upper surface in FIG. 2) of the ceramic substrate 11. And a metal layer 13 disposed on the other surface (lower surface in FIG. 2) of the ceramic substrate 11 and an Ag underlayer 30 formed on one surface of the circuit layer 12.

セラミックス基板11は、回路層12と金属層13との間の電気的接続を防止するものであって、例えば、絶縁性の高いAlN(窒化アルミ)、Si(窒化ケイ素)、Al(アルミナ)等で構成されている。本実施形態では、放熱性の優れたAlN(窒化アルミ)で構成されている。また、セラミックス基板11の厚さは、0.2〜1.5mmの範囲内に設定されており、本実施形態では、0.635mmに設定されている。 The ceramic substrate 11 prevents electrical connection between the circuit layer 12 and the metal layer 13. For example, AlN (aluminum nitride), Si 3 N 4 (silicon nitride), Al 2 having a high insulating property is used. O 3 is composed of (alumina) or the like. In this embodiment, it is comprised with AlN (aluminum nitride) excellent in heat dissipation. In addition, the thickness of the ceramic substrate 11 is set within a range of 0.2 to 1.5 mm, and in this embodiment is set to 0.635 mm.

回路層12は、図5に示すように、セラミックス基板11の一方の面に、導電性を有する金属板22が接合されることにより形成されている。本実施形態においては、回路層12は、純度が99.99mass%以上のアルミニウム(いわゆる4Nアルミニウム)の圧延板からなるアルミニウム板がセラミックス基板11に接合されることにより形成されている。なお、この回路層12には、回路パターンが形成されており、その一方の面(図1において上面)が、半導体素子3が搭載される搭載面されている。ここで、回路層12(金属板22)の厚さは0.2mm以上3.0mm以下の範囲内に設定されており、本実施形態では、0.6mmに設定されている。   As shown in FIG. 5, the circuit layer 12 is formed by bonding a conductive metal plate 22 to one surface of the ceramic substrate 11. In the present embodiment, the circuit layer 12 is formed by joining an aluminum plate made of a rolled plate of aluminum (so-called 4N aluminum) having a purity of 99.99 mass% or more to the ceramic substrate 11. The circuit layer 12 is formed with a circuit pattern, and one surface (the upper surface in FIG. 1) is a mounting surface on which the semiconductor element 3 is mounted. Here, the thickness of the circuit layer 12 (metal plate 22) is set within a range of 0.2 mm to 3.0 mm, and is set to 0.6 mm in the present embodiment.

金属層13は、図5に示すように、セラミックス基板11の他方の面に、金属板23が接合されることにより形成されている。本実施形態においては、金属層13は、純度が99.99mass%以上のアルミニウム(いわゆる4Nアルミニウム)の圧延板からなるアルミニウム板がセラミックス基板11に接合されることで形成されている。ここで、金属層13(金属板23)の厚さは0.2mm以上3.0mm以下の範囲内に設定されており、本実施形態では1.6mmに設定されている。   As shown in FIG. 5, the metal layer 13 is formed by bonding a metal plate 23 to the other surface of the ceramic substrate 11. In this embodiment, the metal layer 13 is formed by joining an aluminum plate made of a rolled plate of aluminum (so-called 4N aluminum) having a purity of 99.99 mass% or more to the ceramic substrate 11. Here, the thickness of the metal layer 13 (metal plate 23) is set within a range of 0.2 mm to 3.0 mm, and is set to 1.6 mm in the present embodiment.

Ag下地層30は、後述するように、ガラス成分を含むガラス含有Agペーストの焼成体とされている。このAg下地層30は、半導体素子3を接合する前の状態において、図2及び図3に示すように、回路層12側に形成されたガラス層31と、このガラス層31上に形成されたAg層32と、を備えている。
ガラス層31内部には、粒径が数ナノメートル程度の微細な導電性粒子33が分散されている。この導電性粒子33は、Ag又はAlの少なくとも一方を含有する結晶性粒子とされている。なお、ガラス層31内の導電性粒子33は、例えば透過型電子顕微鏡(TEM)を用いることで観察されるものである。
また、Ag層32の内部には、粒径が数ナノメートル程度の微細なガラス粒子(図示なし)が分散されている。
As will be described later, the Ag base layer 30 is a fired body of a glass-containing Ag paste containing a glass component. The Ag underlayer 30 was formed on the glass layer 31 and the glass layer 31 formed on the circuit layer 12 side as shown in FIGS. 2 and 3 before the semiconductor element 3 is bonded. And an Ag layer 32.
In the glass layer 31, fine conductive particles 33 having a particle diameter of about several nanometers are dispersed. The conductive particles 33 are crystalline particles containing at least one of Ag and Al. In addition, the electroconductive particle 33 in the glass layer 31 is observed by using a transmission electron microscope (TEM), for example.
In addition, fine glass particles (not shown) having a particle size of about several nanometers are dispersed inside the Ag layer 32.

また、本実施形態では、回路層12が純度99.99mass%以上のアルミニウムで構成されていることから、回路層12の表面には、大気中で自然発生したアルミニウム酸化被膜12Aが形成されている。ここで、前述のAg下地層30が形成された部分においては、このアルミニウム酸化被膜12Aが除去されており、回路層12上に直接Ag下地層30が形成されている。つまり、図3に示すように、回路層12を構成するアルミニウムとガラス層31とが直接接合されているのである。   In the present embodiment, since the circuit layer 12 is made of aluminum having a purity of 99.99 mass% or more, an aluminum oxide film 12A that is naturally generated in the atmosphere is formed on the surface of the circuit layer 12. . Here, in the portion where the Ag underlayer 30 is formed, the aluminum oxide film 12A is removed, and the Ag underlayer 30 is directly formed on the circuit layer 12. That is, as shown in FIG. 3, the aluminum constituting the circuit layer 12 and the glass layer 31 are directly bonded.

本実施形態においては、図3に示すように、回路層12上に自然発生するアルミニウム酸化被膜12Aの厚さtoが、4nm≦to≦6nmとされている。また、ガラス層31の厚さtgが0.01μm≦tg≦5μm、後述する超音波処理前のAg層32の厚さtaが1μm≦ta≦100μm、Ag下地層30全体の厚さが1.01μm≦t1≦105μmとなるように構成されている。   In the present embodiment, as shown in FIG. 3, the thickness to of the aluminum oxide film 12A that naturally occurs on the circuit layer 12 is 4 nm ≦ to ≦ 6 nm. Further, the thickness tg of the glass layer 31 is 0.01 μm ≦ tg ≦ 5 μm, the thickness ta of the Ag layer 32 before ultrasonic treatment described later is 1 μm ≦ ta ≦ 100 μm, and the total thickness of the Ag underlayer 30 is 1. It is configured to satisfy 01 μm ≦ t1 ≦ 105 μm.

そして、本実施形態においては、Ag下地層30の表面(図3において上面)に、超音波処理が施されている。この超音波処理によってAg層32には圧力が加えられており、Ag層32内部の気孔が潰されている。また、Ag層32の一部が回路層12と直接接触する箇所が形成される。   In the present embodiment, the surface of the Ag base layer 30 (upper surface in FIG. 3) is subjected to ultrasonic treatment. Pressure is applied to the Ag layer 32 by this ultrasonic treatment, and pores inside the Ag layer 32 are crushed. Further, a portion where a part of the Ag layer 32 is in direct contact with the circuit layer 12 is formed.

また、本実施形態では、Ag下地層30のうち超音波処理が施された箇所における厚さ方向の電気抵抗値Pが10mΩ以下とされている。ここで、本実施形態においては、Ag下地層30の厚さ方向における電気抵抗値はAg下地層30の上面と回路層12の上面との間の電気抵抗値としている。これは、回路層12を構成する4Nアルミニウムの電気抵抗がAg下地層30の厚さ方向の電気抵抗に比べて非常に小さいためである。なお、この電気抵抗の測定の際には、図6及び図7に示すように、Ag下地層30の上面中央点(超音波処理した箇所)と、Ag下地層30の前記上面中央点からAg下地層30端部までの距離と同距離分だけAg下地層30端部から離れた回路層12上の点と、の間の電気抵抗を測定することとしている。   Further, in the present embodiment, the electrical resistance value P in the thickness direction at a portion where the ultrasonic treatment is performed in the Ag underlayer 30 is set to 10 mΩ or less. Here, in the present embodiment, the electrical resistance value in the thickness direction of the Ag base layer 30 is the electrical resistance value between the upper surface of the Ag base layer 30 and the upper surface of the circuit layer 12. This is because the electrical resistance of 4N aluminum constituting the circuit layer 12 is very small compared to the electrical resistance in the thickness direction of the Ag base layer 30. When measuring the electrical resistance, as shown in FIGS. 6 and 7, the Ag base layer 30 has an upper surface center point (a location subjected to ultrasonic treatment) and the Ag base layer 30 from the upper surface center point to Ag. The electrical resistance between the point on the circuit layer 12 that is separated from the end of the Ag base layer 30 by the same distance as the distance to the end of the base layer 30 is measured.

そして、本実施形態であるパワーモジュール1においては、半導体素子3とAg下地層30との間に接合層2が設けられている。接合層2としては、例えば、はんだ層が挙げられる。はんだ層を形成するはんだ材としては、例えば、Sn−Ag系、Sn−In系、若しくはSn−Ag−Cu系が挙げられる。   In the power module 1 according to the present embodiment, the bonding layer 2 is provided between the semiconductor element 3 and the Ag base layer 30. An example of the bonding layer 2 is a solder layer. Examples of the solder material for forming the solder layer include Sn—Ag, Sn—In, and Sn—Ag—Cu.

ヒートシンク41は、前述のAg下地層付パワーモジュール用基板10を冷却するためのものであり、冷却媒体(例えば冷却水)を流通するための流路42を備えている。本実施形態では、ヒートシンク41は、アルミニウム又はアルミニウム合金からなる多穴管とされている。本実施形態では、金属層13とヒートシンク41とは、例えばAl−Si等のろう材を介して接合されている。   The heat sink 41 is for cooling the above-described power module substrate 10 with an Ag underlayer, and includes a flow path 42 for circulating a cooling medium (for example, cooling water). In the present embodiment, the heat sink 41 is a multi-hole tube made of aluminum or an aluminum alloy. In the present embodiment, the metal layer 13 and the heat sink 41 are joined via a brazing material such as Al—Si.

次に、Ag下地層30を形成するガラス含有Agペーストについて説明する。
このガラス含有Agペーストは、Ag粉末と、ガラス粉末と、樹脂と、溶剤と、分散剤と、を含有しており、Ag粉末とガラス粉末とからなる粉末成分の含有量が、ガラス含有Agペースト全体の60質量%以上90質量%以下とされており、残部が樹脂、溶剤、分散剤とされている。
Next, the glass-containing Ag paste for forming the Ag underlayer 30 will be described.
This glass-containing Ag paste contains Ag powder, glass powder, resin, solvent, and dispersant, and the content of the powder component composed of Ag powder and glass powder is the glass-containing Ag paste. The total content is 60% by mass or more and 90% by mass or less, and the remainder is a resin, a solvent, and a dispersant.

なお、本実施形態では、Ag粉末とガラス粉末とからなる粉末成分の含有量は、ガラス含有Agペースト全体の85質量%とされている。
また、このガラス含有Agペーストは、その粘度が10Pa・s以上500Pa・s以下、より好ましくは50Pa・s以上300Pa・s以下に調整されている。
In addition, in this embodiment, content of the powder component which consists of Ag powder and glass powder is 85 mass% of the whole glass containing Ag paste.
Further, the viscosity of the glass-containing Ag paste is adjusted to 10 Pa · s or more and 500 Pa · s or less, more preferably 50 Pa · s or more and 300 Pa · s or less.

Ag粉末は、その粒径が0.05μm以上1.0μm以下とされており、本実施形態では、平均粒径0.8μmのものを使用した。
ガラス粉末は、例えば、酸化鉛、酸化亜鉛、酸化ケイ素、酸化ホウ素、酸化リン及び酸化ビスマスのいずれか1種又は2種以上を含有しており、その軟化温度が600℃以下とされている。本実施形態では、酸化鉛と酸化亜鉛と酸化ホウ素とからなり、平均粒径が0.5μmのガラス粉末を使用した。
また、Ag粉末の重量Aとガラス粉末の重量Gとの重量比A/Gは、80/20から99/1の範囲内に調整されており、本実施形態では、A/G=80/5とした。
The Ag powder has a particle size of 0.05 μm or more and 1.0 μm or less. In this embodiment, an Ag powder having an average particle size of 0.8 μm was used.
The glass powder contains, for example, any one or more of lead oxide, zinc oxide, silicon oxide, boron oxide, phosphorus oxide and bismuth oxide, and the softening temperature is 600 ° C. or less. In the present embodiment, glass powder made of lead oxide, zinc oxide and boron oxide and having an average particle size of 0.5 μm was used.
The weight ratio A / G between the weight A of the Ag powder and the weight G of the glass powder is adjusted within the range of 80/20 to 99/1. In this embodiment, A / G = 80/5 It was.

溶剤は、沸点が200℃以上のものが適しており、本実施形態では、ジエチレンクリコールジブチルエーテルを用いている。
樹脂は、ガラス含有Agペーストの粘度を調整するものであり、500℃以上で分解されるものが適している。本実施形態では、エチルセルロースを用いている。
また、本実施形態では、ジカルボン酸系の分散剤を添加している。なお、分散剤を添加することなくガラス含有Agペーストを構成してもよい。
A solvent having a boiling point of 200 ° C. or higher is suitable. In this embodiment, diethylene glycol dibutyl ether is used.
The resin is used to adjust the viscosity of the glass-containing Ag paste, and those that decompose at 500 ° C. or higher are suitable. In this embodiment, ethyl cellulose is used.
In this embodiment, a dicarboxylic acid-based dispersant is added. In addition, you may comprise a glass containing Ag paste, without adding a dispersing agent.

このガラス含有Agペーストは、Ag粉末とガラス粉末とを混合した混合粉末と、溶剤と樹脂とを混合した有機混合物とを、分散剤とともにミキサーによって予備混合し、得られた予備混合物をロールミル機によって練り込みながら混合した後、得られた混錬物をペーストろ過機によってろ過することによって製出される。   This glass-containing Ag paste is prepared by premixing a mixed powder obtained by mixing Ag powder and glass powder and an organic mixture obtained by mixing a solvent and a resin together with a dispersing agent using a mixer, and then using the roll mill machine. After mixing while kneading, the resulting kneaded product is produced by filtering with a paste filter.

次に、本実施形態であるAg下地層付パワーモジュール用基板10の製造方法について、図4及び図5を参照して説明する。
まず、回路層12となる金属板22及び金属層13となる金属板23を準備し、これらの金属板22、23を、セラミックス基板11の一方の面及び他方の面にそれぞれろう材26を介して積層し、加圧・加熱後冷却することによって、金属板22、23とセラミックス基板11とを接合する(回路層及び金属層形成工程S01)。
なお、この回路層及び金属層形成工程S01においては、ろう材26として、Al−7.5mass%Siろう材箔を用いて、ろう付け温度を640℃〜650℃に設定した。
Next, the manufacturing method of the board | substrate 10 for power modules with an Ag base layer which is this embodiment is demonstrated with reference to FIG.4 and FIG.5.
First, a metal plate 22 to be the circuit layer 12 and a metal plate 23 to be the metal layer 13 are prepared, and these metal plates 22 and 23 are respectively placed on one surface and the other surface of the ceramic substrate 11 with a brazing material 26 interposed therebetween. Then, the metal plates 22 and 23 and the ceramic substrate 11 are joined by cooling after pressurizing and heating (circuit layer and metal layer forming step S01).
In the circuit layer and metal layer forming step S01, an Al-7.5 mass% Si brazing foil was used as the brazing material 26, and the brazing temperature was set to 640 ° C to 650 ° C.

次に、回路層12の一方の面にAg下地層30を形成する(Ag下地層形成工程S02)。
このAg下地層形成工程S02においては、まず、回路層12の一方の面に、ガラス含有Agペーストを塗布する(塗布工程S21)。なお、ガラス含有Agペーストを塗布する際には、スクリーン印刷法、オフセット印刷法、感光性プロセス等の種々の手段を採用することができる。本実施形態では、スクリーン印刷法によってガラス含有Agペーストをパターン状に形成した。
Next, an Ag underlayer 30 is formed on one surface of the circuit layer 12 (Ag underlayer formation step S02).
In this Ag underlayer forming step S02, first, a glass-containing Ag paste is applied to one surface of the circuit layer 12 (application step S21). In addition, when apply | coating a glass containing Ag paste, various means, such as a screen printing method, an offset printing method, and a photosensitive process, are employable. In this embodiment, the glass-containing Ag paste was formed in a pattern by a screen printing method.

回路層12の一方の面にガラス含有Agペーストを塗布した状態で、加熱炉内に装入してガラス含有Agペーストの焼成を行う(焼成工程S22)。なお、このときの焼成温度は、例えば、350℃〜645℃に設定されている。
この焼成工程S22により、ガラス層31とAg層32とを備えたAg下地層30が形成される。このとき、ガラス層31によって、回路層12の表面に自然発生していたアルミニウム酸化被膜12Aが溶融除去されることになり、回路層12に直接ガラス層31が形成される。また、ガラス層31の内部に、粒径が数ナノメートル程度の微細な導電性粒子33が分散されることになる。この導電性粒子33は、Ag又はAlの少なくとも一方を含有する結晶性粒子とされており、焼成の際にガラス層31内部に析出したものと推測される。
In a state in which the glass-containing Ag paste is applied to one surface of the circuit layer 12, the glass-containing Ag paste is fired by being placed in a heating furnace (firing step S22). In addition, the baking temperature at this time is set to 350 to 645 degreeC, for example.
By this firing step S <b> 22, the Ag base layer 30 including the glass layer 31 and the Ag layer 32 is formed. At this time, the aluminum oxide film 12A naturally generated on the surface of the circuit layer 12 is melted and removed by the glass layer 31, and the glass layer 31 is directly formed on the circuit layer 12. In addition, fine conductive particles 33 having a particle size of about several nanometers are dispersed inside the glass layer 31. The conductive particles 33 are crystalline particles containing at least one of Ag or Al, and are presumed to have precipitated in the glass layer 31 during firing.

次に、Ag下地層30のうち回路層12とは反対側の面(Ag層32のガラス層31とは反対側の面)に対して、超音波付与装置50のホーン51を接触させて超音波を付与する(超音波処理工程S23)。
この超音波処理工程S23においては、接触面積が20mm以上200mm以下の範囲内とされたホーン51を用いることが好ましい。このホーン51に予め超音波を発振させておき、このホーン51をAg層32に接触させてAg層32の表面を撫でるように滑らせることで、Ag層32に超音波を付与することになる。
なお、この超音波処理工程S23においては、出力を100W以上200W以下の範囲内とすることが好ましい。
Next, the horn 51 of the ultrasonic wave applicator 50 is brought into contact with the surface of the Ag underlayer 30 opposite to the circuit layer 12 (surface opposite to the glass layer 31 of the Ag layer 32). A sound wave is applied (ultrasonic treatment step S23).
In this ultrasonic treatment step S23, it is preferable to use a horn 51 having a contact area in the range of 20 mm 2 or more and 200 mm 2 or less. Ultrasonic waves are oscillated in advance in the horn 51, and the horn 51 is brought into contact with the Ag layer 32 and slid so as to stroke the surface of the Ag layer 32, whereby ultrasonic waves are applied to the Ag layer 32. .
In the ultrasonic treatment step S23, the output is preferably in the range of 100 W to 200 W.

このようにして、本実施形態であるAg下地層付パワーモジュール用基板10が製造される。   Thus, the substrate 10 for power modules with an Ag underlayer according to the present embodiment is manufactured.

次に、金属層13の他方の面側に、ろう材を介してヒートシンク41を積層し、加圧・加熱後冷却することによって、ヒートシンク41と金属層13とを接合する(ヒートシンク冷却器接合工程S03)。
なお、このヒートシンク冷却器接合工程S03においては、ろう材として、Al−10mass%Siろう材箔を用いて、ろう付け温度を590℃〜610℃に設定した。
Next, a heat sink 41 is laminated on the other surface side of the metal layer 13 via a brazing material, and the heat sink 41 and the metal layer 13 are joined by cooling after pressurization and heating (heat sink cooler joining step). S03).
In addition, in this heat sink cooler joining process S03, the brazing temperature was set to 590 degreeC-610 degreeC using Al-10mass% Si brazing foil as a brazing material.

そして、Ag下地層30のAg層32の上に、はんだ材を介して半導体素子3を載置し、還元炉内においてはんだ接合する(半導体素子接合工程S04)。
このとき、はんだ材によって形成される接合層2には、Ag下地層30を構成するAg層32の一部又は全部が溶融することになる。
これにより、接合層2を介して半導体素子3が回路層12上に接合されたパワーモジュール1が製出される。
Then, the semiconductor element 3 is placed on the Ag layer 32 of the Ag base layer 30 via a solder material, and solder-bonded in a reduction furnace (semiconductor element bonding step S04).
At this time, part or all of the Ag layer 32 constituting the Ag underlayer 30 is melted in the bonding layer 2 formed of the solder material.
Thereby, the power module 1 in which the semiconductor element 3 is bonded onto the circuit layer 12 via the bonding layer 2 is produced.

以上のような構成とされた本実施形態に係るパワーモジュール1及びAg下地層付パワーモジュール用基板10によれば、回路層12の一方の面にガラス層31とこのガラス層31に積層形成されたAg層32とからなるAg下地層30が形成されており、このAg下地層30のうち回路層12とは反対側の面(Ag層32のガラス層31とは反対側の面)に超音波付与装置50のホーン51によって超音波が付与されているので、Ag層32に圧力を加えることができ、Ag層32内部の気孔が潰され、さらに、Ag層32の一部に回路層12と直接接触する部分が形成されることになり、Ag下地層30における電気抵抗値を大幅に低減することが可能となる。   According to the power module 1 and the power module substrate with an Ag base layer 10 according to the present embodiment configured as described above, the glass layer 31 and the glass layer 31 are laminated on one surface of the circuit layer 12. An Ag underlayer 30 composed of the Ag layer 32 is formed, and the surface of the Ag underlayer 30 opposite to the circuit layer 12 (the surface of the Ag layer 32 opposite to the glass layer 31) is super Since ultrasonic waves are applied by the horn 51 of the sonic wave applying device 50, pressure can be applied to the Ag layer 32, the pores inside the Ag layer 32 are crushed, and the circuit layer 12 is partially formed on the Ag layer 32. As a result, a portion in direct contact with the Ag underlayer 30 can be greatly reduced.

ここで、本実施形態では、超音波処理工程S23において、超音波付与装置50のホーン51に予め超音波を発振させておき、このホーン51をAg層32に接触させてAg層32の表面を撫でるように滑らせることで、Ag層32に超音波を付与しているので、超音波を発振する際の衝撃によってAg層32に疵が生じることを抑制することができる。
また、Ag層32のうちホーン51を接触させたところに選択的に超音波を付与できるので、マスキング等を行うことなく、Ag層32の必要な箇所にのみ圧力を加えて電気抵抗値を低減することができる。
Here, in the present embodiment, in the ultrasonic treatment step S23, ultrasonic waves are oscillated in advance on the horn 51 of the ultrasonic wave application device 50, and this horn 51 is brought into contact with the Ag layer 32 so that the surface of the Ag layer 32 is covered. Since the ultrasonic wave is applied to the Ag layer 32 by sliding it like stroking, it is possible to suppress wrinkles from being generated in the Ag layer 32 due to an impact when the ultrasonic wave is oscillated.
In addition, since ultrasonic waves can be selectively applied to the Ag layer 32 where the horn 51 is brought into contact, pressure is applied only to necessary portions of the Ag layer 32 without performing masking or the like, thereby reducing the electrical resistance value. can do.

また、Ag下地層30のうち超音波処理が施された箇所における厚さ方向の電気抵抗値Pが10mΩ以下とされていることから、このAg下地層30における導電性が確保され、Ag下地層30に接合層2を介して半導体素子3を接合することにより、通電損失の少ないパワーモジュール1を得ることができる。   In addition, since the electrical resistance value P in the thickness direction at the portion subjected to the ultrasonic treatment in the Ag underlayer 30 is set to 10 mΩ or less, the conductivity in the Ag underlayer 30 is ensured, and the Ag underlayer 30 By bonding the semiconductor element 3 to 30 via the bonding layer 2, the power module 1 with less current loss can be obtained.

以上、本発明の実施形態について説明したが、本発明はこれに限定されることはなく、その発明の技術的思想を逸脱しない範囲で適宜変更可能である。
例えば、本実施形態では、回路層及び金属層を構成する金属板を純度99.99mass%の純アルミニウム(4Nアルミニウム)の圧延板としたものとして説明したが、これに限定されることはなく、他のアルミニウム又はアルミニウム合金で構成されていてもよい。また、回路層及び金属層を構成する金属板を、銅または銅合金で構成されたものとしてもよい。さらには、銅板とアルミニウム板とを固相拡散接合した構造のものとしてもよい。
As mentioned above, although embodiment of this invention was described, this invention is not limited to this, It can change suitably in the range which does not deviate from the technical idea of the invention.
For example, in the present embodiment, the metal plate constituting the circuit layer and the metal layer has been described as a rolled plate of pure aluminum (4N aluminum) having a purity of 99.99 mass%, but the present invention is not limited to this. You may be comprised with the other aluminum or aluminum alloy. Moreover, the metal plate which comprises a circuit layer and a metal layer is good also as what was comprised with copper or copper alloy. Furthermore, it is good also as a thing of the structure which solid-phase diffusion-bonded the copper plate and the aluminum plate.

また、アルミニウム板とセラミックス基板とをろう付けにて接合するものとして説明したが、これに限定されることはなく、過渡液相接合法(Transient Liquid Phase Bonding)、鋳造法等を適用してもよい。
さらに、回路層及び金属層を構成する金属板を銅又は銅合金で構成した場合には、銅又は銅合金からなる金属板をセラミックス基板に接合する際に、直接接合法(DBC法)、活性金属ろう付け法、鋳造法等を適用することができる。
Moreover, although it demonstrated as what joins an aluminum plate and a ceramic substrate by brazing, it is not limited to this, Even if it applies a transient liquid phase bonding method (Transient Liquid Phase Bonding), a casting method, etc. Good.
Furthermore, when the metal plate constituting the circuit layer and the metal layer is made of copper or a copper alloy, when joining the metal plate made of copper or copper alloy to the ceramic substrate, the direct joining method (DBC method), the activity A metal brazing method, a casting method, or the like can be applied.

また、絶縁層としてAlNからなるセラミックス基板を用いたものとして説明したが、これに限定されることはなく、SiやAl等からなるセラミックス基板を用いてもよいし、絶縁樹脂によって絶縁層を構成してもよい。 Also, have been described as using a ceramic substrate made of AlN as an insulating layer, is not limited thereto, it may be used a ceramic substrate made of Si 3 N 4 or Al 2 O 3, or the like, insulating The insulating layer may be made of resin.

さらに、本実施形態では、Ag下地層の上にはんだ材を介して半導体素子を接合するものとして説明したが、これに限定されることはなく、酸化銀ペースト、銀粒子を含むペースト、Ag粉末を含む導電性接着剤等を用いてAg下地層の上に半導体素子を接合してもよい。この場合、Ag同士の接合となることから、半導体素子とAg下地層との接合信頼性を向上させることができる。   Furthermore, in this embodiment, although demonstrated as what joins a semiconductor element via a solder material on Ag base layer, it is not limited to this, A silver oxide paste, the paste containing silver particle, Ag powder A semiconductor element may be bonded onto the Ag underlayer using a conductive adhesive containing bismuth. In this case, since Ag is bonded to each other, the bonding reliability between the semiconductor element and the Ag underlayer can be improved.

なお、酸化銀ペーストとしては、酸化銀粉末と、還元剤と、樹脂と、溶剤と、有機金属化合物粉末と、を含有するものを用いることができる。酸化銀粉末の含有量が酸化銀ペースト全体の60質量%以上80質量%以下とされ、還元剤の含有量が酸化銀ペースト全体の5質量%以上15質量%以下とされ、有機金属化合物粉末の含有量が酸化銀ペースト全体の0質量%以上10質量%以下とされており、残部が溶剤とされていることが好ましい。ここで、酸化銀ペーストにおいては、焼結後に未反応の有機物が残存することを抑制するために、分散剤や樹脂を添加しないことが好ましい。   In addition, as a silver oxide paste, what contains silver oxide powder, a reducing agent, resin, a solvent, and an organometallic compound powder can be used. The content of the silver oxide powder is 60% by mass or more and 80% by mass or less of the entire silver oxide paste, and the content of the reducing agent is 5% by mass or more and 15% by mass or less of the entire silver oxide paste. The content is preferably 0% by mass or more and 10% by mass or less of the entire silver oxide paste, and the remainder is preferably a solvent. Here, in the silver oxide paste, it is preferable not to add a dispersant or a resin in order to prevent unreacted organic matter from remaining after sintering.

また、ヒートシンクは、本実施形態で例示してものに限定されることはなく、ヒートシンクの構造に特に限定はない。
さらに、ヒートシンクと金属層との間に、緩衝層を設けても良い。緩衝層としては、アルミニウム又はアルミニウム合金若しくはアルミニウムを含む複合材(例えばAlSiC等)からなる板材を用いることができる。
Further, the heat sink is not limited to the one exemplified in this embodiment, and the structure of the heat sink is not particularly limited.
Further, a buffer layer may be provided between the heat sink and the metal layer. As the buffer layer, a plate made of aluminum, an aluminum alloy, or a composite material containing aluminum (for example, AlSiC) can be used.

本発明の有効性を確認するために行った確認実験について説明する。   A confirmation experiment conducted to confirm the effectiveness of the present invention will be described.

セラミックス基板の一方の面に金属板を接合して回路層を形成した。ここで、セラミックス基板は、AlNとし、サイズは27mm×17mm×0.6mmとした。回路層となる金属板は、表1に示す材質ものものとし、サイズは25mm×15mm×0.3mmとした。
なお、金属板がアルミニウム板の場合には、接合材としてAl−Si系ろう材を用いた。また、金属板が銅板の場合には、接合材として活性金属ろう材(Ag−Cu−Tiろう材)を用いた。
A metal plate was joined to one surface of the ceramic substrate to form a circuit layer. Here, the ceramic substrate was AlN, and the size was 27 mm × 17 mm × 0.6 mm. The metal plate used as the circuit layer was made of the material shown in Table 1, and the size was 25 mm × 15 mm × 0.3 mm.
When the metal plate was an aluminum plate, an Al—Si brazing material was used as the bonding material. Moreover, when the metal plate was a copper plate, an active metal brazing material (Ag—Cu—Ti brazing material) was used as the bonding material.

回路層の表面に、実施形態で説明したガラス含有Agペーストを塗布して加熱処理することにより、Ag下地層を形成した。
なお、ガラス含有Agペーストのガラス粉末として、Biを90.6質量%、ZnOを2.6質量%、Bを6.8質量%、を含む無鉛ガラス粉末を用いた。また、樹脂としてエチルセルロースを、溶剤としてジエチレンクリコールジブチルエーテルを用いた。さらに、ジカルボン酸系の分散剤を添加した。
ここで、ガラス含有AgペーストにおけるAg粉末の重量Aとガラス粉末の重量Gとの重量比A/G、及び、塗布量を調整し、表1に示すようにガラス層とAg層の厚さを調整した。
An Ag underlayer was formed by applying the glass-containing Ag paste described in the embodiment to the surface of the circuit layer and heat-treating it.
As the glass powder of the glass-containing Ag paste, a Bi 2 O 3 90.6 wt%, the ZnO 2.6 wt%, the B 2 O 3 6.8 wt%, with lead-free glass powder containing. Further, ethyl cellulose was used as the resin, and diethylene glycol dibutyl ether was used as the solvent. Furthermore, a dicarboxylic acid-based dispersant was added.
Here, the weight ratio A / G between the weight A of the Ag powder and the weight G of the glass powder in the glass-containing Ag paste and the coating amount were adjusted, and the thicknesses of the glass layer and the Ag layer were adjusted as shown in Table 1. It was adjusted.

そして、焼成したAg下地層のうちAg層の全面に対して、表1に示す条件で超音波処理を実施した。なお、比較例1−3においては、超音波処理を実施しなかった。
得られた本発明例及び比較例のAg下地層付パワーモジュール用基板について、図6及び図7に記載された方法により、テスタ(KEITHLEY社製:2010MULTIMETER)を用いて、Ag下地層の厚さ方向の電気抵抗値を測定した。電気抵抗の測定は、Ag下地層の上面中央点と、Ag下地層の上面中央点からAg下地層端部までの距離Hとした場合に、Ag下地層端部からHだけ離れた回路層上の点と、の間で行った。評価結果を表1に示す。
And ultrasonic treatment was implemented on the conditions shown in Table 1 with respect to the whole surface of Ag layer among baking Ag base layers. In Comparative Example 1-3, no ultrasonic treatment was performed.
About the obtained substrate for power module with an Ag underlayer of the present invention example and the comparative example, the thickness of the Ag underlayer was measured by using the tester (manufactured by KEITHLEY: 2010 MULTITIMER) by the method described in FIGS. The electric resistance value in the direction was measured. The electrical resistance is measured on a circuit layer that is separated from the Ag base layer edge by H when the upper surface center point of the Ag base layer is a distance H from the top center point of the Ag base layer to the Ag base layer edge. And went between. The evaluation results are shown in Table 1.

Figure 0006443178
Figure 0006443178

Ag下地層に超音波処理を行った本発明例においては、同一の厚さのガラス層及びAg層を有する比較例に対して、電気抵抗値が低くなっている。
以上のことから、本発明によれば、電気抵抗の低いAg下地層を備えたAg下地層付パワーモジュール用基板を提供可能であることが確認された。
In the present invention example in which the Ag underlayer was subjected to ultrasonic treatment, the electrical resistance value was lower than that of the comparative example having the glass layer and the Ag layer having the same thickness.
From the above, according to the present invention, it was confirmed that an Ag underlayer-provided power module substrate having an Ag underlayer with low electrical resistance can be provided.

1 パワーモジュール
10 Ag下地層付パワーモジュール用基板
11 セラミックス基板(絶縁層)
12 回路層
30 Ag下地層
31 ガラス層
32 Ag層
1 Power Module 10 Ag Module Power Module Substrate 11 Ceramic Substrate (Insulating Layer)
12 circuit layer 30 Ag base layer 31 glass layer 32 Ag layer

Claims (5)

絶縁層の一方の面に形成された回路層と、該回路層に形成されたAg下地層とを備えたAg下地層付パワーモジュール用基板の製造方法であって、
前記回路層の一方の面に、ガラス含有Agペーストを塗布する塗布工程と、
前記ガラス含有Agペーストを焼成し、前記回路層側に形成されたガラス層と、このガラス層に積層されたAg層とからなるAg下地層を形成する焼成工程と、
前記Ag層のうち前記ガラス層とは反対側の面に超音波付与装置のホーンを接触させて、前記Ag層に超音波を付与し、前記Ag層と前記回路層とが直接接触した箇所を形成する超音波処理工程と、
を有することを特徴とするAg下地層付パワーモジュール用基板の製造方法。
A method of manufacturing a power module substrate with an Ag underlayer comprising a circuit layer formed on one surface of an insulating layer and an Ag underlayer formed on the circuit layer,
An application step of applying a glass-containing Ag paste to one surface of the circuit layer;
A firing step of firing the glass-containing Ag paste to form an Ag underlayer composed of a glass layer formed on the circuit layer side and an Ag layer laminated on the glass layer;
In the Ag layer, a horn of an ultrasonic wave application device is brought into contact with the surface opposite to the glass layer, ultrasonic waves are applied to the Ag layer, and the Ag layer and the circuit layer are in direct contact with each other. A sonication process to be formed ;
The manufacturing method of the board | substrate for power modules with an Ag base layer characterized by having.
前記超音波処理工程では、前記ホーンに予め超音波を発振させた状態で、前記ホーンを前記Ag層に接触させることを特徴とする請求項1に記載のAg下地層付パワーモジュール用基板の製造方法。   2. The manufacturing of a power module substrate with an Ag underlayer according to claim 1, wherein in the ultrasonic treatment step, the horn is brought into contact with the Ag layer in a state where ultrasonic waves are oscillated in advance in the horn. Method. 絶縁層の一方の面に形成された回路層と、該回路層に形成されたAg下地層とを備えたAg下地層付パワーモジュール用基板であって、
前記Ag下地層は、前記回路層側に形成されたガラス層と、このガラス層に積層されたAg層とからなり、前記Ag層と前記回路層とが直接接触した箇所が形成されていることを特徴とするAg下地層付パワーモジュール用基板。
A power module substrate with an Ag underlayer comprising a circuit layer formed on one surface of an insulating layer and an Ag underlayer formed on the circuit layer,
The Ag underlayer is composed of a glass layer formed on the circuit layer side and an Ag layer laminated on the glass layer, and a location where the Ag layer and the circuit layer are in direct contact is formed. A substrate for a power module with an Ag underlayer characterized by
前記Ag層と前記回路層とが直接接触した箇所における厚さ方向の電気抵抗値が10mΩ以下であることを特徴とする請求項3に記載のAg下地層付パワーモジュール用基板。 4. The power module substrate with an Ag underlayer according to claim 3, wherein an electrical resistance value in a thickness direction at a portion where the Ag layer and the circuit layer are in direct contact with each other is 10 mΩ or less. 請求項3又は請求項4に記載のAg下地層付パワーモジュール用基板と、半導体素子と、を備え、
前記半導体素子は、前記Ag下地層に対して接合層を介して接合されていることを特徴とするパワーモジュール。
A power module substrate with an Ag underlayer according to claim 3 or 4, and a semiconductor element,
The power module, wherein the semiconductor element is bonded to the Ag base layer through a bonding layer.
JP2015068830A 2015-03-30 2015-03-30 Manufacturing method of power module substrate with Ag underlayer, power module substrate with Ag underlayer, and power module Expired - Fee Related JP6443178B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015068830A JP6443178B2 (en) 2015-03-30 2015-03-30 Manufacturing method of power module substrate with Ag underlayer, power module substrate with Ag underlayer, and power module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015068830A JP6443178B2 (en) 2015-03-30 2015-03-30 Manufacturing method of power module substrate with Ag underlayer, power module substrate with Ag underlayer, and power module

Publications (2)

Publication Number Publication Date
JP2016189397A JP2016189397A (en) 2016-11-04
JP6443178B2 true JP6443178B2 (en) 2018-12-26

Family

ID=57239980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015068830A Expired - Fee Related JP6443178B2 (en) 2015-03-30 2015-03-30 Manufacturing method of power module substrate with Ag underlayer, power module substrate with Ag underlayer, and power module

Country Status (1)

Country Link
JP (1) JP6443178B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5583286A (en) * 1978-12-20 1980-06-23 Sony Corp Method of forming conductive layer
JPH0818177A (en) * 1994-06-30 1996-01-19 Japan Aviation Electron Ind Ltd Conductive pattern forming method
JP2005177710A (en) * 2003-12-24 2005-07-07 Seiko Epson Corp Method and apparatus for forming conductive film, wiring board, electro-optical device, and electronic apparatus
JP5212298B2 (en) * 2009-05-15 2013-06-19 三菱マテリアル株式会社 Power module substrate, power module substrate with cooler, power module, and method of manufacturing power module substrate
KR101584765B1 (en) * 2013-01-16 2016-01-22 주식회사 잉크테크 Manufacturing method of printed circuit board and printed circuit board

Also Published As

Publication number Publication date
JP2016189397A (en) 2016-11-04

Similar Documents

Publication Publication Date Title
JP5664625B2 (en) Semiconductor device, ceramic circuit board, and semiconductor device manufacturing method
JP5757359B2 (en) Cu / ceramic bonded body, Cu / ceramic bonded body manufacturing method, and power module substrate
EP3041042B1 (en) Method of producing bonded body and method of producing power module substrate
JP6319643B2 (en) Ceramics-copper bonded body and method for manufacturing the same
JP6146007B2 (en) Manufacturing method of joined body, manufacturing method of power module, power module substrate and power module
CN104838488A (en) Substrate for power modules, substrate with heat sink for power modules, power module, method for producing substrate for power modules, paste for copper plate bonding, and method for producing bonded body
JP6369325B2 (en) Power module substrate, manufacturing method thereof, and power module
JP6677886B2 (en) Semiconductor device
JP6613929B2 (en) Metal member with Ag underlayer, insulated circuit substrate with Ag underlayer, semiconductor device, insulating circuit substrate with heat sink, and method for producing metal member with Ag underlayer
WO2019180914A1 (en) Electronic-component-mounted module
JP6565527B2 (en) Power module substrate and power module with Ag underlayer
JP2014175492A (en) Metal composite body, circuit board, semiconductor device, and method of manufacturing metal composite body
JP6182903B2 (en) Manufacturing method of ceramic circuit board
WO2016052392A1 (en) SUBSTRATE FOR POWER MODULE WITH Ag UNDERLAYER AND POWER MODULE
JP2006228804A (en) Ceramic circuit board for semiconductor module and manufacturing method thereof
JP2014160707A (en) Method for manufacturing conjugant, method for manufacturing power module, and power module
JP6443178B2 (en) Manufacturing method of power module substrate with Ag underlayer, power module substrate with Ag underlayer, and power module
JP6171912B2 (en) Ag base layer-attached metal member, insulated circuit board, semiconductor device, heat sink-equipped insulating circuit board, and method for manufacturing Ag base layer-attached metal member
JP6115215B2 (en) Manufacturing method of power module substrate and manufacturing method of power module
JP6248619B2 (en) Power module substrate, manufacturing method thereof, and power module
JP2013125779A (en) Solder joint structure, power module, substrate for power module with radiation plate, and substrate for power module with cooler
JP6160037B2 (en) Manufacturing method of joined body, manufacturing method of power module, joined body, power module, and substrate for power module
CN117897366B (en) Copper-ceramic bonding material and insulating circuit board
WO2023008565A1 (en) Copper/ceramic bonded body and insulated circuit board
JP2025160732A (en) Method for manufacturing copper/ceramic bonded body and method for manufacturing insulated circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180628

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181030

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181112

R150 Certificate of patent or registration of utility model

Ref document number: 6443178

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees