JP6445109B2 - 光電素子パッケージ構造及び光電チップをパッケージ化する方法 - Google Patents

Description

本開示は、光電素子パッケージに関し、具体的には、金属結合による光電素子パッケージ構造及びその製造方法に関する。

普通の裏面照射型の光電素子封止において、通常、ベアチップの電極に半田ボールを配置することで、パッケージ印刷回路基体（ＰＣＢ）に溶接させる。信頼性を向上するために、ベアチップとパッケージＰＣＢ板との間にフィラーを充填してもよい。ただし、普通のパッケージＰＣＢの材料とベアチップの材料（Ｓｉ）は、熱膨張係数が大きく異なるため、温度が変化するとクラックが発生しやすい。

なお、実際の使用を考えると、一般的に、封止された裏面照射型の光電素子を、該当する回路基体に再度溶接しなければならない。そのため、溶接を２回実行しなければならない。すると、普通の半田を使用する場合、半田付けに２回の溶融過程が存在することになる。そして、低温半田を使用する場合、溶接工程や半田に対する要求が高いため、溶接に問題が起きやすい。

したがって、少なくとも上記問題点の一部を解決するために、新しいパッケージの技術を提供する必要がある。

上述した問題に鑑み、本開示は、金属結合による光電素子パッケージ構造およびその製造方法を提供することを少なくとも一部の目的とする。

本開示の一面によれば、光電チップとパッケージ基体を備える光電素子パッケージ構造を提供する。光電チップは、互いに対向する第１の表面と第２の表面を有する基板と、基板に形成されている光電素子と、第１の表面に形成され光電素子に用いられる電極と、を備える。パッケージ基体は、互いに対向する第１の表面と第２の表面を有し、第１の表面から第２の表面へ延びている導電経路を備える。光電チップは、その第１の表面がパッケージ基体に対向するようにパッケージ基体に積層され、かつ、光電チップの第１の表面に形成された電極がパッケージ基体における該当する導電経路と結合されている。

本開示の他面によれば、光電チップをパッケージ化する方法を提供する。光電チップは、互いに対向する第１の表面と第２の表面を有する基板と、基板に形成されている光電素子と、第１の表面に形成され光電素子に用いられる電極と、を備える。該方法は、互いに対向する第１の表面と第２の表面を有し、且つ第１の表面から第２の表面へ延びている導電経路を有するパッケージ基体を提供するステップと、光電チップをその第１の表面がパッケージ基体に対向するようにパッケージ基体に積層するステップと、光電チップの第１の表面に形成された電極とパッケージ基体における該当する導電経路とを結合させるステップと、を含む。

本開示の実施例によれば、パッケージ工程及び使用における難しさを低減できるとともに、素子の信頼性及び光電変換効率を向上することもできる。

以下、図面を参照しながら本開示の実施例を説明することで、本開示の上記目的や他の目的、特徴、利点は、一層明らかになろう。図面において、同一または類似な符号は、同一または類似な構成を示す。

図１は、本開示の実施例による光電チップを示す模式断面図である。 図２は、本開示の実施例によるパッケージ基体を示す模式断面図である。 図３は、本開示の実施例による光電チップとパッケージ基体とを結合することを示す模式図である。 図４は、本開示の実施例による光電素子パッケージ構造を示す模式断面図である。

以下、図面を参照しながら本開示の実施例を説明する。ただし、以下の説明は、例示的なものであり、本開示の範囲を限定するものではない。また、以下の説明において、本開示を混乱させないように、公知の構成や技術に対しては説明を省略する。

図面は、本開示の実施例による各構成の模式図を示している。そして、各図面は、比例的に描かれたものではない。なお、図面を明らかに示すために、いくつかの詳細は誇張され、いくつかの詳細は省略されることもある。図面における各領域や各層の形状やそれらの相対的な寸法、位置関係は、例示的なものであり、製造の偏差や技術的な制限によってばらつきがある可能性もある。そして、当業者は、実際の必要に応じて、異なる形状や寸法、相対的な位置関係を有する領域や層を設けることができる。

本開示において、ある層／素子が他の層／素子の「上」にあると記載する場合、それは、該層／素子が他の層／素子上に直接に位置することでもよいし、他の層／素子との間に中間層／素子が存在することでもよい。なお、ある方向に沿って、一方の層／素子が他方の層／素子の「上」に位置する場合、方向を変更した時は、該一方の層／素子が該他方の層／素子の「下」に位置することになる。

図１は、本開示の実施例による光電チップを示す模式断面図である。
図１に示すように、該実施例による光電チップ１００は、例えば、基板１００に光電素子を形成した後、封止されていないベアチップである。基板１００は、シリコン基板のような半導体基板であればよく、互いに対向する第１の表面１０１―１Ｓと、第２の表面１０１―２Ｓとを備える。第１の表面１０１―１Ｓと第２の表面１０１―２Ｓとは、互いに略平行してもよい。例えば、半導体工程によって、シリコンウェーハに光電素子を形成し、シリコンウェーハをスライスする。スライスされたウェーハは、基板１００を構成する。基板１００は、その上に形成された光電素子を備える（場合によって周辺部材も備える）。これらの光電素子は、電極領域１０３を備えてもよいし、例えば、フォトダイオードである場合、アノード及びカソードを備えることになる。これらの電極領域１０３は、例えば、ｐ型不純物領域又はｎ型不純物領域のような基板１０１における不純物領域であってもよい。

適宜に電気的に接続するように、基板１０１の第１の表面１０１―１Ｓ側には、光電素子の電極領域１０３を外部に引き出すための電極１０７が形成されてもよい。半導体製造工程によって、第１の表面１０１―１Ｓ側にメタライゼーション（ｍｅｔａｌｉｚａｔｉｏｎ）積層が形成されて、電極１０７がこのメタライゼーション積層に含まれてもよい。例えば、メタライゼーション積層は、一層又は複数層の層間絶縁膜１０５を備え、層間絶縁膜１０５にスルーホールやトレンチを形成して、例えば金属などの導電材料を充填することで導電経路を形成することができる。これらの導電経路は、ビア（ｖｉａ）及び／又は金属相互接続（ｍｅｔａｌ ｉｎｔｅｒｃｏｎｎｅｃｔ）を含むことができる。例えば、ダマシンプロセスによってメタライゼーション積層を形成することができる。これらの導電経路は電極１０７を構成し、各電極１０７は該当する電極領域１０３に電気的に接続されることができる。本開示の実施例によれば、電極１０７は、Ａｕ又はＴｉを含むことができる。

また、メタライゼーション積層を形成する際に、各電極１０７間に導電材料１０９を残留することができる（ただし、無駄な電気的接続を避けるために、電極１０７から離させる）。残留の導電材料１０９は、電極１０７と同一の工程によって形成されるため、それらの上面はほぼ共通の面になってもよい。これらの導電材料１０９は、結合を行う時に、光電チップ１００とパッケージ基体との距離を保持し、機械的な強度を向上させることができる。

本例示において、光電チップ１００は、裏面照射型で、入射光が第２の表面１０１―２Ｓ側から入射される。これによって、第１の表面１０１―１Ｓ側に形成された各部品、例えば電極などは、光の入射に影響しない。

図２は、本開示の実施例によるパッケージ基体を示す模式断面図である。
図２に示すように、本実施例によるパッケージ基体２００は、例えば、ガラス基体やセラミックス基体などの絶縁基体を含むことができる。信頼性を確保し、特に、温度変化に対応するために、パッケージ基体２００の熱膨張係数は、基板１０１の熱膨張係数とほぼ一致することができる。例えば、基板１０１がシリコン基板である場合、パッケージ基体２００はホウケイ酸ガラスであることができる。これにより、温度が変化する場合チップ１００とパッケージ基体２００との間にクラックが発生する可能性を低減させることができる。

パッケージ基体２００は、互いに対向する第１の表面２０１―１Ｓと第２の表面２０１―２Ｓとを有することができる。第１の表面２０１―１Ｓと第２の表面２０１―２Ｓは、ほぼ平行するように配置されることができる。パッケージ基体２００に、第１の表面２０１―１Ｓから第２の表面２０１―２Ｓへ延びる導電経路２０３を形成することができる。例えば、第１の表面２０１―１Ｓから第２の表面２０１―２Ｓへ延びることでパッケージ基体２００を貫通するスルーホールＴを形成し、スルーホールＴに金属などの導電材料を充填して、導電経路２０３を形成することができる。本開示の実施例によれば、導電経路２０３は、ＡｕＰｂＴｉ又はＡｕＴｉを含むことができる。図２の例示において、導電材料は、スルーホールＴの底部及び側壁に形成されている。しかし、本開示は、これに限られず、例えば、スルーホールＴ全体が導電材料によって充填されてもよい。

本開示の技術において、パッケージ基体２００は、第２の表面２０１―２Ｓが光電チップ１００に対向するように、光電チップ１００に積層される。そのため、第２の表面２０１―２Ｓ側が平坦であることが好ましい。つまり、導電経路２０３の底面は、パッケージ基体２００の第２の表面２０１―２Ｓとほぼ共通面になってもよい。また、第１の表面２０１―１Ｓ側において、導電経路２０３は、第１の表面２０１―１Ｓまでに電気的接続のために延びている。ここで、例えば、溶接によって回路基板に接続されることができる。

パッケージ基体２００は、光電チップ１００に対して専門的に設計される専用パッケージ基体であることができる。例えば、パッケージ基体２００において、導電経路２０３のレイアウトは、光電チップ１００上の電極１０７のレイアウトと実質的に同じであってもよい。すると、パッケージ基体２００と光電チップ１００とが積層される場合、導電経路２０３と電極１０７は、一対一に対応されて互いに対向されることができる。

なお、パッケージ基体２００は、汎用パッケージ基体であってもよい。例えば、一定の間隔に従って、パッケージ基体２００に導電経路２０３のアレイを形成してもよい。すると、パッケージ基体２００と光電チップ１００とが積層される場合、パッケージ基体２００の少なくとも一部の導電経路２０３が、光電チップ１００の電極１０７に対応され、互いに対向されることができる。このような汎用パッケージ基体２００は、レイアウトが光電チップ１００と異なる他のチップに適用されることは勿論である。

図３は、本開示の実施例による光電チップとパッケージ基体とを結合することを示す模式図である。

図３に示すように、結合機器（図示なし）において、光電チップ１００とパッケージ基体２００とを積層することができる。具体的には、光電チップ１００の第１の表面１０１―１Ｓ側をパッケージ基体２００の第２の表面２０１―２Ｓ側に対向するように放置することができる。なお、光電チップ１００の電極１０７がパッケージ基体２００の導電経路２０３に対向するように、光電チップ１００及び／又はパッケージ基体２００の位置を調整することができる。

そして、結合機器において、温度を上昇させ（例えば、約４００〜５００℃）、圧力を付加する（例えば、約２０００〜４０００ｍＢａｒ）ことで、電極１０７と導電経路２０３とを結合（例えば、金属材料が溶融されて結合）させることができる。

本開示の実施例によれば、結合の後、光電チップ１００の第２の表面１０１―２Ｓ側から、光電チップを薄くすることもできる。例えば、図４に示すように、基板１０１を薄くすることができる。一例として、まず、機械的手法によって、光電チップ１００を約１４０〜２００μｍまで薄くしてから、化学的手法または化学・機械的手法によって、光電チップ１００を約５０〜１４０μｍまで薄くすることができる。このように厚さを薄くすると、光誘起キャリアの収集に便利を持たせると共に、光電変換効率を効果的に向上させることができる。

本開示の実施例によるパッケージ構造３００は、より高い温度（約４００℃以上）に耐え、溶接を簡単化し、堅牢度（結合の強度）を向上し、素子の信頼性を顕著に改善することができる。なお、後段の工程において、フィラーを充填する必要がない。

以上、本開示の実施例を説明したが、これらの実施例は、説明に過ぎず、本開示の範囲を限定するものではない。本開示の範囲は、特許請求の範囲およびその均等物によって限定される。本開示の範囲を逸脱しない限り、当業者は、変更や修正を行うことができる。そして、これらの変更や修正は、本開示の範囲に属することは勿論である。

１００ 光電チップ，基板、１０１―１Ｓ 第１の表面、１０１―２Ｓ 第２の表面、１０３ 電極領域。

Claims (10)

1. 光電素子パッケージ構造であって、
   互いに対向する第１の表面と第２の表面を有する基板と、基板に形成されている光電素子と、第１の表面に形成され光電素子に用いられる電極と、第１の表面に形成され電極から分離される導電材料とを含む光電チップを備え、電極の上面および導電材料の上面は共通の面となっており、
   互いに対向する第１の表面と第２の表面を有し、第１の表面から第２の表面へ延びている導電経路を含むパッケージ基体を備え、
   光電チップは、その第１の表面がパッケージ基体に対向するようにパッケージ基体に積層され、かつ、温度を上昇させ、圧力を付与することによって、光電チップの第１の表面に形成された電極がパッケージ基体における該当する導電経路と結合されている、光電素子パッケージ構造。
2. 光電チップの厚さは、５０〜１４０μｍである、請求項１に記載の光電素子パッケージ構造。
3. 電極は、基板に形成されているメタライゼーション積層に含まれている、請求項１に記載の光電素子パッケージ構造。
4. 電極は、Ａｕ又はＴｉを含む、請求項１又は３に記載の光電素子パッケージ構造。
5. パッケージ基体の熱膨張係数は、基板の熱膨張係数と一致している、請求項１に記載の光電素子パッケージ構造。
6. 基板は、ケイ素を含み、
   パッケージ基体は、ホウケイ酸ガラスを含む、請求項５に記載の光電素子パッケージ構造。
7. 導電経路は、ＡｕＰｂＴｉ又はＡｕＴｉを含む、請求項１に記載の光電素子パッケージ構造。
8. 光電チップをパッケージ化する方法であって、
   光電チップは、互いに対向する第１の表面と第２の表面を有する基板と、基板に形成されている光電素子と、第１の表面に形成され光電素子に用いられる電極と、第１の表面に形成され電極から分離される導電材料とを含み、電極の上面および導電材料の上面は共通の面となっており、
   当該方法は、
   互いに対向する第１の表面と第２の表面を有し、第１の表面から第２の表面へ延びている導電経路を含むパッケージ基体を提供するステップと、
   光電チップをその第１の表面がパッケージ基体に対向するようにパッケージ基体に積層するステップと、
   温度を上昇させ、圧力を付与することによって、光電チップの第１の表面に形成された電極とパッケージ基体における該当する導電経路とを結合させるステップとを含む、方法。
9. 結合の時、温度は４００〜５００℃であり、圧力は２０００〜４０００ｍＢａｒである、請求項８に記載の方法。
10. 光電チップの第２の表面側から、光電チップを薄くするステップをさらに含む、請求項８に記載の方法。

Images