JP6449461B2 - 半導体スイッチ装置 - Google Patents
半導体スイッチ装置 Download PDFInfo
- Publication number
- JP6449461B2 JP6449461B2 JP2017528266A JP2017528266A JP6449461B2 JP 6449461 B2 JP6449461 B2 JP 6449461B2 JP 2017528266 A JP2017528266 A JP 2017528266A JP 2017528266 A JP2017528266 A JP 2017528266A JP 6449461 B2 JP6449461 B2 JP 6449461B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switch
- contact communication
- chip
- communication coil
- stacking direction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/20—Inductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/497—Inductive arrangements or effects of, or between, wiring layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/20—Configurations of stacked chips
- H10W90/293—Configurations of stacked chips characterised by non-galvanic coupling between the chips, e.g. capacitive coupling
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Near-Field Transmission Systems (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electronic Switches (AREA)
Description
半導体スイッチ装置は、積層された複数の半導体スイッチチップ11及び制御チップ12を有する半導体スイッチ本体部10と、半導体スイッチ本体部10に接続された複数の信号入力端子20と、半導体スイッチ本体部10に接続された複数の信号出力端子30と、を備え、各々の信号入力端子20と各々の信号出力端子とは、半導体スイッチ本体部10を介して接続可能であり、各々の信号入力端子20と信号出力端子30との接続状態は、半導体スイッチ本体部10によって変更されるものである。そして、各々の半導体スイッチチップ11は、相互に接続可能な複数の入力側信号線14及び複数の出力側信号線15(複数のチップ内信号線)と、制御チップ12からの指示信号Rに応じて、複数のチップ内信号線間の接続状態を変更可能なスイッチ回路13と、複数の入力側信号線14及び複数の出力側信号線15に各々に接続された複数の非接触通信コイル16と、を有する。半導体スイッチチップ11の各々の非接触通信コイルは、他のいずれか1つ以上の半導体スイッチチップ11の非接触通信コイル16との間で、積層方向に非接触に通信が可能であり、各々の信号入力端子20及び各々の信号出力端子30は、いずれかの半導体スイッチチップ11のいずれかの複数の入力側信号線14及び複数の出力側信号線15に接続されており、各々の半導体スイッチチップ11のスイッチ回路13が、制御チップ12からの指示信号Rに応じて、複数の入力側信号線14及び複数の出力側信号線15の接続状態を変更することによって、各々の信号入力端子20と信号出力端子30との接続状態が変更される。
10 半導体スイッチ本体部
11 半導体スイッチチップ
11A 半導体基板部
11A1 半導体基板部主面
11B 絶縁層部
11B1 絶縁層部主面
11−1 第1半導体スイッチチップ
11−2 第2半導体スイッチチップ
11−3 第3半導体スイッチチップ
11−4 第4半導体スイッチチップ
11−5 第5半導体スイッチチップ
12 制御チップ(制御部)
13 スイッチ回路(接続状態変更部)
13−1 第1スイッチ回路(接続状態変更部)
13−2 第3スイッチ回路(接続状態変更部)
13−3 第3スイッチ回路(接続状態変更部)
13−4 第4スイッチ回路(接続状態変更部)
13−5 第5スイッチ回路(接続状態変更部)
14 入力側信号線
14−1 第1入力側信号線
14−2 第2入力側信号線
14−3 第3入力側信号線
14−4 第4入力側信号線
14−5 第5入力側信号線
15 出力側信号線
15−1 第1出力側信号線
15−1 第2出力側信号線
15−1 第3出力側信号線
15−1 第4出力側信号線
15−1 第5出力側信号線
16 非接触通信コイル(非接触通信部)
16−1 第1非接触通信コイル(非接触通信部)
16−2 第2非接触通信コイル(非接触通信部)
16−3 第3非接触通信コイル(非接触通信部)
16−4 第4非接触通信コイル(非接触通信部)
16−5 第5非接触通信コイル(非接触通信部)
20 信号入力端子
20−1 第1信号入力端子(第1端子)
20−2 第2信号入力端子(第1端子)
20−3 第3信号入力端子(第1端子)
20−4 第4信号入力端子(第1端子)
20−5 第5信号入力端子(第1端子)
30 信号出力端子
30−1 第1信号出力端子(第2端子)
30−2 第2信号出力端子(第2端子)
30−3 第3信号出力端子(第2端子)
30−4 第4信号出力端子(第2端子)
30−5 第5信号出力端子(第2端子)
X 積層方向
R 指示信号
Claims (7)
- 積層された複数の半導体スイッチチップ及び制御部を有する半導体スイッチ本体部と、前記半導体スイッチ本体部に接続された複数の第1端子と、前記半導体スイッチ本体部に接続された複数の第2端子と、を備え、各々の前記第1端子と各々の前記第2端子とは、前記半導体スイッチ本体部を介して接続可能であり、各々の前記第1端子と各々の前記第2端子との接続状態は、前記半導体スイッチ本体部によって変更される半導体スイッチ装置であって、
各々の前記半導体スイッチチップは、相互に接続可能な複数のチップ内信号線と、前記制御部からの指示に応じて、前記複数のチップ内信号線間の接続状態を変更可能な接続状態変更部と、前記複数のチップ内信号線に各々に接続された複数の非接触通信部と、を有し、
各々の前記半導体スイッチチップの各々の前記非接触通信部は、他のいずれか1つ以上の前記半導体スイッチチップの前記非接触通信部との間で、積層方向に非接触に通信が可能であり、
各々の前記第1端子及び各々の前記第2端子は、いずれかの前記半導体スイッチチップのいずれかの前記チップ内信号線に接続されており、
各々の前記半導体スイッチチップの前記接続状態変更部が、前記制御部からの指示に応じて、前記複数のチップ内信号線間の接続状態を変更することによって、前記複数の第1端子と前記複数の第2端子との接続状態が変更される半導体スイッチ装置。 - 前記半導体スイッチチップの1つの前記非接触通信部は、積層方向に隣接する前記半導体スイッチチップの前記非接触通信部であって積層方向に重なる前記非接触通信部と、積層方向に非接触に通信する請求項1に記載の半導体スイッチ装置。
- 前記半導体スイッチチップの1つの前記非接触通信部は、積層方向に隣接しない前記半導体スイッチチップの前記非接触通信部であって積層方向に重なる前記非接触通信部と、積層方向に非接触に通信する請求項1に記載の半導体スイッチ装置。
- 前記半導体スイッチチップの1つの前記非接触通信部は、積層方向に隣接する少なくとも一方の前記半導体スイッチチップの前記非接触通信部とは、積層方向に重ならない請求項3に記載の半導体スイッチ装置。
- 前記半導体スイッチチップにおいて、一部の前記非接触通信部は、積層方向に、前記接続状態変更部と重なるように配置されている請求項1に記載の半導体スイッチ装置。
- 前記非接触通信部は、コイルである請求項1から5のいずれかの請求項に記載の半導体スイッチ装置。
- 前記半導体スイッチチップの1つの前記非接触通信部は、積層方向に隣接する前記半導体スイッチチップの前記非接触通信部であって積層方向に重なる前記非接触通信部と、積層方向に非接触に通信する隣接用非接触通信コイルであり、
前記半導体スイッチチップの1つの前記非接触通信部は、積層方向に隣接しない前記半導体スイッチチップの前記非接触通信部であって積層方向に重なる前記非接触通信部と、積層方向に非接触に通信する非隣接用非接触通信コイルであり、
隣接通信用非接触通信コイルによって形成される磁束密度は、非隣接通信用非接触通信コイルによって形成される磁束密度よりも小さい請求項1に記載の半導体スイッチ装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/JP2015/070450 WO2017010011A1 (ja) | 2015-07-16 | 2015-07-16 | 半導体スイッチ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2017010011A1 JPWO2017010011A1 (ja) | 2018-05-24 |
| JP6449461B2 true JP6449461B2 (ja) | 2019-01-09 |
Family
ID=57758181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017528266A Expired - Fee Related JP6449461B2 (ja) | 2015-07-16 | 2015-07-16 | 半導体スイッチ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20180226379A1 (ja) |
| EP (1) | EP3324428B1 (ja) |
| JP (1) | JP6449461B2 (ja) |
| CN (1) | CN107851609A (ja) |
| WO (1) | WO2017010011A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10304806B2 (en) * | 2015-07-16 | 2019-05-28 | Pezy Computing K.K. | Semiconductor device |
| DE102018206009A1 (de) * | 2018-04-19 | 2019-10-24 | Kuka Deutschland Gmbh | Roboteranordnung |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4547625B2 (ja) * | 2005-07-04 | 2010-09-22 | ソニー株式会社 | 通信ボード |
| WO2007049788A1 (ja) * | 2005-10-28 | 2007-05-03 | Hitachi Metals, Ltd. | Dc-dcコンバータ |
| JP5403903B2 (ja) * | 2007-12-04 | 2014-01-29 | ルネサスエレクトロニクス株式会社 | 半導体装置、その製造方法、および当該半導体装置を用いた信号送受信方法 |
| JP4982778B2 (ja) * | 2008-07-04 | 2012-07-25 | 学校法人慶應義塾 | 電子回路装置 |
| JP5216532B2 (ja) * | 2008-10-30 | 2013-06-19 | 株式会社日立製作所 | 半導体集積回路 |
| US7935549B2 (en) * | 2008-12-09 | 2011-05-03 | Renesas Electronics Corporation | Seminconductor device |
| JP5625453B2 (ja) * | 2009-05-26 | 2014-11-19 | 株式会社村田製作所 | 高周波スイッチモジュール |
| JP5635759B2 (ja) * | 2009-10-15 | 2014-12-03 | 学校法人慶應義塾 | 積層半導体集積回路装置 |
| JP5556294B2 (ja) * | 2010-03-25 | 2014-07-23 | 日本電気株式会社 | 半導体装置 |
| JP2011233842A (ja) * | 2010-04-30 | 2011-11-17 | Toshiba Corp | 不揮発性半導体記憶装置 |
| KR101924002B1 (ko) * | 2011-12-12 | 2018-12-03 | 삼성전자 주식회사 | 칩 멀티 프로세서, 및 칩 멀티 프로세서를 위한 라우터 |
-
2015
- 2015-07-16 WO PCT/JP2015/070450 patent/WO2017010011A1/ja not_active Ceased
- 2015-07-16 JP JP2017528266A patent/JP6449461B2/ja not_active Expired - Fee Related
- 2015-07-16 US US15/744,774 patent/US20180226379A1/en not_active Abandoned
- 2015-07-16 CN CN201580081696.8A patent/CN107851609A/zh active Pending
- 2015-07-16 EP EP15898323.9A patent/EP3324428B1/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| EP3324428A4 (en) | 2018-06-20 |
| EP3324428B1 (en) | 2019-09-04 |
| CN107851609A (zh) | 2018-03-27 |
| WO2017010011A1 (ja) | 2017-01-19 |
| JPWO2017010011A1 (ja) | 2018-05-24 |
| EP3324428A1 (en) | 2018-05-23 |
| US20180226379A1 (en) | 2018-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101176187B1 (ko) | 스택형 반도체 장치 및 이 장치의 직렬 경로 형성 방법 | |
| CN102893397A (zh) | 三维集成电路、处理器、半导体芯片及三维集成电路的制造方法 | |
| WO2016162909A1 (ja) | コモンモードノイズフィルタ | |
| JP2018160490A (ja) | 電子装置及びその製造方法、電子部品 | |
| JP6449461B2 (ja) | 半導体スイッチ装置 | |
| CN110310572B (zh) | 一种显示面板及显示装置 | |
| JP2017092434A (ja) | コモンモードノイズフィルタ | |
| JP2008091627A (ja) | 半導体集積チップ及び半導体装置 | |
| EP4109524A1 (en) | Apparatus and method to integrate three-dimensional passive components between dies | |
| JP6449462B2 (ja) | 半導体装置 | |
| CN115910987A (zh) | 半导体装置 | |
| WO2017010010A1 (ja) | 半導体素子 | |
| CN104854792A (zh) | 高频电路模块 | |
| CN104126276B (zh) | 高频开关模块 | |
| WO2025112360A1 (zh) | 一种fpga三维芯粒封装结构 | |
| JP2005302810A (ja) | ノイズ対策部品 | |
| WO2007086278A1 (ja) | 集積回路装置 | |
| TWI387085B (zh) | 晶片堆疊的硬線式切換器及硬線式切換器的操作方法 | |
| US20250200415A1 (en) | Qubit device and qubit device fabrication method | |
| CN103403866B (zh) | 高频模块 | |
| TWM675356U (zh) | 晶片封裝體的電連接結構 | |
| CN210745655U (zh) | 电子设备 | |
| JP2009301137A (ja) | 並列プロセッサ | |
| CN104078217B (zh) | 变压装置 | |
| JP2016046441A (ja) | 半導体装置及びその制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180511 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181106 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181205 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6449461 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |