JP6458103B2 - 有機発光表示装置 - Google Patents

Description

本発明は有機発光表示装置に関し、より詳しくは薄膜トランジスタアレイの半導体パターンを配線として用いることによって各画素開口率を高める有機発光表示装置に関する。

多様な情報を画面として具現する映像表示装置は情報通信時代の核心技術で、より薄く、且つより軽く、携帯が可能でありながらも高い性能を提供できるように発展している。そこで、陰極線管（ＣＲＴ）の欠点である重さ及び体積を減らすことができる平板表示装置で有機発光層の発光量を制御して映像を表示する有機発光表示装置などが脚光を浴びている。

有機発光表示装置は多数の画素がマトリックス状に配列されて画像を表示することになる。ここで、各画素は、発光素子と、その発光素子を独立的に駆動する多数のトランジスタ及びストレージキャパシタなどを含む画素駆動回路を備える。

近年、有機発光表示装置の解像度が向上していくに従って各画素の面積が減少しており、画素面積の減少による画素開口率の減少を最小化するためには各画素駆動回路の面積も最小化しなければならない。しかし、画素駆動回路の面積が減少する場合、それぞれの配線、トランジスタ及びストレージキャパシタの間の間隔が稠密になるにつれて、各画素駆動回路の要素間に寄生キャパシタンスが発生して多くの信号がカップリングされるか、配線が互いに連結されるショート現象が発生し得るため、画素駆動回路の面積減少幅は制限されてしまう。

特に、従来の有機発光表示装置では、各画素駆動回路のストレージキャパシタ及び薄膜トランジスタの各電極は、基板の下層に位置する遮光層及び相対的に基板の上層に位置する薄膜トランジスタのソース／ドレイン電極と同一の層に形成された金属配線とコンタクトホールを介して連結されていた。よって、従来の有機発光表示装置は、画素駆動回路の構造によって一定数以上のコンタクトホールを必要とし、前述した寄生キャパシタ及びショート現象の防止のために各コンタクトホールの面積を減少させるのにも限界が存在したため、結局コンタクトホールによって画素駆動回路の面積減少幅が制限される問題も発生していた。

前記問題のため、高解像度有機発光表示装置において、画素面積が減少する分だけ画素駆動回路の面積が十分に減少しなければ、結局各画素の開口率が減少して有機発光表示装置の輝度及び効率が減少する結果となってしまう。

本発明は前記問題点を解決するために案出されたもので、各薄膜トランジスタアレイのチャネルを形成する半導体パターンを用いて画素内部の配線を形成することにより、画素駆動回路の面積を減らし、画素開口率を高める有機発光表示装置を提供することを課題とする。

前記課題を解決するため、本発明の実施例による有機発光表示装置は、複数の画素と前記画素を駆動するための複数の配線とを含み、各画素は導体化した第１領域及び第２領域を有するアクティブ層とゲート電極とを含む薄膜トランジスタを含む。このとき、薄膜トランジスタの第１領域又は第２領域の少なくとも一つは前記配線と直接接続される。

前記配線と直接接続される領域は、薄膜トランジスタのチャネル領域と一体に構成された電極部と、電極部から前記配線の上部まで伸びて、前記配線に直接接続される延長部とを含む。

本発明の実施例による有機発光表示装置は、従来においてはシールド層又はソース／ドレイン金属を用いて形成していた配線の一部を、アクティブ層を用いて形成するので、画素構造が単純化し、相異なる層に位置する多くの金属の間で発生し得る寄生キャパシタンスが減少する。

また、前記のように、画素内の配線をアクティブ層を用いて形成する場合、相異なる層に位置する多くの配線と前記アクティブ層を連結するためのコンタクトホールの数が大きく減少する。したがって、従来では画素の面積が減少しても面積減少を制限するコンタクトホールの数が多いため、画素駆動回路面積の減少に制約があったが、本発明によると、コンタクトホールの数が大きく減少するので、画素駆動回路をより稠密に形成することができる。したがって、本発明の実施例によると、画素面積対比画素駆動回路面積を減少させることによって高い画素開口率を確保することができる。

本発明の実施例による有機発光表示装置の画素構造を説明するための平面図である。 図１のＩ−Ｉ’部分の断面を説明するための断面図である。 図１のII−II’部分の断面を説明するための断面図である。 図１の点線四角形で表示された部分の構造変化を関連の技術と比較して示す図である。

以下、添付図面に基づき、本発明の好適な実施例を説明する。明細書全般にわたって同じ参照番号は実質的に同じ構成要素を意味する。以下の説明で、本発明に係わる技術又は構成についての具体的な説明が本発明の要旨を不必要にあいまいにすることができると判断される場合、その詳細な説明を省略する。また、以下の説明で使われる構成要素の名称は明細書作成の容易性を考慮して選択されたもので、実際製品の部品名称と異なることもある。

位置関係についての説明の場合、例えば‘〜上に’、‘〜上部に’、‘〜下部に’、‘〜側に’などのように二つの部分の位置関係を説明する場合、‘すぐ’又は‘直接’を使わない限り、二つの部分の間に一つ以上の他の部分が位置してもよい。

「第１」、「第２」などを多様な構成要素を説明するために使うが、これら構成要素はこれらの用語によって制限されない。これらの用語はただ一つの構成要素を他の構成要素と区別するために使用するものである。よって、以下で言及する第１構成要素は本発明の技術的思想内で第２構成要素であってもよい。

図面に示した各構成の大きさ及び厚さは説明の便宜のためのもので、本発明が図示の構成の大きさ及び厚さに必ずしも限定されるものではない。

以下、添付図面に基づいて本発明の多様な実施例を詳細に説明する。

図１は本発明の実施例による有機発光表示装置の画素構造を説明するための平面図であり、図２は図１のＩ−Ｉ’部分の断面を説明するための断面図であり、図３は図１のII−III’部分の断面を説明するための断面図である。

有機発光表示装置は、マトリックス状に配列された複数の画素ＳＰ１〜ＳＰ４を含む。各画素ＳＰ１〜ＳＰ４は発光層を備えた発光領域Ａ／Ａを含む。また、各画素ＳＰ１〜ＳＰ４は画素駆動回路を含み、前記画素駆動回路に信号を伝達する複数の配線を含む。例えば、本発明の実施例による有機発光表示装置は、各画素ＳＰ１〜ＳＰ４にゲート信号を供給するためのゲート配線ＧＬと、データ信号を供給するためのデータ配線ＤＬと、前記画素駆動回路に電源電圧ＶＤＤを供給するための電源配線ＶＤＤと、各画素ＳＰ１〜ＳＰ４に基準電圧を供給し、各画素に充電された電圧をセンシングするためのレファレンス配線ＲＬとを含むことができるが、必ずしもこれに限定されるものではない。

画素駆動回路は、複数の薄膜トランジスタを含む。この際、前記薄膜トランジスタはチャネル領域、導体化した第１及び第２領域を有するアクティブ層２００、及びゲート電極を含む。本実施例では便宜上ソース領域を第１領域と説明し、ドレイン領域を第２領域と説明する。しかし、前記第１領域及び第２領域は必ずしもこれに限定されるものではなく、薄膜トランジスタの構造によって第１領域がドレイン領域、第２領域がソース領域であってもよい。

前記複数の薄膜トランジスタの少なくとも一つは、前記複数の配線のいずれか一つと第１領域及び２領域の少なくとも一領域が直接接続されることができる。言い換えれば、薄膜トランジスタは、第１領域及び第２領域上にソース又はドレイン電極が形成される代わりに、アクティブ層２００を導体化した後、これを電極及び配線として活用して他の配線とアクティブ層２００が直接接続されるようにする。

前記特徴を図１〜図３の実施例に基づいて詳細に説明する。図１〜図３の実施例による有機発光表示装置の画素駆動回路は、基板１００上に位置するスイッチングトランジスタ２２０と、駆動トランジスタ２１０と、センシングトランジスタ２３０と、ストレージキャパシタＣｓｔとを含む３Ｔ１Ｃ構造である。しかし、本発明による画素駆動回路は必ずしも前記構造に限定されず、その設計によって多様な構造が適用可能である。

スイッチングトランジスタ２２０のゲート電極はゲート配線ＧＬの一部であり、ゲート配線ＧＬと一緒に配置されることができる。スイッチングトランジスタ２２０の入力電極２２２はデータ配線ＤＬに接続され、出力電極２２３はストレージキャパシタＣｓｔの中間電極２５２と接続されることができる。この際、入力電極はデータ配線ＤＬから延設され、出力電極はストレージキャパシタＣｓｔの中間電極から延設されることができる。ただ、本発明のスイッチングトランジスタ２２０は前記構造に必ずしも限定されるものではない。

スイッチングトランジスタ２２０はゲート電極と重畳するようにアクティブ層２２１を含む。アクティブ層は、ゲート電極と重畳する領域にはチャネル領域が形成され、その両側に第１及び第２領域が形成され、前記第１及び第２領域は入力電極２２２及び出力電極２２３とコンタクトする構造を有する。

Ｎ型トランジスタにおいて、第１領域２２２はソース領域、第２領域２２３はドレイン領域であってもよい。Ｐ型トランジスタにおいて、第１領域２２２はドレイン領域、第２領域２２３はソース領域であってもよい。

図２及び図３を参照すると、駆動トランジスタ２１０は、ゲート電極２１１とアクティブ層２００を含む。アクティブ層２００をより詳細に説明すると、ゲート電極２１１の下部にはチャネル領域２１６が形成され、ゲート電極２１１とチャネル領域２１６の間にはゲート絶縁膜１１０が位置する。また、チャネル領域２１６の両側には導体化した第１領域２１３及び第２領域２１８が位置する。この際、第２領域２１８は電源配線ＶＤＤから駆動電源が入力される入力領域、第１領域２１３は駆動電源を出力する出力領域であってもよい。

図２を参照すると、第２領域２１８は電源配線ＶＤＤの上部まで伸びている。この際、第２領域２１８は、チャネル領域２１６から一体に形成されて導体化した第１電極部２１２と、第１電極部２１２から伸びて電源配線ＶＤＤに接する第１延長部２１４とを含む。この際、第１延長部２１４は隣接した二つの画素ＳＰの第１電極部２１２に同時に接することができる。これにより、第１延長部２１４は電源配線ＶＤＤから入力される駆動電源を隣接した二つの画素ＳＰの第１電極部２１２に同時に供給する。

電源配線ＶＤＤと前記第１延長部２１４の間にはバッファー層２６１が位置する。バッファー層２６１は基板１００を通じて水分又は不純物が浸透することを防止する特徴を有する。

電源配線ＶＤＤは第４コンタクトホール７０４によって一部が露出される。第１延長部２１４は第４コンタクトホール７０４を介して電源配線ＶＤＤと直接接続される。

第１領域２１３はチャネル領域２１６から伸びて一体に形成され、第１領域２１３のアクティブ層はストレージキャパシタＣｓｔの下部電極の役目をすることができる。

前記ストレージキャパシタＣｓｔの構成を説明する。下部電極２３７を成すアクティブ層２００上には前述したゲート絶縁膜１１０が位置し、ゲート電極２１１を覆うように層間絶縁膜１２０が位置する。層間絶縁膜１２０上の下部電極２３７と重畳する領域には中間電極２５２が形成され、中間電極２５２を覆うように平坦化膜１３０が位置する。平坦化膜１３０上には上部電極２５３が位置する。したがって、下部電極２３７と中間電極２５２の間、かつ中間電極２５２と上部電極２５３の間に二重のキャパシタを有するストレージキャパシタＣｓｔが備えられる。この際、下部電極２３７の下側の基板１００上には、前記電源配線ＶＤＤと同一の層に、電源配線ＶＤＤと同一の物質、例えば金属物質で形成されるシールド層２５１が位置する。前述したように、電源配線ＶＤＤ及びシールド層２５１上にはバッファー層２６１が位置する。バッファー層２３７はシールド層２５１の一部を露出する第１コンタクトホール７０１をさらに含み、下部電極２３７は前記第１コンタクトホール７１０を介してシールド層２５１と接続されることにより、下部電極２３７とシールド層２５１は等電位を形成する。

シールド層２５１は半導体層２００に入射する光を遮断し、ストレージキャパシタＣｓｔの下部電極２３７とデータ配線ＤＬとの間に発生する寄生キャパシタンスを減少させることにより、駆動トランジスタ２１０のゲート電極２１１とデータ配線ＤＬの間のカップリング現象を減少させることができる。関連の技術のシールド層２５１は中間電極２５２とコンタクトホールを介して接続されたが、本発明のシールド層２５１はアクティブ層２００と接続される。これにより、第１コンタクトホール７０１の面積を減少させることができるので、画素開口率をさらに向上させることができる。

下部電極２３７、つまりアクティブ層２００の第１領域２１３の縁部に対応する領域には、層間絶縁膜１２０及びゲート絶縁膜１１０の一部が除去されて前記第１領域２１３の一部を露出する第２コンタクトホール７０２が形成される。第２コンタクトホール７０２を通じて前記第１領域２１３と接するように連結電極２１７が形成される。この際、連結電極２１７は駆動トランジスタ２１０の出力電極であって、ソース電極であってもよいが、必ずしもこれに限定されない。連結電極２１７は前記ストレージキャパシタＣｓｔの中間電極２５２と同一の物質で同じ層に形成される。連結電極２１７及び中間電極２５２上には平坦化膜１３０が形成される。平坦化膜１３０の一部は除去されて連結電極２１７を露出する第３コンタクトホール７０３を含む。第３コンタクトホール７０３を通じて上部電極２５３は連結電極２１７と接続される。これにより、上部電極２５３と連結電極２１７を介して接続された下部電極２３７は等電位を形成する。

一方、図３を参照すると、中間電極２５２は第６コンタクトホール７０６を介して駆動トランジスタ２１０のゲート電極２１１と接続される。これにより、中間電極２５２は駆動トランジスタ２１０のゲート電極２１１及びスイッチングトランジスタ２２０の出力電極に共に接続されるので、駆動トランジスタ２１０のゲート電極２１１とスイッチングトランジスタ２２０の出力電極及びストレージキャパシタＣｓｔの中間電極を連結するノード（ｎｏｄｅ）としての機能も果たすことができる。

ここで、アクティブ層２００、２２１はシリコン（Ｓｉｌｉｃｏｎ）、非晶質シリコン（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）、ポリシリコン（ｐｏｌｙ−ｓｉｌｙｃｏｎ）及び低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ ｐｏｌｙｓｉｌｉｃｏｎ：ＬＴＰＳ）であってもよい。そして、アクティブ層２００のゲート電極２１１又はゲートラインＧＬが形成されていない領域はＮ型ドーパント又はＰ型ドーパントなどの物質をドープして導体化することができる。

また、アクティブ層２００、２２１は酸化物半導体で構成することができる。酸化物半導体としては、インジウムガリウム亜鉛酸化物（ＩｎＧａＺｎＯ）、インジウムスズ亜鉛酸化物（ＩｎＳｎＺｎＯ）、インジウム亜鉛酸化物（ＩｎＺｎＯ）、スズ亜鉛酸化物（ＳｎＺｎＯ）などが使用可能である。そして、ゲート電極２１１及びゲートラインＧＬをマスクとし、プラズマ処理などでアクティブ層２００、２２１を導体化することができる。

図１及び図３を参照すると、上部電極２５３は表示領域Ａ／Ａまで伸びて画素電極３０１を形成する。この際、駆動ラインＰＬから入力される駆動電源は駆動トランジスタ２１０の連結電極２１７及び上部電極２５３を介して画素電極３０１に供給される。言い換えれば、上部電極２５３はストレージキャパシタＣｓｔと画素電極３０１及び駆動トランジスタ２１０の第１領域２１３を連結するノードとしての機能も行う。

この際、表示領域Ａ／Ａを除いた残りの領域にはバンク層１４０が備えられ、バンク層１４０によって表示領域Ａ／Ａが規定される。

バンク層１４０はポリアクリル（Ｐｏｌｙａｃｒｙｌ）又はポリイミド（Ｐｏｌｙｉｍｉｄｅ）などの有機絶縁性物質で形成できるが、必ずしもこれに限定されるものではない。

バンク層１４０及び画素電極３０１上には有機層３０２が形成される。有機層３０２は表示領域Ａ／Ａに対応する領域に発光層を含み、バンク層１４０及び表示領域Ａ／Ａの全面に位置することができる。

この際、有機層３０２は、電子注入層（Ｅｌｅｃｔｒｏｎ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ：ＥＩＬ）、電子輸送層（Ｅｌｅｃｔｒｏｎ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ：ＥＴＬ）、発光層、正孔輸送層（Ｈｏｌｅ Ｔｒａｎｓｐｏｒｔ Ｌａｙｅｒ：ＨＴＬ）、及び正孔注入層（Ｈｏｌｅ Ｉｎｊｅｃｔｉｏｎ Ｌａｙｅｒ：ＨＩＬ）に区分される。発光層は、陰極からの電子と陽極からの正孔が再結合して生成された励起子が基底状態に戻りながら特定波長の光を発光するようになる。

有機層３０２上には第２電極３０３が形成される。第２電極３０３は基板１００の全面に形成されることができる。

ここで、第１電極３０１が陽極の場合、第２電極３０３は陰極であってもよく、第２電極３０３が陽極の場合、第１電極３０１は陰極であってもよい。

シールド層２５１及び中間電極２５２は、銀（Ａｇ）、ニッケル（Ｎｉ）、金（Ａｕ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、ネオジム（Ｎｄ）などの金属の中で単一物質又はこれらの合金で形成できるが、必ずしもこれに限定されるものではない。

また、第１電極３０１及び第２電極３０３はインジウムスズ酸化物（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ：ＩＴＯ）、インジウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：ＩＺＯ）、インジウムガリウム亜鉛酸化物（Ｉｎｄｉｕｍ Ｇａｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ：ＩＧＺＯ）などの透明導電性物質、又は前記シールド層２５１及び中間電極２５２を形成する金属の中で単一物質又はこれらの合金で形成できるが、必ずしもこれに限定されるものではない。

センシングトランジスタ２３０も、チャネル領域２３５、導体化した第１領域２３８、及び第２領域２３２を含む。センシングトランジスタ２３０のゲート電極はゲートラインＧＬの一部として形成でき、第１領域はソース領域、第２領域はドレイン領域であってもよいが、必ずしもこれに限定されるものではない。

第１領域２３８は、センシングトランジスタ２０３のチャネル領域２３５に接して一体に備えられた第２電極部２３３と、前記第２電極部２３３から伸びてレファレンス配線ＲＬと接する第２延長部２３４とを含む。レファレンス配線ＲＬはシールド層２５１及び電源配線ＶＤＤと同一の層に同じ物質で形成できるが、必ずしもこれに限定されるものではない。第２延長部２３４はバッファー層２６１上に形成された第５コンタクトホール７０５を介してレファレンス配線ＲＬと直接接続される。

第２領域２３２は駆動トランジスタの第１領域２１３、つまりストレージキャパシタＣｓｔの下部電極２３７から伸びて一体に構成される。このとき、センシングトランジスタ２３０の第１領域２３２は入力電極としての役目をし、センシングトランジスタ２３０は別個の入力電極を備えない。

シールド層２５１、電源配線ＶＤＤ及びレファレンス配線ＲＬは同じ金属物質で形成される。この際、それぞれのエッジ部分が垂直に形成される場合、その上部に位置するアクティブ層２００の連結が断線される可能性がある。したがって、前記アクティブ層２００の断線を防止するためには、前記シールド層２５１、電源配線ＶＤＤ、及びレファレンス配線ＲＬのそれぞれのエッジ部分はテーパー（Ｔａｐｅｒ）状、つまり傾斜面を有するように形成されることが好ましい。

以上説明したように、本発明の駆動トランジスタ２２０及びセンシングトランジスタ２３０は入力／出力電極、つまりソース／ドレイン電極の少なくとも一つを削除し、導体化したアクティブ層２００を各配線と直接接触させる特徴を有する。このために、導体化したアクティブ層２００は各配線と接触するために配線状に伸び、コンタクトホールを介して各配線と接続される。

これにより、本発明による有機発光表示装置は、従来ではシールド層又はソース／ドレイン金属を用いて形成していた配線をアクティブ層を用いて形成するので、画素構造が単純化し、互いに異なる層に位置する多くの金属間で発生し得る寄生キャパシタンスが減少する。また、前記のように画素内の配線をアクティブ層で形成する場合、相異なる層に位置する多くの配線と前記アクティブ層を連結するためのコンタクトホールの数が大きく減少する。したがって、従来においては画素の面積が減少しても前記コンタクトホールの数が多いため、画素駆動回路面積の減少には制約があったが、本発明によると、コンタクトホールの数が大きく減少するので、画素駆動回路を一層稠密に形成することができる。したがって、本発明によると、画素の面積が減少する分だけ画素駆動回路の面積を減少させることによって、高い画素開口率を確保することができる。

図４は図１の点線四角形で表示された部分の構造変化を関連技術と比較して示す図である。

関連技術においては、駆動トランジスタ２１０のドレイン領域上には、上部電極２５３と同一の層に、同じ金属で形成されたドレイン電極２１９が形成され、前記ドレイン電極２１９から伸びた配線２１９１が電源配線ＶＤＤの上部でコンタクトホールを介して電源配線ＶＤＤと接続されている。

また、連結電極２１７が形成される領域には中間電極２５２が伸び、中間電極２５２がコンタクトホール２１９２を介して下部のシールド層２５１と接続され、前記上部電極２５３が伸びてセンシングトランジスタ２３０のドレイン電極２３２１を形成している。一方、センシングトランジスタ２３１の第１領域、つまりソース領域にはソース電極２３１１が位置している。

一方、本発明の実施例によると、上部電極２５３が伸びる配線が形成されず、アクティブ層２００で直接配線を形成することにより、駆動トランジスタ２１０のドレイン電極２１９が削除され、センシングトランジスタ２３０のソース及びドレイン電極２３１１、２３２１も削除される。よって、前記ソース／ドレイン電極を形成するためのコンタクトホールも形成されず、コンタクトホールが形成される部分もアクティブ層２００とシールド層２５１を連結するためにバッファー層２６１にだけコンタクトホール７０１が形成される。この場合、ソース／ドレイン電極を形成する金属とシールド層２５１を接続させるための従来のコンタクトホールに比べ、コンタクトホール自体の面積が相対的に大きく減少する。

以上説明したように、本発明の実施例による有機発光表示装置は、コンタクトホールの数が減少し、コンタクトホールの面積を大きく減少させることによって画素駆動回路の面積をより減少させることができる追加的な余裕空間を確保することができる。すなわち、画素駆動回路の面積が減少することによって、画素の表示領域の面積が相対的に増加し、全体的な画素開口率が向上する。

以上の説明は本発明を例示的に説明したものに過ぎなく、本発明が属する技術分野で通常の知識を有する者によって本発明の技術的思想から逸脱しない範疇内多様な変形が可能であろう。したがって、本発明の明細書に開示した実施例は本発明を限定するものではない。本発明の範囲は以降の特許請求範囲によって解釈されなければならなく、それと均等な範囲内にある全ての技術も本発明の範囲に含まれるものとして解釈されなければならない。

１００ 基板
１１０ ゲート絶縁膜
１２０ 層間絶縁膜
１３０ 平坦化膜
１４０ バンク層
２００ 半導体層
２１０ 駆動トランジスタ
２１１、２３５ ゲート電極
２１２ 第１電極部
２１３、２３８ 第１領域
２１４ 第１延長部
２１７ 連結電極
２１８、２３２ 第２領域
２２０ スイッチングトランジスタ
２３０ センシングトランジスタ
２３７ 下部電極
２５１ シールド層
２５２ 中間電極
２５３ 上部電極
２６１ バッファー層
３０１ 第１電極
３０２ 有機層
３０３ 第２電極
７０１〜７０６ コンタクトホール

Claims (11)

1. マトリックス状に配置される複数の画素と、前記複数の画素の各々を駆動するための信号を供給する複数の配線とを含み、
   前記複数の画素の各々は、導体化した第１領域及び第２領域を有するアクティブ層とゲート電極とを含む薄膜トランジスタを含み、
   前記第１領域及び前記第２領域の少なくとも一つは前記複数の配線のいずれか一つの配線と直接接続され、
   前記第１領域及び前記第２領域のうち前記配線と直接接続された領域は、前記薄膜トランジスタのチャネル領域と一体に構成された電極部と、前記電極部から伸びて前記配線と直接接続された延長部とを含み、
   前記電極部は隣接した他の画素の前記薄膜トランジスタの前記電極部と接続され、前記延長部は隣接した二つの画素の前記電極部が互いに接続された地点から伸びて前記配線と直接接続される、有機発光表示装置。
2. 前記各画素はキャパシタをさらに含み、
   前記キャパシタは、
   基板上に位置するシールド層と、
   前記シールド層とバッファー層を挟んで重畳し、第１コンタクトホールを介して前記シールド層と接続され、導体化したアクティブ層からなる下部電極と、
   前記アクティブ層とゲート絶縁膜及び層間絶縁膜を挟んで重畳する中間電極と、
   前記中間電極と平坦化膜を挟んで重畳する上部電極と、
   を含む、請求項１に記載の有機発光表示装置。
3. 前記薄膜トランジスタのいずれか一つは、前記第１領域に第２コンタクトホールを介して接する連結電極をさらに含み、前記連結電極は画素電極と第３コンタクトホールを介して接続され、前記第２領域は前記配線のうち前記画素に駆動電源を供給する電源配線と第４コンタクトホールを介して直接接続された駆動トランジスタである、請求項１に記載の有機発光表示装置。
4. 前記駆動トランジスタの前記第２領域は、前記駆動トランジスタのチャネル領域と一体に構成された第１電極部と、前記第１電極部から伸びて前記電源配線に接続される第１延長部とを含む、請求項３に記載の有機発光表示装置。
5. 前記第１電極部は前記チャネル領域から伸びて、隣接した他の画素の前記駆動トランジスタの第１電極部と接続され、前記第１延長部は前記隣接した二つの画素の第１電極部が接続された地点から伸びて前記電源配線に直接接続される、請求項４に記載の有機発光表示装置。
6. 前記薄膜トランジスタのいずれか一つはセンシングトランジスタであり、
   前記センシングトランジスタの第１領域は、前記画素に基準電圧を供給し、前記配線のうち前記画素に充電された電圧をセンシングするレファレンス配線と第５コンタクトホールを介して直接接続され、
   前記センシングトランジスタの第２領域は駆動トランジスタの第１領域から伸びて一体に構成される、請求項１に記載の有機発光表示装置。
7. 前記センシングトランジスタの第１領域は、前記センシングトランジスタのチャネル領域に接して一体に構成された第２電極部と、前記第２電極部から伸びて、前記レファレンス配線と前記第５コンタクトホールを介して接続される第２延長部とを含む、請求項６に記載の有機発光表示装置。
8. 前記第２電極部は、隣接した画素に備えられたセンシングトランジスタの第２電極部と接し、
   前記第２延長部は前記隣接した二つのセンシングトランジスタの第２電極部が接する地点から伸びて、前記レファレンス配線と前記第５コンタクトホールを介して直接接続される、請求項７に記載の有機発光表示装置。
9. 前記シールド層は、前記配線のうち各画素に駆動電源を供給するための電源配線及び前記複数の画素の各々に基準電圧を供給し各画素に充電された電圧をセンシングするレファレンス配線と同一の層に、同じ物質で形成される、請求項２に記載の有機発光表示装置。
10. 前記センシングトランジスタのゲート電極は、前記配線のうち各画素にゲート信号を供給するゲートラインに接続されている、請求項６に記載の有機発光表示装置。
11. 前記シールド層、前記レファレンス配線、及び前記電源配線のエッジ部分はテーパー形状を有する、請求項９に記載の有機発光表示装置。

Images