JP6462274B2 - 半導体発光素子 - Google Patents

Description

本発明の実施形態は、半導体発光素子に関する。

発光ダイオード（ＬＥＤ：Light Emitting Diode）などの半導体発光素子において、効率の向上が求められている。

特開２０１１−１８７８７３号公報

本発明の実施形態は、高効率の半導体発光素子を提供する。

本発明の実施形態によれば、半導体発光素子は、基体と、第１導電形の第１半導体層と、第２導電形の第２半導体層と、第１発光層と、前記第１導電形の第３半導体層と、前記第２導電形の第４半導体層と、第２発光層と、第１導電層と、第２導電層と、第１素子間配線と、第２素子間配線と、絶縁層と、金属層と、素子間絶縁層と、を含む。前記第１半導体層は、前記基体と第１方向において離間し、第１領域と、前記第１方向と交差する方向において前記第１領域と並ぶ第２領域と、を含む。前記第２半導体層は、前記基体と前記第１領域との間に設けられる。前記第１発光層は、前記第１領域と前記第２半導体層との間に設けられる。前記第１導電層は、前記基体と前記第２領域との間に設けられ前記第２領域と電気的に接続される。前記第３半導体層は、前記基体と前記第１方向において離間し前記第１導電形である。前記第１半導体層と前記第３半導体層との間に分離溝が設けられる。前記第３半導体層は、前記第４半導体層に対応する第３領域と、前記分離溝と前記第３領域との間の第４領域と、を含む。前記第４半導体層は、前記基体と前記第３領域との間に設けられる。前記第２発光層は、前記第３領域と前記第４半導体層との間に設けられる。前記第２導電層は、前記基体と前記第４半導体層との間に設けられ前記第４半導体層と電気的に接続される。前記第１素子間配線は、第１端部と第２端部とを含む。前記第１端部は、前記基体と前記第１導電層との間に位置し前記第１導電層と電気的に接続され、前記第２端部は、前記第２導電層と重ならない。前記第２素子間配線は、第３端部と第４端部とを含む。前記第３端部は、前記基体と前記第２導電層との間に位置し前記第２導電層と電気的に接続され、前記第４端部は、前記第２端部と電気的に接続される。前記絶縁層は、前記基体と前記第１素子間配線との間、及び、前記基体と前記第２素子間配線との間に設けられる。前記金属層は、前記基体と前記絶縁層との間に設けられる。前記素子間絶縁層は、前記第３半導体層と前記第２素子間配線との間、及び、前記第２発光層と前記第２素子間配線との間に設けられる。前記第１領域、前記第１発光層及び前記第２半導体層を含む部分と、前記第２領域と、の間に第１段差が形成される。前記第３領域、前記第２発光層及び前記第４半導体層を含む部分と、前記分離溝と前記第３領域との間の前記領域と、の間に第２段差が形成される。前記第２素子間配線の一部は、前記分離溝、前記分離溝と前記第３領域との間の前記領域、及び、前記第２段差と、重なる。前記第１素子間配線の厚さは、前記第２素子間配線の厚さよりも厚い。前記第２端部と前記第４端部とが重なる領域は、前記第２半導体層と重ならず、前記第４半導体層と重ならない。前記第２端部が前記絶縁層と接合する部分の前記第１方向の位置と、前記第３端部が前記絶縁層と接合する部分の前記第１方向の位置と、の間の前記第１方向に沿う距離は、前記第２段差よりも小さい。前記絶縁層は、前記金属層のうちの前記第２領域と重なる部分よりも薄い。前記絶縁層と前記金属層との接合面は平坦であり、前記接合面の前記第２端部と重なる部分の前記第１方向における位置と、前記接合面の前記第４半導体層と重なる部分の前記第１方向における位置と、の間の前記第１方向に沿う距離は、前記第２段差よりも小さい。

第１の実施形態に係る半導体発光素子を例示する模式的断面図である。 第１の実施形態に係る半導体発光素子を例示する模式的透視平面図である。 参考例に係る半導体発光素子を例示する模式的断面図である。 第２の実施形態に係る半導体発光素子を例示する模式的断面図である。 図５（ａ）〜図５（ｅ）は、実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。

以下に、本発明の各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。

（第１の実施形態）
図１は、第１の実施形態に係る半導体発光素子を例示する模式的断面図である。
図２は、第１の実施形態に係る半導体発光素子を例示する模式的透視平面図である。
図を見やすくするために、図２の透視平面図においては、図１の断面図に示す構成要素の一部の図示を省略する。

図１に表すように、本実施形態に係る半導体発光素子１１０は、基体５０と、第１半導体層１０ａと、第２半導体層２０ａと、第１発光層３０ａと、第３半導体層１０ｂと、第４半導体層２０ｂと、第２発光層３０ｂと、第１導電層ｅ１と、第２導電層ｅ２と、第１素子間配線１１と、第２素子間配線１２と、を含む。

図２に表すように、半導体発光素子１１０は、例えば、９つの積層体として、第１積層体１００ａ〜第９積層体１００ｉを含む。図１の例は、第１積層体１００ａと第２積層体１００ｂとの間の配線構造の断面を示す。なお、これ以外の他の積層体同士の配線構造についても同様である。

第１積層体１００ａは、第１半導体層１０ａと、第２半導体層２０ａと、第１発光層３０ａと、を含む。第２積層体１００ｂは、第３半導体層１０ｂと、第４半導体層２０ｂと、第２発光層３０ｂと、を含む。第１積層体１００ａと第２積層体１００ｂとの間には分離溝９０が設けられている。

第１半導体層１０ａは、基体５０と第１方向において離間する。第１方向は、例えば、Ｚ軸方向である。第１半導体層１０ａは、第１領域ｒ１と、第２領域ｒ２と、を含む。第２領域ｒ２は、Ｚ軸方向と交差する方向（例えば、Ｘ軸方向）において第１領域ｒ１と並ぶ。第１半導体層１０ａは、第１導電形である。

第２半導体層２０ａは、基体５０と第１領域ｒ１との間に設けられる。第２半導体層２０ａは、第２導電形である。例えば、第１導電形はｎ形である。第２導電形はｐ形である。第１導電形がｐ形であり、第２導電形がｎ形でもよい。以下においては、第１導電形がｎ形であり、第２導電形がｐ形である場合について説明する。

第１発光層３０ａは、第１領域ｒ１と第２半導体層２０ａとの間に設けられる。

第１導電層ｅ１は、基体５０と第２領域ｒ２との間に設けられる。第１導電層ｅ１は、第２領域ｒ２と電気的に接続される。第１導電層ｅ１は、例えば、ｎ側電極である。

第３半導体層１０ｂは、基体５０とＺ軸方向において離間する。第３半導体層１０ｂは、第３領域ｒ３と、第４領域ｒ４とを、含む。第４領域ｒ４は、Ｘ軸方向において第３領域ｒ３と並ぶ。第３半導体層１０ｂは、第１導電形である。

第４半導体層２０ｂは、基体５０と第３領域ｒ３との間に設けられる。第４半導体層２０ｂは、第２導電形である。

第２発光層３０ｂは、第３領域ｒ３と第４半導体層２０ｂとの間に設けられる。
上記の半導体層のそれぞれには、例えば窒化物半導体が用いられる。

第２導電層ｅ２は、基体５０と第４半導体層２０ｂとの間に設けられる。第２導電層ｅ２は、第４半導体層２０ｂと電気的に接続される。第２導電層ｅ２は、例えば、ｐ側電極である。

第１素子間配線１１は、第１端部ｅｄ１と、第２端部ｅｄ２と、を含む。第１端部ｅｄ１は、基体５０と第１導電層ｅ１との間に位置する。第１端部ｅｄ１は、第１導電層ｅ１と電気的に接続される。第２端部ｅｄ２は、第２導電層ｅ２と重ならない。

第２素子間配線１２は、第３端部ｅｄ３と、第４端部ｅｄ４と、を含む。第３端部ｅｄ３は、基体５０と第２導電層ｅ２との間に位置する。第３端部ｅｄ３は、第２導電層ｅ２と電気的に接続される。第４端部ｅｄ４は、第２端部ｅｄ２と電気的に接続される。第２素子間配線１２は、例えば、保護金属層（バリアメタルともいう）を延在させることで、保護金属層と一体的に形成されていてもよい。

本願明細書において、「電気的に接続される状態」は、複数の導体が直接する状態を含む。「電気的に接続される状態」は、複数の導体の間に別の導体が配置されその複数の導体の間に電流が流れる状態を含む。

半導体発光素子１１０において、絶縁層６０がさらに設けられる。絶縁層６０は、基体５０と第１素子間配線１１との間、及び、基体５０と第２素子間配線１２との間に設けられる。

半導体発光素子１１０において、金属層４０がさらに設けられる。金属層４０は、基体５０と絶縁層６０との間に設けられる。

実施形態によれば、図１に表したように、ｎ側の第１素子間配線１１は、第１端部ｅｄ１と第２端部ｅｄ２とを含み、第２端部ｅｄ２がｐ側の第２導電層ｅ２と重ならない。ｐ側の第２素子間配線１２は、第３端部ｅｄ３と第４端部ｅｄ４とを含み、第４端部ｅｄ４が第２端部ｅｄ２と電気的に接続される。

例えば、ｎ側の第１素子間配線１１と、ｐ側の第２素子間配線１２と、の重なり部分が、ｐ側の第２導電層ｅ２と重ならない。第１素子間配線１１と第２素子間配線１２との重なり部分は、例えば、Ｚ軸方向において分離溝９０と重なる。

実施形態においては、第２端部ｅｄ２がｐ側の第２導電層ｅ２と重ならないので、第２端部ｅｄ２のＺ軸方向の位置と、第３端部ｅｄ３のＺ軸方向の位置と、の差が小さくできる。すなわち、段差が小さい。絶縁層６０は、金属層４０と接合される。実施形態においては、段差が小さくできるため、絶縁層６０が薄くても、絶縁層６０の接合面を平坦化することができる。このため、接合時にかかる応力が低減され、素子の破壊を抑制できる。これにより、生産性が向上できる。段差を小さくするために絶縁層６０を厚くすると、放熱性が低下する。実施形態においては、絶縁層６０を薄くしても素子の破壊が抑制できるため、高い放熱性が得られる。これにより、効率が向上できる。

第１素子間配線１１は、第１導電層ｅ１と電気的に接続される。第１素子間配線１１は、第１厚さｔ１を有する。第２素子間配線１２は、第２導電層ｅ２と電気的に接続される。第２素子間配線１２は、第２厚さｔ２を有する。第１厚さｔ１は、第２厚さｔ２よりも厚いことが好ましい。つまり、第２素子間配線１２の第２厚さｔ２を、第１素子間配線１１の第１厚さｔ１よりも薄くする。これにより、素子の厚さの増加をより効果的に抑制することができる。

図３は、参考例に係る半導体発光素子を例示する模式的断面図である。
参考例に係る半導体発光素子１９９においては、第１素子間配線１１がｐ側の第２導電層ｅ２まで延在している。すなわち、この参考例によれば、ｐ側の第２導電層ｅ２と、保護金属層７０と、第１素子間配線１１と、が重なる。この重なり部分により素子の積層方向の厚さが部分的に厚くなる。すなわち、絶縁層６０の接合面に凹凸が形成される。このため、金属層４０により絶縁層６０と基体５０とを接合するときに凸部に応力が加わり、素子が破壊される可能性がある。素子が破壊しない場合にも、素子内に応力が蓄積され、信頼性が低下する場合がある。絶縁層６０が段切れし金属層４０と短絡することで素子がリークする場合がある。

実施形態においては、絶縁層６０の接合面の平坦性が向上でき、応力が低減され、素子の破壊が抑制できる。そして、効率が向上できる。

半導体発光素子１１０は、素子間絶縁層８０をさらに含む。素子間絶縁層８０は、第３半導体層１０ｂと第２素子間配線１２との間、及び、第２発光層３０ｂと第２素子間配線１２との間に設けられている。

図２に表したように、半導体発光素子１１０は、例えば、第１〜第９積層体１００ａ〜１００ｉを含む。第１〜第９積層体１００ａ〜１００ｉにおいて、一方の積層体のｐ電極と、一方の積層体と並ぶ他方の積層体のｎ電極との間は直列に接続される。

第５積層体１００ｅは、例えば、ｎ側の第１パッド部１３ａを含む。第９積層体１００ｉは、例えば、ｐ側の第２パッド部１３ｂを含む。

例えば、第１パッド部１３ａと第２パッド部１３ｂとの間に電圧を印加する。これにより、第１積層体１００ａ〜第９積層体１００ｉに電流が流れる。この電流により、第１発光層３０ａ及び第２発光層３０ｂから光が放出される。この例では、放出された光は、第１半導体層１０ａ及び第３半導体層１０ｂの側から出射する。

上記において、第１導電層ｅ１及び第２導電層ｅ２には、光反射性の材料が用いられる。例えば、これらの導電層には、アルミニウム（Ａｌ）、銀（Ａｇ）、ニッケル（Ｎｉ）、金及びロジウムの少なくともいずれかが用いられる。これにより、高い光反射率が得られる。ｎ電極として例示した第１導電層ｅ１には、例えば、ＡｌまたはＡｌ系合金が用いられる。ｐ電極として例示した第２導電層ｅ２には、例えば、Ａｇ、Ｎｉ、またはＡｇ系合金及びそれらの積層構造が用いられる。

例えば、酸素雰囲気中で、２５０℃以上４００℃以下（例えば３００℃）で、０．５分以上２分以下（例えば１分）の熱処理が行われ、第２導電層ｅ２が形成される。この酸素雰囲気における酸素の濃度は、例えば、５０％以上である。この酸素雰囲気における窒素の濃度は、例えば、５０％以下である。

窒素雰囲気中で２５０℃以上４００℃以下（例えば３００℃）で０．５分以上２分以下（例えば１分）の熱処理をおこなった後に、酸素雰囲気中で２５０℃以上４００℃以下（例えば３００℃）で０．５分以上２分以下（例えば１分）の熱処理を行ってもよい。例えば、反射率が高くなり、コンタクト性が向上する。

第２導電層ｅ２に上記の構成を適用することで、第４半導体層２０ｂとの良好なオーミック特性が得られる。第４半導体層２０ｂとの低いコンタクト抵抗が得られる。高い電気的特性と、高い光反射率が得られる。

例えば、窒素雰囲気中で、３００℃以上６００℃以下（例えば４００℃）で、０．５分以上１０分以下（例えば１分）の熱処理が行われ、第１導電層ｅ１が形成される。この窒素雰囲気における窒素の濃度は、例えば、９０％以上である。窒素に代わりアルゴンなどの不活性ガスを用いても良い。減圧下での熱処理でも良い。

第１導電層ｅ１に上記の構成を適用することで、第１半導体層１０ａとの良好なオーミック特性が得られる。第１半導体層１０ａとの低いコンタクト抵抗が得られる。高い電気的特性と、高い光反射率が得られる。

第１素子間配線１１及び第２素子間配線１２にも光反射性の材料が用いられる。第１素子間配線１１の材料には、例えば、ＡｌまたはＡｌ系合金が用いられる。第２素子間配線１２の材料には、例えば、ＡｇまたはＡｇ系合金が用いられる。

第１素子間配線１１の第２端部ｅｄ２は、第２素子間配線１２の第４端部ｅｄ４と、基体５０との間に位置することが好ましい。つまり、第１素子間配線１１よりも反射率の高い第２素子間配線１２を発光面の側に設けることで、より効率的な反射特性を得ることができる。なお、第４端部ｅｄ４は、第２端部ｅｄ２と、基体５０との間に位置していてもよい。

金属層４０は、例えば、金及びニッケルの少なくともいずれかと、錫と、を含む。すなわち、金属層４０には、接合性を考慮して、ＡｕＳｎ、及び、ＮｉＳｎなどの金属が用いられる。これにより、高い接合性が得られる。

発光層（第１発光層３０ａ、第２発光層３０ｂ）から放出された光は、これらの電極及び配線などで効率良く反射される。反射した光は、光出射面から効率良く外部に出射する。これにより、高い光取り出し効率が得られる。

一方、積層体で発生した熱は、基体５０において効率良く放熱される。基体５０には、熱伝導性が高く、放熱性が高い材料が用いられる。基体５０の材料には、例えば、窒化アルミニウム、シリコン、ゲルマニウム及び銅などが用いられる。これにより、高い放熱性が得られ、積層体の温度が過度に上昇することが抑制される。これにより、高い発光効率が得られる。これらの材料は、後述の実施形態にも適用できる。

発光層から放出される光（発光光）のピーク波長は、例えば４００ｎｍ以上６５０ｎｍ以下である。ただし、実施形態において、ピーク波長は任意である。

第１半導体層１０ａには、例えば、ｎ形不純物を含むＧａＮ層が用いられる。ｎ形不純物には、Ｓｉ、Ｇｅ、Ｔｅ及びＳｎの少なくともいずれかを用いることができる。第１半導体層１０ａは、例えば、ｎ側コンタクト層を含む。第３半導体層１０ｂについても同様である。

第２半導体層２０ａには、例えば、ｐ形不純物を含むＧａＮ層が用いられる。ｐ形不純物には、Ｍｇ、Ｚｎ及びＣの少なくともいずれかを用いることができる。第２半導体層２０ａは、例えば、ｐ側コンタクト層を含む。第４半導体層２０ｂについても同様である。

第１半導体層１０ａ、第２半導体層２０ａ及び第１発光層３０ａを含む第１積層体１００ａは、例えば、エピタキシャル成長により形成される。成長用基板には、例えば、Ｓｉ、サファイア、ＧａＮ、ＳｉＣ及びＧａＡsのいずれかを用いることができる。成長用基板の面方位は任意である。第２積層体１００ｂについても同様である。

第１パッド部１３ａ及び第２パッド部１３ｂのそれぞれの形状は、例えば、多角形（例えば五角形以上）、円形、または、扁平円などである。パッド部の幅は、例えば、５０マイクロメートル（μｍ）以上２００μｍ以下（例えば、１３０μｍ）である。パッド部に例えば、ボンディングワイヤが接続される。安定した接続できる幅（大きさ）が適用される。

絶縁層６０には、例えば、酸化シリコン（ＳｉＯ_２など）や窒化シリコン（Ｓｉ_３Ｎ_４など）が用いられる。絶縁層６０は、例えば高温で形成される。これにより、絶縁層６０において、良好な絶縁性、良好なカバレッジ、及び、良好な信頼性が得られる。この絶縁層６０は、低温で形成しても良い。この絶縁層６０を用いることで、良好な電流の広がりが得られ、実効的な発光面積を拡大することができる。素子間絶縁層８０についても、例えば、酸化シリコン（ＳｉＯ_２など）が用いられる。

なお、この例では、第１積層体１００ａの一部の側面、及び、第２積層体１００ｂの一部の側面は、Ｚ軸方向に対して傾斜している。すなわち、メサ形状を適用してもよい。このメサ形状により光の進行方向を変化させることができる。発光層から放出される光の強度は、約３０度の方向において、最高となる。光の強度が最高となる角度に進む光を効率的に変化させることができる。複数の積層体を有する本構造では側面形状の効果がより顕著である。

さらに、実施形態によれば、横通電型のThin Film構造の半導体発光素子において、高電圧且つ低電流での動作を可能とする所謂マルチジャンクション構造を提供することができる。実施形態においては、複数の積層体が直列に接続される。１つの積層体における適正な動作電圧は、所定の範囲である。複数の積層体を直列に接続することで、直列に接続された複数の積層体の両端に印加する電圧は、複数の積層体それぞれにおいて分圧される。これにより、両端に印加する電圧が高い電圧である場合も、それぞれの積層体に加わる電圧を、望ましい所定の範囲にすることができる。望ましい所定の範囲の電圧により、高効率が得られる低電流での駆動が得られる。すなわち、複数の積層体において、高電圧且つ低電流での動作が得られる。これにより、複数の積層体において、高効率が得られる。

実施形態によれば、１つの積層体（素子）においては、例えば、１つのｎ電極が２つのｐ電極で挟まれる。このような積層体が少なくとも２つ直列に接続される。これにより、発光均一性を高めることができる。

実施形態によれば、ｐ電極とｎ電極との間に層間絶縁層を必要としないため、高い信頼性を得ることができる。実施形態によれば、高い放熱性を得ることができる。

さらに、この例では、光取り出し面には、配線などの遮蔽物が設けられていない。これにより、高い光取り出し効率が得られる。素子間配線は、光取り出し面ではなく、基体の側に設けられる。これにより、高い光取り出し効率が得られる。

（第２の実施形態）
図４は、第２の実施形態に係る半導体発光素子を例示する模式的断面図である。
図４は、第１積層体１００ａと第２積層体２００ｂとの間の別の配線構造を例示する。 図４に表すように、本実施形態に係る半導体発光素子１１１は、第１積層体１００ａと、第２積層体１００ｂと、を含む。なお、この例においては、金属層４０及び基体５０の図示を省略する。本実施形態においては、ｎ側の第１素子間配線１１と、ｐ側の第２素子間配線１２との重なり部分は、Ｚ軸方向において第３半導体層１０ｂと重なる。

これにより、素子の積層方向の厚さが部分的に厚くなることを抑制し、絶縁層の接合面を平坦化することができる。このため、接合時にかかる応力が低減され、素子の破壊を防止できる。これにより、信頼性を高めることができる。これにより、高信頼性の半導体発光素子を提供することができる。高い放熱性が得られ、高い効率が得られる。

また、第２素子間配線１２の発光面の側（素子間絶縁層８０の側）には、例えば、Ａｇを含む層１２ａを設けるようにしてもよい。すなわち、Ａｇを含む層１２ａは、第２素子間配線１２と素子間絶縁層８０との間に設けられる。これにより、より効率的な反射特性を得ることができる。

図５（ａ）〜図５（ｅ）は、実施形態に係る半導体発光素子の製造方法を例示する工程順模式的断面図である。
この例においては、第１積層体１００ａと第２積層体１００ｂとの間の配線構造について示す。

成長用基板（図示せず）を準備し、成長用基板に、第１半導体膜１０ｆ、発光膜３０ｆ及び第２半導体膜２０ｆをこの順で順次形成する。これらの膜の形成には、例えば、有機金属気相堆積（Metal-Organic Chemical Vapor Deposition: ＭＯＣＶＤ）法、有機金属気相成長（Metal-Organic Vapor Phase Epitaxy：ＭＯＶＰＥ）法、分子線エピタキシー（Molecular Beam Epitaxy：ＭＢＥ）法、及び、ハライド気相エピタキシー法(ＨＶＰＥ)法などを用いることができる。これらの膜は、エピタキシャル成長される。成長用基板には、例えば、シリコン、サファイア、スピネル、ＧａＡｓ、ＩｎＰ、ＺｎＯ、Ｇｅ、ＳｉＧｅ、ＳｉＣなどの基板が用いられる。

図５（ａ）に表すように、第１半導体膜１０ｆの一部と、発光膜３０ｆの一部と、第２半導体膜２０ｆの一部と、を除去して、第１積層体１００ａと第２積層体１００ｂとを形成する。第１積層体１００ａは、第１半導体層１０ａ、第２半導体層２０ａ及び第１発光層３０ａを含む。第２積層体１００ｂは、第３半導体層１０ｂ、第４半導体層２０ｂ及び第２発光層３０ｂを含む。この除去の加工においては、例えば、ＲＩＥ（Reactive Ion Etching）が用いられる。このＲＩＥにおいては、例えば、塩素を含むガスが用いられる。このとき、第１半導体層１０ａと第３半導体層１０ｂとは、連続しており、後述する工程で分断される。

上記の積層体に、絶縁膜８０ｆを形成する。絶縁膜８０ｆとして、例えば、ＣＶＤ（Chemical Vapor Deposition）法、スパッタ法、または、ＳＯＧ（Spin On Glass）法などが用いられる。絶縁膜８０ｆには、例えば、ＳｉＯ_２などの酸化シリコンが用いられる。

絶縁膜８０ｆの一部を除去する。絶縁膜８０ｆの一部が除去されて露出した第４半導体層２０ｂに対して、ｐ側の第２導電層ｅ２、第２素子間配線１２を順に形成する。

図５（ｂ）に表すように、絶縁膜８０ｆの一部を除去することで、素子間絶縁層８０が形成される。絶縁膜８０ｆの一部が除去されて露出した第１半導体層１０ａに対して、ｎ側の第１導電層ｅ１を形成する。

図５（ｃ）に表すように、ｎ側の第１導電層ｅ１に対して、第１素子間配線１１を形成する。第１素子間配線１１は第１導電層ｅ１と同時に形成してもよい。

図５（ｄ）に表すように、絶縁層６０を形成する。絶縁層６０として、例えば、ＣＶＤ法、スパッタ法、または、ＳＯＧ法などが用いられる。絶縁層６０には、例えば、ＳｉＯ_２などの酸化シリコンが用いられる。

図５（ｅ）に表すように、絶縁層６０に対して、金属製の反射層６１を形成する。反射層６１は、例えば、ＡｇまたはＡｇ系合金を含む。第１半導体膜１０ｆを分断することで、第１半導体層１０ａ及び第３半導体層１０ｂを形成する。これにより、分離溝９０が形成される。このようにして、半導体発光素子１１０が形成される。

実施形態によれば、高効率の半導体発光素子が提供できる。

本願明細書において「窒化物半導体」とは、Ｂ_ｘＩｎ_ｙＡｌ_ｚＧａ_{１−ｘ−ｙ−ｚ}Ｎ（０≦ｘ≦１，０≦ｙ≦１，０≦ｚ≦１，ｘ＋ｙ＋ｚ≦１）なる化学式において組成比ｘ、ｙ及びｚをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、Ｎ（窒素）以外のＶ族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むもの、及び、意図せずに含まれる各種の元素をさらに含むものも、「窒化物半導体」に含まれるものとする。

以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、基体、半導体層、発光層、導電層及び素子間配線などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。

また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。

その他、本発明の実施の形態として上述した半導体発光素子を基にして、当業者が適宜設計変更して実施し得る全ての半導体発光素子も、本発明の要旨を包含する限り、本発明の範囲に属する。

その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１０ａ…第１半導体層、 １０ｂ…第３半導体層、 １０ｆ…第１半導体膜、 １１…第１素子間配線、 １２…第２素子間配線、 １２ａ…層、 １３ａ…第１パッド部、 １３ｂ…第２パッド部、 ２０ａ…第２半導体層、 ２０ｂ…第４半導体層、 ２０ｆ…第２半導体膜、 ３０ａ…第１発光層、 ３０ｂ…第２発光層、 ３０ｆ…発光膜、 ４０…金属層、 ５０…基体、 ６０…絶縁層、 ６１…反射層、 ７０…保護金属層、 ８０…素子間絶縁層、 ８０ｆ…絶縁膜、 ９０…分離溝、 １００ａ〜１００ｉ…第１〜第９積層体、 １１０、１１１、１９９…半導体発光素子、 ｅ１、ｅ２…第１、第２導電層、 ｒ１〜ｒ４…第１〜第４領域

Claims (6)

1. 基体と、
   前記基体と第１方向において離間し、第１領域と、前記第１方向と交差する方向において前記第１領域と並ぶ第２領域と、を含む第１導電形の第１半導体層と、
   前記基体と前記第１領域との間に設けられた第２導電形の第２半導体層と、
   前記第１領域と前記第２半導体層との間に設けられた第１発光層と、
   前記基体と前記第２領域との間に設けられ前記第２領域と電気的に接続された第１導電層と、
   前記第２導電形の第４半導体層と、
   前記基体と前記第１方向において離間した前記第１導電形の第３半導体層であって、前記第１半導体層と前記第３半導体層との間に分離溝が設けられ、前記第３半導体層は、前記第４半導体層に対応する第３領域と、前記分離溝と前記第３領域との間の領域と、を含み、前記第４半導体層は、前記基体と前記第３領域との間に設けられた、前記第３半導体層と、
   前記第３領域と前記第４半導体層との間に設けられた第２発光層と、
   前記基体と前記第４半導体層との間に設けられ前記第４半導体層と電気的に接続された第２導電層と、
   第１端部と第２端部とを含む第１素子間配線であって、前記第１端部は、前記基体と前記第１導電層との間に位置し前記第１導電層と電気的に接続され、前記第２端部は、前記第２導電層と重ならない、前記第１素子間配線と、
   第３端部と第４端部とを含む第２素子間配線であって、前記第３端部は、前記基体と前記第２導電層との間に位置し前記第２導電層と電気的に接続され、前記第４端部は、前記第２端部と電気的に接続された、前記第２素子間配線と、
   前記基体と前記第１素子間配線との間、及び、前記基体と前記第２素子間配線との間に設けられた絶縁層と、
   前記基体と前記絶縁層との間に設けられた金属層と、
   前記第３半導体層と前記第２素子間配線との間、及び、前記第２発光層と前記第２素子間配線との間に設けられた素子間絶縁層と、
   を備え、
   前記第１領域、前記第１発光層及び前記第２半導体層を含む部分と、前記第２領域と、の間に第１段差が形成され、
   前記第３領域、前記第２発光層及び前記第４半導体層を含む部分と、前記分離溝と前記第３領域との間の前記領域と、の間に第２段差が形成され、
   前記第２素子間配線の一部は、前記分離溝、前記分離溝と前記第３領域との間の前記領域、及び、前記第２段差と、重なり、
   前記第１素子間配線の厚さは、前記第２素子間配線の厚さよりも厚く、
   前記第２端部と前記第４端部とが重なる領域は、前記第２半導体層と重ならず、前記第４半導体層と重ならず、
   前記第２端部が前記絶縁層と接合する部分の前記第１方向の位置と、前記第３端部が前記絶縁層と接合する部分の前記第１方向の位置と、の間の前記第１方向に沿う距離は、前記第２段差よりも小さく、
   前記絶縁層は、前記金属層のうちの前記第２領域と重なる部分よりも薄く、
   前記絶縁層と前記金属層との接合面は平坦であり、前記接合面の前記第２端部と重なる部分の前記第１方向における位置と、前記接合面の前記第４半導体層と重なる部分の前記第１方向における位置と、の間の前記第１方向に沿う距離は、前記第２段差よりも小さい、半導体発光素子。
2. 前記第２端部と前記第４端部とが重なる前記領域は、前記第１半導体層と重ならない、請求項１記載の半導体発光素子。
3. 前記第２端部と前記第４端部とが重なる前記領域は、前記第３半導体層と重ならない、請求項２記載の半導体発光素子。
4. 前記第２端部は、前記第４端部と前記絶縁層との間に位置する請求項１〜３のいずれか１つに記載の半導体発光素子。
5. 前記第４端部は、前記第２端部と前記素子間絶縁層との間に位置する請求項１〜３のいずれか１つに記載の半導体発光素子。
6. 前記第１素子間配線は、アルミニウムを含み、
   前記第２素子間配線は、銀を含む請求項１〜５のいずれか１つに記載の半導体発光素子。

Images