JP6464147B2 - 発光デバイスのサイドインターコネクト - Google Patents

Description

本発明は、少なくとも１つのインターコネクトが半導体構造の下方ではなく半導体構造に隣り合って配置される半導体発光デバイスに関する。

現在利用可能な最も効率的な光源の中に、発光ダイオード（ＬＥＤ）、共振器型（resonant cavity）発光ダイオード（ＲＣＬＥＤ）、垂直共振器面発光レーザ（ＶＣＳＥＬ）及び端面発光レーザを含む半導体発光デバイスがある。可視スペクトルで動作可能な高輝度発光デバイスの製造において現在関心ある材料系は、ＩＩＩ−Ｖ族半導体、特に、ＩＩＩ族窒化物材料とも呼ばれる、ガリウム、アルミニウム、インジウム、及び窒素の二元、三元、及び四元合金を含む。典型的に、ＩＩＩ族窒化物発光デバイスは、有機金属化学気相成長法（ＭＯＣＶＤ）、分子線エピタキシー（ＭＢＥ）又はその他のエピタキシャル技術により、サファイア、炭化シリコン（シリコンカーバイド）、ＩＩＩ族窒化物若しくは複合材の基板、又はその他の好適な基板の上に、異なる組成及びドーパント濃度の複数の半導体層のスタック（積層体）をエピタキシャル成長することによって製造される。スタックは、しばしば、基板上に形成された、例えばＳｉでドープされた１つ以上のｎ型層と、該１つ以上のｎ型層上に形成された活性領域内の１つ以上の発光層と、活性領域上に形成された、例えばＭｇでドープされた１つ以上のｐ型層とを含んでいる。これらｎ型領域及びｐ型領域の上に、電気コンタクトが形成される。

図１は、特許文献１（米国特許第７３４８２１２号明細書）に記載されているデバイスを示している。図１は、マウントに取り付けられたフリップチップ発光デバイスを示している。このフリップチップデバイスは、半導体デバイス層７４に取り付けられた基板７３を含んでいる。半導体デバイス層７４は、ｎ型領域とｐ型領域との間に配置された少なくとも１つの発光層又は活性層を含むものである。ｎ型コンタクト７１及びｐ型コンタクト７２が、半導体構造７４のｎ型領域及びｐ型領域に電気的に接続されている。半導体構造７４は、コンタクト７１及び７２を介してマウント７０に接続される。半導体構造７４をマウント７０に接続する金属間（メタル・ツー・メタル）インターコネクトが、先ず、マウント７０の上の薄い金属層７６ｂ及び７７ｂと、コンタクト７１及び７２の上の薄い金属層７６ａ及び７７ａとを形成し、次いで、これらの薄い金属層を、結果として所望形状の薄い金属領域をもたらすよう、所望の構成へとリソグラフィによりパターニングすることによって形成される。薄い金属領域７６ａ、７７ａ、７６ｂ及び７７ｂをパターン形成した後、マウント７０、又はコンタクト７１及び７２、の何れかの上に、故に、領域７６ａ及び７７ａ、又は領域７６ｂ及び７７ｂ、の何れかの上に、コンタクト７１及び７２、の何れかの上に、厚い延性金属層７８及び７９がめっきされる。金属層７８及び７９は、延性であるよう、高い熱伝導率及び電気伝導率を有するよう、且つ酸化に対して妥当な耐性を持つように選定される。その後、半導体デバイスがマウント７０上で位置決めされ、そして、薄い金属層７６ａ、７７ａ、７６ｂ及び７７ｂと厚い金属層７８及び７９との間に相互拡散を生じさせるプロセスによって、デバイスとマウントとが接合される。好適なプロセスの例は、熱超音波ボンディング及び熱圧着を含み、これらにおいては、デバイス及びマウントが、例えば１５０℃と６００℃との間の温度、しばしば、３００℃から６００℃までの温度まで加熱されるとともに、例えば１０Ｎ／ｍｍ^２と２００Ｎ／ｍｍ^２との間の相互接続領域の圧力で、共に押し付けられる。

米国特許第７３４８２１２号明細書

本発明の１つの目的は、半導体構造の下方ではなく半導体構造に隣り合って配置されたインターコネクトを有する発光デバイスを提供することである。

本発明の実施形態は、ｎ型領域とｐ型領域との間に配置された発光層を含んだ半導体構造を含む。メタルｎコンタクトがｎ型領域に接続される。メタルｐコンタクトがｐ型領域と直に接触する。インターコネクトが、ｎコンタクト及びｐコンタクトのうちの一方に電気的に接続される。このインターコネクトは、上記半導体構造に隣り合って配置される。

本発明の実施形態は、ｎ型領域とｐ型領域との間に配置された発光層を有する半導体構造を含む。メタルｎコンタクトがｎ型領域と直に接触する。メタルｐコンタクトがｐ型領域と直に接触する。第１のインターコネクトが、ｎコンタクト及びｐコンタクトのうちの一方に電気的に接続される。第２のインターコネクトが、ｎコンタクト及びｐコンタクトのうちの他方に電気的に接続される。上記半導体構造は第１のインターコネクトの上方に配置されている。第２のインターコネクトの上方には、上記半導体構造の如何なる部分も配置されていない。

大面積の金インターコネクトを有する発光デバイスを例示している。 サイドインターコネクトを有する発光デバイスの底面図である。 図２に示したデバイスの断面図である。 図２及び３に示したデバイスの一部の断面図である。 サイドインターコネクトに関する別の構成を例示している。 サイドインターコネクトに関する別の構成を例示している。 導電基板及びサイドインターコネクトを有するデバイスの一部の断面図である。 図７の断面に部分的に示されたサイドインターコネクトを有する発光デバイスの底面図である。 図８に示したデバイスの上面図である。 同じ参照符号を付された異なる図における同様の構造は、同じ機能を果たす１つ以上の同じ構造とし得る。

図１に示したデバイスにおいて、インターコネクト７８及び７９はどちらも、半導体構造７４の下方に配置されている。インターコネクト７８及び７９は典型的に、ギャップ（間隙）又はチャネル（溝）によって互いから電気的にアイソレート（分離）される。特に、成長基板７３が除去されるデバイスにおいて、上記ギャップはしばしば、半導体構造７４を機械的に支持するために、例えばエポキシなどの絶縁材料で充填される。そのような充填材料はしばしば、非常に乏しい熱伝導率を有し、それが、相互接続構造のトータルでの熱伝導を制限するとともに相互接続構造における横方向の熱拡散量を制限する。これは、デバイス効率を低下させたり更にはデバイス故障を引き起こしたりし得るホットスポットを生じさせ得るものである。例えば、一部のデバイスにおいて、熱機械的に誘起されるクラック形成及びその他の信頼性問題が、上記チャネルで起こり得る。

本発明の実施形態においては、これらインターコネクトのうちの少なくとも１つが、半導体構造の下方ではなく、半導体構造の側面に隣接して配置され、あるいは側面上に配置される。

以下の例では、半導体発光デバイスは、青色光又はＵＶ光を発するＩＩＩ族窒化物ＬＥＤであるが、例えばレーザダイオードなどの、ＬＥＤ以外の半導体発光デバイスや、例えばその他のＩＩＩ−Ｖ族材料、ＩＩＩ族リン化物、ＩＩＩ族ヒ化物、ＩＩ−ＶＩ族材料、ＺｎＯ、又はＳｉ系材料などの、その他の材料系からなる半導体発光デバイスが使用されてもよい。

図２は、本発明の実施形態に従ったデバイスの底面図を例示している。図３は、図２の底面に平行な、図２のデバイスの断面図を例示している。図４は、図２の底面図に垂直な、図２及び３に示したデバイスの一部の断面図である。

図２は、例えばＬＥＤなどの発光デバイスの底面に配置されたインターコネクトを例示している。図４に示して後述するように、ｎインターコネクト１４が、ｎコンタクトを介して、ｎ型領域に電気的に接続される。ｎインターコネクト１４は、半導体構造の下方に配置されている。２つのｐインターコネクト１６が、ｎインターコネクト１４のそれぞれの側に配置されている。しばしば誘電体材料で充填されるものであるギャップ１２が、ｐインターコネクト１６をｎインターコネクト１４から電気的にアイソレートする。発光領域を含む半導体構造は、ｐインターコネクト１６の領域から除去され、あるいは該領域には形成されない。

図３は、頂部から透かして見たときの図２のデバイスを例示している。図３では単純にするため、図４に示した、デバイスの一部であってもよい波長変換材料及び成長基板は含められていない。半導体構造２２は、デバイスの中央の長方形である。半導体構造２２のそれぞれの側の２つの領域２４において、半導体構造は除去されるか形成されないかである。半導体材料のない領域２４は、この構造体の底部のギャップ１２及びｐインターコネクト１６と揃えられている。

図３に示したデバイスはフリップチップデバイスである。すなわち、ｎコンタクト及びｐコンタクトの双方が半導体構造の一方側に形成され、光の大部分が半導体構造の他方側を通して取り出される。図３の半導体構造内に複数のビア２６が示されている。ビア２６が半導体構造中にエッチングされることで、ｎコンタクトが上に形成され得るｎ型領域の部分が露出される。図３は６×１０アレイのｎコンタクトビアを示しているが、アレイ状のｎコンタクトビアではない単一のｎコンタクトを含め、如何なる好適な配置のｎコンタクト及びｐコンタクトが作製されてもよい。加えて、ｎコンタクト領域２６は、図示のような楕円形である必要はなく、例えば正方形、長方形又は円形を含め、如何なる好適な形状であってもよい。

図４は、図２及び３に示したデバイスの一部の断面図である。図４に示した構造は、必ずしも縮尺通りではない。例えば、半導体構造３５、ｐメタル層４０及び４２、並びにｎメタル層４６のような構造は、図示したよりも、ｐインターコネクト１６及びｎインターコネクト１４と比較して遥かに薄いことがある。また、ビア２６の深さは、図示したよりも、ｐインターコネクト１６及びｎインターコネクト１４と比較して遥かに小さいことがある。上述のように、図２は、図４のデバイスの底面１０を例示している。図３は、図４のビア２６の高さ内で取られた断面図である。

図２、３及び４に示したデバイスは、技術的に知られているように、成長基板３０の上に半導体構造３５を成長させることによって形成される。成長基板３０は、例えばサファイア、ＳｉＣ、Ｓｉ、ＧａＮ又は複合基板など、如何なる好適基板であってもよい。一部の実施形態において、成長基板３０の厚さは、ダイの総面積（後述のサイド（側方）インターコネクト領域を含む）の平方根に比例する。１ｍｍ^２のダイでは、一部の実施形態において、基板厚さは少なくとも２００μｍ厚とし得る。一部の実施形態において、半導体構造３５が上に成長される成長基板３０の表面が、成長の前に粗面化又はパターン形成され、それにより、デバイスからの光取り出しが向上され得る。半導体構造は、ｎ型領域とｐ型領域との間に挟まれた発光領域又は活性領域を含む。先ずｎ型領域３２が成長され得る。ｎ型領域は、異なる組成及びドーパント濃度の複数の層を含み得る。該複数の層は、例えば、ｎ型あるいは意図的にはドープされないものとし得るバッファ層若しくは核生成層などのプリパレーション層及び／又は成長基板の除去を容易にするように設計される層と、発光領域が効率的に発光するのに望ましい特定の光学特性、材料特性若しくは電気特性に合わせて設計されるｎ型、若しくはｐ型であってもよい、デバイス層とを含み得る。ｎ型領域上に、発光領域又は活性領域３４が成長される。好適な発光領域の例は、単一の厚い若しくは薄い発光層、又はバリア層によって分離された複数の薄い若しくは厚い発光層を含んだマルチ量子井戸発光領域を含む。次いで、発光領域上に、ｐ型領域３６が成長され得る。ｎ型領域と同様に、ｐ型領域は、異なる組成、厚さ及びドーパント濃度の複数の層を含むことができ、該複数の層は、意図的にはドープされていない層又はｎ型層を含んでいてもよい。図４において、この構造体は、半導体構造の成長方向に対して裏返して示されている。

半導体構造の成長後、デバイスのエッジ位置の領域２４において、半導体構造の厚さ全体がエッチング除去され、成長基板３０が露わにされる。エッチング後の領域のエッジを電気的にアイソレートするため、例えばシリコンの酸化物若しくは窒化物又はその他の好適材料などの誘電体３８が形成されてパターニングされ得る。（図４は、絶縁性の基板を有するデバイスを例示しており、故に、半導体構造３５のエッジのみをアイソレートする誘電体３８を示している。誘電体３８は、半導体構造３５のエッジ全体を覆ってもよいし、あるいは、活性領域を含むエッジの部分を覆うだけ延在してもよい。導電性の基板を有するデバイスにおいては、領域２４内で、誘電体３８が基板３０と反射ｐメタル４０との間に延在することで、ｐインターコネクト１６が基板３０を介してデバイスと回路短絡することを防止する。）領域２４及びビア２６は、後述のように別々のエッチング工程で形成されてもよいし、あるいは、同じエッチング工程で形成されてもよい。誘電体３８を形成した後、半導体構造３５の上、誘電体３８の上、及び領域２４内の成長基板３０の露出面の上に、ｐコンタクトが形成される。図４に例示するように、ｐコンタクトは、ｐ型領域３６上に形成された反射性の金属４０を含む。反射メタル４０は銀であることが多いが、如何なる好適な金属又は多層スタックであってもよい。反射メタル４０の上にガードメタル４２が配設され得る。ガードメタル４２は、反射メタル４０のエレクトロマイグレーションを防止あるいは抑制する。ガードメタル４２は、反射メタル４０を封入するため、図４に例示するように反射メタル４０のエッジを覆って延在し得る。反射メタル４０は、半導体構造３５の側壁を覆っており、故に、デバイスからの光取り出しを向上させ得る。

ｐコンタクトが形成された後、ビア２６が、ｎ型領域３２の一部を露出させるよう、ｐコンタクトメタル、ｐ型領域３６及び活性領域３４を貫いてエッチングされる。ビア２６の側壁は、活性領域３４の短絡を防止するために、誘電体４４で表面を覆われ（ライニングされ）得る。誘電体４４は、シリコンの酸化物若しくは窒化物、又はその他の好適材料とし得る。誘電体４４の上に、そして、ｎ型領域３２と直接的に接触して、ｎコンタクトメタル４６が形成される。ｎコンタクトメタルのｎ型領域３２への電気接続は、ビア２６の中又は底においてとし得る。ｎコンタクトメタル４６はアルミニウムであることが多いが、如何なる好適な金属又は多層スタックが使用されてもよい。

ｎコンタクトメタル４６後の構造の上に、ｎインターコネクト１４及びｐインターコネクト１６を形成することになる厚い金属層が配設される。インターコネクト１４及び１６は、金、銅、又は、多層スタックを含めその他の好適金属とし得る。一部の実施形態において、インターコネクト１４及び１６は反射性である。例えば、インターコネクト１４及び１６は、当該インターコネクトの側壁の反射率を高めるために反射性にされ得る。基板３０に最も近いインターコネクト１６の頂面は、高反射性材料４０（反射ｐコンタクトメタル）とガードメタル４２とで被覆されている。反射メタル４０は、基板内の光の反射を高め得る。

この厚い金属層は、ｎインターコネクト１４をｐインターコネクト１６から電気的にアイソレートするギャップ１２を開けるようにパターニングされる。ギャップ１２は、例えばシリコーン、エポキシ、ポリマー、有機材料、ベンゾシクロブテン（ＢＣＢ）、又はその他の適切な材料などの誘電体で充填され得る。一部の実施形態において、ギャップ１２は、例えばＢＣＢなどの誘電体で充たされ、それにより、熱機械的な問題に起因した、クラック形成及びその他の信頼性関連問題が回避される。ｎインターコネクト１４は、ｎコンタクトメタル４６と電気的に接触するとともに、ｐメタル４０及び４２からは誘電体層４４によって電気的にアイソレートされる。ｐインターコネクト１６は、ｐメタル４０及び４２と電気的に接触するとともに、ｎコンタクトメタル４６からはギャップ１２によって電気的にアイソレートされる。１つ以上のサイド（側方）インターコネクト（図２−４のデバイスのｐインターコネクト１６）は、一部の実施形態において３００μｍ幅以上、一部の実施形態において５００μｍ幅以下とし得る。ギャップ１２は、一部の実施形態において１００μｍ幅以上、一部の実施形態において３００μｍ幅以下とし得る。インターコネクト１４及び１６は、例えばプリント回路基板又はその他の好適構造などの外部構造にＬＥＤを電気接続するために使用される。一部の実施形態において、サイドインターコネクト１６がｎ型領域に電気接続され、且つ他方のインターコネクト１４がｐ型領域に電気接続されるように、インターコネクト１４及び１６の極性が逆にされる。インターコネクト１４及び１６の極性は、誘電体３８及び４４並びにギャップ１２を適切にパターニングすることによって、図４に示した構成とは逆にされ得る。１つ以上の更なる誘電体層及び／又は金属層が必要とされ得る。図示して説明したエッチング工程が変更されてもよく、あるいは、１つ以上の追加のエッチング工程が含められてもよい。インターコネクト１４及び１６の極性が図４に示した構成とは逆にされたデバイスの一例が、図７に示されている。

成長基板３０の上に、例えば、波長変換材料、フィルタ、及び例えばレンズなどの光学構造、のうちの１つ以上を含み得る構造体５０が配設され得る。一部の実施形態において、成長基板３０は、最終的なデバイスの一部として残存する。他の実施形態において、成長基板３０は薄化され、あるいは、半導体構造３５から完全に除去される。

図４に例示するように、半導体構造３５は、ｎインターコネクト１４と成長基板３０との間に配置され、あるいは、成長基板３０が除去される場合には、ｎインターコネクト１４と波長変換材料５０との間に配置される。ｐインターコネクト１６と成長基板３０との間、又はｐインターコネクト１６と波長変換材料５０との間に、半導体構造は配設されない。ｐインターコネクト１６は、半導体材料を有しない領域に制限されている。

インターコネクトは、図２に示した構成に限定されるものではない。図５及び６は、他の構成のインターコネクトを有するデバイスの底面を例示している。図５に示したデバイスにおいては、当該デバイスの中心にある正方形８０の中に半導体構造が置かれている。ｐインターコネクト１６が、半導体構造の３つの側に配置され、半導体構造を実質的に取り囲んでいる。ｎインターコネクト１４が、半導体構造の１つの側に置かれている。ｎインターコネクト１４は、図５に例示した構成において半導体構造８０全体の下方に延在しているが、必ずしもそうである必要はない。

図６に示したデバイスにおいては、当該デバイスの中央にある長方形８２の中に半導体構造が置かれている。ｎインターコネクト１４が半導体構造の一方側に配置され、ｐインターコネクト１６が半導体構造の他方側に配置されている。半導体構造の真下の領域８２は、ヒートシンク作用のために使用されてもよく、デバイスにおいて電気的に関与しなくてもよい。

図５及び６に示したインターコネクト構成は、誘電体３８及び４４並びにギャップ１２を適切にパターニングすることによって作製され得る。図示して説明したエッチング工程が変更されてもよく、あるいは、１つ以上の追加のエッチング工程が含められてもよい。一部の実施形態において、所望のようにｐインターコネクト及びｎインターコネクトを配置するために、１つ以上の更なる誘電体層及び／又は金属層が使用されてもよい。

図８は、本発明の実施形態に従った、導電性の基板を有するデバイスの底面図を例示している。図９は、図８のデバイスの上面図を例示している。図７は、図８及び９に示したデバイスの一部の断面図である。

図８に示すように、基板３０から半導体構造３５が除去された領域である領域２４に、ｎインターコネクト１４が配置されている。図９に示す領域２２内の半導体構造３５の下方に、ｐインターコネクト１６が配置されている。ｎ及びｐインターコネクト１４及び１６は、上述のように誘電体で充填され得るものであるギャップ１２によって、互いに電気的にアイソレートされている。

図７に示した構造は、図４に示した構造と同様にして形成される。ｐ型領域３６の上にｐコンタクト反射メタル４０及びガードメタル４２が形成される。エッチング後の半導体構造３５のエッジをアイソレートするため、誘電体層３８が形成される。誘電体層３８は、半導体構造３５が除去されている領域２４において、成長基板３０の一部に沿って延在している。

領域２４内に、導電性の基板３０と直接的に接触して、ｎコンタクトメタル４６が形成される。ｎコンタクトメタル４６は、誘電体３８によってｐコンタクトメタル４０及び４２から電気的にアイソレートされる。デバイスが順バイアスされるとき、電子が、ｎインターコネクト１４から、ｎコンタクト４６を通って、導電基板３０を通って、ｎ型領域３２を通って、発光領域３４に流れる。正孔が、ｐインターコネクト１６から、ｐコンタクト４０及び４２を通って、ｐ型領域３６を通って、発光領域３４に流れる。図９に示されるように、ビアは必要とされない。従って、図７に示したデバイスは、図４に示されるようにｎコンタクトメタルを収容するためにビアが形成された同等サイズのデバイスよりも、大きい発光領域面積を有し得る。

ここに記載された実施形態の一部において、ＬＥＤの反射率が、サイドインターコネクトを有しない従来デバイスと比較して向上される。例えば、図３の領域２４は高い反射性であり、一部の実施形態において領域２２よりも反射性である。何故なら、（図４に示した）基板３０に隣接する反射材料４０が、非常に反射性であるためである。領域２４における反射率は、反射材料４０と基板３０との間に分布ブラッグ反射器（ＤＢＲ）を配置することによって更に向上され得る。ＤＢＲを形成するため、技術的に知られているように、異なる屈折率のレイヤ群の交互スタックが、反射材料４０と基板３０との間に配設される。ＤＢＲは、例えば、基板３０から周囲への又は構造５０への光取り出しを高めるために、特定の方向に光を反射し且つ／或いは光を向けるように調整されることができる。

ここに記載されたサイドインターコネクトは、幾つかの利点を有し得る。半導体構造の下方のスペースの全て又は略全てがインターコネクト又はその他の熱伝導構造によって占有されるので、このデバイスは、インターコネクト同士を電気的にアイソレートするためのギャップを半導体構造の下方に含む例えば図１のデバイスなどのデバイスよりも、低い熱抵抗を有し得る。横方向の熱拡散が促進されることができ、ホットスポットが抑制あるいは排除され得る。基板から半導体構造が除去される領域内の反射ｐコンタクトメタルが、例えば波長変換層によって後方散乱された光を反射することにより、デバイスからの光取り出しを向上させ得る。成長基板、及び／又は半導体構造の下方のインターコネクトが、如何なるギャップもなく、半導体構造を機械的に支持することができ、それにより、支持されない半導体構造に関連する故障機構の発生を防止あるいは抑制し得る。また、たかだか１つのみのインターコネクトが半導体構造の下方に置かれるので、ｎコンタクト設計が柔軟になり、ｎ層の全体での電流広がりのために最適化され得る（例えば、図３に示したような多数の小さいコンタクトビアを用いて）。

本発明を詳細に説明したが、当業者が認識するように、本開示を所与として、ここに記載の発明概念の精神を逸脱することなく、本発明に変更が為され得る。故に、本発明の範囲は、図示して説明した特定の実施形態に限定されるものではない。

Claims (12)

1. ｎ型領域とｐ型領域との間に配置された発光層を有する半導体構造であり、第１の側と該第１の側とは反対の第２の側とを持つ半導体構造と、
   前記半導体構造のエッジを覆う誘電体と、
   前記ｎ型領域に接続されたメタルｎコンタクト、及び前記ｐ型領域と直接的に接触したメタルｐコンタクトであり、該ｎコンタクト及び該ｐコンタクトはどちらも前記半導体構造の前記第１の側に形成され、該ｎコンタクト及び該ｐコンタクトのうちの一方が、前記誘電体を覆って前記半導体構造に隣り合う領域まで延在し、前記半導体構造から取り出される光の大部分が前記半導体構造の前記第２の側から取り出される、ｎコンタクト及びｐコンタクトと、
   前記ｎコンタクト及び前記ｐコンタクトのうちの前記一方と直接的に接触した第１のインターコネクトであり、前記半導体構造に隣り合って配置された第１のインターコネクトと、
   前記ｎコンタクト及び前記ｐコンタクトのうちの他方に電気的に接続された第２のインターコネクトであり、前記半導体構造の上に重ね合わされている第２のインターコネクトと、
   を有する発光デバイス。
2. 前記第１のインターコネクト及び前記半導体構造の上に位置する成長基板、を更に有する請求項１に記載の発光デバイス。
3. 前記第１のインターコネクトと前記成長基板との間に半導体材料が置かれていない、請求項２に記載の発光デバイス。
4. 前記第２のインターコネクトと前記成長基板との間に前記半導体構造が配置されている、請求項２に記載の発光デバイス。
5. 前記第１のインターコネクトは前記ｐコンタクトに電気的に接続され、前記第２のインターコネクトは前記ｎコンタクトに電気的に接続されている、請求項４に記載の発光デバイス。
6. 前記ｐコンタクトは、前記第１のインターコネクトと前記成長基板との間に配置されている、請求項２に記載の発光デバイス。
7. 前記ｐコンタクトは、前記半導体構造の側壁の上及び前記第１のインターコネクトの上に配置されている、請求項１に記載の発光デバイス。
8. 前記ｐコンタクトは、分布ブラッグ反射器と前記第１のインターコネクトとの間に配置されている、請求項７に記載の発光デバイス。
9. ｎ型領域とｐ型領域との間に配置された発光層を有する半導体構造であり、第１の側と該第１の側とは反対の第２の側とを持つ半導体構造と、
   前記ｎ型領域と直接的に接触したメタルｎコンタクト、及び前記ｐ型領域と直接的に接触したメタルｐコンタクトであり、該ｎコンタクト及び該ｐコンタクトはどちらも前記半導体構造の前記第１の側に形成され、前記半導体構造から取り出される光の大部分が前記半導体構造の前記第２の側から取り出される、ｎコンタクト及びｐコンタクトと、
   前記ｎコンタクト及び前記ｐコンタクトのうちの一方に電気的に接続された第１のインターコネクト、及び前記ｎコンタクト及び前記ｐコンタクトのうちの他方に電気的に接続された第２のインターコネクトと、
   前記第１のインターコネクトを前記第２のインターコネクトから電気的にアイソレートするために前記第１のインターコネクトと前記第２のインターコネクトとの間に形成されたギャップと、
   前記半導体構造及び前記第２のインターコネクトの上方に配置された成長基板と
   を有し、
   前記第１のインターコネクトの上方に前記半導体構造が配置され、前記第２のインターコネクトと前記成長基板との間に半導体材料が配置されていない、
   半導体発光デバイス。
10. 前記成長基板の上方に配置された波長変換材料、を更に有する請求項９に記載の半導体発光デバイス。
11. 前記ｐコンタクトは、前記半導体構造の側壁の上及び前記第２のインターコネクトの上に配置されている、請求項９に記載の半導体発光デバイス。
12. 前記ｐコンタクトは、分布ブラッグ反射器と前記第２のインターコネクトとの間に配置されている、請求項１１に記載の半導体発光デバイス。
    

Images