JP6464910B2 - Power converter - Google Patents
Power converter Download PDFInfo
- Publication number
- JP6464910B2 JP6464910B2 JP2015089768A JP2015089768A JP6464910B2 JP 6464910 B2 JP6464910 B2 JP 6464910B2 JP 2015089768 A JP2015089768 A JP 2015089768A JP 2015089768 A JP2015089768 A JP 2015089768A JP 6464910 B2 JP6464910 B2 JP 6464910B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- control signal
- signal
- time
- supply device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
本発明は、互いに並列接続された複数の電源装置を備えた電力変換装置に関する。 The present invention relates to a power conversion device including a plurality of power supply devices connected in parallel to each other.
互いに並列接続された複数の電源装置を備えた電力変換装置として、特許文献１に記載の電源システムがある。特許文献１に記載の電源システムは、直流供給線路を介して互いに並列接続された電源装置を備えている。上記電源システムでは、各電源装置において、電流センサにより出直電流を検出するとともに、通信機器を通して他の電源装置において検出された出力電流を取得し、全電源装置の出力電流の平均値を算出している。そして、上記電源システムは、各電源装置の出力電流が算出した平均値となるように、各電源装置に出力電圧を指令して、出力電流をバランスさせている。 As a power conversion apparatus including a plurality of power supply apparatuses connected in parallel to each other, there is a power supply system described in Patent Document 1. The power supply system described in Patent Document 1 includes power supply devices connected in parallel to each other via a DC supply line. In the above power supply system, in each power supply device, the output current detected by other power supply devices is obtained through a communication device, and the average value of the output currents of all power supply devices is calculated. ing. Then, the power supply system commands each power supply device to output voltage so that the output current of each power supply device becomes the calculated average value, and balances the output current.
上記電源システムでは、他の電源装置において検出された出力電流を取得する際に、通信機器を用いることによる遅延が生じる。すなわち、電流センサを用いて複数の電源装置の出力電流をバランスさせようとする場合、急な負荷変動が発生した際に、各出力電流を平均値とするまでに時間がかかり、出力電流に不均衡が生じやすい。ひいては、一部の電源装置に負担が偏り、負担が偏った電源装置の故障につながるおそれがある。また、各電源装置の電流センサと他の電源装置との通信機能が必要となり、コストが増加してしまう。 In the power supply system described above, a delay is caused by using a communication device when acquiring an output current detected in another power supply device. In other words, when trying to balance the output currents of a plurality of power supply devices using current sensors, it takes time to average each output current when a sudden load change occurs, and the output current is Equilibrium is likely to occur. As a result, the load is biased on some power supply devices, which may lead to failure of the power supply device with the biased load. In addition, a communication function between the current sensor of each power supply device and another power supply device is required, which increases costs.
本発明は、上記実情に鑑み、複数の電源装置の出力電流をバランスさせるために電流センサを用いることなく、定常時に加えて急な負荷変動が発生した場合でも、複数の電源装置の出力電流の不均衡を抑制可能な電力変換装置を低コストで提供することを主たる目的とする。 In view of the above circumstances, the present invention does not use a current sensor to balance the output currents of a plurality of power supply devices, and even when a sudden load fluctuation occurs in addition to a steady state, The main purpose is to provide a power converter capable of suppressing imbalance at low cost.
本発明は、上記実情に鑑み、１個の基準となる第１電源装置及び少なくとも１個の第２電源装置を備え、前記第１電源装置及び前記第２電源装置が互いに負荷に対して並列に接続された電力変換装置であって、前記第１電源装置は、入力電圧を所望の出力電圧に変換する第１電力変換部と、前記第１電力変換部に含まれるスイッチング素子を制御するＰＷＭ信号である第１制御信号を生成する第１制御回路部と、を含み、各前記第２電源装置は、入力電圧を所望の出力電圧に変換する第２電力変換部と、前記第２電力変換部に含まれるスイッチング素子を制御するＰＷＭ信号である第２制御信号を生成する第２制御回路部と、前記第１制御回路部により生成された前記第１制御信号を観測する信号観測部と、を含み、各前記第２制御回路部は、前記信号観測部により観測された前記第１制御信号の状態に基づいて、前記第２制御信号を生成する。 In view of the above circumstances, the present invention includes a first power supply device serving as a reference and at least one second power supply device, and the first power supply device and the second power supply device are parallel to each other with respect to a load. A connected power conversion device, wherein the first power supply device is configured to convert an input voltage into a desired output voltage, and a PWM signal for controlling a switching element included in the first power conversion unit. A first control circuit unit that generates a first control signal, wherein each of the second power supply devices converts a second power conversion unit that converts an input voltage into a desired output voltage, and the second power conversion unit. A second control circuit unit that generates a second control signal that is a PWM signal that controls the switching elements included in the first control circuit unit, and a signal observation unit that observes the first control signal generated by the first control circuit unit. Each of the second control circuit units includes Based on the state of the observed first control signal by said signal observation unit, to generate the second control signal.
本発明によれば、互いに並列に接続された基準となる第１電源装置及び第２電源装置により、分担して電力が負荷に供給される。第１電源装置は、第１電力変換部及び第１制御回路部を含み、第１電力変換部に含まれるスイッチング素子が、ＰＷＭ信号である第１制御信号で制御されることにより、入力電圧が所望の出力電圧に変換される。また、各第２電源装置は、第２電力変換部、第２制御回路部及び信号観測部を含み、信号観測部により観測された第１制御信号の状態に基づいて、ＰＷＭ信号である第２制御信号が生成される。そして、第２電力変換部に含まれるスイッチング素子が第２制御信号で制御されることにより、入力電圧が所望の出力電圧に変換される。 According to the present invention, power is shared and supplied to the load by the first power supply device and the second power supply device serving as a reference connected in parallel with each other. The first power supply device includes a first power conversion unit and a first control circuit unit, and a switching element included in the first power conversion unit is controlled by a first control signal that is a PWM signal, so that an input voltage is increased. It is converted into a desired output voltage. Each second power supply device includes a second power conversion unit, a second control circuit unit, and a signal observation unit, and is a second PWM signal based on the state of the first control signal observed by the signal observation unit. A control signal is generated. Then, the switching element included in the second power converter is controlled by the second control signal, whereby the input voltage is converted into a desired output voltage.
すなわち、各第２電源装置の信号観測部は、第１制御信号の状態をリアルタイムで観測し、各第２電源装置の第２制御回路部は、観測された第１制御信号の状態に基づいて、第２電力変換部のスイッチング素子を駆動する。よって、急な負荷変動が発生して、第１制御信号の状態が変化されれば、第２電源装置において、直ちに第１制御信号の状態の変化が観測され、第２制御信号の状態も変化される。これにより、急な負荷変動が発生した場合においても、複数の電源装置の出力電流の不均衡を抑制することができる。 That is, the signal observing unit of each second power supply device observes the state of the first control signal in real time, and the second control circuit unit of each second power supply device is based on the observed state of the first control signal. The switching element of the second power converter is driven. Therefore, if a sudden load change occurs and the state of the first control signal is changed, a change in the state of the first control signal is immediately observed in the second power supply device, and the state of the second control signal also changes. Is done. Thereby, even when a sudden load fluctuation occurs, it is possible to suppress an imbalance of output currents of a plurality of power supply devices.
以下、電力変換装置を具現化した各実施形態について、図面を参照しつつ説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付しており、同一符号の部分についてはその説明を援用する。 Hereinafter, embodiments embodying a power conversion device will be described with reference to the drawings. In the following embodiments, parts that are the same or equivalent to each other are denoted by the same reference numerals in the drawings, and the description of the same reference numerals is used.
（第１実施形態）
まず、図１及び図２を参照して、本実施形態に係る電力変換装置の構成について説明する。本実施形態に係る電力変換装置１００は、１個の基準となる電源装置であるマスタ２０と、電源装置であるＮ（Ｎは自然数）個のスレーブ３０（＃１）〜（＃Ｎ）とを備える。マスタ２０及びＮ個のスレーブ３０は、入力電源１０に対して互いに並列に接続されているとともに、負荷５０に対して互いに並列に接続されている。すなわち、マスタ２０及びＮ個のスレーブ３０の入力端子は互いに並列に接続されているとともに、出力端子も互いに並列に接続されている。入力電源１０は、電力変換装置１００に、入力電圧Ｖ１の電力を供給する直流電源であり、例えば高圧バッテリである。負荷５０は、電力変換装置１００から電力の供給を受ける負荷であり、例えば低圧バッテリである。なお、図２では、Ｎ個のスレーブ３０（＃１）〜（＃Ｎ）のうち、スレーブ３０（＃１）のみを記載し、他のスレーブ３０（＃２）〜（＃Ｎ）は省略している。
(First embodiment)
First, with reference to FIG.1 and FIG.2, the structure of the power converter device which concerns on this embodiment is demonstrated. The power conversion device 100 according to the present embodiment includes a master 20 that is a single power supply device and N (N is a natural number) slaves 30 (# 1) to (#N) that are power supply devices. Prepare. The master 20 and the N slaves 30 are connected to the input power supply 10 in parallel to each other, and are connected to the load 50 in parallel to each other. That is, the input terminals of the master 20 and the N slaves 30 are connected in parallel with each other, and the output terminals are also connected in parallel with each other. The input power supply 10 is a DC power supply that supplies power of the input voltage V1 to the power conversion apparatus 100, and is, for example, a high-voltage battery. The load 50 is a load that receives supply of power from the power conversion apparatus 100, and is, for example, a low-voltage battery. In FIG. 2, only the slave 30 (# 1) among the N slaves 30 (# 1) to (#N) is shown, and the other slaves 30 (# 2) to (#N) are omitted. ing.
マスタ２０（第１電源装置）は、電力変換装置１００に含まれる電源装置のうちで、電力変換の基準となる電源装置であり、電力変換部２１及びＭＰＵ２６を含む。電力変換部２１（第１電力変換部）は、入力電圧を所望の電圧に変換して出力するコンバータである。電力変換部２１は、２つのスイッチング素子が相補的にオン及びオフされることにより、入力された入力電圧Ｖ１の電力を磁気エネルギとしてリアクトル又はトランスに蓄積し、蓄積した磁気エネルギを所望の電圧Ｖ２の電力に変換して、負荷５０へ出力するものである。本実施形態では、電力変換部２１として、図２に示す降圧型コンバータを採用している。 The master 20 (first power supply device) is a power supply device serving as a reference for power conversion among the power supply devices included in the power conversion device 100, and includes a power conversion unit 21 and an MPU 26. The power converter 21 (first power converter) is a converter that converts an input voltage into a desired voltage and outputs the voltage. When the two switching elements are complementarily turned on and off, the power conversion unit 21 accumulates the electric power of the inputted input voltage V1 as magnetic energy in a reactor or a transformer, and the accumulated magnetic energy is stored in a desired voltage V2. The power is converted to a power of 50 and output to the load 50. In the present embodiment, the step-down converter shown in FIG.
電力変換部２１は、入力コンデンサＣｉｍ、リアクトルＬｍ、平滑コンデンサＣоｍ、スイッチング素子Ｓｐｍ，Ｓｎｍ、コンデンサＣｐｍ，Ｃｎｍ、及びドライバＤｒｐｍ，Ｄｒｎｍを備える。入力コンデンサＣｉｍは、入力端子間に接続されており、平滑コンデンサＣоｍは、出力端子間に接続されている。スイッチング素子Ｓｐｍは上アームのスイッチング素子であり、スイッチング素子Ｓｎｍは下アームのスイッチング素子である。スイッチング素子Ｓｐｍ，Ｓｎｍは、ＮＭＯＳトランジスタから構成されており、スイッチング素子Ｓｐｍのソース端子とスイッチング素子Ｓｎｍのドレイン端子とが接続されており、スイッチング素子Ｓｐｍのドレイン端子とスイッチング素子Ｓｎｍのソース端子は、それぞれ入力端子に接続されている。 The power conversion unit 21 includes an input capacitor Cim, a reactor Lm, a smoothing capacitor Com, switching elements Spm and Snm, capacitors Cpm and Cnm, and drivers Drpm and Drnm. The input capacitor Cim is connected between the input terminals, and the smoothing capacitor Com is connected between the output terminals. The switching element Spm is an upper arm switching element, and the switching element Snm is a lower arm switching element. The switching elements Spm and Snm are composed of NMOS transistors, the source terminal of the switching element Spm and the drain terminal of the switching element Snm are connected, and the drain terminal of the switching element Spm and the source terminal of the switching element Snm are Each is connected to an input terminal.
また、スイッチング素子Ｓｐｍ，Ｓｎｍのゲート端子には、各スイッチング素子を駆動するドライバＤｒｐｍ，Ｄｒｎｍが接続されている。さらに、スイッチング素子Ｓｐｍ，Ｓｎｍには、それぞれボディーダイオードが並列に接続されているとともに、コンデンサＣｐｍ，Ｃｎｍが並列に接続されている。コンデンサＣｐｍ，Ｃｎｍは、スイッチング素子Ｓｐｍ，Ｓｎｍの寄生容量でもよいし、外付けされたものでもよい。さらに、スイッチング素子Ｓｐｍとスイッチング素子Ｓｎｍとの接続点と、平滑コンデンサＣоｍとの間には、直列にリアクトルＬｍが接続されている。 In addition, drivers Drpm and Drnm for driving each switching element are connected to the gate terminals of the switching elements Spm and Snm. Further, body diodes are connected in parallel to the switching elements Spm and Snm, and capacitors Cpm and Cnm are connected in parallel. The capacitors Cpm and Cnm may be parasitic capacitances of the switching elements Spm and Snm or may be externally attached. Further, a reactor Lm is connected in series between a connection point between the switching element Spm and the switching element Snm and the smoothing capacitor Com.
スイッチング素子Ｓｐｍがオン状態、スイッチング素子Ｓｎｍがオフ状態となると、リアクトルＬｍに磁気エネルギが蓄えられる。そして、スイッチング素子Ｓｐｍがオフ状態、スイッチング素子Ｓｎｍがオン状態となると、リアクトルＬｍに蓄えられた磁気エネルギが開放されて、スイッチング素子Ｓｎｍ及びリアクトルＬｍを通じて、負荷５０へ出力電流Ｉｏｕｔが流れる。スイッチング素子Ｓｎｍをオン状態にすることにより、同期整流が行われる。 When the switching element Spm is turned on and the switching element Snm is turned off, magnetic energy is stored in the reactor Lm. When the switching element Spm is turned off and the switching element Snm is turned on, the magnetic energy stored in the reactor Lm is released, and the output current Iout flows to the load 50 through the switching element Snm and the reactor Lm. Synchronous rectification is performed by turning on the switching element Snm.
ＭＰＵ２６（Micro-Processing Unit）は、超小型処理装置であり、電力変換部２１を制御する制御回路部２２の機能を実現する。制御回路部２２（第１制御回路部）は、制御器２３と検出器２４の機能を有する。制御器２３は、スイッチング素子Ｓｐｍ，Ｓｎｍを駆動するマスタＰＷＭａ，マスタＰＷＭｂ信号を生成し、生成したマスタＰＷＭａ，マスタＰＷＭｂ信号をドライバＤｒｐｍ，Ｄｒｎｍへ送信する。検出器２４は、後述するスイッチング遷移時間を検出する。制御器２３及び検出器２４の詳細については後で述べる。 The MPU 26 (Micro-Processing Unit) is an ultra-compact processing device and realizes the function of the control circuit unit 22 that controls the power conversion unit 21. The control circuit unit 22 (first control circuit unit) has functions of a controller 23 and a detector 24. The controller 23 generates master PWMa and master PWMb signals for driving the switching elements Spm and Snm, and transmits the generated master PWMa and master PWMb signals to the drivers Drpm and Drnm. The detector 24 detects a switching transition time described later. Details of the controller 23 and the detector 24 will be described later.
Ｎ個のスレーブ３０（第２電源装置）は、それぞれ同様の構成となっており、各スレーブ３０は、電力変換部３１及びＭＰＵ３６を含む。電力変換部３１（第２電力変換部）は、電力変換部２１と同様のコンバータであり、本実施形態では、電力変換部２１と同様に降圧型コンバータを採用している。入力コンデンサＣｉｓ、リアクトルＬｓ、及び平滑コンデンサＣоｓは、それぞれ、入力コンデンサＣｉｍ、リアクトルＬｍ、及び平滑コンデンサＣоｍに対応する。また、スイッチング素子Ｓｐｓ，Ｓｎｓ、コンデンサＣｐｓ，Ｃｎｓ、及びドライバＤｒｐｓ，Ｄｒｎｓは、それぞれ、スイッチング素子Ｓｐｍ，Ｓｎｍ、コンデンサＣｐｍ，Ｃｎｍ、及びドライバＤｒｐｍ，Ｄｒｎｍに対応する。 The N slaves 30 (second power supply devices) have the same configuration, and each slave 30 includes a power conversion unit 31 and an MPU 36. The power conversion unit 31 (second power conversion unit) is a converter similar to the power conversion unit 21, and in the present embodiment, a step-down converter is employed in the same manner as the power conversion unit 21. The input capacitor Cis, the reactor Ls, and the smoothing capacitor Cos correspond to the input capacitor Cim, the reactor Lm, and the smoothing capacitor Com, respectively. The switching elements Sps and Sns, capacitors Cps and Cns, and drivers Drps and Drns correspond to the switching elements Spm and Snm, capacitors Cpm and Cnm, and drivers Drpm and Drnm, respectively.
ＭＰＵ３６は、超小型処理装置であり、制御回路部３２及び時間観測器３３の機能を実現する。制御回路部３２（第２制御回路部）は、制御器３４及び検出器３５の機能を有する。時間観測器３３（信号観測部）は、マスタ２０の制御器２３と信号線で接続されており、制御器２３から送信されたスイッチング素子Ｓｐｍを駆動する制御信号（マスタＰＷＭａ信号）の状態を観測する。制御器３４は、スイッチング素子Ｓｐｓ，Ｓｎｓを駆動するスレーブＰＷＭａ，スレーブＰＷＭｂ信号を生成し、生成したスレーブＰＷＭａ，スレーブＰＷＭｂ信号をドライバＤｒｐｓ，Ｄｒｎｓへ送信する。検出器３５は、検出器２４と同様に、後述するスイッチング遷移時間を検出する。時間観測器３３、制御器３４及び検出器３５の詳細については後で述べる。 The MPU 36 is a micro processor and realizes the functions of the control circuit unit 32 and the time observer 33. The control circuit unit 32 (second control circuit unit) has functions of a controller 34 and a detector 35. The time observer 33 (signal observation unit) is connected to the controller 23 of the master 20 through a signal line, and observes the state of the control signal (master PWMa signal) that drives the switching element Spm transmitted from the controller 23. To do. The controller 34 generates slave PWMa and slave PWMb signals for driving the switching elements Sps and Sns, and transmits the generated slave PWMa and slave PWMb signals to the drivers Drps and Drns. Similarly to the detector 24, the detector 35 detects a switching transition time described later. Details of the time observer 33, the controller 34, and the detector 35 will be described later.
電力変換装置１００において、マスタ２０及びＮ個のスレーブ３０からなるＮ＋１個の電源装置の出力電流Ｉｏｕｔが不均衡となると、一部の電源装置に負荷が偏ることになる。その結果、一部の電源装置に発熱が集中したり、電力変換装置１００の最大出力の不足が生じたりするおそれがある。そのため、各電源装置の出力電流Ｉｏｕｔをバランスさせることが望ましい。 In the power conversion device 100, when the output currents Iout of the N + 1 power supply devices including the master 20 and the N slaves 30 are unbalanced, the load is biased to some power supply devices. As a result, heat may be concentrated on some power supply devices, or the maximum output of the power conversion device 100 may be insufficient. Therefore, it is desirable to balance the output current Iout of each power supply device.
そこで、例えば、ＭＰＵ２６が、通信機器を介して各電源装置の出力電流Ｉｏｕｔを取得するとともに平均値を算出し、通信機能を介して算出した平均値を各ＭＰＵ３６へ送信して、各ＭＰＵ２６，３６が、平均値となるように出力電流Ｉｏｕｔを制御することが考えられる。しかしながら、このようにすると、通信機能を用いることによる遅延が生じるため、急な負荷変動が発生した場合に、出力電流Ｉｏｕｔが平均値になるまでに時間がかかり、出力電流Ｉｏｕｔに不均衡が生じやすい。 Therefore, for example, the MPU 26 acquires the output current Iout of each power supply device via the communication device, calculates an average value, and transmits the average value calculated via the communication function to each MPU 36, so that each MPU 26, 36 However, it is conceivable to control the output current Iout so that it becomes an average value. However, if this is done, a delay occurs due to the use of the communication function. Therefore, when a sudden load fluctuation occurs, it takes time until the output current Iout becomes an average value, and an imbalance occurs in the output current Iout. Cheap.
各電源装置の出力電流Ｉｏｕｔの不均衡の要因としては、各電源装置の電力変換部２１，３１の制御誤差、各電源装置の素子のばらつき、各電源装置の入力端子と入力電源１０との間の入力配線抵抗の不均一、各電源装置の出力端子と負荷５０との間の出力配線抵抗の不均一等が挙げられる。これらの中でも、特に各電源措置の電力変換部２１，３１の制御誤差の影響が大きく、この制御誤差を抑制すれば、電力変換装置１００の製品として要求されるレベルを達成できる。 Causes of imbalance in the output current Iout of each power supply device include control errors of the power conversion units 21 and 31 of each power supply device, variations in elements of each power supply device, and between the input terminal of each power supply device and the input power supply 10. Non-uniformity of the input wiring resistance, non-uniformity of the output wiring resistance between the output terminal of each power supply device and the load 50, and the like. Among these, the influence of the control error of the power conversion units 21 and 31 of each power supply measure is particularly large, and if this control error is suppressed, the level required as the product of the power conversion device 100 can be achieved.
そこで、電力変換装置１００において、各電源装置の電力変換部２１の制御誤差を抑制することにした。詳しくは、マスタ２０の制御回路部２２は、マスタＰＷＭａ信号を制御して、出力電圧Ｖｏｕｔを指令電圧にフィードバック制御する。そして、スレーブ３０の時間観測器３３はマスタＰＷＭａ信号を観測し、スレーブ３０の制御回路部３２は、観測されたマスタＰＷＭａ信号の状態に基づいて、スレーブＰＷＭａ信号を生成する。すなわち、マスタ２０の電力変換部２１の制御に応じて、各スレーブ３０の電力変換部３１の制御を実施することにより、電源装置間の制御誤差を抑制する。以下、詳しく説明する。 Therefore, in the power conversion device 100, control error of the power conversion unit 21 of each power supply device is suppressed. Specifically, the control circuit unit 22 of the master 20 controls the master PWMa signal and feedback-controls the output voltage Vout to the command voltage. Then, the time observer 33 of the slave 30 observes the master PWMa signal, and the control circuit unit 32 of the slave 30 generates the slave PWMa signal based on the observed state of the master PWMa signal. That is, by controlling the power conversion unit 31 of each slave 30 in accordance with the control of the power conversion unit 21 of the master 20, a control error between power supply devices is suppressed. This will be described in detail below.
マスタ２０の制御器２３は、電圧指令、入力電圧Ｖ１、出力電圧Ｖｏｕｔ、及び検出器２４により検出されたスイッチング遷移時間を受信し、受信した各値に基づいて、スイッチング素子Ｓｐｍ，Ｓｎｍを制御するマスタＰＷＭａ，マスタＰＷＭｂ信号を生成する。スイッチング素子Ｓｐｍを制御するマスタＰＷＭａ信号と、スイッチング素子Ｓｎｍを制御するマスタＰＷＭｂ信号は、相補的な制御信号となる。 The controller 23 of the master 20 receives the voltage command, the input voltage V1, the output voltage Vout, and the switching transition time detected by the detector 24, and controls the switching elements Spm and Snm based on the received values. Master PWMa and master PWMb signals are generated. The master PWMa signal for controlling the switching element Spm and the master PWMb signal for controlling the switching element Snm are complementary control signals.
詳しくは、制御器２３は、スイッチング素子Ｓｐｍに対するマスタＰＷＭａ信号の時比率（デューティ比）を制御して、出力電圧Ｖｏｕｔを指令電圧（所望の値）に調整する。指令電圧は、ＭＰＵ２６よりも上位の制御装置から送信される。なお、本実施形態では、マスタＰＷＭａ信号が第１制御信号に相当する。 Specifically, the controller 23 adjusts the output voltage Vout to a command voltage (desired value) by controlling the time ratio (duty ratio) of the master PWMa signal with respect to the switching element Spm. The command voltage is transmitted from a control device higher than the MPU 26. In the present embodiment, the master PWMa signal corresponds to the first control signal.
さらに、制御器２３は、マスタＰＷＭａ信号のオフ時間を制御して、電力変換部２１を電流臨界モードで作動させる。マスタＰＷＭａ信号の時比率は、出力電圧Ｖｏｕｔの調整によって決まっているため、オフ時間を制御することは、マスタＰＷＭａ信号の周波数を制御することになる。なお、制御器２３は、スイッチング素子Ｓｐｍに対するマスタＰＷＭａ信号と相補的になるように、スイッチング素子Ｓｎｍに対するマスタＰＷＭｂ信号を生成する。 Furthermore, the controller 23 controls the off time of the master PWMa signal to operate the power converter 21 in the current critical mode. Since the duty ratio of the master PWMa signal is determined by adjusting the output voltage Vout, controlling the off time controls the frequency of the master PWMa signal. The controller 23 generates a master PWMb signal for the switching element Snm so as to be complementary to the master PWMa signal for the switching element Spm.
ここで、電力変換部２１を電流臨界モードで作動させると、図３に示すように、リアクトルＬｍを流れるリアクトル電流ＩＬは、スイッチング素子Ｓｐｍのオン時間Ｔｏｎｐの間、零よりも少し小さい値であるＩｍｉｎ（負の値）から増加してＩｍａｘとなる。そして、リアクトル電流ＩＬは、スイッチング素子Ｓｎｍのオン時間Ｔｏｎｎの間、Ｉｍａｘから減少してＩｍｉｎとなる。電力変換部２１を電流臨界モードで作動させると、このようなリアクトル電流ＩＬの波形が繰り返される。 Here, when the power converter 21 is operated in the current critical mode, as shown in FIG. 3, the reactor current IL flowing through the reactor Lm is a value slightly smaller than zero during the on-time Tonp of the switching element Spm. It increases from Imin (negative value) to Imax. The reactor current IL decreases from Imax to Imin during the on time Tonn of the switching element Snm. When the power conversion unit 21 is operated in the current critical mode, such a waveform of the reactor current IL is repeated.
このとき、マスタ２０の出力電流Ｉｏｕｔは、リアクトル電流ＩＬの平均値となるので、Ｉｍａｘ−Ｉｍｉｎ＝ΔＩとすると、Ｉｏｕｔ＝ΔＩ／２＋Ｉｍｉｎとなる。リアクトルＬｍのインダクタンスをＬとすると、ΔＩ＝（（Ｖ１−Ｖ２）／Ｌ）×Ｔｏｎｐであるから、Ｉｏｕｔ＝（（Ｖ１−Ｖ２）／２Ｌ）×Ｔｏｎｐ＋Ｉｍｉｎとなる。リアクトル電流ＩＬの最小値は、電流臨界モード制御時に最適ＺＶＳ（ゼロボルトスイッチング）を行うと一定値となるため、マスタ２０の出力電流Ｉｏｕｔは、スイッチング素子Ｓｐｍのオン時間Ｔｏｎｐのみにより決まる。すなわち、マスタ２０の出力電流Ｉｏｕｔは、入力電源１０からリアクトルＬｍへの磁気エネルギの蓄積時間によって決まる。 At this time, since the output current Iout of the master 20 is an average value of the reactor current IL, when Imax−Imin = ΔI, Iout = ΔI / 2 + Imin. Assuming that the inductance of the reactor Lm is L, ΔI = ((V1−V2) / L) × Tonp, and therefore Iout = ((V1−V2) / 2L) × Tonp + Imin. Since the minimum value of the reactor current IL becomes a constant value when optimal ZVS (zero volt switching) is performed during current critical mode control, the output current Iout of the master 20 is determined only by the on-time Tonp of the switching element Spm. That is, the output current Iout of the master 20 is determined by the accumulation time of magnetic energy from the input power supply 10 to the reactor Lm.
したがって、各スレーブ３０の電力変換部３１も電流臨界モードで作動させ、各電力変換部３１のスイッチング素子Ｓｐｓのオン時間をＴｏｎｐとすれば、マスタ２０及び各スレーブ３０の出力電流Ｉｏｕｔのバランスを取ることができる。 Therefore, if the power conversion unit 31 of each slave 30 is also operated in the current critical mode and the on-time of the switching element Sps of each power conversion unit 31 is Tonp, the output current Iout of the master 20 and each slave 30 is balanced. be able to.
そこで、制御器２３は、図５に示すように、複数のスレーブ３０の時間観測器３３へ、マスタＰＷＭａ信号を並列に送信する。制御器２３とドライバＤｒｐｍとを接続する信号線と、各スレーブ３０の時間観測器３３とが、信号線で接続されており、制御器２３から時間観測器３３へマスタＰＷＭａ信号が送信される。 Therefore, the controller 23 transmits the master PWMa signal in parallel to the time observers 33 of the plurality of slaves 30, as shown in FIG. The signal line connecting the controller 23 and the driver Drpm and the time observer 33 of each slave 30 are connected by a signal line, and the master PWMa signal is transmitted from the controller 23 to the time observer 33.
スレーブ３０の時間観測器３３は、ＭＰＵ３６のキャプチャ機能を利用して、マスタＰＷＭａ信号のオン時間Ｔｏｎｐを観測する。詳しくは、時間観測器３３は、立ち上がりイベントを検知すると、立ち下がりイベントを検知するまでの間、クロックの都度マスタＰＷＭａ信号のオン時間Ｔｏｎｐをカウントして、オン時間Ｔｏｎｐを取得する。また、時間観測器３３は、同様に、立ち下がりイベントを検知すると、立ち上がりイベントを検知するまでの間、クロックの都度マスタＰＷＭａ信号のオフ時間をカウントして、オフ時間も観測する。 The time observer 33 of the slave 30 observes the ON time Tonp of the master PWMa signal by using the capture function of the MPU 36. Specifically, when detecting the rising event, the time observer 33 counts the on-time Tonp of the master PWMa signal every time the clock is detected until the falling event is detected, and acquires the on-time Tonp. Similarly, when detecting the falling event, the time observer 33 counts the off time of the master PWMa signal every time the clock is detected until the rising event is detected, and observes the off time.
制御器３４は、時間観測器３３により観測されたマスタＰＷＭａ信号のオン時間Ｔｏｎｐを、スイッチング素子Ｓｐｓに対するスレーブＰＷＭａ信号のオン時間に設定する。さらに、制御器３４は、スレーブＰＷＭａ信号のオフ時間を制御して、すなわち、スレーブＰＷＭａ信号の周波数を制御して、電力変換部３１を電流臨界モードで作動させる。この時、電源装置ごとに、リアクトル電流ＩＬが減少する傾きは異なる。そのため、電源装置ごとに、個別に電流臨界モード制御を実施して、電源装置ごとにオフ時間を設定する。すなわち、各電源装置の上アームのスイッチング素子のオン時間は同じ時間となるが、オフ状態からオン状態に切り替えるタイミングは、電源装置ごとに異なるタイミングとなる。なお、制御器３４は、スイッチング素子Ｓｐｓに対するスレーブＰＷＭａ信号と相補的になるように、スイッチング素子Ｓｎｓに対するスレーブＰＷＭｂ信号を生成する。 The controller 34 sets the on time Tonp of the master PWMa signal observed by the time observer 33 to the on time of the slave PWMa signal for the switching element Sps. Further, the controller 34 controls the off time of the slave PWMa signal, that is, controls the frequency of the slave PWMa signal, and operates the power conversion unit 31 in the current critical mode. At this time, the slope at which the reactor current IL decreases differs for each power supply device. Therefore, the current critical mode control is individually performed for each power supply device, and the off time is set for each power supply device. That is, the ON time of the switching element of the upper arm of each power supply device is the same time, but the timing for switching from the OFF state to the ON state is different for each power supply device. The controller 34 generates a slave PWMb signal for the switching element Sns so as to be complementary to the slave PWMa signal for the switching element Sps.
次に、各スレーブ３０の起動方法について、図６を参照して説明する。電力変換装置１００の起動時において、制御器３４は、時間観測器３３により、閾値時間よりも長いマスタＰＷＭａ信号のオン時間Ｔｏｎｐが観測された場合に限って、観測されたオン時間ＴｏｎｐをスレーブＰＷＭａ信号のオン時間に設定して、スレーブＰＷＭａ信号及びスレーブＰＷＭｂ信号を生成する。 Next, a method for starting each slave 30 will be described with reference to FIG. When the power conversion apparatus 100 is activated, the controller 34 sets the observed on-time Tomp to the slave PWMa only when the time observer 33 observes the on-time Tomp of the master PWMa signal longer than the threshold time. The slave PWMa signal and the slave PWMb signal are generated by setting the signal ON time.
マスタ２０が停止中に、制御器２３から時間観測器３３への出力に意図しないサージ電圧が印加されることがある。このサージ電圧をマスタＰＷＭａ信号のオン時間Ｔｏｎｐとして観測して、スレーブ３０を作動させることは、回避することが望ましい。そこで、一般的なサージ電圧の印加時間よりも長い時間を閾値時間とし、閾値時間よりも長いオン時間Ｔｏｎｐが観測された場合に限って、スレーブ３０の電力変換部３１が起動されるようにした。 An unintended surge voltage may be applied to the output from the controller 23 to the time observer 33 while the master 20 is stopped. It is desirable to avoid operating the slave 30 by observing the surge voltage as the on-time Tomp of the master PWMa signal. Therefore, a time longer than a general surge voltage application time is set as a threshold time, and the power conversion unit 31 of the slave 30 is activated only when an on-time Tonp longer than the threshold time is observed. .
これにより、図６に示すように、マスタ２０の停止中のｔ０時点で、制御器２３の出力にサージ電圧が印加されても、スレーブ３０は停止を続ける。そして、ｔ１時点でマスタ２０が起動し、時間観測器３３により閾値時間よりも長いオン時間Ｔｏｎｐが観測されると、ｔ２時点でスレーブ３０が起動し、観測されたオン時間Ｔｏｎｐの間、スイッチング素子Ｓｐｓがオンにされる。その後、マスタ２０及びスレーブ３０は、それぞれ、ＺＶＳとなるタイミングで、上アームのスイッチング素子をオフからオンに切り替える。なお、ＺＶＳの詳細については、後で述べる。 As a result, as shown in FIG. 6, even when a surge voltage is applied to the output of the controller 23 at time t <b> 0 when the master 20 is stopped, the slave 30 continues to stop. Then, when the master 20 is activated at the time t1 and the on time Tonp longer than the threshold time is observed by the time observer 33, the slave 30 is activated at the time t2, and during the observed on time Tonp, the switching element Sps is turned on. Thereafter, the master 20 and the slave 30 each switch the switching element of the upper arm from off to on at the timing of ZVS. Details of ZVS will be described later.
ここで、ｔ１時点でマスタ２０の電力変換部２１が起動された後、マスタ２０の制御回路部２２からスレーブ３０の制御回路部３２へ、ＣＡＮやＩ２Ｃ等の通信機能を用いて起動指令を送った場合には、スレーブ３０の電力変換部３１が起動するまでの遅延が長くなる。その結果、スレーブ３０の電力変換部３１が起動する時点は、ｔ２時点よりも遅くなる。これに対して、上述したように、マスタＰＷＭａ信号のオン時間Ｔｏｎｐをリアルタイムで観測することにより、マスタ２０の電力変換部２１が起動してから、スレーブ３０の電力変換部３１が起動するまでの遅延を抑制できる。さらに、本実施形態では、マスタ２０から各スレーブ３０へ、並列にマスタＰＷＭａ信号を送信しているため、全スレーブ３０の電力変換部３１を略同時に起動させることができる。 Here, after the power conversion unit 21 of the master 20 is activated at time t1, an activation command is sent from the control circuit unit 22 of the master 20 to the control circuit unit 32 of the slave 30 using a communication function such as CAN or I2C. In this case, the delay until the power conversion unit 31 of the slave 30 is activated becomes longer. As a result, the time when the power conversion unit 31 of the slave 30 is activated is later than the time t2. On the other hand, as described above, by observing the on-time Tomp of the master PWMa signal in real time, the power conversion unit 21 of the master 20 is activated until the power conversion unit 31 of the slave 30 is activated. Delay can be suppressed. Furthermore, in this embodiment, since the master PWMa signal is transmitted in parallel from the master 20 to each slave 30, the power conversion units 31 of all the slaves 30 can be activated substantially simultaneously.
次に、各スレーブ３０の停止方法について、図７を参照して説明する。電力変換装置１００の停止時において、制御器３４は、時間観測器３３により、マスタ２０の制御回路部２２の制御周期の間、マスタＰＷＭａ信号のオフ時間が継続していることが観測された場合に限って、スレーブＰＷＭａ信号及びスレーブＰＷＭｂ信号の出力を停止する。マスタ２０の制御回路部２２の制御周期は、ＭＰＵ２６の制御周期Ｔｍである。 Next, a method for stopping each slave 30 will be described with reference to FIG. When the power converter 100 is stopped, the controller 34 observes by the time observer 33 that the off time of the master PWMa signal continues during the control cycle of the control circuit unit 22 of the master 20. However, the output of the slave PWMa signal and the slave PWMb signal is stopped. The control cycle of the control circuit unit 22 of the master 20 is the control cycle Tm of the MPU 26.
ＭＰＵ２６の制御周期Ｔｍが、マスタＰＷＭａ信号の周期よりも長い場合がある。例えば、ＭＰＵ２６の制御周期Ｔｍが、マスタＰＷＭａ信号の周期の３倍の場合、制御器２３は、マスタＰＷＭａ信号のオンパルスを３回に１回しか、マスタＰＷＭａ信号を送信しないことになる。このような場合でも、マスタ２０の電力変換部２１のオフを確実に検出するため、マスタＰＷＭａ信号のオフ時間が、ＭＰＵ２６の制御周期Ｔｍ以上継続している場合に限って、スレーブ３０の電力変換部３１が停止されるようにした。 In some cases, the control cycle Tm of the MPU 26 is longer than the cycle of the master PWMa signal. For example, when the control cycle Tm of the MPU 26 is three times the cycle of the master PWMa signal, the controller 23 transmits the master PWMa signal only once every three on-pulses of the master PWMa signal. Even in such a case, the power conversion of the slave 30 is performed only when the off time of the master PWMa signal continues for the control period Tm of the MPU 26 in order to reliably detect the power conversion unit 21 of the master 20 being turned off. Part 31 was stopped.
これにより、図７に示すように、ｔ３時点で、マスタ２０の電力変換部２１が停止し、時間観測器３３により制御周期Ｔｍの間継続してオフ時間が観測されると、ｔ４時点で、スレーブ３０の電力変換部３１が停止される。 As a result, as shown in FIG. 7, when the power conversion unit 21 of the master 20 stops at time t3 and the off-time is continuously observed by the time observer 33 for the control period Tm, at time t4, The power conversion unit 31 of the slave 30 is stopped.
ここで、ｔ３時点でマスタ２０の電力変換部２１が停止された後、マスタ２０の制御回路部２２からスレーブ３０の制御回路部３２へ、ＣＡＮやＩ２Ｃ等の通信機能を用い停止指令を送った場合には、スレーブ３０の電力変換部３１が停止するまでの遅延が長くなる。その結果、スレーブ３０の電力変換部３１が停止する時点はｔ４時点よりも遅くなる。これに対して、上述したように、マスタＰＷＭａ信号のオフ時間をリアルタイムで観測することにより、マスタ２０の電力変換部２１が停止してから、スレーブ３０の電力変換部３１が停止するまでの遅延を、ＭＰＵ２６の制御周期Ｔｍに抑制することができる。さらに、本実施形態では、マスタ２０から各スレーブ３０へ、並列にマスタＰＷＭａ信号を送信しているため、全スレーブ３０を略同時に停止させることができる。 Here, after the power conversion unit 21 of the master 20 is stopped at time t3, a stop command is sent from the control circuit unit 22 of the master 20 to the control circuit unit 32 of the slave 30 using a communication function such as CAN or I2C. In this case, the delay until the power conversion unit 31 of the slave 30 is stopped becomes longer. As a result, the time when the power conversion unit 31 of the slave 30 stops is later than the time t4. On the other hand, as described above, by observing the off time of the master PWMa signal in real time, the delay from when the power conversion unit 21 of the master 20 stops until the power conversion unit 31 of the slave 30 stops. Can be suppressed to the control cycle Tm of the MPU 26. Furthermore, in this embodiment, since the master PWMa signal is transmitted in parallel from the master 20 to each slave 30, all the slaves 30 can be stopped substantially simultaneously.
また、各スレーブ３０のいずれかでエラー停止動作が生じた場合には、エラー停止したスレーブ３０は、エラー停止したことを、通信機能を介してマスタ２０へ通知する。この場合、エラー停止したスレーブ３０以外のスレーブ３０は起動しているため、エラー停止したことを、通信機能を用いて比較的ゆっくり通知しても問題はない。マスタ２０は、スレーブ３０からエラー停止の通知を受けると、直ちにマスタＰＷＭａ信号をオフにして、全電力変換部を停止させる。 When an error stop operation occurs in any of the slaves 30, the slave 30 that has stopped in error notifies the master 20 through the communication function that the error has stopped. In this case, since the slaves 30 other than the slave 30 that has stopped due to an error have been activated, there is no problem even if the error stop is notified relatively slowly using the communication function. Upon receiving an error stop notification from the slave 30, the master 20 immediately turns off the master PWMa signal and stops the entire power conversion unit.
次に、マスタ２０の電力変換部２１の臨界電流モード制御時におけるＺＶＳについて、図２及び図８を参照して説明する。図４に示すように、スイッチング素子Ｓｎｍがオフ状態のときに、スイッチング素子Ｓｐｍをオン状態にすると、リアクトル電流ＩＬが増加する。そして、スイッチング素子Ｓｐｍをオフ状態に切替えると、リアクトル電流ＩＬは減少し始め、スイッチング素子Ｓｐｍのソース−ドレイン間電圧である上アーム電圧Ｖｄｐは上昇し始める。そして、所定のデッドタイムの後に、スイッチング素子Ｓｎｍをオン状態に切り替えると、上アーム電圧Ｖｄｐが一定値となる。そして、スイッチング素子Ｓｎｍを所定のオン時間後に、オフ状態に切り替える。 Next, ZVS at the time of critical current mode control of the power conversion unit 21 of the master 20 will be described with reference to FIGS. 2 and 8. As shown in FIG. 4, when switching element Spm is turned on while switching element Snm is turned off, reactor current IL increases. When the switching element Spm is switched to the off state, the reactor current IL starts to decrease, and the upper arm voltage Vdp that is the source-drain voltage of the switching element Spm starts to increase. When the switching element Snm is switched on after a predetermined dead time, the upper arm voltage Vdp becomes a constant value. Then, the switching element Snm is switched to the off state after a predetermined on time.
このとき、スイッチング素子Ｓｎｍのオン時間は、リアクトル電流ＩＬがゼロ以下になるように設定されており、リアクトル電流ＩＬは逆流する。しかしながら、スイッチング素子Ｓｐｍ，Ｓｎｍがオフ状態であるため、スイッチング素子Ｓｐｍ，Ｓｎｍを流れず、コンデンサＣｐｍ，Ｃｎｍ及びリアクトルＬｍが共振して、上アーム電圧Ｖｄｐが下降し始める。上アーム電圧Ｖｄｐの下降速度は、コンデンサＣｐｍ，Ｃｎｍ及びリアクトルＬｍの共振周期に応じた速度となる。 At this time, the ON time of the switching element Snm is set so that the reactor current IL becomes zero or less, and the reactor current IL flows backward. However, since the switching elements Spm and Snm are in the OFF state, the capacitors Cpm and Cnm and the reactor Lm resonate without flowing through the switching elements Spm and Snm, and the upper arm voltage Vdp starts to decrease. The descending speed of the upper arm voltage Vdp is a speed corresponding to the resonance period of the capacitors Cpm and Cnm and the reactor Lm.
検出器２４は、スイッチング素子Ｓｎｍがオン状態からオフ状態に切り替えられてから、上アーム電圧Ｖｄｐがゼロ電圧に低下するまでの時間を、スイッチング遷移時間として検出する。 The detector 24 detects the time from when the switching element Snm is switched from the on state to the off state until the upper arm voltage Vdp drops to zero voltage as the switching transition time.
制御器２３は、スイッチング素子Ｓｎｍがオン状態からオフ状態に切替えられてから、検出器２４により検出されたスイッチング遷移時間の後、スイッチング素子Ｓｐｍをオフ状態からオン状態に切り替える。すなわち、制御器２３は、スイッチング素子Ｓｎｍのオン状態が終了してからスイッチング遷移時間が終了するまでを、スレーブＰＷＭａ信号のオフ時間とする。そして、制御器２３は、上アーム電圧Ｖｄｐがゼロ電圧になった時点で、スイッチング素子Ｓｐｍにオン信号を与え、スイッチング素子Ｓｐｍのオン状態を開始する。スイッチング素子Ｓｐｍのオン時間Ｔｏｎｐは、出力電圧Ｖｏｕｔを指令電圧にする時比率、及び前回のスイッチング素子Ｓｐｍのオフ時間に基づいて、算出される。これにより、電流センサを用いることなく、電流臨界モード制御を実施することができる。 The controller 23 switches the switching element Spm from the off state to the on state after the switching transition time detected by the detector 24 after the switching element Snm is switched from the on state to the off state. That is, the controller 23 sets the slave PWMa signal OFF time from the end of the ON state of the switching element Snm to the end of the switching transition time. Then, the controller 23 gives an ON signal to the switching element Spm when the upper arm voltage Vdp becomes zero voltage, and starts the ON state of the switching element Spm. The on-time Tonp of the switching element Spm is calculated based on the time ratio at which the output voltage Vout is the command voltage and the previous off-time of the switching element Spm. Thereby, current critical mode control can be performed without using a current sensor.
以上説明した第１実施形態によれば、以下の効果を奏する。 According to 1st Embodiment described above, there exist the following effects.
（１）各スレーブ３０の時間観測器３３は、マスタＰＷＭａ信号の状態をリアルタイムで観測し、各スレーブ３０の制御回路部３２は、観測されたマスタＰＷＭａ信号の状態に基づいて、電力変換部３１のスイッチング素子Ｓｐｓ，Ｓｎｓを駆動する。よって、急な負荷変動が発生して、マスタＰＷＭａ信号の状態が変化されれば、時間観測器３３により直ちにマスタＰＷＭ信号の状態の変化が観測され、スレーブＰＷＭａ信号の状態も変化される。これにより、急な負荷変動が発生した場合においても、複数の電源装置の出力電流Ｉｏｕｔの不均衡を抑制することができる。 (1) The time observer 33 of each slave 30 observes the state of the master PWMa signal in real time, and the control circuit unit 32 of each slave 30 is based on the observed state of the master PWMa signal. The switching elements Sps and Sns are driven. Therefore, if a sudden load change occurs and the state of the master PWMa signal is changed, the time observer 33 immediately observes the change in the state of the master PWM signal, and the state of the slave PWMa signal is also changed. Thereby, even when a sudden load fluctuation occurs, it is possible to suppress an imbalance of the output currents Iout of the plurality of power supply devices.
（２）マスタ２０において、マスタＰＷＭａ信号の時比率が制御されて、電力変換部２１の出力電圧Ｖｏｕｔが所望の値に調整されるとともに、マスタＰＷＭａ信号のオフ時間が制御されて、電力変換部２１が電流臨界モードで制御される。これにより、マスタ２０の出力電流Ｉｏｕｔは、マスタＰＷＭａ信号のオン時間Ｔｏｎｐにより決まる値となる。そして、スレーブ３０において、マスタＰＷＭａ信号のオン時間Ｔｏｎｐは観測され、オン時間ＴｏｎｐがスレーブＰＷＭａ信号のオン時間に設定されるとともに、スレーブＰＷＭａ号のオフ時間が制御されて、電力変換部３１が電流臨界モードで制御される。 (2) In the master 20, the duty ratio of the master PWMa signal is controlled so that the output voltage Vout of the power converter 21 is adjusted to a desired value, and the off time of the master PWMa signal is controlled, so that the power converter 21 is controlled in the current critical mode. As a result, the output current Iout of the master 20 becomes a value determined by the ON time Tonp of the master PWMa signal. In the slave 30, the on-time Tonp of the master PWMa signal is observed, the on-time Tonp is set to the on-time of the slave PWMa signal, and the off-time of the slave PWMa signal is controlled so that the power conversion unit 31 has a current. Controlled in critical mode.
よって、スレーブ３０の出力電流Ｉｏｕｔも、スレーブＰＷＭａ信号のオン時間により決まる値となる。各電源装置の電力変換部２１，３１は、個別に電流臨界モードで作動されるため、各電源装置の特性のばらつきに応じた最適な電流臨界モードで、各電力変換部２１，３１を制御することができる。そして、スレーブＰＷＭａ信号のオン時間とマスタＰＷＭａ信号のオン時間Ｔｏｎｐとが同じ時間であるため、各電源装置の特性にばらつきがある場合でも、各電源装置の出力電流Ｉｏｕｔのバランスを取ることができる。 Therefore, the output current Iout of the slave 30 is also a value determined by the ON time of the slave PWMa signal. Since the power conversion units 21 and 31 of each power supply device are individually operated in the current critical mode, the power conversion units 21 and 31 are controlled in the optimum current critical mode corresponding to the variation in characteristics of each power supply device. be able to. Since the ON time of the slave PWMa signal and the ON time Tomp of the master PWMa signal are the same time, the output current Iout of each power supply device can be balanced even when the characteristics of each power supply device vary. .
（３）スレーブ３０において、閾値時間よりも長いマスタＰＷＭａ信号のオン時間Ｔｏｎｐが観測された場合に限って、観測されたオン時間ＴｏｎｐがスレーブＰＷＭａ信号のオン時間に設定され、スレーブＰＷＭａ信号及びスレーブＰＷＭｂ信号が電力変換部３１へ出力される。よって、スレーブ３０において、時間観測器３３に意図しないサージ電圧が入力された場合には、閾値時間よりも長いオン時間Ｔｏｎｐが観測されないため、電力変換部２１は起動されない。すなわち、意図しない電力変換部３１の起動を抑制することができる。一方、電力変換部２１が起動され、スレーブ３０において、閾値時間よりも長いマスタＰＷＭａ信号のオン時間Ｔｏｎｐが観測された場合には、電力変換部３１が起動される。このとき、マスタＰＷＭａ信号のオン時間Ｔｏｎｐをリアルタイムで観測することにより、電力変換部２１の起動から電力変換部３１の起動までの遅延を抑制できる。ひいては、電力変換部２１の負担の増大を抑制できる。 (3) In the slave 30, only when the on time Tonp of the master PWMa signal longer than the threshold time is observed, the observed on time Tonp is set as the on time of the slave PWMa signal, and the slave PWMa signal and the slave The PWMb signal is output to the power converter 31. Therefore, in the slave 30, when an unintended surge voltage is input to the time observer 33, the on-time Ton longer than the threshold time is not observed, so the power conversion unit 21 is not activated. That is, unintended activation of the power conversion unit 31 can be suppressed. On the other hand, when the power conversion unit 21 is activated and the slave 30 observes the on-time Tonp of the master PWMa signal longer than the threshold time, the power conversion unit 31 is activated. At this time, the delay from the activation of the power conversion unit 21 to the activation of the power conversion unit 31 can be suppressed by observing the on-time Tonp of the master PWMa signal in real time. As a result, the increase in the burden of the power converter 21 can be suppressed.
（４）スレーブ３０において、ＭＰＵ２６の制御周期Ｔｍの間、マスタＰＷＭａ信号のオフ時間が継続して観測された場合に限って、スレーブＰＷＭａ信号及びスレーブＰＷＭｂ信号の出力が停止される。電力変換部２１が駆動している間は、ＭＰＵ２６の制御周期Ｔｍ内に、マスタＰＷＭａ信号のオン時間Ｔｏｎｐが存在するため、電力変換部３１は停止されない。一方、電力変換部２１が停止され、スレーブ３０において、ＭＰＵ２６の制御周期Ｔｍの間、マスタＰＷＭａ信号のオフ時間が継続して観測された場合には、電力変換部３１が停止される。このとき、マスタＰＷＭａ信号のオフ時間をリアルタイムで観測することにより、電力変換部２１の停止から電力変換部３１の停止までの遅延を抑制できる。ひいては、電力変換部３１の負担の増大を抑制できる。 (4) In the slave 30, the output of the slave PWMa signal and the slave PWMb signal is stopped only when the off time of the master PWMa signal is continuously observed during the control period Tm of the MPU 26. While the power conversion unit 21 is driven, the power conversion unit 31 is not stopped because the master PWMa signal on-time Tomp exists within the control cycle Tm of the MPU 26. On the other hand, when the power conversion unit 21 is stopped and the slave 30 continuously observes the off time of the master PWMa signal during the control cycle Tm of the MPU 26, the power conversion unit 31 is stopped. At this time, the delay from the stop of the power converter 21 to the stop of the power converter 31 can be suppressed by observing the off time of the master PWMa signal in real time. As a result, increase of the burden of the power conversion part 31 can be suppressed.
（５）制御器２３から、マスタＰＷＭａ信号が各スレーブ３０へ並列に送信され、各スレーブ３０においてマスタＰＷＭａ信号が観測される。これにより、各電力変換部３１を同時に起動及び停止することができる。よって、マスタＰＷＭａ信号を各スレーブ３０へ直列に送信する場合よりも、電力変換部３１全体の起動及び停止の遅延を低減できる。さらに、直列に送信する場合と比較して、マスタ２０からスレーブ３０へ送信することによるマスタＰＷＭａ信号のオン時間Ｔｏｎｐの劣化を、抑制することができる。 (5) The master PWMa signal is transmitted from the controller 23 to each slave 30 in parallel, and the master PWMa signal is observed at each slave 30. Thereby, each power conversion part 31 can be started and stopped simultaneously. Therefore, the delay of starting and stopping of the entire power converter 31 can be reduced as compared with the case where the master PWMa signal is transmitted to each slave 30 in series. Furthermore, compared with the case where it transmits in series, degradation of the ON time Tonp of the master PWMa signal by transmitting from the master 20 to the slave 30 can be suppressed.
（６）電力変換部２１，３１を電流臨界モード且つ同期整流で制御するとともに、常に最適なＺＶＳを実現することにより、損失を低減することができる。 (6) The loss can be reduced by controlling the power conversion units 21 and 31 in the current critical mode and synchronous rectification and always realizing the optimum ZVS.
（第２実施形態）
次に、第２実施形態に係る電力変換装置１００ａについて、第１実施形態に係る電力変換装置１００と異なる点を、図９を参照して説明する。
(Second Embodiment)
Next, the difference between the power conversion device 100a according to the second embodiment and the power conversion device 100 according to the first embodiment will be described with reference to FIG.
第２実施形態に係る電力変換装置１００ａが備えるマスタ２０ａ（第１電源装置）のＭＰＵ２６ａは、制御回路部２２ａ（第１制御回路部）の機能を有する。制御回路部２２ａは、制御器２３の機能を備えるが、検出器２４の機能は備えない。その代り、マスタ２０ａは、リアクトル電流ＩＬを検出する電流センサ２８を備える。すなわち、本実施形態では、電流センサ２８を用いて臨界電流モード制御を行う。なお、電流センサ２８は、従来のように、各電源装置の出力電流Ｉｏｕｔをバランスさせるために用いるものではない。本実施形態も第１実施形態と同様に、マスタ２０のオン時間Ｔｏｎｐをスレーブ３０で用いることにより、各電源装置の出力電流Ｉｏｕｔをバランスさせる。 The MPU 26a of the master 20a (first power supply device) included in the power conversion device 100a according to the second embodiment has the function of the control circuit unit 22a (first control circuit unit). The control circuit unit 22 a has the function of the controller 23, but does not have the function of the detector 24. Instead, the master 20a includes a current sensor 28 that detects the reactor current IL. That is, in the present embodiment, the critical current mode control is performed using the current sensor 28. Note that the current sensor 28 is not used for balancing the output currents Iout of the respective power supply devices as in the prior art. In the present embodiment, similarly to the first embodiment, the on-time Tonp of the master 20 is used by the slave 30 to balance the output current Iout of each power supply device.
制御器２３は、電流センサ２８により検出されたリアクトル電流ＩＬを受信し、受信したリアクトル電流ＩＬに基づいて、ＺＶＳを行う。詳しくは、スイッチング素子Ｓｐｍがオフ状態且つスイッチング素子Ｓｎｍがオン状態のときに、リアクトル電流ＩＬが正の値からゼロになった時点から所定時間経過後、スイッチング素子Ｓｎｍをオン状態からオフ状態に切り替える。そして、所定のデッドタイム経過後に、スイッチング素子Ｓｐｍをオフ状態からオン状態に切り替える。スイッチング素子Ｓｐｍのオン時間Ｔｏｎｐは、出力電圧Ｖｏｕｔを指令電圧にする時比率、及び前回のスイッチング素子Ｓｐｍのオフ時間に基づいて、算出される。 The controller 23 receives the reactor current IL detected by the current sensor 28, and performs ZVS based on the received reactor current IL. Specifically, when the switching element Spm is in the off state and the switching element Snm is in the on state, the switching element Snm is switched from the on state to the off state after a predetermined time has elapsed since the reactor current IL has changed from a positive value to zero. . Then, after a predetermined dead time has elapsed, the switching element Spm is switched from the off state to the on state. The on-time Tonp of the switching element Spm is calculated based on the time ratio at which the output voltage Vout is the command voltage and the previous off-time of the switching element Spm.
同様に、スレーブ３０ａ（第１電源装置）のＭＰＵ３６ａは、制御回路部３２ａ（第２制御回路部）及び時間観測器３３の機能を有し、制御回路部３２ａは、制御器３４の機能を備えるが、検出器３５の機能は備えない。その代り、スレーブ３０ａも、リアクトル電流ＩＬを検出する電流センサ３８を備える。 Similarly, the MPU 36a of the slave 30a (first power supply device) has the functions of the control circuit unit 32a (second control circuit unit) and the time observer 33, and the control circuit unit 32a has the function of the controller 34. However, the function of the detector 35 is not provided. Instead, the slave 30a also includes a current sensor 38 that detects the reactor current IL.
制御器３４は、制御器３４と同様に、電流センサ３８により検出されたリアクトル電流ＩＬに基づいて、ＺＶＳを行う。 Similarly to the controller 34, the controller 34 performs ZVS based on the reactor current IL detected by the current sensor 38.
以上説明した第２実施形態によれば、第１実施形態と同様の効果を奏する。 According to 2nd Embodiment described above, there exists an effect similar to 1st Embodiment.
（第３実施形態）
次に、第３実施形態に係る電力変換装置１００ｂについて、第２実施形態に係る電力変換装置１００ａと異なる点を、図１０を参照して説明する。
(Third embodiment)
Next, a difference between the power conversion device 100b according to the third embodiment and the power conversion device 100a according to the second embodiment will be described with reference to FIG.
第３実施形態に係る電力変換装置１００ｂが備えるマスタ２０ｂ（第１電源装置）のＭＰＵ２６ｂは、制御回路部２２ｂ（第１制御回路部）の機能を有する。制御回路部２２ｂは、制御器２３の機能を備えるが、検出器２４の機能は備えない。その代り、マスタ２０ｂは、リアクトルＬｍと磁気結合したコイル２９を備える。リアクトルＬｍを流れるリアクトル電流ＩＬが正の値から負の値になると、コイル２９に発生する誘起電圧の極性が反転する。 The MPU 26b of the master 20b (first power supply device) included in the power conversion device 100b according to the third embodiment has the function of the control circuit unit 22b (first control circuit unit). The control circuit unit 22b has the function of the controller 23 but does not have the function of the detector 24. Instead, the master 20b includes a coil 29 that is magnetically coupled to the reactor Lm. When reactor current IL flowing through reactor Lm changes from a positive value to a negative value, the polarity of the induced voltage generated in coil 29 is reversed.
よって、制御器２３は、コイル２９に発生する誘起電圧の極性が反転するタイミングを、リアクトル電流ＩＬが正の値からゼロになるタイミングとして検出する。すなわち、マスタ２０ｂは、第２実施形態に係るマスタ２０ａが、電流センサ２８によりリアクトル電流ＩＬが正の値からゼロになったタイミングを検出するのに対して、コイル２９に発生する誘起電圧の極性に基づいて、リアクトル電流ＩＬが正の値からゼロになるタイミングを検出する。なお、スレーブ３０ｂも、マスタ２０ｂと同様に、検出器３５の代わりに、リアクトルＬｍと磁気結合したコイル３９を備え、コイル３９に発生する誘起電圧の極性に基づいて、リアクトル電流ＩＬが正の値からゼロになるタイミングを検出する。 Therefore, the controller 23 detects the timing at which the polarity of the induced voltage generated in the coil 29 is reversed as the timing at which the reactor current IL becomes zero from the positive value. That is, the master 20b detects the timing at which the reactor current IL becomes zero from the positive value by the current sensor 28 according to the master 20a according to the second embodiment, whereas the polarity of the induced voltage generated in the coil 29 Based on the above, the timing at which the reactor current IL becomes zero from the positive value is detected. Similarly to the master 20b, the slave 30b also includes a coil 39 magnetically coupled to the reactor Lm instead of the detector 35, and the reactor current IL has a positive value based on the polarity of the induced voltage generated in the coil 39. Detect the timing when it becomes zero.
以上説明した第３実施形態によれば、第１実施形態と同様の効果を奏する。 According to 3rd Embodiment described above, there exists an effect similar to 1st Embodiment.
（第４実施形態）
次に、第４実施形態に係る電力変換装置１００ｃについて、第１〜３実施形態に係る電力変換装置１００，１００ａ，１００ｂと異なる点を、図１１及び図１２を参照して説明する。
(Fourth embodiment)
Next, the power converter 100c according to the fourth embodiment will be described with reference to FIG. 11 and FIG. 12 for differences from the power converters 100, 100a, 100b according to the first to third embodiments.
第４実施形態に係る電力変換装置１００ｃは、マスタ２０ｃ及びＮ個のスレーブ３０ｃ（＃１）〜（＃Ｎ）を備える。図１１及び図１２は、一例として、２個のスレーブ３０ｃを備えた電力変換装置１００ｃを示す。 The power conversion device 100c according to the fourth embodiment includes a master 20c and N slaves 30c (# 1) to (#N). FIGS. 11 and 12 show a power conversion device 100c including two slaves 30c as an example.
第１〜３実施形態に係る電力変換装置１００，１００ａ，１００ｂでは、マスタＰＷＭａ信号を、マスタ２０，２０ａ，２０ｂからスレーブ３０，３０ａ,３０ｂへ並列に送信した。これに対して、電力変換装置１００ｃでは、マスタＰＷＭａ信号を、マスタ２０ｃから各スレーブ３０ｃへ直列に送信する。詳しくは、スレーブ３０ｃの制御器３４は、次のスレーブ３０ｃの時間観測機３３と信号線で順次接続されている。また、マスタ２０ｃのＭＰＵ２６ｃは、制御回路部２２の他に、時間観測器２５の機能も有し、最後のスレーブ３０ｃ（＃Ｎ）の制御器３４とマスタ２０ｃの時間観測器２５とは、信号線で接続されている。 In the power converters 100, 100a, 100b according to the first to third embodiments, the master PWMa signal is transmitted in parallel from the masters 20, 20a, 20b to the slaves 30, 30a, 30b. On the other hand, in the power converter device 100c, a master PWMa signal is transmitted in series from the master 20c to each slave 30c. Specifically, the controller 34 of the slave 30c is sequentially connected to the time observation device 33 of the next slave 30c by a signal line. In addition to the control circuit unit 22, the MPU 26c of the master 20c also has the function of the time observer 25. The controller 34 of the last slave 30c (#N) and the time observer 25 of the master 20c Connected with wires.
まず、マスタ２０ｃ（第１電源装置）の制御回路部２２（制御器２３）は、複数のスレーブ３０のうちの１番目のスレーブ３０（＃１）へ、マスタＰＷＭａ信号を送信する。１番目のスレーブ３０（＃１）の制御回路部３２は、時間観測器３３により観測されたマスタＰＷＭａ信号のオン時間Ｔｏｎｐをオン時間として、スレーブＰＷＭａ信号を生成し、生成したスレーブＰＷＭａ信号を、２番目のスレーブ３０（＃２）へ送信する。 First, the control circuit unit 22 (controller 23) of the master 20c (first power supply device) transmits a master PWMa signal to the first slave 30 (# 1) among the plurality of slaves 30. The control circuit unit 32 of the first slave 30 (# 1) generates the slave PWMa signal using the on time Tonp of the master PWMa signal observed by the time observer 33 as the on time, and generates the generated slave PWMa signal. Transmit to the second slave 30 (# 2).
２番目以降のスレーブ３０ｃの時間観測器３３は、１つ前のスレーブ３０ｃから送信されたスレーブＰＷＭａ信号のオン時間を、マスタＰＷＭａ信号のオン時間Ｔｏｎｐとして観測する。そして、２番目以降のスレーブ３０ｃの制御回路部３２は、時間観測器３３によりマスタＰＷＭａ信号のオン時間Ｔｏｎｐとして観測された、１つ前のスレーブ３０ｃのスレーブＰＷＭａ信号のオン時間をオン時間として、スレーブＰＷＭａ信号を生成する。そして、２番目以降のスレーブ３０ｃの制御回路部３２は、生成したスレーブＰＷＭａ信号を次のスレーブ３０ｃへ送信する。すなわち、複数のスレーブ３０ｃ（＃１）〜（＃Ｎ−１）は、それぞれ、生成したスレーブＰＷＭａ信号を、直列に次のスレーブ３０ｃへ送信する。さらに、最後のスレーブ３０ｃ（＃Ｎ）の制御回路部３２は、生成したスレーブＰＷＭａ信号を、マスタ２０ｃへ送信する。 The time observer 33 of the second and subsequent slaves 30c observes the on time of the slave PWMa signal transmitted from the previous slave 30c as the on time Tonp of the master PWMa signal. Then, the control circuit unit 32 of the second and subsequent slaves 30c uses the on-time of the slave PWMa signal of the previous slave 30c, which is observed by the time observer 33 as the on-time Tonp of the master PWMa signal, A slave PWMa signal is generated. Then, the control circuit unit 32 of the second and subsequent slaves 30c transmits the generated slave PWMa signal to the next slave 30c. That is, each of the plurality of slaves 30c (# 1) to (# N-1) transmits the generated slave PWMa signal in series to the next slave 30c. Further, the control circuit unit 32 of the last slave 30c (#N) transmits the generated slave PWMa signal to the master 20c.
そして、マスタ２０ｃの時間観測器２５（第２制御信号観測部）は、スレーブ３０ｃ（＃Ｎ）から送信されたスレーブＰＷＭａ信号を観測する。時間観測器２５は、時間観測器３３と同様に、スレーブＰＷＭａ信号のオン時間を観測する。 Then, the time observer 25 (second control signal observation unit) of the master 20c observes the slave PWMa signal transmitted from the slave 30c (#N). Similar to the time observer 33, the time observer 25 observes the on-time of the slave PWMa signal.
いずれかのスレーブ３０ｃ、例えばスレーブ３０ｃ（＃Ｎ−４）がエラー停止すると、それ以降のスレーブ３０ｃ（＃Ｎ−３）は全てエラー停止する。そのため、いずれかのスレーブ３０ｃでエラー停止動作が発生すると、時間観測器２５により、スレーブＰＷＭａ信号のオン時間が観測されなくなる。制御器２３は、時間観測器２５によりスレーブＰＷＭａ信号のオン時間が観測されなくなった場合に、いずれかのスレーブ３０ｃでエラー停止動作が発生したことを把握し、マスタＰＷＭａ信号をオフにして、全電力変換部を順次停止させる。 When any one of the slaves 30c, for example, the slave 30c (# N-4) stops with an error, all the subsequent slaves 30c (# N-3) stop with an error. Therefore, when an error stop operation occurs in any of the slaves 30c, the time observer 25 no longer observes the on-time of the slave PWMa signal. When the ON time of the slave PWMa signal is no longer observed by the time observer 25, the controller 23 grasps that an error stop operation has occurred in any of the slaves 30c, turns off the master PWMa signal, The power conversion unit is sequentially stopped.
図１３に、電力変換装置１００ｃによる電流バランス制御の効果を示す。図１３（ａ）は、マスタ２０ｃの出力電流Ｉｏｕｔを５Ａ→２０Ａ→５Ａと変化させた場合における、マスタ２０ｃのリアクトル電流ＩＬ、スレーブ３０ｃ（＃１）のリアクトル電流ＩＬ、スレーブ３０ｃ（＃２）のリアクトル電流ＩＬの変化を示す。また、図１３（ｂ）は、図１３（ａ）の四角で囲まれた部分の拡大図である。 In FIG. 13, the effect of the current balance control by the power converter device 100c is shown. FIG. 13A shows the reactor current IL of the master 20c, the reactor current IL of the slave 30c (# 1), and the slave 30c (# 2) when the output current Iout of the master 20c is changed from 5A → 20A → 5A. The change of the reactor current IL is shown. Moreover, FIG.13 (b) is an enlarged view of the part enclosed by the square of Fig.13 (a).
図１３（ａ）に示すように、マスタ２０ｃのリアクトル電流ＩＬが増加すると、スレーブ３０ｃ（＃１），（＃２）のリアクトル電流ＩＬも追従して増加しており、マスタ２０ｃのリアクトル電流ＩＬが減少すると、スレーブ３０ｃ（＃１），（＃２）のリアクトル電流ＩＬも追従して減少している。また、マスタ２０ｃのリアクトル電流ＩＬが一定のときには、スレーブ３０ｃ（＃１），（＃２）のリアクトル電流ＩＬも一定になっている。よって、動的及び静的な部分のいずれでも、マスタ２０ｃ及びスレーブ３０ｃ（＃１），（＃２）の間で、リアクトル電流ＩＬのバランスが取れている。 As shown in FIG. 13A, when the reactor current IL of the master 20c increases, the reactor current IL of the slaves 30c (# 1) and (# 2) also increases following the reactor current IL of the master 20c. Decreases, the reactor current IL of the slaves 30c (# 1) and (# 2) also decreases following. Further, when the reactor current IL of the master 20c is constant, the reactor current IL of the slaves 30c (# 1) and (# 2) is also constant. Therefore, the reactor current IL is balanced between the master 20c and the slaves 30c (# 1) and (# 2) in both the dynamic and static portions.
また、図１３（ｂ）に示すように、マスタ２０ｃ，スレーブ３０ｃ（＃１），（＃２）は、それぞれスイッチング素子Ｓｐｍ，Ｓｐｓをオンするタイミングは異なっているが、同じオン時間で制御されている。そして、マスタＰＷＭａのオン時間Ｔｏｎｐがスレーブ３０ｃ（＃１）で観測されて、スレーブ３０ｃ（＃１）のスレーブＰＷＭａ信号のオン時間となっている。さらに、スレーブ３０ｃ（＃１）のスレーブＰＷＭａ信号のオン時間がスレーブ３０ｃ（＃２）で観測され、スレーブ３０ｃ（＃２）のスレーブＰＷＭａ信号のオン時間となっている。 Further, as shown in FIG. 13B, the master 20c and slaves 30c (# 1) and (# 2) are controlled with the same on-time, although the timings of turning on the switching elements Spm and Sps are different. ing. Then, the on-time Tonp of the master PWMa is observed in the slave 30c (# 1), and is the on-time of the slave PWMa signal of the slave 30c (# 1). Furthermore, the on time of the slave PWMa signal of the slave 30c (# 1) is observed by the slave 30c (# 2), and is the on time of the slave PWMa signal of the slave 30c (# 2).
なお、電力変換装置１００ｃにおける臨界電流モード制御方法は、第１〜３実施形態のいずれを適用してもよい。 Any of the first to third embodiments may be applied to the critical current mode control method in the power conversion device 100c.
以上説明した第４実施形態によれば、（１）〜（４）及び（６）と同様の効果を奏するとともに、以下の効果を奏する。 According to 4th Embodiment demonstrated above, while there exist an effect similar to (1)-(4) and (6), there exist the following effects.
（７）マスタ２０ｃの制御回路部２２ｃから、スレーブ３０ｃ（＃１）へマスタＰＷＭａ信号が送信され、スレーブ３０ｃ（＃１）において、マスタＰＷＭａが観測され、マスタＰＷＭａ信号のオン時間ＴｏｎｐがスレーブＰＷＭａ信号のオン時間に設定される。そして、各スレーブ３０ｃで生成されたスレーブＰＷＭａ信号が、直列に次のスレーブ３０へ送信される。このとき、スレーブ３０ｃ（＃２）〜（＃Ｎ）では、１つ前のスレーブ３０ｃから送信されたスレーブＰＷＭａ信号のオン時間が、マスタＰＷＭａ信号のオン時間Ｔｏｎｐとして観測される。これにより、マスタＰＷＭａ信号のオン時間Ｔｏｎｐを、順次、各スレーブ３０ｃへ送信することができる。 (7) The master PWMa signal is transmitted from the control circuit unit 22c of the master 20c to the slave 30c (# 1), the master PWMa is observed in the slave 30c (# 1), and the on time Tonp of the master PWMa signal is the slave PWMa. Set to signal on time. Then, the slave PWMa signal generated by each slave 30c is transmitted to the next slave 30 in series. At this time, in the slaves 30c (# 2) to (#N), the on-time of the slave PWMa signal transmitted from the immediately preceding slave 30c is observed as the on-time Tonp of the master PWMa signal. Thereby, the ON time Tonp of the master PWMa signal can be sequentially transmitted to each slave 30c.
（８）マスタ２０ｃにおいて、最後のスレーブ３０ｃ（＃Ｎ）から送信されたスレーブＰＷＭａ信号が観測される。これにより、いずれかのスレーブ３０ｃにおいてエラー停止動作が発生した場合には、マスタ２０ｃにおいて、エラー停止を把握することができる。ひいては、マスタ２０ｃにおいて、マスタＰＷＭａ信号をオフにして、全電力変換部を停止させることができる。 (8) In the master 20c, the slave PWMa signal transmitted from the last slave 30c (#N) is observed. Thereby, when an error stop operation occurs in any of the slaves 30c, the master 20c can grasp the error stop. As a result, in the master 20c, the master PWMa signal can be turned off to stop the total power conversion unit.
（他の実施形態）
上記各実施形態の電力変換部２１，３１は、降圧型コンバータ以外のコンバータでもよい。降圧型コンバータ以外のコンバータの例を図１４〜図２４に示す。
(Other embodiments)
The power converters 21 and 31 of the above embodiments may be converters other than the step-down converter. Examples of converters other than the step-down converter are shown in FIGS.
・電力変換部２１，３１は、図１４に示す昇圧型コンバータ、図１５に示す反転昇降圧型コンバータ、図１６に示すフライバックコンバータ、図１７に示すＣｕｋコンバータ、図１８に示すＳＥＰＩＣコンバータ、及び図１９に示すＺＥＴＡコンバータでもよい。図１４〜図１９に示す各コンバータでは、スイッチング素子Ｓｐｍ，Ｓｐｓとスイッチング素子Ｓｎｍ，Ｓｎｓは相補的に駆動され、スイッチング素子Ｓｎｍ，Ｓｎｓは同期整流に用いられる。 The power converters 21 and 31 are the boost converter shown in FIG. 14, the inverting buck-boost converter shown in FIG. 15, the flyback converter shown in FIG. 16, the Cuk converter shown in FIG. 17, the SEPIC converter shown in FIG. 19 may be a ZETA converter. In each converter shown in FIGS. 14 to 19, the switching elements Spm and Sps and the switching elements Snm and Sns are driven in a complementary manner, and the switching elements Snm and Sns are used for synchronous rectification.
・電力変換部２１，３１は、図２０に示すフルブリッジコンバータ、図２１に示すプッシュプルコンバータ、図２２に示すハーフブリッジコンバータ、図２３に示すフォーワードコンバータ、及び図２４に示すＬＬＣコンバータでもよい。図２０〜図２４に示す各コンバータでは、スイッチング素子Ｓｐｍ１〜４，Ｓｐｓ１〜４とスイッチング素子Ｓｎｍ１〜４，Ｓｎｓ１〜４は相補的に駆動される。また、図２０〜図２４に示す各コンバータにおいて、トランスの二次側に接続されているスイッチング素子は、同期整流に用いられる。 The power converters 21 and 31 may be a full bridge converter shown in FIG. 20, a push-pull converter shown in FIG. 21, a half bridge converter shown in FIG. 22, a forward converter shown in FIG. 23, and an LLC converter shown in FIG. . In each converter shown in FIGS. 20 to 24, the switching elements Spm1 to 4, Sps1 to 4, and the switching elements Snm1 to 4 and Sns1 to 4 are driven in a complementary manner. 20 to 24, the switching element connected to the secondary side of the transformer is used for synchronous rectification.
・損失が増加するおそれはあるが、同期整流に用いるスイッチング素子を整流用のダイオードに替えて、同期整流を実施しなくてもよい。 Although there is a possibility that loss may increase, the switching element used for synchronous rectification may be replaced with a rectifying diode, and synchronous rectification may not be performed.
・各電源装置の出力電流が、スイッチング素子のオン時間で決まるものであれば、各電力変換部を電流臨界モード以外のモードで制御してもよい。 As long as the output current of each power supply device is determined by the on-time of the switching element, each power conversion unit may be controlled in a mode other than the current critical mode.
・第４実施形態において、マスタ２０ｃは時間観測器２５を備えていなくてもよい。エラー停止したスレーブ３０ｃからマスタ２０ｃへ、エラー停止したことを通信機能を用いて通知してもよい。 In the fourth embodiment, the master 20c does not have to include the time observer 25. The slave 30c that has stopped in error may be notified to the master 20c that the error has stopped using a communication function.
２０，２０ａ〜２０ｃ…マスタ、２１…電力変換部、２２，２２ａ〜２２ｃ…制御回路部、３０，３０ａ〜３０ｃ…スレーブ、３１…電力変換部、３２，３２ａ〜３２ｃ…制御回路部、３３…時間観測器、５０…負荷、Ｓｎｍ…スイッチング素子、Ｓｐｍ…スイッチング素子。 20, 20a to 20c ... Master, 21 ... Power conversion unit, 22, 22a-22c ... Control circuit unit, 30, 30a-30c ... Slave, 31 ... Power conversion unit, 32, 32a-32c ... Control circuit unit, 33 ... Time observer 50 ... load, Snm ... switching element, Spm ... switching element.
Claims (11)
前記第１電源装置は、入力電圧を所望の出力電圧に変換する第１電力変換部（２１）と、前記第１電力変換部に含まれるスイッチング素子を制御するＰＷＭ信号である第１制御信号を生成する第１制御回路部（２２，２２ａ〜２２ｃ）と、を含み、
各前記第２電源装置は、入力電圧を所望の出力電圧に変換する第２電力変換部（３１）と、前記第２電力変換部に含まれるスイッチング素子を制御するＰＷＭ信号である第２制御信号を生成する第２制御回路部（３２，３２ａ〜３２ｃ）と、前記第１制御回路部により生成された前記第１制御信号を観測する信号観測部（３３）と、を含み、
各前記第２制御回路部は、前記信号観測部により観測された前記第１制御信号の状態に基づいて、前記第２制御信号を生成し、
前記第１制御回路部は、前記第１制御信号の時比率を制御して、前記第１電力変換部の出力電圧を所望の値に調整するとともに、前記第１制御信号のオフ時間を制御して、前記第１電力変換部を電流臨界モードで作動させ、
前記信号観測部は、前記第１制御信号のオン時間を観測し、
各前記第２制御回路部は、前記信号観測部により観測された前記第１制御信号のオン時間を、前記第２制御信号のオン時間にするとともに、前記第２制御信号のオフ時間を制御して、前記第２電力変換部を電流臨界モードで作動させることを特徴とする電力変換装置。 A first power supply device (20, 20a to 20c) serving as a reference and at least one second power supply device (30, 30a to 30c) are provided, and the first power supply device and the second power supply device load each other. A power converter connected in parallel to (50),
The first power supply device includes a first power conversion unit (21) that converts an input voltage into a desired output voltage, and a first control signal that is a PWM signal that controls a switching element included in the first power conversion unit. A first control circuit unit (22, 22a to 22c) to be generated,
Each of the second power supply devices includes a second power conversion unit (31) that converts an input voltage into a desired output voltage, and a second control signal that is a PWM signal that controls a switching element included in the second power conversion unit. A second control circuit unit (32, 32a to 32c) for generating the signal, and a signal observation unit (33) for observing the first control signal generated by the first control circuit unit,
Each of the second control circuit units generates the second control signal based on the state of the first control signal observed by the signal observation unit,
The first control circuit unit controls a time ratio of the first control signal to adjust an output voltage of the first power conversion unit to a desired value and controls an off time of the first control signal. And operating the first power converter in a current critical mode,
The signal observation unit observes an ON time of the first control signal;
Each of the second control circuit units sets the ON time of the first control signal observed by the signal monitoring unit to the ON time of the second control signal and controls the OFF time of the second control signal. Te, power conversion apparatus characterized by operating the second power conversion unit in a current critical mode.
前記第２制御回路部は、前記信号観測部により、閾値時間よりも長い前記第１制御信号のオン時間が観測されたことを条件として、観測された前記第１制御信号のオン時間を前記第２制御信号のオン時間にして、生成した前記第２制御信号を前記第２電力変換部へ出力する請求項１に記載の電力変換装置。 The signal observation unit observes an ON time of the first control signal;
The second control circuit unit sets the observed ON time of the first control signal on the condition that the ON time of the first control signal longer than a threshold time is observed by the signal observation unit. 2. The power conversion device according to claim 1 , wherein the generated second control signal is output to the second power conversion unit during an ON time of two control signals.
前記第１電源装置は、入力電圧を所望の出力電圧に変換する第１電力変換部（２１）と、前記第１電力変換部に含まれるスイッチング素子を制御するＰＷＭ信号である第１制御信号を生成する第１制御回路部（２２，２２ａ〜２２ｃ）と、を含み、
各前記第２電源装置は、入力電圧を所望の出力電圧に変換する第２電力変換部（３１）と、前記第２電力変換部に含まれるスイッチング素子を制御するＰＷＭ信号である第２制御信号を生成する第２制御回路部（３２，３２ａ〜３２ｃ）と、前記第１制御回路部により生成された前記第１制御信号を観測する信号観測部（３３）と、を含み、
各前記第２制御回路部は、前記信号観測部により観測された前記第１制御信号の状態に基づいて、前記第２制御信号を生成し、
前記信号観測部は、前記第１制御信号のオン時間を観測し、
前記第２制御回路部は、前記信号観測部により、閾値時間よりも長い前記第１制御信号のオン時間が観測されたことを条件として、観測された前記第１制御信号のオン時間を前記第２制御信号のオン時間にして、生成した前記第２制御信号を前記第２電力変換部へ出力することを特徴とする電力変換装置。 A first power supply device (20, 20a to 20c) serving as a reference and at least one second power supply device (30, 30a to 30c) are provided, and the first power supply device and the second power supply device load each other. A power converter connected in parallel to (50),
The first power supply device includes a first power conversion unit (21) that converts an input voltage into a desired output voltage, and a first control signal that is a PWM signal that controls a switching element included in the first power conversion unit. A first control circuit unit (22, 22a to 22c) to be generated,
Each of the second power supply devices includes a second power conversion unit (31) that converts an input voltage into a desired output voltage, and a second control signal that is a PWM signal that controls a switching element included in the second power conversion unit. A second control circuit unit (32, 32a to 32c) for generating the signal, and a signal observation unit (33) for observing the first control signal generated by the first control circuit unit,
Each of the second control circuit units generates the second control signal based on the state of the first control signal observed by the signal observation unit,
The signal observation unit observes an ON time of the first control signal;
The second control circuit unit sets the observed ON time of the first control signal on the condition that the ON time of the first control signal longer than a threshold time is observed by the signal observation unit. Turn on time of the second control signal, the power conversion device and outputting the generated second control signal to the second power conversion unit.
前記第２制御回路部は、前記信号観測部により、前記第１制御回路部の制御周期の間、前記第１制御信号のオフ時間が継続していることが観測されたことを条件として、前記第２制御信号の出力を停止する請求項１〜３のいずれか１項に記載の電力変換装置。 The signal observation unit observes an off time of the first control signal;
The second control circuit unit is configured on the condition that the off-time of the first control signal continues during the control period of the first control circuit unit by the signal observation unit. The power converter according to any one of claims 1 to 3, wherein the output of the second control signal is stopped.
前記第１電源装置は、入力電圧を所望の出力電圧に変換する第１電力変換部（２１）と、前記第１電力変換部に含まれるスイッチング素子を制御するＰＷＭ信号である第１制御信号を生成する第１制御回路部（２２，２２ａ〜２２ｃ）と、を含み、
各前記第２電源装置は、入力電圧を所望の出力電圧に変換する第２電力変換部（３１）と、前記第２電力変換部に含まれるスイッチング素子を制御するＰＷＭ信号である第２制御信号を生成する第２制御回路部（３２，３２ａ〜３２ｃ）と、前記第１制御回路部により生成された前記第１制御信号を観測する信号観測部（３３）と、を含み、
各前記第２制御回路部は、前記信号観測部により観測された前記第１制御信号の状態に基づいて、前記第２制御信号を生成し、
前記信号観測部は、前記第１制御信号のオフ時間を観測し、
前記第２制御回路部は、前記信号観測部により、前記第１制御回路部の制御周期の間、前記第１制御信号のオフ時間が継続していることが観測されたことを条件として、前記第２制御信号の出力を停止することを特徴とする電力変換装置。 A first power supply device (20, 20a to 20c) serving as a reference and at least one second power supply device (30, 30a to 30c) are provided, and the first power supply device and the second power supply device load each other. A power converter connected in parallel to (50),
The first power supply device includes a first power conversion unit (21) that converts an input voltage into a desired output voltage, and a first control signal that is a PWM signal that controls a switching element included in the first power conversion unit. A first control circuit unit (22, 22a to 22c) to be generated,
Each of the second power supply devices includes a second power conversion unit (31) that converts an input voltage into a desired output voltage, and a second control signal that is a PWM signal that controls a switching element included in the second power conversion unit. A second control circuit unit (32, 32a to 32c) for generating the signal, and a signal observation unit (33) for observing the first control signal generated by the first control circuit unit,
Each of the second control circuit units generates the second control signal based on the state of the first control signal observed by the signal observation unit,
The signal observation unit observes an off time of the first control signal;
The second control circuit unit is configured on the condition that the off-time of the first control signal continues during the control period of the first control circuit unit by the signal observation unit. power conversion apparatus characterized by stopping the output of the second control signal.
複数の前記第２電源装置は、それぞれ、生成した前記第２制御信号を直列に次の前記第２電源装置へ送信するものであり、
前記第１制御回路部は、前記複数の第２電源装置のうちの１番目の第２電源装置へ、前記第１制御信号を送信し、
前記１番目の第２電源装置の前記第２制御回路部は、前記信号観測部により観測された前記第１制御信号のオン時間を前記第２制御信号のオン時間にして、生成した前記第２制御信号を２番目の前記第２電源装置へ送信し、
前記２番目以降の前記第２電源装置は、１つ前の前記第２電源装置から送信された前記第２制御信号のオン時間を、前記第１制御信号のオン時間として観測する請求項１〜５のいずれか１項に記載の電力変換装置。 A plurality of the second power supply devices;
Each of the plurality of second power supply devices transmits the generated second control signal in series to the next second power supply device,
The first control circuit unit transmits the first control signal to a first second power supply device among the plurality of second power supply devices,
The second control circuit unit of the first second power supply device generates the second control signal by using the ON time of the first control signal observed by the signal observation unit as the ON time of the second control signal. Sending a control signal to the second second power supply,
The second and subsequent second power supply devices observe the on-time of the second control signal transmitted from the immediately preceding second power supply device as the on-time of the first control signal. The power converter according to any one of 5 .
前記第１制御回路部は、前記第２電源装置のそれぞれへ、前記第１制御信号を並列に送信し、
各前記第２電源装置の前記信号観測部は、それぞれ、前記第１制御回路から送信された前記第１制御信号を観測する請求項１〜５のいずれか１項に記載の電力変換装置。 A plurality of the second power supply devices;
The first control circuit unit transmits the first control signal in parallel to each of the second power supply devices,
The power converter according to any one of claims 1 to 5 , wherein the signal observation unit of each second power supply device observes the first control signal transmitted from the first control circuit.
前記第１電源装置は、入力電圧を所望の出力電圧に変換する第１電力変換部（２１）と、前記第１電力変換部に含まれるスイッチング素子を制御するＰＷＭ信号である第１制御信号を生成する第１制御回路部（２２，２２ａ〜２２ｃ）と、を含み、
各前記第２電源装置は、入力電圧を所望の出力電圧に変換する第２電力変換部（３１）と、前記第２電力変換部に含まれるスイッチング素子を制御するＰＷＭ信号である第２制御信号を生成する第２制御回路部（３２，３２ａ〜３２ｃ）と、前記第１制御回路部により生成された前記第１制御信号を観測する信号観測部（３３）と、を含み、
各前記第２制御回路部は、前記信号観測部により観測された前記第１制御信号の状態に基づいて、前記第２制御信号を生成し、
前記第２電源装置を複数備え、
前記第１制御回路部は、前記第２電源装置のそれぞれへ、前記第１制御信号を並列に送信し、
各前記第２電源装置の前記信号観測部は、それぞれ、前記第１制御回路から送信された前記第１制御信号を観測することを特徴とする電力変換装置。 A first power supply device (20, 20a to 20c) serving as a reference and at least one second power supply device (30, 30a to 30c) are provided, and the first power supply device and the second power supply device load each other. A power converter connected in parallel to (50),
The first power supply device includes a first power conversion unit (21) that converts an input voltage into a desired output voltage, and a first control signal that is a PWM signal that controls a switching element included in the first power conversion unit. A first control circuit unit (22, 22a to 22c) to be generated,
Each of the second power supply devices includes a second power conversion unit (31) that converts an input voltage into a desired output voltage, and a second control signal that is a PWM signal that controls a switching element included in the second power conversion unit. A second control circuit unit (32, 32a to 32c) for generating the signal, and a signal observation unit (33) for observing the first control signal generated by the first control circuit unit,
Each of the second control circuit units generates the second control signal based on the state of the first control signal observed by the signal observation unit,
A plurality of the second power supply devices;
The first control circuit unit transmits the first control signal in parallel to each of the second power supply devices,
The signal observation portion of each of said second power supply, respectively, a power conversion apparatus characterized by observing said first control signal transmitted from the first control circuit.
前記第２制御信号観測部は、前記複数の第２電源装置のうち最後の第２電源装置から送信された前記第２制御信号を観測する請求項６に記載の電力変換装置。 The first power supply device includes a second control signal observation unit (25),
The power conversion device according to claim 6 , wherein the second control signal observation unit observes the second control signal transmitted from the last second power supply device among the plurality of second power supply devices.
前記第１電源装置は、入力電圧を所望の出力電圧に変換する第１電力変換部（２１）と、前記第１電力変換部に含まれるスイッチング素子を制御するＰＷＭ信号である第１制御信号を生成する第１制御回路部（２２，２２ａ〜２２ｃ）と、を含み、
各前記第２電源装置は、入力電圧を所望の出力電圧に変換する第２電力変換部（３１）と、前記第２電力変換部に含まれるスイッチング素子を制御するＰＷＭ信号である第２制御信号を生成する第２制御回路部（３２，３２ａ〜３２ｃ）と、前記第１制御回路部により生成された前記第１制御信号を観測する信号観測部（３３）と、を含み、
各前記第２制御回路部は、前記信号観測部により観測された前記第１制御信号の状態に基づいて、前記第２制御信号を生成し、
前記第２電源装置を複数備え、
複数の前記第２電源装置は、それぞれ、生成した前記第２制御信号を直列に次の前記第２電源装置へ送信するものであり、
前記第１制御回路部は、前記複数の第２電源装置のうちの１番目の第２電源装置へ、前記第１制御信号を送信し、
前記１番目の第２電源装置の前記第２制御回路部は、前記信号観測部により観測された前記第１制御信号のオン時間を前記第２制御信号のオン時間にして、生成した前記第２制御信号を２番目の前記第２電源装置へ送信し、
前記２番目以降の前記第２電源装置は、１つ前の前記第２電源装置から送信された前記第２制御信号のオン時間を、前記第１制御信号のオン時間として観測し、
前記第１電源装置は、第２制御信号観測部（２５）を含み、
前記第２制御信号観測部は、前記複数の第２電源装置のうち最後の第２電源装置から送信された前記第２制御信号を観測することを特徴とする電力変換装置。 A first power supply device (20, 20a to 20c) serving as a reference and at least one second power supply device (30, 30a to 30c) are provided, and the first power supply device and the second power supply device load each other. A power converter connected in parallel to (50),
The first power supply device includes a first power conversion unit (21) that converts an input voltage into a desired output voltage, and a first control signal that is a PWM signal that controls a switching element included in the first power conversion unit. A first control circuit unit (22, 22a to 22c) to be generated,
Each of the second power supply devices includes a second power conversion unit (31) that converts an input voltage into a desired output voltage, and a second control signal that is a PWM signal that controls a switching element included in the second power conversion unit. A second control circuit unit (32, 32a to 32c) for generating the signal, and a signal observation unit (33) for observing the first control signal generated by the first control circuit unit,
Each of the second control circuit units generates the second control signal based on the state of the first control signal observed by the signal observation unit,
A plurality of the second power supply devices;
Each of the plurality of second power supply devices transmits the generated second control signal in series to the next second power supply device,
The first control circuit unit transmits the first control signal to a first second power supply device among the plurality of second power supply devices,
The second control circuit unit of the first second power supply device generates the second control signal by using the ON time of the first control signal observed by the signal observation unit as the ON time of the second control signal. Sending a control signal to the second second power supply,
The second and subsequent second power supply devices observe the ON time of the second control signal transmitted from the previous second power supply device as the ON time of the first control signal,
The first power supply device includes a second control signal observation unit (25),
Said second control signal observation unit, a power conversion apparatus characterized by observing said second control signal transmitted from the end of the second power supply device of the plurality of second power supply.
各前記第２制御回路部は、前記第２電力変換部に含まれるスイッチング素子に印加される電圧が零になった時に、前記第２電力変換部に含まれる前記スイッチング素子のオン状態を開始する請求項１〜１０のいずれか１項に記載の電力変換装置。 The first control circuit unit starts an ON state of the switching element included in the first power conversion unit when the voltage applied to the switching element included in the first power conversion unit becomes zero.
Each of the second control circuit units starts an ON state of the switching element included in the second power conversion unit when the voltage applied to the switching element included in the second power conversion unit becomes zero. power converter according to any one of claims 1-10.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015089768A JP6464910B2 (en) | 2015-04-24 | 2015-04-24 | Power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015089768A JP6464910B2 (en) | 2015-04-24 | 2015-04-24 | Power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016208742A JP2016208742A (en) | 2016-12-08 |
| JP6464910B2 true JP6464910B2 (en) | 2019-02-06 |
Family
ID=57490877
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015089768A Active JP6464910B2 (en) | 2015-04-24 | 2015-04-24 | Power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6464910B2 (en) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6650838B2 (en) | 2016-06-23 | 2020-02-19 | 株式会社ダイヘン | Power supply system, power supply, control method, and control program |
| JP6531751B2 (en) * | 2016-12-13 | 2019-06-19 | トヨタ自動車株式会社 | Power system |
| JP6702210B2 (en) * | 2017-01-26 | 2020-05-27 | 株式会社デンソー | Power converter |
| JP6858648B2 (en) * | 2017-06-01 | 2021-04-14 | キヤノンメディカルシステムズ株式会社 | X-ray high-voltage device, X-ray imaging device, and judgment circuit |
| JP6835676B2 (en) * | 2017-07-05 | 2021-02-24 | 株式会社ダイヘン | Power system, power supply, control method and control program |
| JP2019126163A (en) * | 2018-01-16 | 2019-07-25 | 株式会社オートネットワーク技術研究所 | On-vehicle dcdc converter |
| CN110535328B (en) * | 2018-05-25 | 2021-02-23 | 中车株洲电力机车研究所有限公司 | Power electronic transformer energy flow identification method, system and equipment |
| JP7561589B2 (en) | 2020-11-30 | 2024-10-04 | 株式会社アドバンテスト | Power supplies, power supply units, test equipment |
| JP7634975B2 (en) * | 2020-11-30 | 2025-02-25 | 株式会社アドバンテスト | Power supplies, power supply units, test equipment |
| WO2022153533A1 (en) * | 2021-01-18 | 2022-07-21 | 株式会社安川電機 | Electrolysis system and converter |
| JP7601806B2 (en) * | 2022-01-06 | 2024-12-17 | 株式会社豊田中央研究所 | Power System |
| JP2024000081A (en) * | 2022-06-20 | 2024-01-05 | サンケン電気株式会社 | power system |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5495252B2 (en) * | 2009-07-03 | 2014-05-21 | シャープ株式会社 | Power supply |
| EP2782236B1 (en) * | 2011-11-18 | 2018-07-18 | Shindengen Electric Manufacturing Co., Ltd. | Control circuit and interleave power supply provided with same |
-
2015
- 2015-04-24 JP JP2015089768A patent/JP6464910B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016208742A (en) | 2016-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6464910B2 (en) | Power converter | |
| US9362833B2 (en) | Constant voltage constant current control circuits and methods with improved load regulation | |
| US9093908B2 (en) | Bidirectional DC-DC converter and method of controlling bidirectional DC-DC converter | |
| US9455641B2 (en) | DC/DC converter | |
| JP5790708B2 (en) | Power conversion device and power conversion method | |
| EP2378649A3 (en) | Switching scheme for step up-step down converters using fixed frequency current-mode control | |
| JP2012100376A (en) | Switching power supply device | |
| JP2012152101A (en) | Power supply device | |
| JP2016532430A5 (en) | ||
| CN107113932B (en) | controllable driver and driving method | |
| JP6065753B2 (en) | DC / DC converter and battery charge / discharge device | |
| US20120274294A1 (en) | Controller for converting circuit | |
| CN104467431B (en) | Dynamic frequency regulation power supply control device | |
| JP6570623B2 (en) | Constant on-time (COT) control in isolated converters | |
| TWI547083B (en) | Control circuit of power converter and related method | |
| JP6546543B2 (en) | Power converter | |
| US20140092658A1 (en) | Power conversion apparatus | |
| JP6593927B2 (en) | Switching power supply | |
| JP6602373B2 (en) | Constant on-time (COT) control in isolated converters | |
| US20150271883A1 (en) | Power supply device | |
| CN203747654U (en) | DC-DC converter with input voltage compensation circuit | |
| JP2018501761A (en) | Inductive power transmitter and power flow control method | |
| WO2007083649A1 (en) | Power supply device | |
| JP5823248B2 (en) | AC / DC inverter device and control method of AC / DC inverter device | |
| JP2015186405A (en) | Isolated DC power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170728 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180712 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180821 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181011 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181211 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181224 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6464910 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |