JP6469854B2 - 半導体チップの製造方法及びこれに用いるマスク一体型表面保護テープ - Google Patents
半導体チップの製造方法及びこれに用いるマスク一体型表面保護テープ Download PDFInfo
- Publication number
- JP6469854B2 JP6469854B2 JP2017518586A JP2017518586A JP6469854B2 JP 6469854 B2 JP6469854 B2 JP 6469854B2 JP 2017518586 A JP2017518586 A JP 2017518586A JP 2017518586 A JP2017518586 A JP 2017518586A JP 6469854 B2 JP6469854 B2 JP 6469854B2
- Authority
- JP
- Japan
- Prior art keywords
- mask
- material layer
- mask material
- plasma
- tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/351—Working by laser beam, e.g. welding, cutting or boring for trimming or tuning of electrical components
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/362—Laser etching
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J201/00—Adhesives based on unspecified macromolecular compounds
-
- C—CHEMISTRY; METALLURGY
- C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
- C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
- C09J7/00—Adhesives in the form of films or foils
- C09J7/20—Adhesives in the form of films or foils characterised by their carriers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
- H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
- H10P50/692—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their composition, e.g. multilayer masks or materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P52/00—Grinding, lapping or polishing of wafers, substrates or parts of devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P54/00—Cutting or separating of wafers, substrates or parts of devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/04—Apparatus for manufacture or treatment
- H10P72/0442—Apparatus for placing on an insulating substrate, e.g. tape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
- H10P72/7402—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
- H10P72/7402—Wafer tapes, e.g. grinding or dicing support tapes
- H10P72/7404—Wafer tapes, e.g. grinding or dicing support tapes the wafer tape being a laminate of three or more layers, e.g. including additional layers beyond a base layer and an uppermost adhesive layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
- H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
- H10P72/7422—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
- H10P72/744—Details of chemical or physical process used for separating the auxiliary support from a device or a wafer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Chemical & Material Sciences (AREA)
- Organic Chemistry (AREA)
- Plasma & Fusion (AREA)
- Mechanical Engineering (AREA)
- Dicing (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Adhesive Tapes (AREA)
- Adhesives Or Adhesive Processes (AREA)
- Laser Beam Processing (AREA)
Description
また本発明は、プラズマダイシング方式を用いた半導体チップの製造において、フォトリソグラフィプロセスによるマスク形成を不要とできるマスク一体型表面保護テープであって、このマスク一体型表面保護テープを用いて回路面に形成されたマスクは、プラズマダイシングの際に良好なマスク性を示し、かつアッシングによって、より確実に除去することができる、マスク一体型表面保護テープを提供することを課題とする。すなわち本発明は、プラズマダイシングによる半導体チップの製造プロセスの簡略化および短縮化を可能にし、且つ不良チップの発生を高度に抑えることができるマスク一体型表面保護テープを提供することを課題とする。
下記工程(a)〜(d)を含む半導体チップの製造方法。
(a)基材フィルムと、該基材フィルム上に設けられた粘着剤層と、該粘着剤層上に設けられたマスク材層とを有するマスク一体型表面保護テープを半導体ウェハのパターン面側に貼り合せた状態で、該半導体ウェハの裏面を研削し、研削した半導体ウェハの裏面にウェハ固定テープを貼り合わせ、リングフレームで支持固定する工程、
(b)前記マスク一体型表面保護テープから前記基材フィルムと前記粘着剤層を一体に剥離してマスク材層を表面に露出させた後、該マスク材層のうち半導体ウェハのストリートに相当する部分をレーザーにより切断して半導体ウェハのストリートを開口する工程、
(c)プラズマ照射により半導体ウェハを前記ストリートで分断して半導体チップに個片化するプラズマダイシング工程、及び、
(d)プラズマ照射により前記マスク材層を除去するアッシング工程。
〔2〕
前記マスク一体型表面保護テープのうち少なくとも粘着剤層が放射線硬化型であり、前記工程(b)において、前記マスク一体型表面保護テープから前記基材フィルムと前記粘着剤層を一体に剥離してマスク材層を表面に露出させる前に、放射線を照射して、粘着剤層を硬化させる工程を含む、〔1〕記載の半導体チップの製造方法。
〔3〕
前記工程(c)において、プラズマ照射がフッ素化合物のプラズマ照射である、〔1〕又は〔2〕記載の半導体チップの製造方法。
〔4〕
前記工程(d)において、プラズマ照射が酸素プラズマ照射である、〔1〕〜〔3〕のいずれか1項記載の半導体チップの製造方法。
〔5〕
前記工程(d)の後、(e)ウェハ固定テープから半導体チップをピックアップする工程を含む、〔1〕〜〔4〕のいずれか1項記載の半導体チップの製造方法。
〔6〕
前記工程(e)の後、(f)ピックアップした半導体チップをダイボンディング工程に移行する工程を含む、〔5〕記載の半導体チップの製造方法。
〔7〕
下記工程(a)〜(d)を含む半導体チップの製造方法に用いられるマスク一体型表面保護テープであって、当該マスク一体型表面保護テープが、基材フィルム上に粘着剤層、マスク材層がこの順に形成されたマスク一体型表面保護テープであって、前記マスク材層の、SF6プラズマによるエッチングレートが、O2プラズマによるエッチングレートよりも低い、マスク一体型表面保護テープ:
(a)マスク一体型表面保護テープを半導体ウェハのパターン面側に貼り合せた状態で、該半導体ウェハの裏面を研削し、研削した半導体ウェハの裏面にウェハ固定テープを貼り合わせ、リングフレームで支持固定する工程、
(b)前記マスク一体型表面保護テープから前記基材フィルムと前記粘着剤層を一体に剥離してマスク材層を表面に露出させた後、該マスク材層のうち半導体ウェハのストリートに相当する部分をレーザーにより切断して半導体ウェハのストリートを開口する工程、
(c)プラズマ照射により半導体ウェハを前記ストリートで分断して半導体チップに個片化するプラズマダイシング工程、及び、
(d)プラズマ照射により前記マスク材層を除去するアッシング工程
〔8〕
前記マスク材層が、前記SF6プラズマによるエッチングレート(EF)に対する、前記O2プラズマによるエッチングレート(EO2)の比(EO2/EF)が、2.0以上である、〔7〕に記載のマスク一体型表面保護テープ。
〔9〕
前記マスク材層の、波長10μmでの光線透過率が80%以下であり、波長350〜700nmでの可視光線透過率が50%以上である、〔7〕または〔8〕に記載のマスク一体型表面保護テープ。
〔10〕
前記マスク材層が、分子内に1または2個の光重合性炭素−炭素二重結合を有するアクリレート化合物を含有し、前記アクリレート化合物の含有量が15質量%以上である、〔7〕〜〔9〕のいずれか1項に記載のマスク一体型表面保護テープ。
本発明のマスク一体型表面保護テープは、プラズマダイシング方式を用いた半導体チップの製造において、フォトリソグラフィプロセスによるマスク形成を不要とできる表面保護テープである。本発明のマスク一体型表面保護テープは、回路面へのマスク形成プロセスの簡略化を可能とし、また、回路面に形成されたマスクはプラズマダイシングの際に良好なマスク性を示し、かつ、アッシングによって、より確実に除去することができる。このため、本発明のマスク一体型表面保護テープは半導体チップの製造プロセスの簡略化および短縮化を可能とし、不良チップの発生も高度に抑えることができる。
本発明の上記及び他の特徴及び利点は、適宜添付の図面を参照して、下記の記載からより明らかになるであろう。
本発明の半導体チップの製造方法(以下、単に「本発明の製造方法」という。)は、半導体ウェハをプラズマダイシングして半導体チップを得る方法である。以下に説明するように、本発明の製造方法はフォトリソグラフィプロセスが不要であり、半導体チップないし半導体製品の製造コストを大幅に抑えることができる。
(a)基材フィルムと、該基材フィルム上に設けられた粘着剤層と、該粘着剤層上に設けられたマスク材層とを有するマスク一体型表面保護テープを半導体ウェハのパターン面側に貼り合せた状態で、該半導体ウェハの裏面を研削し、研削した半導体ウェハの裏面にウェハ固定テープを貼り合わせ、リングフレームで支持固定する工程、
(b)前記マスク一体型表面保護テープから前記基材フィルムと前記粘着剤層を一体に剥離して(すなわちマスク一体型表面保護テープから表面保護テープを剥離して)マスク材層を表面に露出させた後、該マスク材層のうち半導体ウェハのストリートに相当する部分をレーザーにより切断して半導体ウェハのストリートを開口する工程、
(c)プラズマ照射により半導体ウェハを前記ストリートで分断して半導体チップに個片化するプラズマダイシング工程、及び、
(d)プラズマ照射により前記マスク材層を除去するアッシング工程。
(e)ウェハ固定テープから半導体チップをピックアップする工程
(f)ピックアップした半導体チップをダイボンディング工程に移行する工程
粘着剤層が放射線硬化型である場合、上記工程(b)において、上記マスク一体型表面保護テープから上記基材フィルムと上記粘着剤層を一体に剥離してマスク材層を表面に露出させる前に、放射線を照射して、粘着剤層を硬化させる工程を含むことが好ましい。粘着剤層を硬化させることにより、マスク材層と粘着剤層との層間剥離性が向上し、マスク一体型表面保護テープから表面保護テープを剥離しやすくなる。
なお、下記の実施形態に用いる装置及び材料等は、特に断りのない限り、従来から半導体ウェハの加工に用いられている通常の装置及び材料等を使用することができ、その使用条件も通常の使用方法の範囲内で目的に応じて適宜に設定、好適化することができる。また、各実施形態で共通する材質、構造、方法、効果などについては重複記載を省略する。
本発明の製造方法の第1の実施形態を図1〜図5を参照して説明する。
半導体ウェハ1は、その表面Sに半導体素子の回路などが形成されたパターン面2を有している(図1(a)参照)。このパターン面2には、基材フィルム3aaに粘着剤層3abを設けた表面保護テープ3aの粘着剤層3ab上に、さらにマスク材層3bを設けたマスク一体型表面保護テープ3を貼合し(図1(b)参照)、パターン面2がマスク一体型表面保護テープ3で被覆された半導体ウェハ1を得る(図1(c)参照)。
半導体ウェハ1は、片面に半導体素子の回路などが形成されたパターン面2を有するシリコンウェハなどであり、パターン面2は、半導体素子の回路などが形成された面であって、平面視においてストリートを有する。
本明細書において「放射線」とは紫外線のような光線や電子線のような電離性放射線の双方を含む意味に用いる、本発明に用いる放射線は紫外線が好ましい。
アクリル系粘着剤は、(メタ)アクリル系共重合体、あるいは(メタ)アクリル系共重合体と硬化剤との混合物である。(メタ)アクリル系共重合体は、例えば(メタ)アクリル酸エステルを構成成分として有する共重合体、あるいは(メタ)アクリル酸エステルを構成成分として有する2種以上の共重合体の混合物等が挙げられる。これらの共重合体の重量平均分子量は、通常は30万〜100万程度である。(メタ)アクリル系共重合体の全モノマー成分中、(メタ)アクリル酸エステル成分の割合は70モル%以上が好ましく、80モル%以上がより好ましく、90モル%以上がさらに好ましい。また、(メタ)アクリル系共重合体のモノマー成分中、(メタ)アクリル酸エステル成分の割合が100モル%でない場合、残部のモノマー成分は(メタ)アクリロイル基を重合性基として重合した形態で存在するモノマー成分((メタ)アクリル酸由来の構成成分等)であることが好ましい。また、(メタ)アクリル系共重合体の全モノマー成分中、後述する硬化剤と反応する官能基(例えばヒドロキシ基)を有する(メタ)アクリル酸エステル成分の割合は、1モル%以上が好ましく、2モル%以上がより好ましく、5モル%以上がより好ましく、10モル%以上がより好ましい。また当該(メタ)アクリル酸エステル成分の割合は35モル%以下が好ましく、25モル%以下がより好ましい。また、(メタ)アクリル系共重合体の全モノマー成分中、後述する硬化剤と反応する官能基(例えばヒドロキシ基)を有する構成成分(モノマー成分)の割合は、5モル%以上が好ましく、10モル%以上がより好ましい。当該割合の上限値は35モル%以下が好ましく、25モル%以下がより好ましい。
上記(メタ)アクリル酸エステル成分は、(メタ)アクリル酸アルキルエステル(アルキル(メタ)アクリレートともいう)であることが好ましい。この(メタ)アクリル酸アルキルエステルを構成するアルキル基の炭素数は、1〜20が好ましく、1〜15がより好ましく、1〜12がさらに好ましい。
放射線重合性(メタ)アクリル系共重合体は、共重合体の分子中に、放射線、特に紫外線照射で重合反応することが可能な反応性の基を有する共重合体である。このような反応性の基としては、エチレン性不飽和基、すなわち、炭素−炭素二重結合を有する基が好ましい。かかる基の例として、ビニル基、アリル基、スチリル基、(メタ)アクリロイルオキシ基、(メタ)アクリロイルアミノ基などが挙げられる。
上記反応性基の共重合体中への導入は、例えば、ヒドロキシ基を有する共重合体と、ヒドロキシ基と反応する基(例えば、イソシアネート基)を有し、かつ上記反応性基を有する化合物〔(代表的には、2−(メタ)アクリロイルオキシエチルイソシアネート〕とを反応させることにより行うことができる。
また、上記放射線重合性(メタ)アクリル系共重合体を構成する全モノマー成分中、上記の反応性の基を有するモノマー成分の割合は2〜40モル%が好ましく、5〜30モル%がより好ましく、10〜30モル%がさらに好ましい。
また、マスク材層は後述するエッチングレート特性を有することも好ましい。この場合、マスク材層3bとして、放射線硬化型粘着剤を用いることも好ましい。
マスク材層3bの厚みは、パターン表面への追従性及びプラズマによる除去性の観点から、1〜50μmが好ましく、5〜20μmがより好ましい。
また、マスク材層3bをO2プラズマで除去できるため、プラズマダイシングを行う装置と同じ装置でマスク部分の除去ができる。加えてパターン面2側(表面S側)からプラズマダイシングを行うため、ピッキング作業前にチップの上下を反転させる必要がない。これらの理由から設備を簡易化でき、プロセスコストを大幅に抑えることができる。
第2実施形態では第1実施形態における表面保護テープ3aを剥離する工程の前に、マスク一体型表面保護テープ3に紫外線等の放射線を照射して粘着剤層を硬化させる工程を含む点で第1実施形態と異なる。その他の工程は第1実施形態と同じである。
粘着剤層3abを紫外線等で硬化させることにより、表面保護テープ3aとマスク材層3bとの剥離が容易になる。
本発明のマスク一体型表面保護テープ3は、基材フィルム3aa上に粘着剤層3abが形成された表面保護テープ3aの、さらに粘着剤層3ab上にマスク材層3bが形成されたテープであって、上記マスク材層3bのSF6プラズマによるエッチングレート(EF)が、O2プラズマによるエッチングレート(EO2)よりも低い。
本発明のマスク一体型表面保護テープにおいて、基材フィルム、粘着剤層、マスク材層は単層構造でも2層以上の複層構造でもよい。粘着剤層及びマスク材層は好ましくは単層構造である。本発明のマスク一体型表面保護テープにおいて、基材フィルム及び粘着剤層の構成は、上述した本発明の製造方法において説明した形態を適用することができる。本発明のマスク一体型表面保護テープのマスク材層の構成について以下に説明する。
本発明のマスク一体型表面保護テープにおいて、マスク材層3bは、パターン面2への貼着に際し半導体素子等を傷つけにくく、また、その除去の際に半導体素子等の破損や表面への粘着剤残留を生じにくいものである。さらに、本発明においては、マスク材層3bは、SF6プラズマによるエッチングレート(EF)が、O2プラズマによるエッチングレート(EO2)よりも低いため、回路面に形成されたマスクは、プラズマダイシングに際しマスクとして機能する耐プラズマ性を有し、かつ、アッシングによって形成されたマスクをより確実に除去することができる。
また、本発明のマスク一体型表面保護テープにおいて、マスク剤層のO2プラズマによるエッチングレート(EO2)は、実施例に記載される、O2ガスプラズマによりマスク剤層aを1μm/分のエッチングレートでエッチングする条件での、マスク剤層のエッチングレートを言う。
なお、マスク剤層が放射線重合型のマスク材である場合には、上記のエッチングレートは、放射線重合された後のマスク剤層についてのエッチングレートを意味する。
光線透過率10μmは、79%以下であることがより好ましく、75%以下であることがさらに好ましい。下限値の制限は特にないが、30%以上であることが現実的である。
可視光線透過率350−700μmは、70%以上であることがより好ましく、90%以上であることがさらに好ましい。上限値の制限は特にないが、100%以下であることが好ましい。
また、可視光線透過率350−700μmが上記好ましい範囲内にあることで、半導体ウェハのパターン面2を適切に認識することができ、ストリート開口する際の誤認識を防止することができる。
上記光線透過率は、後述の実施例に記載の方法により測定される。
上記アクリル系粘着剤は、(メタ)アクリル系共重合体、あるいは(メタ)アクリル系共重合体と硬化剤との混合物であり、前述の粘着剤層で記載するアクリル系粘着剤を好適に用いることができる。
なお、密着性の観点から、(メタ)アクリル系共重合体の全モノマー成分中、硬化剤と反応する官能基(例えば、ヒドロキシ基)を有する(メタ)アクリル酸エステル成分の割合は、0.1モル%以上が好ましく、0.5モル%以上がより好ましい。上限値は、20モル%以下であることが好ましく、15モル%以下であることがより好ましい。(メタ)アクリル系共重合体の質量平均分子量は、10万〜100万程度が好ましい。
上記放射線硬化型粘着剤としては、上記アクリル系粘着剤と、分子内に1または2個の光重合性炭素−炭素二重結合を有するアクリレート化合物とを含有してなる粘着剤が好適である。上記放射線硬化型粘着剤中、分子内に1または2個の光重合性炭素−炭素二重結合を有するアクリレート化合物の含有量は15質量%以上が好ましく、15〜70質量%がより好ましく、15〜65質量%がさらに好ましい。また、分子内に1または2個の光重合性炭素−炭素二重結合を有するアクリレート化合物は、分子内に1個の光重合性炭素−炭素二重結合を有するアクリレート化合物であることが好ましい。
上記分子内に1または2個の光重合性炭素−炭素二重結合を有するアクリレート化合物は、具体的には、2−ヒドロキシ−3−フェノキシプロピルアクリレート、1,4−ブチレングリコールジアクリレート、1,6−ヘキサンジオールジアクリレート、ポリエチレングリコールジアクリレート等を広く適用可能である。
また、分子内に1または2個の光重合性炭素−炭素二重結合を有する、ウレタンアクリレートオリゴマーを好適に用いる事ができ、前述の粘着剤層に記載する方法で得られるウレタンアクリレートオリゴマーを好ましく用いることができる。
<表面保護テープ3aの調製>
2−エチルヘキシルアクリレート:80mol%、アクリル酸メチル:1mol%、2-ヒドロキシエチルアクリレート:19mol%の各モノマー由来の構成成分からなるアクリルポリマー(ランダムポリマー)に対し、分子中にエチレン性不飽和結合(光反応性基)とイソシアネート基を有する2−イソシアナトエチルメタクリレート(MOI、昭和電工製)を反応させ、分子中にエチレン性不飽和結合を有するアクリルポリマーA1(Mw:80万、酸価:12mgKOH/g、水酸基価:43mgKOH/g、二重結合当量:0.9eq)を得た。
前記アクリルポリマーA1の100質量部に対し、イソシアネート硬化剤(商品名:L‐45、東ソー株式会社製)を2.0質量部、光重合開始剤(エザキュア KIP 100F、Lamberti製)を5.0質量部配合し、粘着剤組成物Aを得た。
上記粘着剤組成物Aを離型フィルム上に塗工し、乾燥して形成された粘着剤層を上記基材フィルム3aaのEVA層上に貼り合わせ、転写し、厚さ20μmの放射線硬化型の粘着剤層3abを形成し、表面保護テープ3aを得た。
ブチルアクリレート:95mol%、アクリル酸メチル:5mol%の各モノマー由来の構成成分からなるアクリルポリマーA2(ランダムポリマー、Mw:100万、酸価:23mgKOH/g、水酸基価:0mgKOH/g):100質量部に対し、エポキシ硬化剤(Tetrad−C、三菱ガス化学製)を2.0質量部配合して、マスク材組成物Aを得た。このマスク材組成物Aを用いて、乾燥後の厚さが10μmとなるように前記表面保護テープ3aの粘着剤層3ab側に成膜して感圧型粘着剤層であるマスク材層3bを形成し、マスク一体型表面保護テープ3を得た。
得られたマスク一体型表面保護テープ3を、テープ貼合装置(商品名:DR−3000II、日東精機株式会社製)を用いてシリコンウェハ(直径8インチ)に貼り合わせた。マスク一体型表面保護テープ3を貼り合わせたウェハを、裏面研削装置(商品名:DGP8760、株式会社DISCO製)を用いて厚さが50μmになるまで研削し、その際のウェハの割れの有無を、目視及び顕微鏡により調べた。
研削されたウェハの裏面側にUV硬化型のウェハ固定テープ4(商品名:UC−353EP−110、古河電気工業株式会社製)を貼り合わせ、リングフレームを用いて支持固定した。次いでマスク一体型表面保護テープ3側から紫外線を照射し、その後マスク材層3bを残して表面保護テープ3aを引き剥がした。剥き出しになったマスク材層3bの上からシリコンウェハのストリート部分に沿ってCO2レーザーを照射し、当該部分のマスク材層3bを除去してストリート部分を開口した。
その後、プラズマ発生用ガスとしてSF6ガスを用い、0.5μm/分のエッチング速度で、剥き出しになったマスク材層3bの面側からプラズマ照射してプラズマダイシングを行い、これによりウェハを切断して個々のチップに分割した。次いでプラズマ発生用ガスとしてO2ガスを用い、1.0μm/分のエッチング速度でアッシングを行い、マスク材層3bを除去して半導体チップを得た。
参考例1において、マスク材組成物Aに用いたアクリルポリマーA2に代えて、ブチルアクリレート:47mol%、2−エチルヘキシルアクリレート:47mol%、アクリル酸メチル:5mol%、2-ヒドロキシエチルアクリレート:1mol%の各モノマー由来の構成成分からなるアクリルポリマーB(ランダムポリマー、Mw:35万、酸価:23mgKOH/g、水酸基価:3.6mgKOH/g)を用いてマスク材組成物Bを調製し、このマスク材組成物Bを用いて感圧型粘着剤層であるマスク材層3bを形成したこと以外は、参考例1と同様にしてマスク一体型表面保護テープを得た。
実施例1において、マスク一体型表面保護テープ3として、参考例1で作製したマスク一体型表面保護テープに代えて、参考例2で作製したマスク一体型表面保護テープを用いた以外は、実施例1と同様にして半導体チップを得た。
参考例1において、基材フィルム3aaとして、LDPEとEVAの2層構造からなる基材フィルムに代えて、厚さ50μmのPET(ポリエチレンテレフタレート)フィルムを用いた以外は、参考例1と同様にしてマスク一体型表面保護テープを得た。
実施例1において、マスク一体型表面保護テープ3として、参考例1で作製したマスク一体型表面保護テープに代えて、参考例3で作製したマスク一体型表面保護テープを用いた以外は、実施例1と同様にして半導体チップを得た。
参考例1において、基材フィルム3aaとして、LDPEとEVAの2層構造からなる基材フィルムに代えて、EVA樹脂(ウルトラセン510、東ソー株式会社製)の単層フィルム(厚さ100μm)を用いた以外は、参考例1と同様にしてマスク一体型表面保護テープを得た。
実施例1において、マスク一体型表面保護テープ3として、参考例1で作製したマスク一体型表面保護テープに代えて、参考例4で作製したマスク一体型表面保護テープを用いた以外は、実施例1と同様にして半導体チップを得た。
シリコンウェハ(直径8インチ)上に、スピンコーターを用いてポジ型感光性材料を厚さが10μmとなるように回転塗布してレジスト層を形成した。前記レジスト層の、スクライブラインとなる部分を露光した後、テトラメチルアンモニウムハイドロオキサイドで現像し、スクライブラインが開口されたマスク付きウェハを得た。このマスク付きウェハのマスク上に、参考例1で調製した表面保護テープ3a(マスク材層なし)を貼り合わせた。
この表面保護テープを貼り合わせたウェハを、裏面研削装置(商品名:DGP8760、株式会社DISCO製)を用いて厚さが50μmになるまで研削し、その際のウェハの割れの有無を目視および顕微鏡により調べた。
研削されたウェハの裏面側にUV硬化型のウェハ固定テープ4(商品名:UC−353EP−110、古河電気工業株式会社製)を貼り合わせ、リングフレームを用いて支持固定した。次いで表面保護テープ側から紫外線を照射し、マスク材を残して表面保護テープを引き剥がした。
その後、プラズマ発生用ガスとしてSF6ガスを用い、0.5μm/分のエッチング速度で、剥き出しになったマスクの面側からプラズマ照射して、プラズマダイシングを行い、これによりウェハを切断して個々のチップに分割した。次いでプラズマ発生用ガスとしてO2ガスを用い、1.0μm/分のエッチング速度でアッシングを行い、マスクを除去した。
−研削性−
◎:裏面研削によりウェハに割れが全く生じなかった。
○:裏面研削によりウェハに僅かに割れが生じたが実用上問題ないレベルであった。
×:裏面研削によりウェハに実用上問題があるレベルの割れが生じた。
○:レーザー照射により、スクライブライン上のマスクが完全に除去された。
×:レーザー照射しても、スクライブライン上にマスクが残留した。
○:SF6ガスによるプラズマ照射により、ウェハが完全に分割された。
×:SF6ガスによるプラズマ照射しても、ウェハが完全に分割されなかった。
なお、比較例1における開口性の評価「○」は、現像により、スクライブライン上のマスクが完全に除去されたことを意味する。
(試料1)
構成単位として、2−エチルヘキシルアクリレート:80mol%、アクリル酸メチル:1mol%、2−ヒドロキシエチルアクリレート:19mol%由来の構成単位を各モル比で有するアクリルポリマー100質量部に対し、分子中に光重合性の炭素−炭素二重結合とイソシアネート基を有する2−イソシアナトエチルメタクリレート(商品名:MOI、昭和電工社製)を反応させ、分子中に光重合性の炭素−炭素二重結合を有するアクリルポリマーa(Mw:75万、酸価:6mgKOH/g、水酸基価:30mgKOH/g)を得た。
前記アクリルポリマーa100質量部に対し、イソシアネート硬化剤(商品名:L−45、東ソー株式会社製)を2.0質量部、光重合開始剤(商品名:エザキュア KIP 100F、Lamberti社製)を5.0質量部配合し、粘着剤組成物aを得た。
別途、低密度ポリエチレン(LDPE)樹脂(商品名:ニポロンハード205、東ソー株式会社製)とエチレン−酢酸ビニル共重合体(EVA)樹脂(商品名:ウルトラセン540、東ソー株式会社製)からなる基材フィルムa(3aa)を押出法により厚さが110μmとなるように製膜した。
前記粘着剤組成物aを、乾燥後の厚さが20μmとなるように前記基材フィルムaのEVA樹脂層上に塗布、乾燥して粘着剤層(3ab)を形成し、粘着テープaを得た。
前記マスク材組成物aを、乾燥後の厚さが10μmとなるように前記粘着テープaの粘着剤層(3ab)上に塗布、乾燥してマスク材層a(3b)を積層し、マスク一体型表面保護テープa(3)を得た。
構成単位として、メチルアクリレート:75mol%、2−エチルヘキシルアクリレート:10mol%、メタクリル酸:7mol%、2−ヒドロキシエチルアクリレート:8mol%由来の構成単位を各モル比で有するアクリルポリマーc(Mw:25万、酸価:47mgKOH/g、水酸基価:8mgKOH/g)100質量部に対し、分子内に光重合性の炭素−炭素二重結合を1個もつアクリレートモノマー(商品名:M−5700、東亞合成社製)を25質量部、エポキシ硬化剤(商品名:Tetrad−C、三菱ガス化学社製)を1.0質量部、光重合開始剤(商品名:エザキュア KIP 100F、Lamberti社製)を5.0質量部配合して、マスク材組成物bを得た。
マスク材組成物aに代えてマスク材組成物bを用いた以外は試料1と同様にして、マスク一体型表面保護テープb(3)を得た。
試料2において、アクリルポリマーc100質量部に対する、分子内に光重合性の炭素−炭素二重結合を1個もつアクリレートモノマー(商品名:M−5700、東亞合成社製)の配合量を150質量部に代えた以外は試料2と同様にして、マスク材組成物cおよびこれを用いたマスク一体型表面保護テープc(3)を得た。
試料2において、分子内に光重合性炭素−炭素二重結合を1個もつアクリレートモノマー(商品名:M−5700、東亞合成社製)に代えて、アクリルポリマーc100質量部に対し、分子内に光重合性の炭素−炭素二重結合を5個もつアクリレートオリゴマー(商品名:ビームセット575、荒川化学工業社製)を100質量部、分子内に光重合性の炭素−炭素二重結合を3個持つアクリレートオリゴマー(商品名:CN944、サートマー社製)を10質量部用いた以外は試料2と同様にして、マスク材組成物eおよびこれを用いた、マスク一体型表面保護テープeを得た。
上記で得られた各マスク一体型表面保護テープa〜cおよびeを用いて、次に示す半導体ウェハの処理工程を行い、各マスク一体型表面保護テープについて評価を行った。
(剥離性)
まず、直径8インチのシリコンウェハ(Siウェハ)のパターン面側にウェハと略同径となるようにマスク一体型表面保護テープ(3)を貼合し、バックグラインダー〔DFD8540(株式会社ディスコ製)〕を用いてウェハ厚が50μmになるまで研削した。
次いで、マスク一体型表面保護テープ側から紫外線を500mJ/cm2照射した後、研削されたウェハの裏面側にUV硬化型ダイシングテープ(商品名:UC−353EP−110、古河電気工業株式会社製)を貼合し、リングフレームにて支持固定した。マスク材層(3b)を残して表面保護テープ(粘着剤層3abおよび基材テープ3aa)を引き剥がした。
表面保護テープのみの引き剥がしができ、かつ、ウェハ上にマスク剤層が残っているものを「A」、それ以外のものを「C」として評価した。
ここで、試料c1は「C」評価であり、表面保護テープを引き剥がした際にマスク材層の一部がウェハから剥がれた。
次いで、プラズマ発生用ガスとしてSF6ガスを用い、剥き出しになったマスク材層の面側からプラズマ照射して、プラズマダイシングを行い、ウェハを切断して個々のチップに分割した。エッチングは、Siウェハのエッチングレートが15μm/分となる条件で行い、この条件での各マスク剤層のSF6エッチングレート[μm/分]を測定した。
次いでプラズマ発生用ガスとしてO2ガスを用い、アッシングを行った。O2のプラズマエッチングに関しては、マスク材層aのエッチングレートが1μm/分となる条件で行い、この条件での、その他の各マスク剤層のO2エッチングレート[μm/分]を測定した。
上記で得られたマスク一体型表面保護テープを、易接着処理したPETフィルムに貼合しUV照射して表面保護テープのみを剥離した。得られたPETフィルムとマスク材層からなる積層体の透過率を、分光光度計(商品名:UV−1800、島津製作所製)で測定した。得られた透過率から、PETフィルム単体の透過率を差し引くことで、マスク材層の透過率を算出した。
−マスク材層を有するウェハの作製−
Siウェハのパターン面側表面に、マスク材組成物eを単独で塗布、乾燥して、マスク材層を形成し、マスク材層を有するSiウェハを作製した。
2 パターン面
3 マスク一体型表面保護テープ
3a 表面保護テープ
3aa 基材フィルム
3ab 粘着剤層
3b マスク材層
4 ウェハ固定テープ
7 チップ
S 表面
B 裏面
M1 ウェハ研削装置
M2 ピン
M3 コレット
F リングフレーム
L レーザー(CO2レーザー)
P1 SF6ガスのプラズマ
P2 O2ガスのプラズマ
Claims (10)
- 下記工程(a)〜(d)を含む半導体チップの製造方法。
(a)基材フィルムと、該基材フィルム上に設けられた粘着剤層と、該粘着剤層上に設けられたマスク材層とを有するマスク一体型表面保護テープを半導体ウェハのパターン面側に貼り合せた状態で、該半導体ウェハの裏面を研削し、研削した半導体ウェハの裏面にウェハ固定テープを貼り合わせ、リングフレームで支持固定する工程、
(b)前記マスク一体型表面保護テープから前記基材フィルムと前記粘着剤層を一体に剥離してマスク材層を表面に露出させた後、該マスク材層のうち半導体ウェハのストリートに相当する部分をレーザーにより切断して半導体ウェハのストリートを開口する工程、
(c)プラズマ照射により半導体ウェハを前記ストリートで分断して半導体チップに個片化するプラズマダイシング工程、及び、
(d)プラズマ照射により前記マスク材層を除去するアッシング工程。 - 前記マスク一体型表面保護テープのうち少なくとも粘着剤層が放射線硬化型であり、前記工程(b)において、前記マスク一体型表面保護テープから前記基材フィルムと前記粘着剤層を一体に剥離してマスク材層を表面に露出させる前に、放射線を照射して、粘着剤層を硬化させる工程を含む、請求項1記載の半導体チップの製造方法。
- 前記工程(c)において、プラズマ照射がフッ素化合物のプラズマ照射である、請求項1又は2記載の半導体チップの製造方法。
- 前記工程(d)において、プラズマ照射が酸素プラズマ照射である、請求項1〜3のいずれか1項記載の半導体チップの製造方法。
- 前記工程(d)の後、(e)ウェハ固定テープから半導体チップをピックアップする工程を含む、請求項1〜4のいずれか1項記載の半導体チップの製造方法。
- 前記工程(e)の後、(f)ピックアップした半導体チップをダイボンディング工程に移行する工程を含む、請求項5記載の半導体チップの製造方法。
- 下記工程(a)〜(d)を含む半導体チップの製造方法に用いられるマスク一体型表面保護テープであって、当該マスク一体型表面保護テープが、基材フィルム上に粘着剤層、マスク材層がこの順に形成されたマスク一体型表面保護テープであって、前記マスク材層の、SF6プラズマによるエッチングレートが、O2プラズマによるエッチングレートよりも低い、マスク一体型表面保護テープ:
(a)マスク一体型表面保護テープを半導体ウェハのパターン面側に貼り合せた状態で、該半導体ウェハの裏面を研削し、研削した半導体ウェハの裏面にウェハ固定テープを貼り合わせ、リングフレームで支持固定する工程、
(b)前記マスク一体型表面保護テープから前記基材フィルムと前記粘着剤層を一体に剥離してマスク材層を表面に露出させた後、該マスク材層のうち半導体ウェハのストリートに相当する部分をレーザーにより切断して半導体ウェハのストリートを開口する工程、
(c)プラズマ照射により半導体ウェハを前記ストリートで分断して半導体チップに個片化するプラズマダイシング工程、及び、
(d)プラズマ照射により前記マスク材層を除去するアッシング工程 - 前記マスク材層が、前記SF6プラズマによるエッチングレート(EF)に対する、前記O2プラズマによるエッチングレート(EO2)の比(EO2/EF)が、2.0以上である、請求項7に記載のマスク一体型表面保護テープ。
- 前記マスク材層の、波長10μmでの光線透過率が80%以下であり、波長350〜700nmでの可視光線透過率が50%以上である、請求項7または8に記載のマスク一体型表面保護テープ。
- 前記マスク材層が、分子内に1または2個の光重合性炭素−炭素二重結合を有するアクリレート化合物を含有し、前記アクリレート化合物の含有量が15質量%以上である、請求項7〜9のいずれか1項に記載のマスク一体型表面保護テープ。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015219738 | 2015-11-09 | ||
| JP2015219736 | 2015-11-09 | ||
| JP2015219736 | 2015-11-09 | ||
| JP2015219738 | 2015-11-09 | ||
| PCT/JP2016/082983 WO2017082210A1 (ja) | 2015-11-09 | 2016-11-07 | 半導体チップの製造方法及びこれに用いるマスク一体型表面保護テープ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2017082210A1 JPWO2017082210A1 (ja) | 2018-05-31 |
| JP6469854B2 true JP6469854B2 (ja) | 2019-02-13 |
Family
ID=58695387
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017518586A Active JP6469854B2 (ja) | 2015-11-09 | 2016-11-07 | 半導体チップの製造方法及びこれに用いるマスク一体型表面保護テープ |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US10307866B2 (ja) |
| EP (1) | EP3376526B1 (ja) |
| JP (1) | JP6469854B2 (ja) |
| KR (1) | KR20170122185A (ja) |
| CN (2) | CN113675131B (ja) |
| TW (1) | TWI618594B (ja) |
| WO (1) | WO2017082210A1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6469854B2 (ja) * | 2015-11-09 | 2019-02-13 | 古河電気工業株式会社 | 半導体チップの製造方法及びこれに用いるマスク一体型表面保護テープ |
| MY181934A (en) * | 2016-03-31 | 2021-01-14 | Furukawa Electric Co Ltd | Mask-integrated surface protective tape |
| JP6524558B2 (ja) * | 2016-12-15 | 2019-06-05 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法 |
| PL3580428T3 (pl) * | 2017-02-08 | 2021-06-14 | Inventio Ag | Sposób mocowania uchwytu do szyn układu dźwigu oraz układu dźwigu |
| JP6582013B2 (ja) * | 2017-03-31 | 2019-09-25 | 古河電気工業株式会社 | 剥離ライナー付マスク一体型表面保護テープ |
| JP7042437B2 (ja) * | 2017-09-07 | 2022-03-28 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法 |
| JP6782215B2 (ja) * | 2017-10-18 | 2020-11-11 | 古河電気工業株式会社 | プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法 |
| JP6667489B2 (ja) * | 2017-11-09 | 2020-03-18 | 古河電気工業株式会社 | 半導体チップの製造方法 |
| JP6647267B2 (ja) * | 2017-11-09 | 2020-02-14 | 古河電気工業株式会社 | 半導体チップの製造方法 |
| JP6429982B1 (ja) * | 2017-12-05 | 2018-11-28 | 古河電気工業株式会社 | マスク一体型表面保護テープ |
| JP7071782B2 (ja) * | 2017-12-28 | 2022-05-19 | 株式会社ディスコ | ウェーハの加工方法 |
| KR102563929B1 (ko) * | 2018-03-09 | 2023-08-04 | 삼성전자주식회사 | 반도체 다이들의 개별화 방법 및 반도체 패키지의 제조 방법 |
| JP7138297B2 (ja) * | 2018-03-26 | 2022-09-16 | パナソニックIpマネジメント株式会社 | 素子チップの製造方法 |
| JP7042667B2 (ja) * | 2018-03-28 | 2022-03-28 | 古河電気工業株式会社 | 半導体チップの製造方法 |
| CN110634796A (zh) * | 2018-06-25 | 2019-12-31 | 半导体元件工业有限责任公司 | 用于处理电子管芯的方法及半导体晶圆和管芯的切单方法 |
| DE102019124181B4 (de) | 2018-09-28 | 2023-06-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Vereinzelungsverfahren für gestapelte Halbleiter-Bauelemente sowie gestapelte Halbleitervorrichtung |
| US11081392B2 (en) | 2018-09-28 | 2021-08-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dicing method for stacked semiconductor devices |
| JP7292803B2 (ja) * | 2019-09-12 | 2023-06-19 | 株式会社ディスコ | ウェーハの加工方法 |
| JP7399565B2 (ja) * | 2019-12-23 | 2023-12-18 | 株式会社ディスコ | 被加工物の加工方法 |
| JP2021136248A (ja) * | 2020-02-21 | 2021-09-13 | 株式会社ディスコ | デバイスウェーハの加工方法 |
Family Cites Families (95)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100324792B1 (ko) * | 1993-03-31 | 2002-06-20 | 히가시 데쓰로 | 플라즈마처리장치 |
| JPH09129607A (ja) * | 1995-11-01 | 1997-05-16 | Canon Inc | マイクロ波プラズマエッチング装置及び方法 |
| US6426484B1 (en) * | 1996-09-10 | 2002-07-30 | Micron Technology, Inc. | Circuit and method for heating an adhesive to package or rework a semiconductor die |
| JPH10150025A (ja) * | 1996-11-20 | 1998-06-02 | Mitsubishi Electric Corp | プラズマ反応装置 |
| DE19919469A1 (de) * | 1999-04-29 | 2000-11-02 | Bosch Gmbh Robert | Verfahren zum Plasmaätzen von Silizium |
| US6887804B2 (en) * | 2000-01-10 | 2005-05-03 | Electro Scientific Industries, Inc. | Passivation processing over a memory link |
| DE10031252A1 (de) * | 2000-06-27 | 2002-01-10 | Bosch Gmbh Robert | Verfahren zur Zertrennung eines Substratwafers in eine Anzahl von Substratchips |
| US6379982B1 (en) * | 2000-08-17 | 2002-04-30 | Micron Technology, Inc. | Wafer on wafer packaging and method of fabrication for full-wafer burn-in and testing |
| US6676878B2 (en) * | 2001-01-31 | 2004-01-13 | Electro Scientific Industries, Inc. | Laser segmented cutting |
| US6726804B2 (en) * | 2001-01-22 | 2004-04-27 | Liang-Guo Wang | RF power delivery for plasma processing using modulated power signal |
| US6759275B1 (en) * | 2001-09-04 | 2004-07-06 | Megic Corporation | Method for making high-performance RF integrated circuits |
| US20030062064A1 (en) * | 2001-09-28 | 2003-04-03 | Infineon Technologies North America Corp. | Method of removing PECVD residues of fluorinated plasma using in-situ H2 plasma |
| US6642127B2 (en) * | 2001-10-19 | 2003-11-04 | Applied Materials, Inc. | Method for dicing a semiconductor wafer |
| US6706998B2 (en) * | 2002-01-11 | 2004-03-16 | Electro Scientific Industries, Inc. | Simulated laser spot enlargement |
| KR100451950B1 (ko) * | 2002-02-25 | 2004-10-08 | 삼성전자주식회사 | 이미지 센서 소자 웨이퍼 소잉 방법 |
| DE10391811B4 (de) * | 2002-02-25 | 2012-06-21 | Disco Corp. | Verfahren zum Zerlegen eines Halbleiterwafers |
| JP2003257896A (ja) * | 2002-02-28 | 2003-09-12 | Disco Abrasive Syst Ltd | 半導体ウェーハの分割方法 |
| WO2003090258A2 (en) * | 2002-04-19 | 2003-10-30 | Xsil Technology Limited | Laser machining |
| US6582983B1 (en) * | 2002-07-12 | 2003-06-24 | Keteca Singapore Singapore | Method and wafer for maintaining ultra clean bonding pads on a wafer |
| JP3908148B2 (ja) * | 2002-10-28 | 2007-04-25 | シャープ株式会社 | 積層型半導体装置 |
| JP4013745B2 (ja) * | 2002-11-20 | 2007-11-28 | 松下電器産業株式会社 | プラズマ処理方法 |
| US6897128B2 (en) * | 2002-11-20 | 2005-05-24 | Matsushita Electric Industrial Co., Ltd. | Method of manufacturing semiconductor device, plasma processing apparatus and plasma processing method |
| US20040157457A1 (en) * | 2003-02-12 | 2004-08-12 | Songlin Xu | Methods of using polymer films to form micro-structures |
| JP2004273895A (ja) * | 2003-03-11 | 2004-09-30 | Disco Abrasive Syst Ltd | 半導体ウエーハの分割方法 |
| US7087452B2 (en) * | 2003-04-22 | 2006-08-08 | Intel Corporation | Edge arrangements for integrated circuit chips |
| JP2004322168A (ja) * | 2003-04-25 | 2004-11-18 | Disco Abrasive Syst Ltd | レーザー加工装置 |
| JP4231349B2 (ja) * | 2003-07-02 | 2009-02-25 | 株式会社ディスコ | レーザー加工方法およびレーザー加工装置 |
| US20050029221A1 (en) * | 2003-08-09 | 2005-02-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Deep trench etching using HDP chamber |
| JP4408361B2 (ja) * | 2003-09-26 | 2010-02-03 | 株式会社ディスコ | ウエーハの分割方法 |
| US7128806B2 (en) * | 2003-10-21 | 2006-10-31 | Applied Materials, Inc. | Mask etch processing apparatus |
| JP4471632B2 (ja) * | 2003-11-18 | 2010-06-02 | 株式会社ディスコ | ウエーハの加工方法 |
| US7183137B2 (en) * | 2003-12-01 | 2007-02-27 | Taiwan Semiconductor Manufacturing Company | Method for dicing semiconductor wafers |
| JP2005203541A (ja) * | 2004-01-15 | 2005-07-28 | Disco Abrasive Syst Ltd | ウエーハのレーザー加工方法 |
| US7459377B2 (en) * | 2004-06-08 | 2008-12-02 | Panasonic Corporation | Method for dividing substrate |
| US7804043B2 (en) * | 2004-06-15 | 2010-09-28 | Laserfacturing Inc. | Method and apparatus for dicing of thin and ultra thin semiconductor wafer using ultrafast pulse laser |
| US7687740B2 (en) * | 2004-06-18 | 2010-03-30 | Electro Scientific Industries, Inc. | Semiconductor structure processing using multiple laterally spaced laser beam spots delivering multiple blows |
| US7507638B2 (en) * | 2004-06-30 | 2009-03-24 | Freescale Semiconductor, Inc. | Ultra-thin die and method of fabricating same |
| JP2006032419A (ja) * | 2004-07-12 | 2006-02-02 | Disco Abrasive Syst Ltd | ウエーハのレーザー加工方法 |
| JP4018088B2 (ja) * | 2004-08-02 | 2007-12-05 | 松下電器産業株式会社 | 半導体ウェハの分割方法及び半導体素子の製造方法 |
| US7199050B2 (en) * | 2004-08-24 | 2007-04-03 | Micron Technology, Inc. | Pass through via technology for use during the manufacture of a semiconductor device |
| JP4018096B2 (ja) * | 2004-10-05 | 2007-12-05 | 松下電器産業株式会社 | 半導体ウェハの分割方法、及び半導体素子の製造方法 |
| JP2006114825A (ja) * | 2004-10-18 | 2006-04-27 | Disco Abrasive Syst Ltd | ウェーハの分割方法 |
| US20060088984A1 (en) * | 2004-10-21 | 2006-04-27 | Intel Corporation | Laser ablation method |
| US20060086898A1 (en) * | 2004-10-26 | 2006-04-27 | Matsushita Electric Industrial Co., Ltd. | Method and apparatus of making highly repetitive micro-pattern using laser writer |
| US20060146910A1 (en) * | 2004-11-23 | 2006-07-06 | Manoochehr Koochesfahani | Method and apparatus for simultaneous velocity and temperature measurements in fluid flow |
| JP4288229B2 (ja) * | 2004-12-24 | 2009-07-01 | パナソニック株式会社 | 半導体チップの製造方法 |
| US7875898B2 (en) * | 2005-01-24 | 2011-01-25 | Panasonic Corporation | Semiconductor device |
| JP2006253402A (ja) * | 2005-03-10 | 2006-09-21 | Nec Electronics Corp | 半導体装置の製造方法 |
| US7361990B2 (en) * | 2005-03-17 | 2008-04-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads |
| JP4478053B2 (ja) * | 2005-03-29 | 2010-06-09 | 株式会社ディスコ | 半導体ウエーハ処理方法 |
| JP2006344795A (ja) * | 2005-06-09 | 2006-12-21 | Disco Abrasive Syst Ltd | ウエーハの分割方法 |
| JP4333649B2 (ja) | 2005-07-11 | 2009-09-16 | パナソニック株式会社 | 半導体チップの製造方法 |
| JP4285455B2 (ja) * | 2005-07-11 | 2009-06-24 | パナソニック株式会社 | 半導体チップの製造方法 |
| JP4599243B2 (ja) * | 2005-07-12 | 2010-12-15 | 株式会社ディスコ | レーザー加工装置 |
| JP4769560B2 (ja) * | 2005-12-06 | 2011-09-07 | 株式会社ディスコ | ウエーハの分割方法 |
| JP4462221B2 (ja) * | 2006-03-29 | 2010-05-12 | パナソニック株式会社 | 半導体部品の製造方法 |
| JP4372115B2 (ja) * | 2006-05-12 | 2009-11-25 | パナソニック株式会社 | 半導体装置の製造方法、および半導体モジュールの製造方法 |
| JP4480728B2 (ja) * | 2006-06-09 | 2010-06-16 | パナソニック株式会社 | Memsマイクの製造方法 |
| JP4544231B2 (ja) * | 2006-10-06 | 2010-09-15 | パナソニック株式会社 | 半導体チップの製造方法 |
| JP5064985B2 (ja) | 2006-12-05 | 2012-10-31 | 古河電気工業株式会社 | 半導体ウェハの処理方法 |
| JP4840174B2 (ja) * | 2007-02-08 | 2011-12-21 | パナソニック株式会社 | 半導体チップの製造方法 |
| JP4840200B2 (ja) * | 2007-03-09 | 2011-12-21 | パナソニック株式会社 | 半導体チップの製造方法 |
| JP2008251934A (ja) * | 2007-03-30 | 2008-10-16 | Lintec Corp | 半導体チップの製造方法 |
| US7926410B2 (en) * | 2007-05-01 | 2011-04-19 | J.R. Automation Technologies, L.L.C. | Hydraulic circuit for synchronized horizontal extension of cylinders |
| US7989319B2 (en) * | 2007-08-07 | 2011-08-02 | Semiconductor Components Industries, Llc | Semiconductor die singulation method |
| JP5205012B2 (ja) * | 2007-08-29 | 2013-06-05 | 株式会社半導体エネルギー研究所 | 表示装置及び当該表示装置を具備する電子機器 |
| JP4858395B2 (ja) * | 2007-10-12 | 2012-01-18 | パナソニック株式会社 | プラズマ処理装置 |
| TW200935506A (en) * | 2007-11-16 | 2009-08-16 | Panasonic Corp | Plasma dicing apparatus and semiconductor chip manufacturing method |
| JP2009141024A (ja) * | 2007-12-04 | 2009-06-25 | Furukawa Electric Co Ltd:The | 粘着テープ |
| US7859084B2 (en) * | 2008-02-28 | 2010-12-28 | Panasonic Corporation | Semiconductor substrate |
| TW201006600A (en) * | 2008-04-10 | 2010-02-16 | Applied Materials Inc | Laser-scribing platform and hybrid writing strategy |
| US20100013036A1 (en) * | 2008-07-16 | 2010-01-21 | Carey James E | Thin Sacrificial Masking Films for Protecting Semiconductors From Pulsed Laser Process |
| GB0817834D0 (en) * | 2008-09-30 | 2008-11-05 | Cambridge Silicon Radio Ltd | Low cost flexible substrate |
| JP2010165963A (ja) * | 2009-01-19 | 2010-07-29 | Furukawa Electric Co Ltd:The | 半導体ウェハの処理方法 |
| US8609512B2 (en) * | 2009-03-27 | 2013-12-17 | Electro Scientific Industries, Inc. | Method for laser singulation of chip scale packages on glass substrates |
| US8642448B2 (en) * | 2010-06-22 | 2014-02-04 | Applied Materials, Inc. | Wafer dicing using femtosecond-based laser and plasma etch |
| US8802545B2 (en) * | 2011-03-14 | 2014-08-12 | Plasma-Therm Llc | Method and apparatus for plasma dicing a semi-conductor wafer |
| JP5591181B2 (ja) * | 2011-05-19 | 2014-09-17 | パナソニック株式会社 | 半導体チップの製造方法 |
| US8598016B2 (en) * | 2011-06-15 | 2013-12-03 | Applied Materials, Inc. | In-situ deposited mask layer for device singulation by laser scribing and plasma etch |
| JP2013021105A (ja) * | 2011-07-11 | 2013-01-31 | Nitto Denko Corp | ダイシング用粘着シート、及び、ダイシング用粘着シートを用いた半導体装置の製造方法 |
| JP2014007351A (ja) * | 2012-06-27 | 2014-01-16 | Renesas Electronics Corp | 半導体装置の製造方法 |
| JP5787239B2 (ja) * | 2012-06-29 | 2015-09-30 | 荒川化学工業株式会社 | 印刷レジスト用活性エネルギー線硬化性樹脂組成物、これを用いたレジストパターンの形成方法、印刷レジスト積層体およびプリント配線基板 |
| US8969177B2 (en) * | 2012-06-29 | 2015-03-03 | Applied Materials, Inc. | Laser and plasma etch wafer dicing with a double sided UV-curable adhesive film |
| WO2014080918A1 (ja) * | 2012-11-20 | 2014-05-30 | 古河電気工業株式会社 | 半導体チップの製造方法およびそれに用いる薄膜研削用表面保護テープ |
| FR3008542B1 (fr) | 2013-07-09 | 2015-10-02 | Schneider Electric Ind Sas | Dispositif de detection du rearmement d'un disjoncteur, actionneur d'un mecanisme de separation des contacts du disjoncteur, disjoncteur electrique et utilisation d'un courant induit pour generer un signal d'indication du rearmement |
| CN103692089B (zh) * | 2013-12-05 | 2015-07-08 | 苏州德龙激光股份有限公司 | 激光切割装置及其切割方法 |
| JP5697061B1 (ja) * | 2014-03-24 | 2015-04-08 | 古河電気工業株式会社 | 半導体ウェハ加工用粘着テープおよび半導体ウェハの加工方法 |
| US9142459B1 (en) * | 2014-06-30 | 2015-09-22 | Applied Materials, Inc. | Wafer dicing using hybrid laser scribing and plasma etch approach with mask application by vacuum lamination |
| JP2016039186A (ja) * | 2014-08-05 | 2016-03-22 | 株式会社ディスコ | ウエーハの加工方法 |
| JP6738591B2 (ja) * | 2015-03-13 | 2020-08-12 | 古河電気工業株式会社 | 半導体ウェハの処理方法、半導体チップおよび表面保護テープ |
| JP6522998B2 (ja) * | 2015-03-13 | 2019-05-29 | 古河電気工業株式会社 | 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。 |
| US9601375B2 (en) * | 2015-04-27 | 2017-03-21 | Applied Materials, Inc. | UV-cure pre-treatment of carrier film for wafer dicing using hybrid laser scribing and plasma etch approach |
| KR102042538B1 (ko) * | 2015-11-09 | 2019-11-08 | 후루카와 덴키 고교 가부시키가이샤 | 마스크 일체형 표면 보호 테이프 |
| KR102149775B1 (ko) * | 2015-11-09 | 2020-08-31 | 후루카와 덴키 고교 가부시키가이샤 | 마스크 일체형 표면 보호 필름 |
| JP6469854B2 (ja) * | 2015-11-09 | 2019-02-13 | 古河電気工業株式会社 | 半導体チップの製造方法及びこれに用いるマスク一体型表面保護テープ |
-
2016
- 2016-11-07 JP JP2017518586A patent/JP6469854B2/ja active Active
- 2016-11-07 EP EP16864171.0A patent/EP3376526B1/en active Active
- 2016-11-07 CN CN202110960126.3A patent/CN113675131B/zh active Active
- 2016-11-07 WO PCT/JP2016/082983 patent/WO2017082210A1/ja not_active Ceased
- 2016-11-07 CN CN201680008788.8A patent/CN107210207A/zh active Pending
- 2016-11-07 KR KR1020177021909A patent/KR20170122185A/ko not_active Ceased
- 2016-11-09 TW TW105136425A patent/TWI618594B/zh active
-
2018
- 2018-01-11 US US15/868,866 patent/US10307866B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| EP3376526A4 (en) | 2019-06-19 |
| JPWO2017082210A1 (ja) | 2018-05-31 |
| US20180185964A1 (en) | 2018-07-05 |
| CN113675131B (zh) | 2025-06-24 |
| US10307866B2 (en) | 2019-06-04 |
| EP3376526A1 (en) | 2018-09-19 |
| TWI618594B (zh) | 2018-03-21 |
| EP3376526B1 (en) | 2022-06-22 |
| KR20170122185A (ko) | 2017-11-03 |
| CN107210207A (zh) | 2017-09-26 |
| CN113675131A (zh) | 2021-11-19 |
| TW201728394A (zh) | 2017-08-16 |
| WO2017082210A1 (ja) | 2017-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6469854B2 (ja) | 半導体チップの製造方法及びこれに用いるマスク一体型表面保護テープ | |
| JP6738591B2 (ja) | 半導体ウェハの処理方法、半導体チップおよび表面保護テープ | |
| JP6667489B2 (ja) | 半導体チップの製造方法 | |
| JP2016171263A (ja) | 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。 | |
| JP6845134B2 (ja) | マスク一体型表面保護テープ | |
| JP6928850B2 (ja) | マスク一体型表面保護テープ | |
| WO2017082211A1 (ja) | マスク一体型表面保護フィルム | |
| JP6800213B2 (ja) | マスク一体型表面保護テープ | |
| CN110073469B (zh) | 半导体芯片的制造方法 | |
| JP6719489B2 (ja) | マスク一体型表面保護テープおよびマスク一体型表面保護テープを用いる半導体チップの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180215 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181218 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190116 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6469854 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |