JP6469899B2 - Multilayer capacitor - Google Patents
Multilayer capacitor Download PDFInfo
- Publication number
- JP6469899B2 JP6469899B2 JP2018004155A JP2018004155A JP6469899B2 JP 6469899 B2 JP6469899 B2 JP 6469899B2 JP 2018004155 A JP2018004155 A JP 2018004155A JP 2018004155 A JP2018004155 A JP 2018004155A JP 6469899 B2 JP6469899 B2 JP 6469899B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- multilayer capacitor
- multilayer
- mol
- internal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Description
本発明は、小型化及び高性能化に対応可能な積層コンデンサ及びその製造方法に関する。 The present invention relates to a multilayer capacitor that can be reduced in size and performance, and a method for manufacturing the same.
近年、電子機器の小型化及び高性能化に伴い、電子機器に用いられる積層コンデンサに対する小型化及び大容量化への要求がますます強くなってきている。この要求に応えるため、積層コンデンサの多層化及び薄層化が進んできている。 In recent years, with the miniaturization and high performance of electronic devices, there is an increasing demand for miniaturization and large capacity of multilayer capacitors used in electronic devices. In order to meet this demand, multilayer capacitors are becoming increasingly multilayered and thinned.
積層コンデンサの多層化及び薄層化が進むと、積層コンデンサの各誘電体層間における容量のばらつきが発生しやすくなる。これにより、積層コンデンサの容量が設計値からずれ、積層コンデンサの製造ばらつきが発生する。したがって、積層コンデンサの各誘電体層間における容量のばらつきを抑制可能な技術が求められる。 As multilayer capacitors are multilayered and thinned, variations in capacitance between dielectric layers of the multilayer capacitor are likely to occur. As a result, the capacitance of the multilayer capacitor deviates from the design value, resulting in manufacturing variations of the multilayer capacitor. Therefore, there is a demand for a technique that can suppress variation in capacitance between the dielectric layers of the multilayer capacitor.
特許文献1には、積層コンデンサの各誘電体層ごとに容量を変化させることが可能な技術が開示されている。この技術では、積層コンデンサのすべての誘電体層における容量が均一になるように、積層コンデンサの各層ごとに内部電極及び誘電体層の厚さを変化させる。
積層コンデンサには、上記の小型化及び大容量化に加え、低コスト化が強く要求されている。 In addition to the above-described miniaturization and large capacity, multilayer capacitors are strongly required to reduce costs.
一般的な積層コンデンサの製造方法には、大面積のセラミックシートが用いられる。大面積のセラミックシートが用いられる製造方法では、複数の積層コンデンサについて、一括して内部電極の印刷を行い、一括して積層を行うことが可能となる。これにより、積層コンデンサを低コストで製造することができるようになる。 A large-area ceramic sheet is used in a general method for manufacturing a multilayer capacitor. In a manufacturing method in which a large-area ceramic sheet is used, it is possible to collectively print the internal electrodes of a plurality of multilayer capacitors and to laminate them in a lump. Thereby, the multilayer capacitor can be manufactured at low cost.
その点、特許文献1に記載の技術では、積層コンデンサの各誘電体層ごとに厚さの異なるセラミックシートを準備する必要がある。更に、積層コンデンサにおける内部電極の厚さを各誘電体層ごとに変化させるため、各セラミックシートごとに異なる条件で内部電極の印刷を行う必要がある。このように、特許文献1に係る技術では、製造プロセスが複雑化し、積層コンデンサの製造コストが増大する。
In that respect, in the technique described in
以上のような事情に鑑み、本発明の目的は、各誘電体層間の容量のばらつきを抑制可能な積層コンデンサ及びその製造方法を提供することにある。 In view of the circumstances as described above, an object of the present invention is to provide a multilayer capacitor capable of suppressing variation in capacitance between dielectric layers and a method for manufacturing the same.
上記目的を達成するため、本発明の一形態に係る積層コンデンサは、素体と、第1外部電極と、第2外部電極とを具備する。
上記素体は、第1内部電極と、誘電体層と、第2内部電極とが積層された積層体と、上記積層体と接続する第1及び第2保護層とを有する。
上記第1外部電極は、上記素体の第1端面を覆い、上記第1内部電極に接続する。
上記第2外部電極は、上記素体の第2端面を覆い、上記第2内部電極に接続する。
In order to achieve the above object, a multilayer capacitor according to an aspect of the present invention includes an element body, a first external electrode, and a second external electrode.
The element body includes a laminated body in which a first internal electrode, a dielectric layer, and a second internal electrode are laminated, and first and second protective layers connected to the laminated body.
The first external electrode covers the first end surface of the element body and is connected to the first internal electrode.
The second external electrode covers the second end surface of the element body and is connected to the second internal electrode.
この構成では、マンガンの含有量が多く、マグネシウムの含有量が少ない保護層によって酸素の拡散が制御可能となるため、第1及び第2内部電極間の各誘電体層間における容量のばらつきが抑制される。これにより、積層コンデンサの容量を、狙いの設計の容量にすることができる。 In this configuration, since the diffusion of oxygen can be controlled by the protective layer having a high manganese content and a low magnesium content, variation in capacitance between the dielectric layers between the first and second internal electrodes is suppressed. The Thereby, the capacity | capacitance of a multilayer capacitor can be made into the capacity | capacitance of the target design.
上記積層体の上記保護層に隣接する部分が、マンガンの含有量が上記積層体の中央部にある誘電層のセラミックスよりも多く上記第1及び第2保護層のセラミックスよりも少なく、マグネシウムの含有量が上記積層体の中央部にある誘電層のセラミックスよりも少なく上記第1及び第2保護層のセラミックスよりも多いセラミックスにより構成されていてもよい。 The portion adjacent to the protective layer of the laminate has a manganese content greater than that of the dielectric layer ceramic in the central portion of the laminate and less than the ceramics of the first and second protective layers, and contains magnesium. You may be comprised with the ceramic whose quantity is less than the ceramic of the dielectric layer in the center part of the said laminated body, and more than the ceramics of the said 1st and 2nd protective layer.
この構成では、積層体の保護層に隣接する部分が、積層体の中央部にあるセラミックスと、保護層を構成するセラミックスとの中間組成であるセラミックスにより構成されている。これにより、積層体と保護層との間のデラミネーションが生じにくくなる。 In this configuration, the portion of the laminate that is adjacent to the protective layer is made of ceramic that is an intermediate composition between the ceramic in the center of the laminate and the ceramic that forms the protective layer. Thereby, delamination between the laminate and the protective layer is less likely to occur.
上記第1及び第2保護層では、上記積層体に隣接するセラミックス粒子よりも、上記素体の表面にあるセラミックス粒子の方が、平均粒径が大きくてもよい。
この構成では、積層コンデンサの外面となる保護層の表面の強度が向上する。これにより、積層コンデンサの耐衝撃性が向上する。
In the first and second protective layers, the ceramic particles on the surface of the element body may have a larger average particle size than the ceramic particles adjacent to the laminate.
In this configuration, the strength of the surface of the protective layer that is the outer surface of the multilayer capacitor is improved. Thereby, the impact resistance of the multilayer capacitor is improved.
本発明の一形態に係る積層コンデンサの製造方法では、第1セラミックスにより構成され、第1内部電極が形成される第1セラミックシートが準備される。
上記第1セラミックスにより構成され、第2内部電極が形成される第2セラミックシートが準備される。
マンガンの含有量が上記第1セラミックスよりも多く、マグネシウムの含有量が上記第1セラミックスよりも少ない第2セラミックスにより構成される第3セラミックシートが準備される。
上記第1及び第2セラミックシートとが交互に配置され、上記第1及び第2セラミックシートを挟んで上記第3セラミックシートが配置されるように、上記第1、第2及び第3セラミックシートを積層して積層体が作製される。
In the method for manufacturing a multilayer capacitor according to one aspect of the present invention, a first ceramic sheet made of a first ceramic and having a first internal electrode is prepared.
A second ceramic sheet made of the first ceramic and having a second internal electrode is prepared.
A third ceramic sheet composed of a second ceramic having a manganese content higher than that of the first ceramic and a magnesium content lower than that of the first ceramic is prepared.
The first, second and third ceramic sheets are arranged so that the first and second ceramic sheets are alternately arranged, and the third ceramic sheet is arranged with the first and second ceramic sheets interposed therebetween. A laminate is produced by laminating.
各誘電体層間の容量のばらつきを抑制可能な積層コンデンサ及びその製造方法を提供することができる。 A multilayer capacitor capable of suppressing variation in capacitance between dielectric layers and a method for manufacturing the same can be provided.
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、適宜相互に直交するX軸、Y軸、及びZ軸が示されている。X軸、Y軸、及びZ軸は全図において共通である。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
In the drawing, an X axis, a Y axis, and a Z axis that are orthogonal to each other are shown as appropriate. The X axis, Y axis, and Z axis are common in all drawings.
<第1の実施形態>
[積層コンデンサ10の構成]
図1は本発明の第1の実施形態に係る積層コンデンサ10の斜視図である。積層コンデンサ10は、素体11と、第1外部電極14と、第2外部電極15とを具備する。外部電極14,15は、素体11のX軸方向両端部にそれぞれ設けられている。
<First Embodiment>
[Configuration of Multilayer Capacitor 10]
FIG. 1 is a perspective view of the
図2は、素体11の斜視図である。図3は素体11の図2のA−A'線に沿った断面図であり、図4は素体11の図2のB−B'線に沿った断面図である。素体11は、積層体16と、第1保護層17と、第2保護層18とを有する。
FIG. 2 is a perspective view of the
積層体16は、X軸、Y軸及びZ軸に沿った辺を有する直方体状である。第1保護層17は積層体16のZ軸方向上面(第1主面)に設けられ、第2保護層18は積層体16のZ軸方向下面(第2主面)に設けられている。保護層17,18は、いずれもXY平面に沿って延びる平板状であり、積層体16のZ軸方向上下面の全面を覆っている。
The
積層体16は、X軸に垂直な第1端面T1及び第2端面T2を有する。また、積層体16は、複数の第1内部電極12と、複数の第2内部電極13とを有する。内部電極12,13は、いずれもXY平面に沿って延びるシート状であり、Z軸に沿って交互に積層されている。第1内部電極12は第1端面T1に露出し、第2内部電極13は第2端面T2に露出している。
The stacked
図1に示すように、積層体16の第1端面T1は第1外部電極14によって覆われ、積層体16の第2端面T2は第2外部電極15によって覆われている。これにより、第1端面T1に露出している第1内部電極12が第1外部電極14に接続され、第2端面T2に露出している第2内部電極13が第2外部電極15に接続されている。
As shown in FIG. 1, the first end face T <b> 1 of the
上記のような構成により、積層コンデンサ10では、第1外部電極14と第2外部電極15との間に電圧が印加されると、第1内部電極12と第2内部電極13との間の複数の誘電体層に電圧が加わる。
With the configuration as described above, in the
積層体16は、第1セラミックスによって構成されている。第1セラミックスとしては、内部電極12,13間の各誘電体層の容量を大きくするため、高誘電率の材料が採用される。第1セラミックスとしては、例えば、チタン酸バリウム(BaTiO3)に代表される、バリウム(Ba)及びチタン(Ti)を含むペロブスカイト構造の材料が採用可能である。
The laminate 16 is made of a first ceramic. As the first ceramic, a material having a high dielectric constant is employed in order to increase the capacitance of each dielectric layer between the
積層体16を構成する第1セラミックスには、マンガン(Mn)及びマグネシウム(Mg)が含まれる。第1セラミックスでは、マンガンの作用によって耐還元性が向上し、マグネシウムの作用によって誘電率のフラットな温度特性が得られる。 The first ceramics constituting the laminate 16 includes manganese (Mn) and magnesium (Mg). In the first ceramic, reduction resistance is improved by the action of manganese, and temperature characteristics having a flat dielectric constant are obtained by the action of magnesium.
例えば、第1セラミックスのマンガン含有量は、チタン酸バリウム100molに対して、0.1〜1.0molとすることができる。また、第1セラミックスのマグネシウム含有量は、チタン酸バリウム100molに対して、0.1〜1.0molとすることができる。 For example, the manganese content of the first ceramic can be 0.1 to 1.0 mol with respect to 100 mol of barium titanate. Moreover, the magnesium content of the first ceramic can be 0.1 to 1.0 mol with respect to 100 mol of barium titanate.
本実施形態に係る積層コンデンサ10の製造方法では、素体11が還元雰囲気下で焼成される。還元雰囲気下での焼成では、酸素の拡散が制御されていないと、積層体16の各誘電体層間で容量のばらつきが大きくなり、積層コンデンサ10の容量が、狙いとする設計の容量からずれてしまう場合がある。
In the method for manufacturing the
本実施形態に係る積層コンデンサ10では、積層体16のZ軸方向上下面からの酸素の侵入を防止することにより、各誘電体層間における容量のばらつきを抑制するために、保護層17,18が設けられている。
In the
保護層17,18は、第2セラミックスによって構成されている。保護層17,18を構成する第2セラミックスは、積層体16を構成する第1セラミックスと、マンガンの含有量、及びマグネシウムの含有量のみが異なる。第2セラミックスでは、マンガンの含有量が第1セラミックスより多く、マグネシウムの含有量が第2セラミックスより少ない。
The protective layers 17 and 18 are made of a second ceramic. The second ceramics constituting the
例えば、第2セラミックスのマンガン含有量は、チタン酸バリウム100molに対して、0.5〜2.0molとすることができる。また、第2セラミックスのマグネシウム含有量は、チタン酸バリウム100molに対して、0〜0.5molとすることができる。 For example, the manganese content of the second ceramic can be set to 0.5 to 2.0 mol with respect to 100 mol of barium titanate. The magnesium content of the second ceramic can be 0 to 0.5 mol with respect to 100 mol of barium titanate.
マンガンの含有量が多く、マグネシウムの含有量が少ない第2セラミックスでは、第1セラミックスよりも酸素の拡散を制御可能である。 In the second ceramics having a high manganese content and a low magnesium content, the diffusion of oxygen can be controlled as compared with the first ceramics.
比較例として、本実施形態に係る積層コンデンサ10の保護層17,18が、積層体16と同様の第1セラミックスによって構成される積層コンデンサを作製した。この積層コンデンサについて、各誘電体層の容量を測定した。そして、各誘電体層の容量の最大値CMAX、最小値CMIN、及び平均値CAVEを用い、ばらつき率D(=100×(CMAX−CMIN)/CAVE)[%]を算出した。その結果、比較例に係る積層コンデンサのばらつき率Dは7[%]であった。
As a comparative example, a multilayer capacitor in which the
本実施形態に係る積層コンデンサ10について、上記の比較例と同様の測定を行い、ばらつき率Dを算出した。その結果、本実施形態に係る積層コンデンサ10のばらつき率Dは3[%]であった。
For the
以上のように、本実施形態に係る積層コンデンサ10では、保護層17,18によって、焼成時における酸素の拡散を制御できる。したがって、積層コンデンサ10の容量は、狙いとする設計の容量からずれにくい。
As described above, in the
[積層コンデンサ10の製造方法]
図5は、本実施形態に係る積層コンデンサ10の製造方法を示すフローチャートである。図6〜8は積層コンデンサ10の製造過程を示す図である。以下、積層コンデンサ10の製造方法について、図5に沿って、図6〜8を適宜参照しながら説明する。
[Method of Manufacturing Multilayer Capacitor 10]
FIG. 5 is a flowchart showing a method for manufacturing the
(ステップS1:セラミックシート準備)
図6は、図5のステップS1〜S3を説明するための図である。
(Step S1: Preparation of ceramic sheet)
FIG. 6 is a diagram for explaining steps S1 to S3 in FIG.
まず、積層体16を形成するためのセラミックシート110Uと、保護層17,18を形成するためのセラミックシート111Uとを準備する。セラミックシート110U,111Uは、未焼成の誘電体グリーンシートとして構成される。セラミックシート110Uは第1セラミックスによって構成され、セラミックシート111Uは第2セラミックスによって構成される。
First, a
セラミックシート110U,111Uは、例えば、ロールコーターを用いてシート状に成形することができる。セラミックシート110U,111Uは各積層コンデンサ10ごとに切り分けられておらず、以降のステップS2,S3は、複数の積層コンデンサ10について一括して行うことが可能である。
The
(ステップS2:内部電極印刷)
セラミックシート110Uに、第1内部電極12となる未焼成の第1内部電極12Uを形成してセラミックシート112Uが得られる。また、セラミックシート110Uに、第2内部電極13となる未焼成の第2内部電極13Uを形成してセラミックシート112Uが得られる。内部電極12U,13Uの形成には、例えば、スクリーン印刷法を用いることができる。
(Step S2: Internal electrode printing)
The
(ステップS3:積層)
図6に示すようにセラミックシート111U,112U,113Uを積層する。セラミックシート112U,113Uは、Z軸方向に交互に配置される。内部電極12,13が形成されていないセラミックシート111Uは、Z軸方向の最上部及び最下部に配置される。Z軸方向最上部及び最下部におけるセラミックシート111Uの枚数は、保護層17,18の厚さに応じて適宜決定可能である。
(Step S3: lamination)
As shown in FIG. 6,
図6では、説明の便宜上、セラミックシート111U,112U,113Uが各積層コンデンサ10をごとに切り分けられた状態を示している。しかし、作業効率及びハンドリング性などの観点から、セラミックシート111U,112U,113Uは、積層された後に、各積層コンデンサ10をごとに切り分けられることが好ましい。
For convenience of explanation, FIG. 6 shows a state in which the
積層されたセラミックシート111U,112U,113Uに対してプレス処理を施すことにより、複数のセラミックシート111U,112U,113Uが一体化し、複数の未焼成の素体11Uが配列された積層シートが得られる。プレス処理の方法としては、例えば、静水圧プレス法を用いることができる。積層シートは、各素体11となる未焼成の各素体11Uごとに切り分けられる。
By pressing the laminated
なお、セラミックシート112U,113Uのうち最もZ軸方向下方にあるセラミックシート112U,113U(図6ではセラミックシート113U)は、セラミックシート110Uではなく、セラミックシート111Uによって形成されている。しかし、この構成は必須ではなく、セラミックシート112U,113Uがいずれもセラミックシート110Uによって形成されていてもよい。
Of the
図7は、本ステップS3で得られる未焼成の素体11Uの斜視図である。素体11Uでは、セラミックシート112U,113Uが積層体16Uとなり、セラミックシート111Uが保護層17U,18Uとなっている。積層体16Uの第1端面T1Uには第1内部電極12Uが露出し、積層体16Uの第2端面T2Uには第2内部電極13Uが露出している。
FIG. 7 is a perspective view of the
(ステップS4:外部電極形成)
図8に示すように、積層体16Uの第1端面T1Uを覆うように未焼成の外部電極14Uを設け、積層体16Uの第2端面T2Uを覆うように未焼成の外部電極15Uを設ける。これにより、未焼成の積層コンデンサ10Uが得られる。積層コンデンサ10Uでは、外部電極14Uが第1端面T1Uに露出する第1内部電極12Uに接続し、外部電極15Uが第2端面T2Uに露出する第2内部電極13Uに接続している。
(Step S4: External electrode formation)
As shown in FIG. 8, an unfired
(ステップS5:焼成)
図8に示す未焼成の積層コンデンサ10Uを、還元雰囲気下で焼成することにより、図1に示す積層コンデンサ10が得られる。本ステップS5では、積層体16UのZ軸方向上下面に設けられた保護層17U,18Uによって、積層体16UのZ軸方向上下面からの酸素の拡散を制御できるようになる。
(Step S5: Firing)
The
このように、本実施形態に係る積層コンデンサ10の製造方法では、各誘電体層間の容量のばらつきが少ない積層コンデンサ10が得られる。このため、本実施形態に係る製造方法によって製造される積層コンデンサ10の容量は、狙いの設計の容量からずれにくい。
As described above, in the method for manufacturing the
<第2の実施形態>
本発明の第2の実施形態に係る積層コンデンサについて説明する。本実施形態では、第1の実施形態と共通の構成について、その説明を適宜省略する。また、本実施形態の構成のうち、第1の実施形態に対応する構成には、第1の実施形態と同様の符号を用いる。
<Second Embodiment>
A multilayer capacitor according to a second embodiment of the present invention will be described. In the present embodiment, the description of the configuration common to the first embodiment will be omitted as appropriate. Moreover, the code | symbol similar to 1st Embodiment is used for the structure corresponding to 1st Embodiment among the structures of this embodiment.
[積層コンデンサの構成]
図9,10は、本実施形態に係る積層コンデンサの素体21の断面図である。図9は素体21のZX平面に平行な断面を示し、図10は素体21のYZ平面に平行な断面を示している。
[Configuration of multilayer capacitor]
9 and 10 are cross-sectional views of the multilayer
本実施形態に係る積層コンデンサでは、積層コンデンサの焼成時における積層体26と保護層17,18との間の剥離(デラミネーション)を防止するため、中間部27,28が設けられる。
In the multilayer capacitor according to the present embodiment,
第1中間部27は積層体26のZ軸方向上面に設けられ、第2中間部28は積層体26のZ軸方向下面に設けられている。したがって、第1中間部27は第1保護層17に隣接し、第2中間部28は第2保護層18に隣接する。
The first
図11は積層体16のZ軸方向上面を示す平面図であり、図12は積層体16のZ軸方向下面を示す平面図である。第1中間部27は、積層体26のZ軸方向上面の、第1内部電極12が露出していない領域に設けられている。第2中間部28は、積層体26のZ軸方向下面の、第2内部電極13が露出していない領域に設けられている。
FIG. 11 is a plan view showing the upper surface of the laminate 16 in the Z-axis direction, and FIG. 12 is a plan view showing the lower surface of the laminate 16 in the Z-axis direction. The first
また、中間部27,28は、積層体26の1層分のZ軸方向の厚さを有する。つまり、第1中間部27は、積層体26のZ軸方向上面から、上から2層目の第2内部電極13までの領域に配置されている。また、第2中間部28は、積層体26のZ軸方向下面から、下から2層目の第1内部電極12までの領域に配置されている。
Further, the
このように、本実施形態に係る積層コンデンサでは、積層体26を構成する第1セラミックスと、保護層17,18を構成する第2セラミックスとが、直接接しておらず、中間部27,28を介して接続されている。
As described above, in the multilayer capacitor according to the present embodiment, the first ceramics constituting the
本実施形態では、中間部27,28は、第3セラミックスによって構成されている。中間部27,28を構成する第3セラミックスは、積層体16を構成する第1セラミックス、及び保護層17,18を構成する第2セラミックスと、マンガン及びマグネシウムの含有量のみが異なる。より詳細には、第3セラミックスのマンガンの含有量は、第1セラミックスより多く、第2セラミックスより少ない。また、第3セラミックスのマグネシウムの含有量は、第1セラミックスより少なく、第2セラミックスより多い。
In the present embodiment, the
つまり、中間部27,28を構成する第3セラミックスは、積層体16を構成する第1セラミックスと、保護層17,18を構成する第2セラミックスとの中間組成を有する。したがって、第3セラミックスは、第1セラミックスと第2セラミックスとの中間の性質を有する。例えば、積層コンデンサの焼成時における第3セラミックスの収縮率は、第1セラミックスの収縮率と、第2セラミックスの収縮率との中間となる。
That is, the third ceramics constituting the
したがって、積層コンデンサの焼成時における第1中間部27の収縮率は、第1セラミックスによって構成される積層体26の収縮率にも、第2セラミックスによって構成される第1保護層17の収縮率にも近い。このため、第1中間部27は、積層コンデンサの焼成時に積層体26及び保護層17から剥離しにくく、積層体26と保護層17とを良好に接続する。
Therefore, the shrinkage rate of the first
また、積層コンデンサの焼成時における第2中間部28の収縮率は、第1セラミックスによって構成される積層体26の収縮率にも、第2セラミックスによって構成される第2保護層18の収縮率にも近い。このため、第2中間部28は、積層コンデンサの焼成時に積層体26及び保護層18から剥離しにくく、積層体26と保護層17とを良好に接続する。
Further, the shrinkage rate of the second
したがって、本実施形態に係る積層コンデンサでは、中間部27,28の作用により、積層体26と保護層17,18との間のデラミネーションが生じにくい。
Therefore, in the multilayer capacitor according to the present embodiment, delamination between the
なお、中間部27,28は、積層体16の内部電極12,13間に配置されていないため、積層コンデンサの容量に影響を与えない。つまり、本実施形態に係る積層コンデンサでは、容量を変化させることなく、積層体16と保護層17,18と間のデラミネーションを防止することができる。
Since the
また、中間部27,28を構成する第3セラミックスのマンガン及びマグネシウムの含有量は均一でなくてもよい。例えば、中間部27,28を構成する第3セラミックスは、保護層17,18に近いほどマンガンの含有量が多くなっていてもよい。また、中間部27,28を構成する第3セラミックスは、保護層17,18に近いほどマグネシウムの含有量が少なくなっていてもよい。
Further, the contents of manganese and magnesium in the third ceramics constituting the
更に、積層体16のY軸方向の両端部にある、Z軸方向の全範囲にわたって内部電極12,13が設けられていないサイドマージン部19(図10参照)では、中間部27,28がZ軸方向のより深い位置まで拡張されていてもよい。
Further, in the side margin portion 19 (see FIG. 10) where the
[積層コンデンサの製造方法]
本実施形態に係る積層コンデンサの中間部27,28は、マンガン及びマグネシウムの組成を調整したセラミックシートを積層することで形成することができる。
[Manufacturing method of multilayer capacitor]
The
つまり、第1の実施形態に係る積層工程(図6参照)において、中間部27,28に対応する部分に、未焼成の中間部27U,28Uを設け、未焼成の中間部27U,28Uを有する積層体16U(図7参照)を作製してもよい。これにより、焼成後に、本実施形態に係る中間部27,28を有する積層コンデンサが得られる。
That is, in the laminating step according to the first embodiment (see FIG. 6), unfired intermediate portions 27U and 28U are provided in portions corresponding to the
<第3の実施形態>
本発明の第3の実施形態に係る積層コンデンサについて説明する。本実施形態では、第1の実施形態と共通の構成について、その説明を適宜省略する。また、本実施形態の構成のうち、第1の実施形態に対応する構成には、第1の実施形態と同様の符号を用いる。
<Third Embodiment>
A multilayer capacitor according to a third embodiment of the present invention will be described. In the present embodiment, the description of the configuration common to the first embodiment will be omitted as appropriate. Moreover, the code | symbol similar to 1st Embodiment is used for the structure corresponding to 1st Embodiment among the structures of this embodiment.
[積層コンデンサの構成]
図13は、本実施形態に係る積層コンデンサの素体31の断面図である。図13は素体31のZX平面に平行な断面を示している。
[Configuration of multilayer capacitor]
FIG. 13 is a cross-sectional view of the multilayer
本実施形態に係る素体31は、第1の実施形態に係る素体11とは異なり、3層構造の保護層37,38を有する。第1保護層37は、積層体16のZ軸方向上面に第1層37a、第2層37b、第3層37cの順番に積層されて構成されている。また、第2保護層38は、積層体16のZ軸方向下面に第1層38a、第2層38b、第3層38cの順番に積層されて構成されている。
Unlike the
第1層37a,38a、第2層37b,38b、及び第3層37c,38cは、いずれも第1の実施形態に係る保護層17,18と同様の第2セラミックスによって構成されているが、第2セラミックスを構成する誘電体結晶の平均粒径が相互に異なる。具体的には、第1層37a,38aの誘電体結晶の平均粒径が最も小さく、第3層37c,38cの誘電体結晶の平均粒径が最も大きい。
The
本実施形態では、第1層37a,38a、第2層37b,38b、及び第3層37c,38cの誘電体結晶の平均粒径は0.1〜0.5μmである。これに対し、第1層37a,38aの誘電体結晶の平均粒径は0.1〜0.5μmであり、第3層37c,38cの誘電体結晶の平均粒径は0.2〜1.0μmである。
In this embodiment, the average grain size of the dielectric crystals of the
積層体16に隣接する第1層37a,38aの誘電体結晶の平均粒径が小さいと、積層コンデンサの焼成時における第1層37a,38aの流動性が高くなる。これにより、焼成後の積層コンデンサにおいて、積層体16と第1層37a,38aとの高い密着性が得られる。したがって、本実施形態に係る積層コンデンサでは、積層体16と保護層37,38との間のデラミネーションを防止することができる。
When the average grain size of the dielectric crystals of the
また、誘電体結晶の平均粒径が大きい第3層37c,38cは高い強度を有する。本実施形態に係る積層コンデンサでは、積層コンデンサの外面を構成する第3層37c,38cの強度が高いため、高い耐衝撃性が得られる。
Further, the
[積層コンデンサの製造方法]
図14に示すように、本実施形態に係る積層コンデンサの保護層37,38は、未焼成の保護層37U,38Uから形成される。保護層37U,38Uは、平均粒径の異なる第2セラミックスの粉末によって作製された第1層シート37aU,38aU、第2層シート37bU,38bU、及び第3層シート37cU,38cUにより構成される。第1層シート37aU,38aUの粉末の平均粒径が最も小さく、第3層シート37cU,38cUの粉末の平均粒径が最も大きい。
[Manufacturing method of multilayer capacitor]
As shown in FIG. 14, the
以上により作製される未焼成の素体を焼成することにより、本実施形態に係る素体31を有する積層コンデンサが得られる。
By firing the unfired element body produced as described above, a multilayer capacitor having the
なお、本実施形態に係る積層コンデンサの保護層37,38は、図10に示すような3層構造であることは必須ではない。積層コンデンサでは、保護層37,38における積層体16に接する第1面で誘電体結晶の平均粒径が小さく、保護層37,38における第1面とは反対の第2面で誘電体結晶の平均粒径が大きければ、上記の効果が得られる。
In addition, it is not essential that the
したがって、本実施形態に係る積層コンデンサの保護層37,38は、積層体16に隣接する第1面よりも、第1面とは反対の第2面の方が、第2セラミックスを構成する誘電体結晶の平均粒径が大きくなるように構成されていればよい。
Therefore, the
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。 The embodiment of the present invention has been described above, but the present invention is not limited to the above-described embodiment, and it is needless to say that various modifications can be made without departing from the gist of the present invention.
10…積層コンデンサ
11…素体
12…第1内部電極
13…第2内部電極
14…第1外部電極
15…第2外部電極
16…積層体
17…第1保護層
18…第2保護層
DESCRIPTION OF
Claims (3)
前記素体の第1端面を覆い、前記第1内部電極に接続する第1外部電極と、
前記素体の第2端面を覆い、前記第2内部電極に接続する第2外部電極と
を具備し、
前記第1及び第2保護層のセラミックスは、マンガンの含有量が前記誘電体層のセラミックスよりも多く、マグネシウムの含有量が前記誘電体層のセラミックスよりも少ない
積層コンデンサ。 A first internal electrode, a dielectric layer containing 0.1 to 1.0 mol of magnesium and 0.1 to 1.0 mol of manganese with respect to 100 mol of barium titanate (BaTiO 3 ), and a second internal electrode And a layered body that is connected to the layered body and contains 0 mol to 0.5 mol magnesium and 0.5 mol to 2.0 mol manganese with respect to 100 mol of barium titanate (BaTiO 3 ) . An element body having first and second protective layers;
A first external electrode covering the first end face of the element body and connected to the first internal electrode;
A second external electrode covering the second end face of the element body and connected to the second internal electrode;
The ceramic of the first and second protective layers has a manganese content higher than that of the dielectric layer ceramic, and a magnesium content lower than that of the dielectric layer ceramic.
前記積層体の前記保護層に隣接する部分が、マンガンの含有量が前記積層体の中央部にある誘電層のセラミックスよりも多く前記第1及び第2保護層のセラミックスよりも少なく、マグネシウムの含有量が前記積層体の中央部にある誘電層のセラミックスよりも少なく前記第1及び第2保護層のセラミックスよりも多いセラミックスにより構成される
積層コンデンサ。 The multilayer capacitor according to claim 1,
The portion adjacent to the protective layer of the laminate has a manganese content greater than that of the dielectric layer ceramic in the central portion of the laminate and less than the ceramics of the first and second protective layers, and contains magnesium. A multilayer capacitor comprising an amount of ceramic less than that of a dielectric layer in the center of the multilayer body and greater than that of the first and second protective layers.
前記第1及び第2保護層では、前記積層体に隣接するセラミックス粒子よりも、前記素体の表面にあるセラミックス粒子の方が、平均粒径が大きい
積層コンデンサ。 The multilayer capacitor according to claim 1 or 2,
In the first and second protective layers, the ceramic particles on the surface of the element body have a larger average particle size than the ceramic particles adjacent to the multilayer body.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018004155A JP6469899B2 (en) | 2018-01-15 | 2018-01-15 | Multilayer capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018004155A JP6469899B2 (en) | 2018-01-15 | 2018-01-15 | Multilayer capacitor |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014135774A Division JP6374237B2 (en) | 2014-07-01 | 2014-07-01 | Multilayer capacitor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018056600A JP2018056600A (en) | 2018-04-05 |
| JP6469899B2 true JP6469899B2 (en) | 2019-02-13 |
Family
ID=61837151
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018004155A Active JP6469899B2 (en) | 2018-01-15 | 2018-01-15 | Multilayer capacitor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6469899B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7028416B2 (en) * | 2018-05-25 | 2022-03-02 | 太陽誘電株式会社 | Multilayer ceramic electronic components |
| JP7307827B2 (en) * | 2018-05-25 | 2023-07-12 | 太陽誘電株式会社 | multilayer ceramic electronic components |
| KR102776267B1 (en) * | 2019-07-05 | 2025-03-07 | 삼성전기주식회사 | Multi-layered ceramic capacitor |
| JP2022133553A (en) * | 2021-03-02 | 2022-09-14 | 太陽誘電株式会社 | Laminated ceramic capacitor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006135138A (en) * | 2004-11-08 | 2006-05-25 | Matsushita Electric Ind Co Ltd | Multilayer ceramic capacitor |
| KR101771728B1 (en) * | 2012-07-20 | 2017-08-25 | 삼성전기주식회사 | Laminated ceramic electronic parts and fabricating method thereof |
-
2018
- 2018-01-15 JP JP2018004155A patent/JP6469899B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018056600A (en) | 2018-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6439551B2 (en) | Multilayer ceramic capacitor | |
| KR102418930B1 (en) | Multilayer ceramic capacitor and method for manufacturing the same | |
| US9013858B2 (en) | Multilayer ceramic electronic component | |
| US8773840B2 (en) | Monolithic ceramic electronic component | |
| JP6835561B2 (en) | Multilayer ceramic capacitors and their manufacturing methods | |
| US11501924B2 (en) | Multilayer ceramic capacitor | |
| JP2023156502A (en) | multilayer ceramic capacitor | |
| JP6469899B2 (en) | Multilayer capacitor | |
| US11094462B2 (en) | Multilayer ceramic electronic component | |
| CN112185699B (en) | Multilayer ceramic capacitor | |
| JP7156914B2 (en) | Laminated ceramic capacitor and method for manufacturing the same | |
| JP2020077815A (en) | Laminated ceramic capacitor | |
| CN113539679B (en) | Multilayer Ceramic Capacitors | |
| JP7460043B2 (en) | Multilayer ceramic electronic component and its manufacturing method | |
| JP6374237B2 (en) | Multilayer capacitor | |
| JP2022073617A (en) | Multilayer ceramic capacitor | |
| JP2018022832A (en) | Electronic component | |
| JP7493322B2 (en) | Multilayer Ceramic Capacitors | |
| JP2018022833A (en) | Electronic component | |
| JP2019161235A (en) | Multilayer ceramic capacitor and manufacturing method of the same | |
| JP2021013010A (en) | Multilayer ceramic capacitor | |
| JP7180569B2 (en) | multilayer ceramic electronic components | |
| KR101539852B1 (en) | Multi-Layered Ceramic Electronic Component | |
| JP2018022831A (en) | Mounting substrate | |
| JP2017204562A (en) | Method for manufacturing multilayer ceramic capacitor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181017 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181030 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181219 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190116 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6469899 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |