JP6472066B2 - 電気容量分圧式低い色ずれ画素回路 - Google Patents

Description

本発明はディスプレイ技術分野に関し、特に電気容量分圧式低い色ずれ画素回路に関する。

液晶ディスプレイ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ，ＬＣＤ）は、本体が薄く、省エネ、放射線が無いなどの利点を有し、幅広く応用されている。例えば、液晶テレビ、携帯電話、携帯情報端末（ＰＤＡ）、デジタルカメラ、計算機のディスプレイやノートパソコンのスクリーンなど、フラットパネルディスプレイの分野において、主導的な地位を占めている。

従来マーケットの液晶ディスプレイの大部分は、バックライト型液晶ディスプレイであり、筐体と、筐体に設けられた液晶ディスプレイパネルと、筐体に設けられたバックライトモジュールとからなる。液晶ディスプレイパネルは液晶ディスプレイの主な部品であるが、液晶ディスプレイパネル自体は発光せず、バックライトモジュールによる光源を借りる必要があり、それによって正常に映像を表示することができる。

通常、液晶ディスプレイパネルは、一つのカラーフィルター基板（Ｃｏｌｏｒ Ｆｉｌｔｅｒ，ＣＦ）と、一つの薄膜トランジスタアレイ基板（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ Ａｒｒａｙ Ｓｕｂｓｔｒａｔｅ，ＴＦＴ Ａｒｒａｙ Ｓｕｂｓｔｒａｔｅ）と、二つの基板の間に設けられた一つの液晶層（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｌａｙｅｒ）とから構成され、二つの基板の向かい合った内側に画素電極と、共通電極が設けられ、電圧コントロールを施すことによって液晶分子の方向を変え、バックライトモジュールの光線を屈折させて画面に映し出すことができる。

液晶ディスプレイは、ねじれネマティック（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ，ＴＮ）モードと、電界制御複屈折（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ，ＥＣＢ）モードと、垂直配向（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ，ＶＡ）など多種類のディスプレイモードがあり、その中でＶＡ方式は高コントラスト、広視野角、配向の摩擦が必要ないなどの利点を有し、よく使われているディスプレイモードである。しかし、ＶＡ方式が採用した垂直に配向された液晶は、液晶分子の複屈折率がより大きく、大きな視覚のもとでは、色ずれ（ｃｏｌｏｒ ｓｈｉｆｔ）を引き起こし、問題がより大きい。

色ずれを引き下げることは、ＶＡ方式液晶ディスプレイの発展において必要である。今のところＶＡ方式液晶ディスプレイの色ずれを解決している主な方法は、マルチドメイン（ｍｕｌｔｉ ｄｏｍａｉｎ）であり、例えば８ドメイン液晶の画素設計は、同一のサブ画素内メイン領域（ｍａｉｎ）の４つのドメインと、サブ領域（ｓｕｂ）の４つのドメインの液晶分子の回転角度が異なることで、それによって色ずれを改善する。色ずれを改善した技術は主に容量結合（ＣＣ）技術、電荷共有（ＣＳ）技術、共通電極電圧（Ｖｃｏｍ）調整技術、２Ｄ１Ｇ／２Ｇ１Ｄなどの技術がある。

図１を参照する。図１は、従来の２Ｄ１Ｇ技術を採用した画素構造図である。図１に示すように、液晶パネル内には、アレイ状に配列された複数のサブ画素を呈するとともに、各サブ画素は面積の異なるメイン領域Ｍａｉｎとサブ領域Ｓｕｂに分けられ、同じ行にあるメイン領域Ｍａｉｎとサブ領域Ｓｕｂは一本の走査線Ｇｎを共用し、同じ列にあるサブ画素は二本の異なる電圧のデータ信号線Ｄａｔａ１、Ｄａｔａ２を採用し、メイン領域Ｍａｉｎとサブ領域Ｓｕｂに分けられデータ信号を入力する。図２を参照する。図２は図１で示した構造の内、一つのサブ画素の電子回路図である。図２に示すように、メイン領域Ｍａｉｎは第一薄膜トランジスタＴ１と、第一液晶キャパシタＣ１ｃ１と、第一ストレージキャパシタＣｓｔ１とからなる。サブ領域Ｓｕｂは第二薄膜トランジスタＴ２と、第二液晶キャパシタＣ１ｃ２と、第二ストレージキャパシタＣｓｔ２とからなる。メイン領域Ｍａｉｎ内には、前記薄膜トランジスタＴ１のゲート電極は走査線Ｇｎに電気的に接続され、ソース電極は第一データ信号線Ｄａｔａ１に電気的に接続される。第一液晶キャパシタＣ１ｃ１と第一ストレージキャパシタＣｓｔ１は並列に連結された後、一端は第一薄膜トランジスタＴ１のドレイン電極に電気的に接続され、他端は定電圧に電気的に接続される。サブ領域Ｓｕｂ内には、前記第二薄膜トランジスタＴ２のゲート電極は走査線Ｇｎに電気的に接続され、ソース電極は第二データ信号線Ｄａｔａ２に電気的に接続される。第二液晶キャパシタＣ１ｃ２と第二ストレージキャパシタＣｓｔ２は並列に連結された後、一端は第二薄膜トランジスタＴ２のドレイン電極に電気的に接続され、他端は定電圧に電気的に接続される。図１、図２に示すように、従来の画素回路設計はマルチドメイン表示を実現し、色ずれを改善することができるが、この設計はデータ信号線の本数を倍に増やす必要があり、同様にしてデータ信号線のチップオンフィルム（Ｃｈｉｐ ｏｎ Ｆｉｌｍ，ＣＯＦ）の数目をも倍に増やす必要があり、パネルのコストが高くなる。

本発明は、データ信号線の本数とＣＯＦの数目を増加させない前提において、ＶＡ方式液晶ディスプレイの色ずれ問題を改善し、液晶パネルの製造コストを引き下げることができる電気容量分圧式低い色ずれ画素回路を提供することを目的とする。

以上の目的を実現するために、本発明による電気容量分圧式低い色ずれ画素回路は、複数のサブ画素が、液晶パネルにアレイ状に配列され、各サブ画素はいずれも、メイン領域とサブ領域に分けられ、一つの走査線が、前記メイン領域とサブ領域に電気的に接続されるとともに、走査信号を前記メイン領域とサブ領域に提供し、一つのデータ信号線が、前記メイン領域に電気的に接続されるとともに、メインデータ信号電圧を前記メイン領域に提供し、且つ前記データ信号線は、直列接続された第一キャパシタと第二キャパシタによって、共通電極線に電気的に接続され、一つの引き回し線が、前記第一キャパシタと第二キャパシタとの間から引き出され、且つ前記サブ領域に電気的に接続されるとともに、メインデータ信号電圧とは異なるサブデータ信号電圧を前記サブ領域に提供する。

前記メイン領域内には第一薄膜トランジスタと、第一液晶キャパシタと、第一ストレージキャパシタが含まれ、前記第一薄膜トランジスタのゲート電極は走査線に電気的に接続され、ソース電極はデータ信号線に電気的に接続され、前記第一液晶キャパシタと第一ストレージキャパシタは並列に連結された後、一端は第一薄膜トランジスタのドレイン電極に電気的に接続され、他端は定電圧に電気的に接続される。

前記サブ領域内には第二薄膜トランジスタと、第二液晶キャパシタと、第二ストレージキャパシタが含まれ、前記第二薄膜トランジスタのゲート電極は走査線に電気的に接続され、ソース電極は引き回し線に電気的に接続され、前記第二液晶キャパシタと第二ストレージキャパシタは並列に連結された後、一端は第二薄膜トランジスタのドレイン電極に電気的に接続され、他端は定電圧に電気的に接続される。

前記メイン領域とサブ領域はそれぞれ４個のドメインを含む。

前記データ信号線はメイン領域内の４個のドメインへメインデータ信号電圧を提供し、前記引き回し線はサブ領域内の４個のドメインへサブデータ信号電圧を提供し、前記第一キャパシタと第二キャパシタの分圧作用により、前記メインデータ信号電圧とサブデータ信号電圧の関係は、
Ｖｓｕｂ＝（Ｃ１／（Ｃ１＋Ｃ２））× （Ｖｍａｉｎ−Ｖｃｏｍ）＋Ｖｃｏｍ
になる。

その内、Ｖｓｕｂはサブデータ信号電圧を表し、Ｖｍａｉｎはメインデータ信号電圧を表し、Ｃ１は第一キャパシタを表し、Ｃ２は第二キャパシタを表し、Ｖｃｏｍは共通電極電圧を表す。

第二金属層と第一金属層によって前記第一キャパシタ及び第二キャパシタを形成させる。

ＩＴＯ画素電極と第一金属層によって前記第一キャパシタ及び第二キャパシタを形成させる。

前記第一キャパシタと、第二キャパシタの大きさはそれぞれ前記第一キャパシタと第二キャパシタの面積によって決まる。

前記電気容量分圧式低い色ずれ画素回路は、第一キャパシタと第二キャパシタの面積を変えることによって、メイン領域とサブ領域のデータ信号電圧の差が変えられる。

また、本発明による電気容量分圧式低い色ずれ画素回路は、複数のサブ画素が、液晶パネルにアレイ状に配列され、各サブ画素はいずれも、メイン領域とサブ領域に分けられ、一つの走査線が、前記メイン領域とサブ領域に電気的に接続されるとともに、走査信号を前記メイン領域とサブ領域に提供し、一つのデータ信号線が、前記メイン領域に電気的に接続されるとともに、メインデータ信号電圧を前記メイン領域に提供し、且つ前記データ信号線は、直列接続された第一キャパシタと第二キャパシタによって、共通電極線に電気的に接続され、一つの引き回し線が、前記第一キャパシタと第二キャパシタとの間から引き出され、且つ前記サブ領域に電気的に接続されるとともに、メインデータ信号電圧とは異なるサブデータ信号電圧を前記サブ領域に提供する。

その内、前記メイン領域内には第一薄膜トランジスタと、第一液晶キャパシタと、第一ストレージキャパシタが含まれ、前記第一薄膜トランジスタのゲート電極は走査線に電気的に接続され、ソース電極はデータ信号線に電気的に接続され、前記第一液晶キャパシタと第一ストレージキャパシタは並列に連結された後、一端は第一薄膜トランジスタのドレイン電極に電気的に接続され、他端は定電圧に電気的に接続される。

その内、前記サブ領域内には第二薄膜トランジスタと、第二液晶キャパシタと、第二ストレージキャパシタが含まれ、前記第二薄膜トランジスタのゲート電極は走査線に電気的に接続され、ソース電極は引き回し線に電気的に接続され、前記第二液晶キャパシタと第二ストレージキャパシタは並列に連結された後、一端は第二薄膜トランジスタのドレイン電極に電気的に接続され、他端は定電圧に電気的に接続される。

本発明による電気容量分圧式低い色ずれ画素回路は、一つのデータ信号線によって、サブ画素のメイン領域に電気的に接続されるとともに、メインデータ信号電圧がサブ画素のメイン領域に提供され、前記データ信号線は直列接続された第一キャパシタと第二キャパシタを経由して共通電極線に電気的に接続され、一つの引き回し線を設けて前記第一キャパシタと第二キャパシタの間から引き出すことにより、サブ画素のサブ領域に電気的に接続されるとともに、サブデータ信号電圧がサブ画素のサブ領域に提供される。前記第一キャパシタと第二キャパシタの分圧作用により、前記サブデータ信号電圧はメインデータ信号電圧と異なるため、一本のデータ信号線を設けることによってサブ画素のメイン領域とサブ領域に異なるデータ信号電圧を入力することができ、それによりマルチドメイン表示を可能にし、ＶＡ方式液晶ディスプレイの色ずれ問題を改善するとともに、データ信号線の本数とＣＯＦの数目を増加する必要がないため、液晶ディスプレイパネルの製造コストを引き下げることができる。

本発明の特徴及び技術内容を更に理解するために、以下の本発明に関する詳細説明と図を参照する。図は参考と説明に用いるのみで、本発明に制限を加えるためではない。

以下では、図を併せながら、本発明の具体的実施例の詳細説明を行い、本発明の技術案及びその他有益な効果を明らかにする。
従来の２Ｄ１Ｇ技術を採用した画素の構造図である。 従来の２Ｄ１Ｇ技術を採用した画素の回路図である。 本発明による電気容量分圧式低い色ずれ画素回路の回路図である。

本発明による技術手段及びその効果をさらに理解するために、以下に、本発明の好ましい実施例及び図を用いて詳細の説明を行う。

図３を参照する。本発明は電気容量分圧式低い色ずれ画素回路を提供する。複数のサブ画素が液晶パネルにアレイ状に配列され、各サブ画素は、いずれも、メイン領域Ｍａｉｎとサブ領域Ｓｕｂに分けられる。一つの走査線Ｇｎが、前記メイン領域Ｍａｉｎとサブ領域Ｓｕｂに電気的に接続されると同時に、一つの走査線Ｇｎは走査信号を前記メイン領域Ｍａｉｎとサブ領域Ｓｕｂに提供する。一つのデータ信号線Ｄａｔａが、前記メイン領域Ｍａｉｎに電気的に接続されるとともに、一つのデータ信号線Ｄａｔａは、メインデータ信号電圧を前記メイン領域Ｍａｉｎに提供し、且つ前記データ信号線Ｄａｔａは、直列接続された第一キャパシタＣ１と第二キャパシタＣ２によって、共通電極線Ｃｏｍに電気的に接続される。一つの引き回し線Ｌが前記第一キャパシタＣ１と第二キャパシタＣ２の間から引き出され、且つ、一つの引き回し線Ｌは、前記サブ領域Ｓｕｂに電気的に接続されるとともにサブデータ信号電圧を前記サブ領域Ｓｕｂに提供する。

具体的には、液晶ディスプレイパネルの薄膜トランジスタアレイ基板は、第一金属層と、第二金属層と、酸化インジウムスズ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ，ＩＴＯ）画素電極とからなるため、前記第一キャパシタＣ１及び第二キャパシタＣ２は、第二金属層と第一金属層によって形成させることができ、また、ＩＴＯ画素電極と第一金属層によってを形成させることもできる。具体的には第一金属層と、第二金属層と、画素電極の構造及び位置は従来の技術であり、詳しく説明しない。前記第一キャパシタＣ１と、第二キャパシタＣ２のサイズ領域は、それぞれ、前記第一キャパシタＣ１と、第二キャパシタＣ２の面積によって決まる。

前記メイン領域Ｍａｉｎ内には、第一薄膜トランジスタＴ１と、第一液晶キャパシタＣ１ｃ１と、第一ストレージキャパシタＣｓｔ１が含まれる。前記第一薄膜トランジスタＴ１のゲート電極は走査線Ｇｎに電気的に接続され、ソース電極はデータ信号線Ｄａｔａに電気的に接続される。前記第一液晶キャパシタＣ１ｃ１と第一ストレージキャパシタＣｓｔ１は並列に連結された後、一端は第一薄膜トランジスタＴ１のドレイン電極に電気的に接続され、他端は定電圧に電気的に接続される。

前記サブ領域Ｓｕｂ内には、第二薄膜トランジスタＴ２と、第二液晶キャパシタＣ１ｃ２と、第二ストレージキャパシタＣｓｔ２が含まれる。前記第二薄膜トランジスタＴ２のゲート電極は走査線Ｇｎに電気的に接続され、ソース電極は引き回し線Ｌに電気的に接続される。前記第二キャパシタＣ１ｃ２と第二ストレージキャパシタＣｓｔ２は並列に連結された後、一端は第二薄膜トランジスタＴ２のドレイン電極に電気的に接続され、他端は定電圧に電気的に接続される。

更には、前記メイン領域Ｍａｉｎとサブ領域Ｓｕｂはそれぞれマルチドメインを含む。例えば、前記メイン領域Ｍａｉｎとサブ領域Ｓｕｂはそれぞれ４個のドメインを含み、前記データ信号線Ｄａｔａはメイン領域Ｍａｉｎ内の４個のドメインに向けてメインデータ信号電圧を提供し、前記引き回し線Ｌはサブ領域Ｓｕｂ内の４個のドメインに向けてサブデータ信号電圧を提供し、前記第一キャパシタＣ１と第二キャパシタＣ２の分圧作用により、前記メインデータ信号電圧とサブデータ信号電圧の関係は、
Ｖｓｕｂ＝（Ｃ１／（Ｃ１＋Ｃ２））× （Ｖｍａｉｎ−Ｖｃｏｍ）＋Ｖｃｏｍ（１）
になる。

その内、Ｖｓｕｂはサブデータ信号電圧を表し、Ｖｍａｉｎはメインデータ信号電圧を表し、Ｃ１は第一キャパシタを表し、Ｃ２は第二キャパシタを表し、Ｖｃｏｍは共通電極電圧を表す。

以上からわかるように、前記サブデータ信号電圧はメインデータ信号電圧と異なり、前記画素回路には一本のデータ信号線Ｄａｔａを設けるだけで、サブ画素のメイン領域Ｍａｉｎとサブ領域Ｓｕｂに向けて異なるデータ信号電圧を入力させることができ、それにより、マルチドメイン表示を可能にし、ＶＡ方式の液晶ディスプレイの色ずれ問題を改善するとともに、データ信号線の本数とＣＯＦの数目を増やすことがないため、液晶ディスプレイパネルの製造コストを引き下げることができる。

注意が必要なのは以下の点である。前記第一キャパシタＣ１と、第二キャパシタＣ１、Ｃ２の大きさはそれぞれ前記第一キャパシタＣ１と、第二キャパシタＣ２の面積によって決まり、（１）式からわかるように、前記メインデータ信号電圧とサブデータ信号電圧の差は、即ち、メイン領域Ｍａｉｎとサブ領域Ｓｕｂのデータ信号電圧の差は、第一キャパシタＣ１と第二キャパシタＣ２の大きさによって影響され、第一キャパシタＣ１と第二キャパシタＣ２の面積が変えることによって、メイン領域Ｍａｉｎとサブ領域Ｓｕｂのデータ信号電圧の差が変えることができる。

以上をまとめると、本発明による電気容量分圧式低い色ずれ画素回路は、一つのデータ信号線によって、サブ画素のメイン領域に電気的に接続されるとともに、メインデータ信号電圧がサブ画素のメイン領域に提供され、前記データ信号線は直列接続された第一キャパシタと第二キャパシタを経由して共通電極線に電気的に接続され、一つの引き回し線を設けて前記第一キャパシタと第二キャパシタの間から引き出すことにより、サブ画素のサブ領域に電気的に接続されるとともに、サブデータ信号電圧がサブ画素のサブ領域に提供される。前記第一キャパシタと第二キャパシタの分圧作用により、前記サブデータ信号電圧はメインデータ信号電圧と異なるため、一本のデータ信号線を設けることによってサブ画素のメイン領域とサブ領域に異なるデータ信号電圧を入力することができ、それによりマルチドメイン表示を可能にし、ＶＡ方式液晶ディスプレイの色ずれ問題を改善するとともに、データ信号線の本数とＣＯＦの数目を増加する必要がないため、液晶ディスプレイパネルの製造コストを引き下げることができる。

以上の内容に関し、本技術分野の一般的な技術者は、本発明の技術案と技術構想に基づいて、各種の相応する改良と修正を行うことができ、これらの改良と修正はいずれも本発明の特許請求の保護範囲と見なす。

Ｍａｉｎ メイン領域
Ｓｕｂ サブ領域
Ｇｎ 走査線
Ｄａｔａ１、Ｄａｔａ２ データ信号線
Ｔ１ 第一薄膜トランジスタ
Ｃ１ｃ１ 第一液晶キャパシタ
Ｃｓｔ１ 第一ストレージキャパシタ
Ｔ２ 第二薄膜トランジスタ
Ｃ１ｃ２ 第二液晶キャパシタ
Ｃｓｔ２ 第二ストレージキャパシタ

Claims (7)

1. 列方向に沿って延在する配線である複数のデータ信号線と、前記列方向に交差する方向である行方向に沿って延在する配線である複数の走査信号線と、がマトリックス状に配線され、
   それぞれの前記データ信号線は直列接続された第一キャパシタと第二キャパシタを介して共通電極線に電気的に接続されているとともに、それぞれの前記データ信号線ごとに一つの引き回し線が前記第一キャパシタと第二キャパシタとの間から引き出され、前記引き回し線が前記データ信号線と平行に配線されており、
   さらに、複数のサブ画素がマトリックス状に配列され、
   前記サブ画素は、それぞれ、メイン領域とサブ領域とに分けられており、
   それぞれのサブ画素において、前記メイン領域と前記サブ領域とは前記列方向に並び、
   一つの前記サブ画素を構成する前記メイン領域と前記サブ領域とは同一の前記走査信号線に接続されていて、前記走査信号線から前記メイン領域と前記サブ領域に走査信号が提供され、
   同じ列に並んだ複数の前記サブ画素は、同一の前記データ信号線からデータ信号電圧の提供を受け、
   前記同じ列に並んだ複数の前記サブ画素の前記メイン領域は、前記同一の前記データ信号線に接続されてメインデータ信号電圧を受け、
   かつ、前記同じ列に並んだ複数の前記サブ画素の前記サブ領域は、前記同一の前記データ信号線と平行に配線された前記引き回し線に接続されて前記メインデータ信号電圧とは異なるサブデータ信号電圧を受ける
   ことを特徴とする画素回路。
2. 請求項１に記載の画素回路において、
   前記メイン領域内には第一薄膜トランジスタと、第一液晶キャパシタと、第一ストレージキャパシタが含まれ、
   前記第一薄膜トランジスタのゲート電極は前記走査線に電気的に接続され、ソース電極は前記データ信号線に電気的に接続され、
   前記第一液晶キャパシタと前記第一ストレージキャパシタは並列に連結された後、一端は前記第一薄膜トランジスタのドレイン電極に電気的に接続され、他端は定電圧に電気的に接続され、
   前記サブ領域内には第二薄膜トランジスタと、第二液晶キャパシタと、第二ストレージキャパシタが含まれ、
   前記第二薄膜トランジスタのゲート電極は前記走査線に電気的に接続され、ソース電極は前記引き回し線に電気的に接続され、
   前記第二液晶キャパシタと第二ストレージキャパシタは並列に連結された後、一端は前記第二薄膜トランジスタのドレイン電極に電気的に接続され、他端は前記定電圧に電気的に接続される
   ことを特徴とする画素回路。
3. 請求項２に記載の画素回路において、
   前記第一キャパシタと第二キャパシタの分圧作用により、前記メインデータ信号電圧とサブデータ信号電圧の関係は、
   Ｖｓｕｂ＝（Ｃ１／（Ｃ１＋Ｃ２））×（Ｖｍａｉｎ−Ｖｃｏｍ）＋Ｖｃｏｍで表わされる
   ことを特徴とする画素回路。
   ただし、
   Ｖｓｕｂはサブデータ信号電圧を表し、
   Ｖｍａｉｎはメインデータ信号電圧を表し、
   Ｃ１は第一キャパシタの容量を表し、
   Ｃ２は第二キャパシタの容量を表し、
   Ｖｃｏｍは共通電極電圧を表す。
4. 請求項３に記載の画素回路において、
   前記第一キャパシタの容量Ｃ１と、第二キャパシタの容量Ｃ２の大きさはそれぞれ前記第一キャパシタおよび第二キャパシタの面積によって決まり、
   前記第一キャパシタと前記第二キャパシタの面積を変えることによって、
   前記メインデータ信号電圧と前記サブデータ信号電圧との差が変えられる
   ことを特徴とする画素回路。
5. 請求項２から請求項４のいずれかに記載の画素回路において、
   前記第一キャパシタ及び前記第二キャパシタは、前記第一薄膜トランジスタおよび前記第二薄膜トランジスタを構成している第一金属層と第二金属層を用いて構成されている
   ことを特徴とする画素回路。
6. 請求項２から請求項４のいずれかに記載の画素回路において、
   前記第一キャパシタ及び前記第二キャパシタは、前記第一薄膜トランジスタおよび前記第二薄膜トランジスタを構成している金属層のうちの一つである第一金属層と、ＩＴＯ画素電極と、を用いて構成されている
   ことを特徴とする画素回路。
7. 請求項１から請求項６のいずれかに記載の画素回路において、
   前記メイン領域と前記サブ領域はそれぞれ４個のドメインを含む
   ことを特徴とする画素回路。