Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6473405B2 - 配線構造体の製造方法 - Google Patents
[go: Go Back, main page]

JP6473405B2 - 配線構造体の製造方法 - Google Patents

配線構造体の製造方法 Download PDF

Info

Publication number
JP6473405B2
JP6473405B2 JP2015197522A JP2015197522A JP6473405B2 JP 6473405 B2 JP6473405 B2 JP 6473405B2 JP 2015197522 A JP2015197522 A JP 2015197522A JP 2015197522 A JP2015197522 A JP 2015197522A JP 6473405 B2 JP6473405 B2 JP 6473405B2
Authority
JP
Japan
Prior art keywords
layer
wiring pattern
boron
along
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015197522A
Other languages
English (en)
Other versions
JP2017073417A (ja
Inventor
村松　雅治
雅治 村松
久則 鈴木
久則 鈴木
康人 米田
康人 米田
慎也 大塚
慎也 大塚
弘孝 高橋
弘孝 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2015197522A priority Critical patent/JP6473405B2/ja
Priority to EP16853347.9A priority patent/EP3361494B1/en
Priority to US15/765,528 priority patent/US11094547B2/en
Priority to PCT/JP2016/075680 priority patent/WO2017061193A1/ja
Priority to CN201680058496.5A priority patent/CN108140565B/zh
Priority to TW105129031A priority patent/TWI715625B/zh
Publication of JP2017073417A publication Critical patent/JP2017073417A/ja
Application granted granted Critical
Publication of JP6473405B2 publication Critical patent/JP6473405B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/46—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a liquid
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C18/00—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating
    • C23C18/16—Chemical coating by decomposition of either liquid compounds or solutions of the coating forming compounds, without leaving reaction products of surface material in the coating; Contact plating by reduction or substitution, e.g. electroless plating
    • C23C18/18—Pretreatment of the material to be coated
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
    • H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
    • H10W20/0261—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias characterised by the filling method or the material of the conductive fill
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
    • H10W20/042—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers
    • H10W20/044—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers the barrier, adhesion or liner layers being seed or nucleation layers for electroless plating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H10W70/657—Shapes or dispositions of interconnections on sidewalls or bottom surfaces of the package substrates, interposers or redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/66—Conductive materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/698—Semiconductor materials that are electrically insulating, e.g. undoped silicon

Landscapes

  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemically Coating (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、配線パターンが設けられた配線構造体の製造方法に関する。
表面に配線パターンが配置されたシリコン基板と、配線パターンに沿ってシリコン基板の表面に設けられた絶縁層と、絶縁層上に設けられた金属層と、を備えた半導体装置が知られている（例えば、特許文献１参照）。
特開２０１２−１１９３８１号公報
上述した半導体装置のように配線パターンが設けられた配線構造体には、小型化及び高集積化等のために、配線パターンの微細化が求められている。その一方で、配線パターンにおける電気的な接続の確実化も求められている。
そこで、本発明は、配線パターンの微細化と配線パターンにおける電気的な接続の確実化とを両立することができる配線構造体の製造方法を提供することを目的とする。
本発明の配線構造体の製造方法は、配線パターンが設けられた配線構造体の製造方法であって、少なくとも配線パターンの形成予定領域に沿ってシリコン基板の表面に絶縁層を形成する第１ステップと、形成予定領域に沿って絶縁層上にボロン層を形成する第２ステップと、めっきによりボロン層上に金属層を形成する第３ステップと、を含む。
この配線構造体の製造方法では、配線パターンの形成予定領域に沿って絶縁層上にボロン層を形成し、その後にめっきによりボロン層上に金属層を形成する。この構成は、めっきによりボロン層上には金属層が選択的に且つ等方的に形成されるとの、本発明者らが見出した知見に基づくものである。これにより、例えばパターニングによってボロン層を精度良く形成しておくことで、微細な配線パターンを形成することができる。また、この配線構造体の製造方法では、ボロン層上に金属層を形成する。この構成は、ボロン層上には金属層が安定して形成されるとの、本発明者らが見出した知見に基づくものである。これにより、配線パターンにおける電気的な接続の確実化を図ることができる。よって、この配線構造体の製造方法では、配線パターンの微細化と配線パターンにおける電気的な接続の確実化とを両立することができる。
本発明の配線構造体の製造方法においては、第２ステップでは、気相成長法により絶縁層上にボロン層を等方的に形成し、その後に形成予定領域に沿ってボロン層をパターニングしてもよい。この構成によれば、形成予定領域に沿ってボロン層を精度良く且つ容易に形成することができる。
本発明の配線構造体の製造方法においては、第３ステップでは、めっきによりボロン層上にニッケル層を形成してもよい。この構成によれば、ニッケル層はボロン層に付着し易いため、ボロン層上にニッケル層を確実に且つ容易に形成することができる。
本発明によれば、配線パターンの微細化と配線パターンにおける電気的な接続の確実化とを両立することができる配線構造体の製造方法を提供することが可能となる。
本発明の一実施形態の配線構造体の製造方法によって製造された配線構造体であるインターポーザの平面図である。 図１のインターポーザのII-II線に沿っての断面図である。 図１のインターポーザの製造方法を説明するための図である。 図１のインターポーザの製造方法を説明するための図である。 図１のインターポーザの製造方法を説明するための図である。 図１のインターポーザの製造方法を説明するための図である。 図１のインターポーザの製造方法を説明するための図である。 図１のインターポーザの製造方法を説明するための図である。 図１のインターポーザの製造方法を説明するための図である。
以下、本発明の好適な実施形態について、図面を参照して詳細に説明する。なお、各図において同一又は相当部分には同一符号を付し、重複する説明を省略する。
図１及び図２に示されるインターポーザ（配線構造体）１は、例えば、端子ピッチが互いに異なる電子部品同士の電気的な接続を中継するために用いられる中継基板である。インターポーザ１は、シリコン（Ｓｉ）結晶からなる矩形板状のシリコン基板１０を備えている。シリコン基板１０には、所定形状の配線パターン３が設けられている。配線パターン３は、シリコン基板１０の第１主面１０ａ及び第２主面１０ｂに沿って設けられた表面配線パターン４と、第１主面１０ａ側の表面配線パターン４と第２主面１０ｂ側の表面配線パターン４とを接続する貫通配線パターン５と、を含んでいる。なお、図１及び図２では、配線パターン３が模式的に簡易な形状で表されているが、実際には配線パターン３は高精細に形成されて複雑な形状を有している。
シリコン基板１０には、シリコン基板１０を貫通し、シリコン基板１０の第１主面１０ａと第２主面１０ｂとに開口する貫通孔１１が設けられている。貫通孔１１内には、貫通配線パターン５が配置されている。貫通孔１１は、厚さ方向Ｄに沿って延びる四角柱状の形状を有している。貫通孔１１の幅は、例えば１０μｍ以上１００μｍ以下となっている。貫通孔１１の幅とは、貫通方向に垂直な方向における幅であり、ここでは対向する二辺間の距離である。貫通孔１１の内面１１ａは、その全体が厚さ方向Ｄに沿っており、第１主面１０ａ及び第２主面１０ｂと直角に交わっている。
貫通孔１１についても、図１及び図２では、模式的に簡易な形状で表されているが、実際には複数の貫通孔１１が設けられている。例えば、上記のような垂直孔以外に、貫通方向が厚さ方向Ｄに対して傾斜した傾斜孔や、屈曲部を有する屈曲孔等の種々の形状の貫通孔１１が設けられていてもよい。また、貫通孔１１の内面１１ａは、上記のように厚さ方向Ｄに沿う部分と、厚さ方向Ｄと交差する方向に沿う部分とを有していてもよく、テーパ状に形成された部分を有していてもよい。或いは、内面１１ａの全体がテーパ状に形成されてもよい。
また、貫通孔１１の少なくとも一部の内面１１ａが、厚さ方向Ｄと交差する一の方向に沿っていてもよい。例えば、貫通孔１１の全体の内面１１ａが厚さ方向Ｄと交差する一の方向に沿っていてもよい（傾斜孔）。或いは、貫通孔１１は、内面１１ａが第１方向に沿う第１部分と、内面１１ａが第１方向及び厚さ方向Ｄと交差する第２方向に沿う第２部分と、を有していてもよい（屈曲孔）。
シリコン基板１０において、互いに対向する一対の側面１０ｃ，１０ｃのそれぞれには、凹部１２が設けられている。凹部１２は、後述するように、貫通孔１１が形成されたシリコンウェハＷ（図３参照）を、貫通孔１１を通るダイシングラインＬに沿って切断することで形成される。凹部１２は、貫通孔１１の中心を通り側面１０ｃと平行な平面に沿って貫通孔１１を二等分した四角柱状の形状を有している。
シリコン基板１０において、第１主面１０ａ、第２主面１０ｂ、貫通孔１１の内面、及び凹部１２の内面には、絶縁層１４が設けられている。絶縁層１４は、例えば、シリコン基板１０の表面を熱酸化処理することにより形成されたシリコン酸化膜である。絶縁層１４は、例えば１．０μｍ以下の厚さを有している。
絶縁層１４上には、ボロン層１５が設けられている。ボロン層１５は、配線パターン３に沿って形成されている。すなわち、ボロン層１５は、表面配線パターン４に沿って第１主面１０ａ及び第２主面１０ｂの絶縁層１４上に形成されていると共に、貫通配線パターン５に沿って貫通孔１１の内面１１ａ及び凹部１２の内面１２ａの絶縁層１４上に形成されている。この例では、ボロン層１５は、内面１１ａ及び内面１２ａの絶縁層１４の全面にわたって形成されている。内面１１ａ及び内面１２ａの絶縁層１４上に形成されたボロン層１５は、第１主面１０ａ及び第２主面１０ｂの絶縁層１４上に形成されたボロン層１５と一続きになっている。ボロン層１５は、例えば、ＣＶＤ（Chemical Vapor Deposition）エピタキシャル成長等の気相成長法により、数ｎｍ〜数十ｎｍの厚さで等方的に形成される。
ボロン層１５上には、金属層１６が形成されている。金属層１６は、例えば数μｍ〜数十μｍの厚さを有している。金属層１６は、表面配線パターン４に沿って第１主面１０ａ及び第２主面１０ｂのボロン層１５上に形成されていると共に、貫通配線パターン５に沿って貫通孔１１の内面１１ａ及び凹部１２の内面１２ａのボロン層１５上に形成されている。この例では、金属層１６は、貫通孔１１内に埋め込まれ、貫通孔１１内に隙間無く充填されている。
金属層１６は、例えば、めっきによりボロン層１５上に等方的に形成されためっき層である。めっきの一例は、無電解金属めっきである。金属層１６は、例えば、無電解Ｎｉ／Ａｕめっきによって、ニッケルからなる厚さ５μｍ又は１０μｍ程度のニッケル層１７上に、金からなる厚さ０．０５μｍ程度の金層１８が形成されることで、構成されている。上述したように、凹部１２は貫通孔１１が切断されることによって形成されるため、凹部１２内の金属層１６においては、ニッケル層１７上に金層１８が形成されておらず、ニッケル層１７が外面に露出している。なお、ボロン層１５上には金属層１６が安定して形成されること、及びめっきによりボロン層１５上には金属層１６が選択的に且つ等方的に形成されることは、本発明者らが見出した知見である。
次に、インターポーザ１の製造方法について、図３〜図９を参照して説明する。なお、図４〜図９において、（ａ）は平面図であり、（ｂ）は（ａ）のＢ−Ｂ線に沿っての断面図である。
図３に示されるように、格子状に設定されたダイシングラインＬに沿って切断することにより複数のインターポーザ１を得るためのシリコンウェハＷを準備する。図３に太線で示される部分が１つのインターポーザ１となる。以下では、当該太線部分に着目してインターポーザ１の製造方法を説明する。
まず、図４に示されるように、シリコン基板１０（シリコンウェハＷ）を用意する。続いて、図５に示されるように、反応性イオンエッチング(Reactive Ion Etching)等により貫通孔１１をシリコン基板１０に形成する。続いて、図６に示されるように、シリコン基板１０の表面を熱酸化処理することにより、シリコン基板１０の第１主面１０ａ、第２主面１０ｂ、及び貫通孔１１の内面１１ａ（切断後の凹部１２の内面１２ａを含む）に絶縁層１４を形成する（第１ステップ）。
続いて、図７に示されるように、ＣＶＤエピタキシャル成長により、シリコン基板１０の第１主面１０ａ、第２主面１０ｂ、及び貫通孔１１の内面１１ａに、ボロン層１５を等方的に形成する（第２ステップ）。続いて、図８に示されるように、ドライエッチングにより、配線パターン３の形成予定領域Ｒに沿ってボロン層１５をパターニングする（第２ステップ）。
続いて、図９に示されるように、めっきによりボロン層１５上に金属層１６を選択的に且つ等方的に形成する（第３ステップ）。より具体的には、めっきによりボロン層１５上にニッケル層１７を形成し、その後、めっきによりニッケル層１７の上に金層１８を形成する。これにより、表面配線パターン４と貫通配線パターン５とを含む配線パターン３が形成される。最後に、シリコンウェハＷをダイシングラインＬに沿って切断し、インターポーザ１を得る。
以上説明したように、このインターポーザ１の製造方法では、配線パターン３の形成予定領域Ｒに沿って絶縁層１４上にボロン層１５を形成し、その後にめっきによりボロン層１５上に金属層１６を形成する。この構成は、めっきによりボロン層１５上には金属層１６が選択的に且つ等方的に形成されるとの、本発明者らが見出した知見に基づくものである。これにより、例えばパターニングによってボロン層１５を精度良く形成しておくことで、微細な配線パターン３を形成することができる。また、このインターポーザ１の製造方法では、ボロン層１５上に金属層１６を形成する。この構成は、ボロン層１５上には金属層１６が安定して形成されるとの、本発明者らが見出した知見に基づくものである。これにより、配線パターン３における電気的な接続の確実化を図ることができる。よって、このインターポーザ１の製造方法では、配線パターン３の微細化と配線パターン３における電気的な接続の確実化とを両立することができる。
また、このインターポーザ１の製造方法では、ＣＶＤエピタキシャル成長により絶縁層１４上にボロン層１５を等方的に形成し、その後に形成予定領域Ｒに沿ってボロン層１５をパターニングする。これにより、形成予定領域Ｒに沿ってボロン層１５を精度良く且つ容易に形成することができる。
また、このインターポーザ１の製造方法では、めっきによりボロン層１５上にニッケル層１７を形成している。これにより、ニッケル層１７はボロン層１５に付着し易いため、ボロン層１５上にニッケル層１７を確実に且つ容易に形成することができる。
また、インターポーザ１では、ボロン層１５を介して貫通孔１１の内面１１ａの絶縁層１４上に金属層１６が形成されている。この構成は、ボロン層１５上には金属層１６が安定して形成されるとの、本発明者らが見出した知見に基づくものである。これにより、インターポーザ１では、貫通配線パターン５において電気的な接続が確実になされている。
また、インターポーザ１では、貫通孔１１の内面１１ａが厚さ方向Ｄに沿っている。内面１１ａが厚さ方向Ｄに沿っている場合、例えば蒸着等の気相成長法では、内面１１ａに金属層１６を形成することが困難である。ボロン層１５を介して内面１１ａの絶縁層１４上に金属層１６が形成されていることで、そのような場合でも内面１１ａに金属層１６が安定して形成され、貫通配線パターン５において電気的な接続が確実になされる。
また、インターポーザ１では、貫通孔１１の内面１１ａが厚さ方向Ｄと交差する一の方向に沿っている。内面１１ａが厚さ方向Ｄと交差する一の方向に沿っている場合、例えば蒸着等の気相成長法では、内面１１ａに金属層１６を形成することが困難である。ボロン層１５を介して内面１１ａの絶縁層１４上に金属層１６が形成されていることで、そのような場合でも内面１１ａに金属層１６が安定して形成され、貫通配線パターン５において電気的な接続が確実になされる。
また、インターポーザ１では、貫通孔１１の幅は、１０μｍ以上１００μｍ以下である。ボロン層１５を介して貫通孔１１の内面１１ａの絶縁層１４上に金属層１６が形成されていることで、そのような微細な貫通孔１１においても貫通孔１１の内面１１ａに金属層１６が安定して形成され、貫通配線パターン５において電気的な接続が確実になされる。
また、インターポーザ１では、金属層１６は、めっき層である。この構成は、めっきによってボロン層１５上には金属層１６が選択的に且つ等方的に形成されるとの、本発明者らが見出した知見に基づくものである。これにより、貫通孔１１の内面１１ａの絶縁層１４上にボロン層１５を形成しておくことで、貫通孔１１の形状等に左右されず、ボロン層１５を介して貫通孔１１の内面１１ａの絶縁層１４上に金属層１６を確実に形成することができる。よって、貫通配線パターン５において電気的な接続がより確実になされる。
また、インターポーザ１では、シリコン基板１０は、インターポーザ１を構成している。これにより、貫通配線パターン５において電気的な接続が確実になされたインターポーザ１を得ることができる。
また、例えば蒸着やスパッタ等の気相成長法を用いて絶縁層１４上に金属層１６を形成する場合、絶縁層１４上に金属層１６を形成し易くするために、例えば貫通孔１１の内面１１ａをテーパ状に形成すること等が必要となる。対して、このインターポーザ１の製造方法では、めっきによりボロン層１５上に金属層１６を選択的に且つ等方的に形成することができるため、内面１１ａが厚さ方向Ｄに沿う場合でも内面１１ａに金属層１６を安定して形成することができる。その結果、内面１１ａをテーパ状に形成する必要がなく、より微細な貫通配線パターン５を有するインターポーザ１を容易に製造することができる。
以上、本発明の実施形態について説明したが、本発明は、上記実施形態に限られない。例えば、上記実施形態では、絶縁層１４は、シリコン基板１０の表面を熱酸化処理することにより形成されたシリコン酸化膜であったが、シリコン基板１０の表面に積層されたものであってもよい。絶縁層１４は、少なくとも配線パターン３（形成予定領域Ｒ）に沿って、貫通孔１１の内面１１ａを含むシリコン基板１０の表面に形成されていればよく、配線パターン３に沿う領域のみに形成されてもよい。
また、金属層１６は、貫通孔１１内に埋め込まれていなくてもよく、貫通孔１１内に空隙が形成されるように貫通孔１１の内面１１ａのボロン層１５上に設けられてもよい。例えば、金属層１６は、貫通孔１１内にシリコン基板１０の第１主面１０ａ側と第２主面１０ｂ側とに開口する空隙が形成されるように設けられてもよい。
また、上記実施形態では、シリコン基板１０がインターポーザ１を構成していたが、シリコン基板１０が半導体装置（例えばイメージセンサ等の光半導体素子）を構成していてもよい。その場合、貫通配線パターン５は、例えば、第１主面１０ａ側の表面配線パターン４である電極と、第２主面１０ｂ側の表面配線パターン４である実装用パッドとを電気的に接続する。なお、イメージセンサに適用する場合には、暗電流を抑制する観点から、ボロン層１５を受光部の近傍に配置することが好ましい。また、シリコン基板１０が半導体装置を構成する場合には、電気的破壊を回避するために無電解金属めっきによって金属層１６を形成することが好ましい。
また、上記実施形態では、シリコン基板１０に貫通孔１１が設けられ、配線パターン３に貫通配線パターン５が含まれていたが、貫通孔１１は設けられていなくてもよく、配線パターン３に貫通配線パターン５が含まれていなくてもよい。また、シリコン基板１０の表面に凹凸が設けられ、当該凹凸に沿って配線パターン３が設けられていてもよい。実施形態のインターポーザ１の製造方法では、気相成長法によりボロン層１５を等方的に形成するため、形成予定領域Ｒに凹凸等がある場合でも、形成予定領域Ｒに沿ってボロン層１５を確実に形成することができる。
１…インターポーザ（配線構造体）、３…配線パターン、１０…シリコン基板、１４…絶縁層、１５…ボロン層、１６…金属層、Ｒ…配線パターンの形成予定領域。

Claims (4)

  1. 配線パターンが設けられた配線構造体の製造方法であって、
    少なくとも前記配線パターンの形成予定領域に沿ってシリコン基板の表面に絶縁層を形成する第１ステップと、
    前記形成予定領域に沿って前記絶縁層上にボロン層を形成する第２ステップと、
    めっきにより前記ボロン層上に選択的且つ等方的に形成可能な金属層を、めっきにより前記ボロン層上に形成する第３ステップと、を含む、配線構造体の製造方法。
  2. 前記第２ステップでは、気相成長法により前記絶縁層上に前記ボロン層を等方的に形成し、その後に前記形成予定領域に沿って前記ボロン層をパターニングする、請求項１記載の配線構造体の製造方法。
  3. 配線パターンが設けられた配線構造体の製造方法であって、
    少なくとも前記配線パターンの形成予定領域に沿ってシリコン基板の表面に絶縁層を形成する第１ステップと、
    前記形成予定領域に沿って前記絶縁層上にボロン層を形成する第２ステップと、
    めっきにより前記ボロン層上に金属層を形成する第３ステップと、を含み、
    前記第３ステップでは、めっきにより前記ボロン層上にニッケル層を形成する、配線構造体の製造方法。
  4. 前記第２ステップでは、気相成長法により前記絶縁層上に前記ボロン層を等方的に形成し、その後に前記形成予定領域に沿って前記ボロン層をパターニングする、請求項３記載の配線構造体の製造方法。
JP2015197522A 2015-10-05 2015-10-05 配線構造体の製造方法 Active JP6473405B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015197522A JP6473405B2 (ja) 2015-10-05 2015-10-05 配線構造体の製造方法
EP16853347.9A EP3361494B1 (en) 2015-10-05 2016-09-01 Method for producing wiring structure
US15/765,528 US11094547B2 (en) 2015-10-05 2016-09-01 Method for producing wiring structure
PCT/JP2016/075680 WO2017061193A1 (ja) 2015-10-05 2016-09-01 配線構造体の製造方法
CN201680058496.5A CN108140565B (zh) 2015-10-05 2016-09-01 配线构造体的制造方法
TW105129031A TWI715625B (zh) 2015-10-05 2016-09-08 配線構造體之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015197522A JP6473405B2 (ja) 2015-10-05 2015-10-05 配線構造体の製造方法

Publications (2)

Publication Number Publication Date
JP2017073417A JP2017073417A (ja) 2017-04-13
JP6473405B2 true JP6473405B2 (ja) 2019-02-20

Family

ID=58487433

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015197522A Active JP6473405B2 (ja) 2015-10-05 2015-10-05 配線構造体の製造方法

Country Status (6)

Country Link
US (1) US11094547B2 (ja)
EP (1) EP3361494B1 (ja)
JP (1) JP6473405B2 (ja)
CN (1) CN108140565B (ja)
TW (1) TWI715625B (ja)
WO (1) WO2017061193A1 (ja)

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5116589A (en) * 1990-06-18 1992-05-26 The United States Of America As Represented By The United States Department Of Energy High density hexagonal boron nitride prepared by hot isostatic pressing in refractory metal containers
US5842387A (en) * 1994-11-07 1998-12-01 Marcus; Robert B. Knife blades having ultra-sharp cutting edges and methods of fabrication
US6331483B1 (en) 1998-12-18 2001-12-18 Tokyo Electron Limited Method of film-forming of tungsten
TW411569B (en) * 1999-01-05 2000-11-11 Ind Tech Res Inst Method of using the electroless plating technology to fabricate the copper/gold connections in integrated circuits
JP3327244B2 (ja) * 1999-03-12 2002-09-24 日本電気株式会社 半導体装置
US6693356B2 (en) * 2002-03-27 2004-02-17 Texas Instruments Incorporated Copper transition layer for improving copper interconnection reliability
US6933237B2 (en) * 2002-06-21 2005-08-23 Hewlett-Packard Development Company, L.P. Substrate etch method and device
DE10308855A1 (de) 2003-02-27 2004-09-16 Infineon Technologies Ag Elektronisches Bauteil und Halbleiterwafer, sowie Verfahren zur Herstellung derselben
US7144803B2 (en) 2003-04-17 2006-12-05 Semiconductor Research Corporation Methods of forming boron carbo-nitride layers for integrated circuit devices
WO2006117884A1 (ja) * 2005-04-26 2006-11-09 Mitsui Mining & Smelting Co., Ltd. Ａｌ－Ｎｉ－Ｂ合金配線材料及びそれを用いた素子構造
TW201101476A (en) * 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
JP2007113092A (ja) * 2005-10-21 2007-05-10 Seiko Epson Corp めっき方法
JP2008115448A (ja) * 2006-11-07 2008-05-22 Seiko Epson Corp 無電解めっき方法
KR20080061978A (ko) * 2006-12-28 2008-07-03 주식회사 하이닉스반도체 반도체 소자의 배선 형성방법
US7977791B2 (en) * 2007-07-09 2011-07-12 Taiwan Semiconductor Manufacturing Company, Ltd. Selective formation of boron-containing metal cap pre-layer
US9653353B2 (en) * 2009-08-04 2017-05-16 Novellus Systems, Inc. Tungsten feature fill
TWI509695B (zh) * 2010-06-10 2015-11-21 Ａｓｍ國際股份有限公司 使膜選擇性沈積於基板上的方法
JP2012077342A (ja) * 2010-09-30 2012-04-19 Yamato Denki Kogyo Kk 金属パターンの形成方法
JP2012119381A (ja) 2010-11-29 2012-06-21 Toshiba Corp 半導体装置および半導体装置の製造方法
US8461043B2 (en) * 2011-04-11 2013-06-11 Micron Technology, Inc. Barrier layer for integrated circuit contacts
JP5559120B2 (ja) * 2011-09-22 2014-07-23 株式会社東芝 不揮発性半導体記憶装置
CA3159109C (en) * 2012-04-19 2024-10-22 Carnegie Mellon University METAL/SEMICONDUCTOR/METALLIC HETEROJUNCTION DIODE

Also Published As

Publication number Publication date
JP2017073417A (ja) 2017-04-13
CN108140565B (zh) 2022-08-05
TWI715625B (zh) 2021-01-11
US20190080912A1 (en) 2019-03-14
CN108140565A (zh) 2018-06-08
TW201724434A (zh) 2017-07-01
WO2017061193A1 (ja) 2017-04-13
US11094547B2 (en) 2021-08-17
EP3361494A1 (en) 2018-08-15
EP3361494B1 (en) 2020-06-17
EP3361494A4 (en) 2019-05-22

Similar Documents

Publication Publication Date Title
US9585254B2 (en) Electronic device
US9927499B2 (en) Semiconductor device
US10460989B2 (en) Semiconductor device and manufacturing method thereof
JP2009094409A (ja) 半導体パッケージおよびその製造方法
US9899360B2 (en) Semiconductor device
JP6473405B2 (ja) 配線構造体の製造方法
JP6450296B2 (ja) 配線構造体、及び配線構造体の製造方法
US10163775B2 (en) Electronic device
JP2016157901A (ja) 電子装置
JP2019140343A (ja) 半導体装置および半導体装置の製造方法
JP2009267098A (ja) 半導体装置及びその製造方法
JP2016139729A (ja) 電子装置および電子装置の製造方法
JP2016100555A (ja) 電子装置
JP2016151427A (ja) 電子装置
JP2016100553A (ja) 電子装置
JP2019197911A (ja) 電子装置
JP2017135294A (ja) 半導体装置用基板、半導体装置用基板の製造方法、半導体装置、半導体装置の製造方法
JP2017135294A6 (ja) 半導体装置用基板、半導体装置用基板の製造方法、半導体装置、半導体装置の製造方法
JP2017017268A (ja) 半導体装置およびその製造方法
JP2012209441A (ja) 高密度配線構造及びその製造方法
JP2016127048A (ja) 電子装置
JP2017050380A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180529

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190125

R150 Certificate of patent or registration of utility model

Ref document number: 6473405

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250