JP6474464B2 - 半導体試験装置 - Google Patents
半導体試験装置 Download PDFInfo
- Publication number
- JP6474464B2 JP6474464B2 JP2017132680A JP2017132680A JP6474464B2 JP 6474464 B2 JP6474464 B2 JP 6474464B2 JP 2017132680 A JP2017132680 A JP 2017132680A JP 2017132680 A JP2017132680 A JP 2017132680A JP 6474464 B2 JP6474464 B2 JP 6474464B2
- Authority
- JP
- Japan
- Prior art keywords
- transfer method
- tester
- instruction
- user program
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
たとえば、特許文献1(特開2004−144488号公報)の半導体試験装置では、パターン特徴抽出部(2)がテストパターンの特徴を抽出し、パターン変換部(3)が抽出したテストパターンの特徴を考慮してテストパターンの並び替え、スクランブルコードとともに出力する。パターンメモリ制御部(5)は、パターンメモリ(4)にアクセスし、パターン変換部(3)で変換されたテストパターンを読み出し、転送が必要な部分のみテスタ制御部(6)に転送する。テスタ制御部(6)は、読み出したテストパターンをスクランブルコードに基づいて復元し、試験波形を生成して被試験LSIに印加し、該被試験LSIの良否判定を行う。
[第1の実施形態]
図1は、第1の実施形態の半導体試験装置の構成を表わす図である。
テスタ命令生成部97は、ユーザプログラムの命令に基づいて、テスタに接続されている複数のデバイスの端子へのテスタ命令を生成して、命令記憶部95に記憶させる。
転送方式設定部99は、命令記憶部95内のテスタ命令の個数またはユーザプログラムの命令に基づいて、逐次転送方式または一括転送方式のうちのいずれかに転送方式を設定する。
(構成)
図2は、実施形態のテストシステムを表わす図である。テストシステムは、半導体試験装置1と、テスタ2と、各々がn個のピンP−1〜P−nを有するm個の被試験デバイスDUT1〜DTU−mを備える。
図3に示すように、この半導体試験装置1は、ユーザプログラム実行部3と、インタフェースブロック4とを備える。
コントロール部6は、システムメモリ10と、テスタ命令生成部7と、転送方式設定部9と、転送制御部8と、デバイス管理部11とを含む。
システムメモリ10は、テスタ2に接続される複数のデバイスDUT−1〜DUT−mの中の異常デバイスのリストを記憶する。
転送方式設定部9は、逐次転送方式での転送時間TP1である(ts1+ts2)×Nと、一括転送方式での転送時間TP2であるtb1+tb2×Nとを比較する。
図7は、第2の実施形態の半導体試験装置の動作手順を表わすフローチャートである。
図8(a)は、ユーザプログラムの例を表わす図である。
図8(b)は、ファンクションテストであるテスト1に含まれる命令を表わす図である。
第3の実施形態では、ユーザプログラム実行部3は、切替フラグを含むユーザプログラムを実行する。ユーザプログラム実行部3は、ユーザプログラムに含まれるFLAG=ONのコードに対して、一括転送切替命令を出力する。ユーザプログラム実行部3は、ユーザプログラムに含まれるFLAG=OFFのコードに対して、逐次転送切替命令を出力する。
図11を参照して、テスタ命令生成部7は、ユーザプログラム実行部3からユーザプログラム命令を受信した場合には(ステップS201でYES)、ユーザプログラム命令に基づいて、各デバイスDUTの各ピンPに対するテスタ命令を生成し、生成したテスタ命令を命令記憶部5に記憶する(ステップS202)。
図12(a)は、ユーザプログラムの例を表わす図である。
テスト1は、ファンクションテストである。ファンクションテストでは、被試験デバイスDUTに対して、電圧、タイミング、ピン、リレーの設定を行い、パターン実行と同時にあらかじめテスタ2にロードしたテストパターンが実行される。ファンクションテストには、一括転送方式で転送しても支障のない命令のみが含まれるため、テスト1の前に切替フラグFLAG=ONに設定され、ユーザプログラム実行部3は、一括転送切替命令を出力する。転送方式設定部9は、ユーザプログラム実行部3から一括転送切替命令を受信し、転送方式を一括転送方式に設定する。
テスト2は、トリミングテストである。トリミングテストでは、電圧、タイミング、ピン、リレーについてはファンクションテスト時と同様の設定が必要である。その後トリミングコードが作成され、被試験デバイスDUTへ書込まれ、テストパターンが実行され、DCテスト実施により、書き込んだトリミングコードに対する測定値が取得される。測定値が目標値に一番近いトリミングコードを得るために上記の処理が繰り返される。最後に決定された測定値が目標値に一番近いトリミングコード値が被試験デバイスDUTへ書き込まれる。
第4の実施形態では、転送方式設定部9は、ユーザプログラム実行部3から受信した命令に基づいて生成されるテスタ命令がバスリード命令を含む場合には、転送方式を一括転送方式に設定する。
まず、転送方式設定部9は、転送方式を逐次転送方式に設定する(ステップ301)。
図14(b)は、ユーザプログラムに含まれるテスト1の例を表わす図である。
テスト2は、トリミングテストである。
第5の実施形態では、システムメモリ10は、第2のプレテストにおける一括転送方式での転送おいて、デバイスDUT1〜DUT−nのいずれかでテストが失敗したテスト項目を逐次転送方式のテスト項目として記憶する。
次に、テスタ命令生成部7は、ユーザプログラム実行部3からの各ユーザプログラム命令に基づいて、各デバイスDUTの各ピンPに対するテスタ命令を生成し、生成したテスタ命令を命令記憶部5に記憶する。転送制御部8は、命令記憶部5内のすべてのテスタ命令を一括転送方式でテスタ2へ転送する(ステップS405)。
ユーザプログラムには、ファンクションテストであるテスト1と、トリミングテストであるテスト2と、DCテストであるテスト3と、セルフテストであるテスト4とが含まれる。
Claims (9)
- 複数のデバイスが接続されたテスタを制御するための半導体試験装置であって、
ユーザプログラムの命令を実行するユーザプログラム実行部と、
前記ユーザプログラムの命令に基づいて、前記テスタに接続されている複数のデバイスの端子へのテスタ命令を生成する命令生成部と、
前記生成されたテスタ命令を記憶する命令記憶部と、
前記命令記憶部内のテスタ命令の個数に基づいて、逐次転送方式または一括転送方式のうち転送時間の短い方に転送方式を設定する転送方式設定部と、
前記設定された転送方式に従って、前記命令記憶部内のテスタ命令を前記テスタへ送信する転送制御部とを備え、
前記逐次転送方式での転送時間は、(ts1+ts2)×Nであり、
前記一括転送方式での転送時間は、tb1+tb2×Nである、
ただし、ts1は前記逐次転送方式の転送の前処理に要する時間であり、
ts2は前記逐次転送方式における、前記命令記憶部から前記テスタへの1つの前記テスタ命令の転送に要する時間であり、
tb1は前記一括転送方式の転送の前処理に要する時間であり、
tb2は前記一括転送方式における、前記命令記憶部から前記テスタへの1つの前記テスタ命令の転送に要する時間であり、
Nは、前記命令記憶部内の前記テスタ命令の個数である、半導体試験装置。 - 前記テスタに接続される複数のデバイスのうち異常デバイスのリストを記憶するメモリと、
前記テスタから送信される信号に従って、前記テスタに接続される複数のデバイスのうちの異常デバイスを特定して、前記異常デバイスのリストを更新するデバイス管理部とを備え、
前記命令生成部は、前記ユーザプログラムの命令に基づいて、前記異常デバイスのリストを参照して、前記テスタに接続されている複数のデバイスのうちの正常なデバイスの端子の個数分のテスタ命令を生成する、請求項1記載の半導体試験装置。 - 前記転送方式設定部は、前記ユーザプログラム実行部からパターン実行命令を受信したときに、前記転送方式を設定する、請求項1記載の半導体試験装置。
- 前記ユーザプログラムには、一括転送切替命令と逐次転送切替命令のうち少なくとも一方が含まれ、
前記転送方式設定部は、前記ユーザプログラム実行部から前記一括転送切替命令を受信したときには、転送方式を前記一括転送方式に設定し、前記ユーザプログラム実行部から
前記逐次転送切替命令を受信したときには、転送方式を前記逐次転送方式に設定する、請求項1記載の半導体試験装置。 - 前記転送方式設定部は、前記ユーザプログラム実行部から受信した命令に基づいて生成される前記テスタ命令が前記テスタからの読出し命令を含む場合には、転送方式を前記一括転送方式に設定する、請求項1記載の半導体試験装置。
- 複数のデバイスが接続されたテスタを制御するための半導体試験装置であって、
ユーザプログラムの命令を実行するユーザプログラム実行部と、
前記ユーザプログラムの命令に基づいて、前記テスタに接続されている複数のデバイスの端子へのテスタ命令を生成する命令生成部と、
前記生成されたテスタ命令を記憶する命令記憶部と、
逐次転送方式または一括転送方式のうちのいずれかに転送方式を設定する転送方式設定部と、
前記設定された転送方式に従って、前記命令記憶部内のテスタ命令を前記テスタへ送信する転送制御部と、
前記一括転送方式において、前記デバイスでのテストが失敗したテスト項目を記憶するテスト項目記憶部を備え、
前記転送方式設定部は、前記テスト項目記憶部に記憶されているテスト項目に含まれる命令から生成されたテスタ命令の転送方式を前記逐次転送方式に設定する、半導体試験装置。 - 前記転送方式設定部は、プレテストにおいて前記ユーザプログラムに含まれる命令から生成されたテスタ命令の転送方式を前記一括転送方式に設定し、
前記半導体試験装置は、さらに、
前記テスタから送信される信号に従って、失敗したテスト項目を特定し、前記特定したテスト項目を前記テスト項目記憶部に書込むデバイス管理部を備える、請求項6記載の半導体試験装置。 - 複数のデバイスが接続されたテスタを制御するための半導体試験装置であって、
ユーザプログラムの命令を実行するユーザプログラム実行部と、
前記ユーザプログラムの命令に基づいて、前記テスタに接続されている複数のデバイスの端子へのテスタ命令を生成する命令生成部と、
前記生成されたテスタ命令を記憶する命令記憶部と、
逐次転送方式または一括転送方式のうちのいずれかに転送方式を設定する転送方式設定部と、
前記設定された転送方式に従って、前記命令記憶部内のテスタ命令を前記テスタへ送信する転送制御部と、
前記一括転送方式における前記デバイスでのテストによって得られる第1測定値と、前記逐次転送方式における前記デバイスでのテストによって得られる第2測定値とが所定値以上相違するテスト項目を記憶するテスト項目記憶部を備え、
前記転送方式設定部は、前記テスト項目記憶部に記憶されているテスト項目の命令から生成されたテスタ命令の転送方式を前記逐次転送方式に設定する、半導体試験装置。 - 前記半導体試験装置は、さらに、
デバイス管理部を備え、
前記転送方式設定部は、第1のプレテストにおいて前記ユーザプログラムに含まれる命令から生成されたテスタ命令の転送方式を前記逐次転送方式に設定し、
前記デバイス管理部は、前記テスタから送信される信号に従って、各テスト項目の前記第1測定値を前記テスト項目記憶部に書込み、
前記転送方式設定部は、第2のプレテストにおいて前記ユーザプログラムに含まれる命令から生成されたテスタ命令の転送方式を前記一括転送方式に設定し、
前記デバイス管理部は、前記テスタから送信される信号に従って、各テスト項目の前記第2測定値を前記テスト項目記憶部に書込み、
前記デバイス管理部は、前記第1測定値と前記第2測定値とが所定値以上相違するテスト項目を前記テスト項目記憶部に書き込む、請求項8記載の半導体試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017132680A JP6474464B2 (ja) | 2017-07-06 | 2017-07-06 | 半導体試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017132680A JP6474464B2 (ja) | 2017-07-06 | 2017-07-06 | 半導体試験装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013095289A Division JP6174898B2 (ja) | 2013-04-30 | 2013-04-30 | 半導体試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017198704A JP2017198704A (ja) | 2017-11-02 |
| JP6474464B2 true JP6474464B2 (ja) | 2019-02-27 |
Family
ID=60237885
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017132680A Active JP6474464B2 (ja) | 2017-07-06 | 2017-07-06 | 半導体試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6474464B2 (ja) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004171659A (ja) * | 2002-11-19 | 2004-06-17 | Renesas Technology Corp | 半導体メモリの救済解析装置 |
| JP2007079715A (ja) * | 2005-09-12 | 2007-03-29 | Fuji Xerox Co Ltd | データ転送方法、プログラムおよび装置 |
| US7743304B2 (en) * | 2006-02-17 | 2010-06-22 | Verigy (Singapore) Pte. Ltd. | Test system and method for testing electronic devices using a pipelined testing architecture |
| JP2009229331A (ja) * | 2008-03-25 | 2009-10-08 | Yokogawa Electric Corp | 半導体試験装置及びその制御プログラム |
| US8258803B2 (en) * | 2010-01-26 | 2012-09-04 | Advantest Corporation | Test apparatus and test method |
| JP6174898B2 (ja) * | 2013-04-30 | 2017-08-02 | ルネサスエレクトロニクス株式会社 | 半導体試験装置 |
-
2017
- 2017-07-06 JP JP2017132680A patent/JP6474464B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017198704A (ja) | 2017-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6174898B2 (ja) | 半導体試験装置 | |
| US11428734B2 (en) | Test board and test system including the same | |
| JP2010151756A (ja) | 電池パック | |
| JP6474464B2 (ja) | 半導体試験装置 | |
| US20150310932A1 (en) | Semiconductor device having a test controller and method of operation | |
| JP5279818B2 (ja) | 試験モジュール、試験装置および試験方法 | |
| US20010027545A1 (en) | Circuit and method, for storing data prior to and after determining failure | |
| US8117004B2 (en) | Testing module, testing apparatus and testing method | |
| US20240027518A1 (en) | Wafer tester and wafer testing method and system | |
| CN110286312B (zh) | 电压修调方法 | |
| JP5279817B2 (ja) | 試験装置および試験方法 | |
| JP2009076125A (ja) | 半導体試験装置 | |
| CN115794517A (zh) | 芯片调试方法、芯片调试装置和芯片 | |
| JPH0252446A (ja) | 集積回路の試験装置 | |
| JP3215600B2 (ja) | Ic試験装置 | |
| CN120256188B (zh) | 异常程序定位方法、测试系统、装置、设备、介质及产品 | |
| US11275114B2 (en) | Semiconductor device for controlling supply of clock signal | |
| JP4295894B2 (ja) | 半導体デバイスの試験装置および試験方法 | |
| JPS6329277A (ja) | 論理集積回路の試験装置 | |
| JP2001051021A (ja) | Icテスタ | |
| CN119292991A (zh) | 存储卡的初始化方法、装置、设备、介质、及程序产品 | |
| CN113567829A (zh) | 一种电路板的测试方法及装置 | |
| JP2903443B2 (ja) | Ic試験装置 | |
| JP2002222923A (ja) | 半導体集積回路 | |
| JPH09171058A (ja) | Ic試験装置のパターン発生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180529 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20180605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180726 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190129 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6474464 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |