JP6480980B2 - 試験システム - Google Patents

Description

本発明は、概して、試験システムの分野に関する。より具体的には、本発明は、電子デバイスのインテグリティを試験するためのシステムに関する。

時間領域反射率計（time domain reflectometers；ＴＤＲｓ）は、ケーブル、印刷回路基板、電子デバイス等のインテグリティを試験するために使用される。それらは、試験される対象を介して短立ち上がり時間パルスを伝送することによって動作し、通常対象は“被試験デバイス”又はＤＵＴ（Device Under Test）と呼ばれる。ＤＵＴがその配線において何らかの断線又は短絡を有する場合に、パルスは少なくとも部分的に反射される。不具合が存在せず、デバイス配線が適切に終端される場合は、パルスは反射されない。

以前より、パルスを用いてＴＤＲを実行することが提案されてきた。例えば、米国特許第７２８０１９０号明細書（特許文献１）を見ると、電気光学サンプリング技術を基礎とするＴ（テラ）Ｈｚ送信器及び受信器が使用される。

米国特許第７２８０１９０号明細書

本発明は、光導電素子を受信器及び発生器として使用するＴＤＲを実行するシステム又は反射率計を提供する。

第１の態様において、本発明は、デバイスの試験を可能にする反射率計であって、
パルス放射線源と、
前記パルス放射線源からの放射に応答してパルスを出力するよう構成される第１の光導電素子と、
パルスを受けるよう構成される第２の光導電素子と、
前記第１の光導電素子からのパルスを被試験デバイスへ向け、該被試験デバイスから反射されたパルスを前記第２の光導電素子へ向けるよう構成される伝送線路配置と、
前記伝送線路に設けられ、該伝送線路のインピーダンスを整合させるよう構成される終端抵抗と
を有する反射率計を提供する。

実施形態において、前記第１の光導電素子によって出力されるパルスは、１０ＧＨｚから１０ＴＨｚの周波数範囲にある。更なる実施形態において、その周波数範囲は５０ＧＨｚから５００ＧＨｚである。

実施形態において、光導電素子（ＰＣＥｓ）は、別個の基板上でマイクロストリップ又はコプラナー伝送線路と一体化される。ＤＵＴからの信号においてアーティファクトを引き起こす導波路からの後方反射を回避することが望ましい。

この問題に少なくとも部分的に対処するよう、実施形態において、整合抵抗が発生器及び受信器の少なくとも一方に設けられ、それにより、マイクロストリップに沿って発生器及び／又は受信器に入射する信号は実質的に吸収される。

米国特許第４８９６１０９号明細書において、光導電受信器は直接に５０オーム伝送線路へ接続されている。この構成では、それらのデバイスは高インピーダンスを与え、従って、線路上の信号を摂動させない。伝送線路が発生器及び／又は受信器に対して異なる基板上に形成された場合に、マイクロストリップに対するＰＣＥの近接性は、その線路のインピーダンスの変化を不可避的に引き起こし、従って、後方反射は避けられない。本発明の実施形態に従うシステムは、そのような問題を最小限とする。

前記終端抵抗は、前記光導電素子にそれらを組み立てる代替案として、（マイクロストリップ回路自体上で）伝送線路の終端にある埋込抵抗であってよい。

第２の態様において、本発明は、デバイスの試験を可能にする反射率計であって、
パルス放射線源と、
前記パルス放射線源からの放射に応答してパルスを出力するよう構成される第１の光導電素子と、
パルスを受けるよう構成される第２の光導電素子と、
前記第１の光導電素子からのパルスを被試験デバイスへ向け、該被試験デバイスから反射されたパルスを前記第２の光導電素子へ向けるよう構成される伝送線路配置と
を有し、
前記伝送線路は、別個の端子に設けられた前記第１の光導電素子及び前記第２の光導電素子と、第３の端子に設けられた前記デバイスへの入力とを備える３端子配置を有する、
反射率計を提供する。

ＤＵＴは直接に又は間接的に前記第３の端子へ接続され得る。例えば、ＤＵＴへの入力は、ＤＵＴへ接続される更なる伝送線路を有してよい。

発生器から受信器への電気パルスの直接伝播が起こることができる。しかし、本発明の実施形態に従う反射率計において、発生器から受信器への経路長は、発生器からＤＵＴへ更に受信器への経路長よりも実質的に短い。従って、時間領域において２つの信号の間には重なりは存在せず、故に、外部への信号と反射信号との間の混同は生じない。

実施形態において、発生器からＤＵＴへ更に受信器への経路長は、発生器から受信器への経路長の少なくとも２倍である。

一実施形態において、前記３端子伝送線路配置は、Ｙ字形スプリッタ設計として知られる、Ｙ形を取る。この設計は、夫々のデバイスのアクティブ領域上にポンプビーム及びプローブビームの焦点を合わせるために使用される非球面レンズにとって十分な、発生器素子と受信器素子との間の一定の最小限の物理的な分離を保つ働きもする。すなわち、デバイス分離は、少なくとも集束レンズの直径と等しくなければならない。

更なる実施形態において、発生器のための励起ビーム（ポンプビーム）及び受信器のための励起ビーム（プローブビーム）は、より近いデバイス間隔を可能にするよう内側に向けて曲げられ得る。

また、本発明の実施形態に従うデバイスは、光導電半導体基板を介する発生又は受信パルスの如何なる伝播も完全に回避することを目指す。信号は、光導体電極からボンドワイヤによって１００Ωマイクロストリップトラックへ直ちに向けられる。

上記の電送線路配置は、前記終端抵抗とともに使用され得る。

第３の態様において、本発明は、デバイスの試験を可能にする反射率計であって、
パルス放射線源と、
前記パルス放射線源からの放射に応答してパルスを出力するよう構成される第１の光導電素子と、
パルスを受けるよう構成される第２の光導電素子と、
前記第１の光導電素子からのパルスを被試験デバイスへ向け、該被試験デバイスから反射されたパルスを前記第２の光導電素子へ向けるよう構成される伝送線路配置と
を有し、
少なくとも１つの光導電素子は、第１の基板の第１の面上に設けられた一対の電極を有し、前記伝送線路配置は、第２の基板の第２の面上に設けられ、
前記第１の面及び前記第２の面は、前記少なくとも１つの光導電素子と前記伝送線路配置との間にパルスのやり取りが存在するように互いに面して設けられる、
反射率計を提供する。

上記の配置は、光導体の上面がマイクロストリップ回路上に下向きに配置されるフリップチップ配置である。フリップチップ実装は、マイクロストリップ／ストリップライン導波路とともに、コプラナー導波路へ光導体を結合するためにも使用され得る。光導電素子とマイクロストリップとの間の電気接続は、通常のフリップチップ手法：
−リフロー半田付け
−導電性エポキシ
の１つを用いて形成されている。リフロー半田処理の場合に、半田ペーストは、ステンシル印刷又はその他の堆積法を用いてマイクロストリップＰＣＢ上の導体パッド上に堆積される。チップは、ペーストがチップ及びＰＣＢの両方と接するように、ＰＣＴ上に下向きに配置される。次いで、アセンブリは、チップとＰＣＢとの間の接合を形成する半田を溶かすようオーブンで加熱される。

導電性エポキシを用いる方法は同様であるが、より低い温度がエポキシの加工のために使用され得る。

このフリップチップ配置において光導体を光学的に励起させるために、ＰＣＢアセンブリを介する光導体のアクティブ領域への光アクセスを提供するようＰＣＢに小さい穴を設けることが必要である（例えば、レーザードリルのようなドリルを用いて）。

光導体への光アクセスを提供する代替方法は、透明な基板に光導電層を組み立てることである。これは、ＧａＡｓから石英ガラスウェハー上に１μｍのエピ層を移動させるようエピタキシャルリフトオフ法を用いて可能である。

更なる実施形態において、反射率計システムは、複数の反射率計を有して提供され、単一の共通第１基板は、複数の反射率計のための光導電素子が同時にフリップチップ接合されるように、前記複数の反射率計のために設けられる。

上記のシステムはマルチチャネルＴＤＲを提供し、多くの光導電素子は単一の半導体ダイに形成され、このダイは、被試験デバイス（通常、マルチピンＩＣ）における様々なテストポイントへ／からパルスを伝えるマイクロ波ＰＣＢ回路へフリップチップ実装される。

米国特許第４８９６１０９号明細書において、光導電デバイスの直線配置が記載されており、単一の伝送線路に沿って配置される。パルス発生器は、伝送線路の一方の端部において見つけられる。受信器デバイスは、発生器とＤＵＴとの間の伝送線路に沿った測定点に位置付けられている。

半導体基板の高い誘電定数は、１００Ω伝送線路の設計を困難にする。コプラナー設計は放射損失を欠点とし、マイクロストリップ設計は極薄いトラック幅を必要とする。大きい反射又は挿入損失を発生せずに同軸線へ半導体基板上の伝送線路を結合することも困難である。

本発明の実施形態において、上記の問題は、半導体における介在導波路なしに低誘電定数（ＰＴＦＥに基づく）基板（タコニックＴＬＹ５又はロジャーズＲＯ４０００は、高周波伝送線路が作られる銅張り材料の適切な例である。）に形成されたマイクロストリップ導波路へ直接に光導電素子を結合することによって、少なくとも部分的に対処される。実施形態において、誘電定数εは１０であり、あるいは、それより小さい。

実施形態において、ポンプビームの経路長は、プローブビームの経路長に対して変更され、あるいは、その逆も同様である。このような変更を達成するための先行技術の手法は、ステッピングモータにより作動される光遅延を用いることを含む。このアプローチは、光遅延素子を位置から位置へ動かすのに要する時間に起因して測定速度を制限する。

一実施形態において、システムは所謂“高速走査”システムを有し、光遅延は、欧州特許第１５４３３７２号明細書において記載されるガラス偏菱形を発振させることによって得られる。これは、高速のデータ収集を可能にする。しかし、回転高速走査法を用いることによって得られる最大遅延の長さは、半導体デバイスの適正な特性には不十分である。実施形態に従う更なるシステムは、高速走査光遅延を、第２の長距離運動“低速”線形段に基づく光遅延と組み合わせる。その場合に、全体的な光遅延は、高速及び低速遅延からの遅延の合計である。取得方法は、長時間遅延位置の夫々の値で１又はそれ以上の高速走査された取得波形を収集することを含む。夫々の長時間遅延位置からの波形は、高速交差遅延のみによってカバーされるよりもずっと長い範囲をカバーする全体波形を生成するよう制御ＰＣ内で結合される。このように、１５０ｍｍ超の光遅延が得られる。この方法は、“複合型の”走査法と呼ばれる。

米国特許第４８９６１０９号明細書は、どのようにしてＤＣ電圧がパルス発生デバイスにバイアスをかけるために使用されるのかを記載する。光チョッピング及び位相敏感検波は、信号測定システムの感度及び選択性（ノイズに関する）を改善する手段として文献中で開示されている。しかし、光チョッピングは、信号が５０％の時間オフであることから、システムスループットを不必要に低下させる。

第４の態様において、本発明は、デバイスの試験を可能にする反射率計であって、
パルス放射線源と、
前記パルス放射線源からの放射に応答してパルスを出力するよう構成される第１の光導電素子と、
少なくとも１００Ωの抵抗を有するチョーク抵抗であって、当該チョーク抵抗を介して前記第１の光導電素子がバイアスをかけられるように配置されるチョーク抵抗と、
パルスを受けるよう構成される第２の光導電素子と、
前記第１の光導電素子からのパルスを被試験デバイスへ向け、該被試験デバイスから反射されたパルスを前記第２の光導電素子へ向けるよう構成される伝送線路配置と
を有する反射率計を提供する。

前記チョーク抵抗は、前記第１の光導電素子における光導電ギャップの光励起の後の電流フローを制限する。

純粋な単結晶の光学活性半導体は、通常、１ｎｓ超（あるいは、間接バンドギャップを有するＳｉ又は他の物質の場合には、＞１μｓ）の電荷キャリア寿命を有する。これは、ピコ秒単位の電気パルスの測定又は発生には長すぎる。物質の放射線損傷、イオン注入、低温成長又は量子ドットのような他の構造体の埋込によって、そのような半導体の電荷キャリア寿命を短縮することが知られている。このように、１ピコ秒を下回るキャリア寿命が可能である。しかし、高い電界の適用下で、自由電荷は、そのような手段によってはあまり効率的に捕捉されない。そのような短寿命物質が光導電パルス発生器を作るために使用される場合に、結果として得られるパルスは、バイアスをかけられない物質の特性から期待されるほど短くはない。

上記の実施形態において、チョーク抵抗は、サブピコ秒パルスの発生を可能にするよう電流フローを制限するために使用される。よって、本質的に短いキャリア寿命を有するキャリアを有する半導体基板を形成する必要性は回避される。

上記の終端抵抗は、チョークコイルとともに使用されてよい。上記の伝送線路配置は、チョークコイル及び／又は終端抵抗とともに使用され得る。

一実施形態において、チョーク抵抗は、光導電デバイスの基板上に直接に、直接にデバイス電極と隣接して集積される。他の実施形態において、チョーク抵抗は、他の基板に設けられ、光導体への接続は、ボンドワイヤ、表実装接続等を用いてなされる。

本発明の実施形態に従う方法は、パルス発生器へのＡＣバイアスを用いる。その場合に、受信器デバイスから直接に測定される信号に対して位相敏感検波を用いることが可能である。ポンプ及びプローブビームは連続的にオンのままであり、故に、スループットは最大とされる。レーザーは〜８０ＭＨｚの繰り返し率で一連のサブピコ秒パルスを発生させる点に留意すべきである。これは、エレクトロニクス又はデジタルサンプリングシステムの応答率よりもずっと速い。８０ＭＨｚは、ＪＦＥＴ前置増幅器の入力キャパシタンスによって完全に平滑化される。よって、ビームは、取得システムの観点からすれば、連続的として扱われ得る。光チョッピングが使用される場合に、ビームは５０％の時間遮断される、その時間の間、光電力は事実上無駄使いされる。ＡＣバイアス変調を用いることは、如何なる光電力も無駄使いすることを防ぐ。

本発明の実施形態において使用されるタイプの受信器は、通常、〜１ＭΩのむしろ高いソースインピーダンスを有する。受信器の出力信号を増幅するよう前置増幅器を有する実施形態において、前置増幅器は、望ましくは、この信号ソースを測定するよう高い入力インピーダンスを有する。前置増幅器の入力インピーダンスは、主にその入力キャパシタンスによって決定される。ＪＦＥＴバッファを用いて、〜５ｐＦの入力キャパシタンスが与えられる。

更なる実施形態において、１ＭΩのインピーダンスに関して、バイアス周波数は：

ｆ＝１／２πＺＣ＝３１．８ｋＨｚ

である。ここで、Ｃ＝５ｐＦ及びＺ＝１ＭΩ。

これは、システムのための最適なバイアス周波数が決定されることを可能にする。より高い周波数で、ＪＦＥＴの入力キャパシタンスは、より低いインピーダンスをソースに与え、故に信号振幅を下げる。より低い周波数で、より長い信号積分時間が位相敏感検波のために必要であり、故に測定速度を制限する。

米国特許第４８９６１０９号明細書の図２の項目３３は、ＲＦチョークとして使用されるインダクタについて述べている。更に、光導体との統合は記載されていない。

本発明の実施形態に従うシステムでは、抵抗が使用される。抵抗は、周波数に関して一定であるインピーダンスを有してよく、それにより、その電流遮断動作を低周波数で保つ。実施形態において、インピーダンスは、光導体における電荷キャリアに関し、（１／再結合時間）までの周波数について高いままでなければならない。ＧａＡｓでは、再結合時間は〜１ｎｓであり、よって、実施形態においてチョークインピーダンスは、１ＧＨｚかそこらまでの周波数について高いままでなければならない。実施形態において、インピーダンスは、ＡＣバイアス周波数で少なくとも１０００００Ωである。

本発明の実施形態において、光ファイバが、光導電デバイスへ光励起を提供するために使用される。具体的な実施形態では、単一モードファイバが使用される。また、ファイバは、パルスがファイバを通る場合にパルスの散乱の効果を無効にするよう散乱補償されてよい。偏波保持ファイバも使用されてよく、ファイバの動きに起因した信号の変動を防ぐ。

本発明の幾つかの実施形態において、光導電デバイスは、ワイヤボンディングを用いて導波路へ結合される。ボンドワイヤは、信号の帯域幅を制限するインダクタンスを有し、よって、このインダクタンスは、望ましくは最小限にされるべきである。このため、ウェッジボンディング法がボールボンディングに対して好ましい。リボンボンディングは、この接続のインダクタンスを最小限にする更に一層好ましい手段である。リボンボンディングは、リボンがワイヤよりも低いインダクタンスを有するので、ワイヤボンディングにとって好ましい。ウェッジボンディングは、（一般的に円形断面ワイヤとともに使用されるボールボンディングとは対照的に）リボンボンドを作る通常の手法である。

実施形態において、光導電物質の基板がアニールされる。基板は、ＧａＡＳ、ＩｎＰ、ＧａＩｎＡｓ又は他のＩＩＩ−Ｖ合金であってよい。

光導電デバイスは、一般的に、それらの高周波制限で平坦なロールオフを有する。これは、生成され検出される電力の大部分が＜７０ＧＨｚ範囲にあるが、これを上回る周波数である信号電力が少なからず存在することを意味する。システムの高ダイナミックレンジは、この極めて高い周波数の信号が未加工の測定パルスを用いて得られるものに対してシステムの立ち上がり時間を改善するために使用されてよいことを意味する。

実施形態において、光結合は、デバイス上への光配列を調整するために使用される２つの配列ミラーによる平行自由空間ビーム（すなわち、デバイスは、固定ピグテイル配置を用いてファイバへ結合されない。）を用いてなされる。これは、デバイスブロック（発生器及び受信器ＰＣＥ、Ｙ形スプリッタ及び“スパークプラグ”マイクロストリップ−同軸コネクタを有する。）が容易に交換され得ることを意味する。

実施形態において、その性能を特徴付ける手段としての発生器デバイスを通る電流が測定される。発生器に対するＥＳＤ損傷が起こるならば、発生器を通る光電流は変化する。

更なる実施形態において、試験信号は、受信器光導体がレーザービームによって照射される場合に、検出信号へ結合される受信器デバイスへの接地接続へ注入される。この試験信号の大きさは、受信器デバイスの性能に関してインジケーションを提供する。

上記の２つの方法を用いて、ＥＳＤ損傷又は他の劣化に起因するデバイスの状態の変化を確認することが可能である。

上記の実施形態に従うシステムは、様々な使用のために適合され得る。例えば：
１．故障解析ツール−デバイスにおける単一の対のピンをプローブで調べる。手動位置合わせが使用される。
２．品質保証ツール−これは、ＩＣ基板のバッチからの有意なサンプルを試験するための半自動ツールである。
３．大量生産−これは、ダイに組み込まれる前に全てのパッケージを試験する高スループットシステムである。

高度に並列化可能なアーキテクチャは、供給光電力を多数のパルス発生器／受信器へ分配する平面光波回路（ＰＬＣ）を必要としてよい。更なる実施形態において、故障解析ツール（ＦＡツール）は１．５５μｍファイバレーザに基づく。かかるシステムは、ファイバに基づく高速走査遅延線及び“Ｕ”ベンチ線形遅延を更に有してよく、光学ベンチ又はキャスティングの必要性を回避する。

第５の態様において、本発明は、デバイスに反射率測定試験を行う方法であって、
パルス放射線源を設けるステップと、
前記パルス放射線源からの放射に応答してパルスを出力するよう構成される第１の光導電素子を設けるステップと、
少なくとも１００Ωの抵抗を有するチョーク抵抗であって、当該チョーク抵抗を介して前記第１の光導電素子がバイアスをかけられるように配置されるチョーク抵抗を設けるステップと、
パルスを受けるよう構成される第２の光導電素子を設けるステップと、
伝送線路を用いて前記第１の光導電素子からのパルスを被試験デバイスへ向け、該被試験デバイスから反射されたパルスを前記第２の光導電素子へ向けるステップと
を有する方法を提供する。

第６の態様において、本発明は、デバイスに反射率測定試験を行う方法であって、
パルス放射線源を設けるステップと、
前記パルス放射線源からの放射に応答してパルスを出力するよう構成される第１の光導電素子を設けるステップと、
パルスを受けるよう構成される第２の光導電素子を設けるステップと、
伝送線路を用いて前記第１の光導電素子からのパルスを被試験デバイスへ向け、該被試験デバイスから反射されたパルスを前記第２の光導電素子へ向けるステップと、
前記伝送線路に設けられ、該伝送線路のインピーダンスを整合させるよう構成される終端抵抗を設けるステップと
を有する方法を提供する。

第７の態様において、本発明は、デバイスに反射率測定試験を行う方法であって、
パルス放射線源を設けるステップと、
前記パルス放射線源からの放射に応答してパルスを出力するよう構成される第１の光導電素子を設けるステップと、
パルスを受けるよう構成される第２の光導電素子を設けるステップと、
伝送線路を用いて前記第１の光導電素子からのパルスを被試験デバイスへ向け、該被試験デバイスから反射されたパルスを前記第２の光導電素子へ向けるステップと
を有し、
前記伝送線路は、別個の端子に設けられた前記第１の光導電素子及び前記第２の光導電素子と、第３の端子に設けられた前記デバイスへの入力とを備える３端子配置を有する、
方法を提供する。

第８の態様において、本発明は、デバイスに反射率測定試験を行う方法であって、
パルス放射線源を設けるステップと、
前記パルス放射線源からの放射に応答してパルスを出力するよう構成される第１の光導電素子を設けるステップと、
パルスを受けるよう構成される第２の光導電素子を設けるステップと、
伝送線路を用いて前記第１の光導電素子からのパルスを被試験デバイスへ向け、該被試験デバイスから反射されたパルスを前記第２の光導電素子へ向けるステップと
を有し、
少なくとも１つの光導電素子は、第１の基板の第１の面上に設けられた一対の電極を有し、前記伝送線路配置は、第２の基板の第２の面上に設けられ、
前記第１の面及び前記第２の面は、前記少なくとも１つの光導電素子と前記伝送線路配置との間にパルスのやり取りが存在するように互いに面して設けられる、
方法を提供する。

反射率計の概略図である。 本発明の実施形態に従う反射率計の詳細図である。 図２の反射率計のプローブを示す、本発明の実施形態に従う反射率計の更なる詳細図である。 図２及び図３の反射率計で使用されるマイクロストリップ伝送線路の変形例の概略図である。 伝送線路に対して異なる基板に設けられた光導電素子を示す、本発明の実施形態に従う反射率計の概略図である。 本発明の実施形態に従う反射率計における使用のための光導電素子及び伝送線路の概略図である。 本発明の実施形態に従う反射率計の３次元図である。 図６の概略図の拡大断面を示す。 マイクロストリップと光導電素子との間のボンディング接続を示す図である。 本発明の実施形態に従うトランシーバ構成を備える反射率計の線画である。 本発明の実施形態に従うトランシーバ構成を備える反射率計の概略図である。 光導電素子がフリップチップ技術により伝送線路へ結合されている本発明の実施形態に従う反射率計の概略図である。 光導電素子の下にある金属トラックを表すよう透明な光導電体発生器を備える図１１の反射率計の概略図である。 光導電体受信器の下にある配線を表すよう透明な光導電体受信器を備える図１１の反射率計の概略図である。 導電体素子がフリップチップ技術により結合される本発明の実施形態に従うマルチチャネル反射率計の概略図である。 図１４の拡大範囲を示す。 光入力を備える図１４の反射率計の底面を示す。 本発明の更なる実施形態に従う試験システムである。 図１７ａのシステムの光導電体エミッタの詳細図である。 図１７ａのシステムの光導電体ディテクタの詳細図である。 図１７ａのシステムで使用されるＹ字形スプリッタの概略図である。 図１７ａのシステムで使用されるΔ形スプリッタの概略図である。 図１７ａのマイクロストリップ基板及びマイクロストリップの概略図である。 ＲＦ吸収物質を有する図５の素子の概略図である。 ＴＶＳダイオードを有する本発明の実施形態に従うシステムにおける使用のための光導電体ディテクタ回路の概略図である。

ここで、本発明について、以下の限定されない実施形態を参照して記載する。

図１は、本発明の実施形態に従う試験装置の概略図である。光導電素子１は、伝送線路に沿って被試験デバイス（ＤＵＴ）５へパルスを送る。実施形態において、第１の光導電素子によって出力されるパルスは、１０ＧＨｚから１０ＴＨｚの周波数範囲にある。更なる実施形態において、その周波数範囲は５０ＧＨｚから５００ＧＨｚである。

ＤＵＴは、伝送線路に沿って光導電素子３へ信号を反射し返す。反射されたパルスを測定することによって、ＤＵＴに伴う何らかの問題が存在するかどうかを決定することが可能である。パルスは短絡又は開放のような何らかの不具合が存在する場合に反射される。一般的に、ＤＵＴは、試験される必要がある多くの接点を有する。発生器１として使用される光導体素子及び受信器３として使用される光導体素子は然るべく位置付けられる。

図２は、本発明の実施形態に従う試験システムを示す。如何なる不必要な繰り返しも避けるよう、同じ参照符号が同じ特徴を表すために使用される。光導電素子１は、伝送線路アセンブリ７の中へ放射線を向け、放射線は、ＤＵＴ５から伝送線路アセンブリ７を介して光導電体受信器３へ反射される。

システムはレーザーを有する。この具体的な実施形態において、それは、約８００ｎｍ波長を扱うモード同期サブピコ秒レーザーシステムである。レーザー２１の出力は、次いで、群速度分散補償器（ＧＶＤＣ）ユニット２３の中へ向けられる。ＧＶＤＣユニット２３は、レーザー２１によって発せられたパルスをチャープするために使用される。パルスは、光ファイバを通される。パルスは、光ファイバを通るよう広げられることが可能であり、従って、ユニット２３は、ファイバで引き起こされる如何なる歪みも補償するようパルスを圧縮するためにそこにある。

次いで、パルスは、ビームスプリッタ２５を介して、経路２７を辿るプローブパルスと、経路２９を辿るポンプパルスとに分けられる。ポンプパルスは発生器を励起するために使用され、プローブパルスは受信器を励起するために使用される。パルスの周波数の範囲をサンプリングするよう、ポンプパルスとプローブパルスとの間の光遅延を変更することが必要である。これは、高速走査光遅延線３１を用いることによって行われる。遅延線３１は、ポンプパルス又はプローブパルスのいずれか一方の経路において設けられ得る。この特定の実施形態では、それは、プローブパルスの経路２７の中に設けられている。遅延線３１は、欧州特許第１５４３３７２号明細書において記載されるガルバノメーター駆動部及び線形段低速走査部３３の２つの経路を有する。

低速走査部及びガルバノメーター３５による駆動部の組み合わせは、長い長さにわたって遅延が走査されることを可能にしながら高速なデータ収集を可能にする。取得方法は、長い遅延位置の夫々の値で１又はそれ以上の高速走査取得波形を収集することを含む。夫々の長時間遅延位置からの波形は、高速走査遅延のみによってカバーされるよりもずっと長い範囲をカバーする全体的な波形を生成するよう制御ＰＣ内で結合される。このように、１５０ｍｍ超の光遅延が得られる。

プローブビームが遅延３１を通ると、プローブビームは、受信器３へビームを伝える単一モード偏波保持光ファイバへ結合される。ポンプビームも単一モード偏波保持光ファイバへ結合され、発生器へ向けられる。

プローブパルスを搬送する光ファイバの出力部には、光ファイバの近赤外線ビーム出力を平行ビームへ結合するコリメーター３６がある。次いで、これは、近赤外線放射線を光導電体受信器３へ向けるレンズ３７へ出力される。光導電体受信器３は、受信器３の出力信号を受信するＪＦＥＴバッファトランジスタ７１を有する。次いで、出力信号は前置増幅器７３を通される。

光導電体受信器３は、一般的に、１ＭΩのむしろ高いソースインピーダンスを有する。前置増幅器７３は、受信器３の出力信号を増幅するために使用される。前置増幅器７３は、望ましくは、この信号ソースを測定するよう高い入力インピーダンスを有する。前置増幅器７３の入力インピーダンスは、主にその入力キャパシタンスによって決定される。ＪＦＥＴバッファ７１を用いて、〜５ｐＦの入力キャパシタンスが与えられる。

ポンプパルスは、ファイバの近赤外線ビーム出力を平行ビームへ結合するコリメーター４１へ向けられる。次いで、このビームは、レンズ４３によって発生器１へ焦点を合わせられる。

受信器３及び発生器１は両方とも、この実施形態ではマイクロストリップ導波路Ｙ接合４５である伝送線路へ結合されている。マイクロストリップ導波路Ｙ接合は、発生器１へ接続される１００Ωマイクロストリップ伝送線導波路である第１のアーム４７を有する。１００Ωマイクロストリップ伝送線導波路である第２のアーム４９は、受信器３へ接続されている。伝送線導波路の第１のアーム４７及び第２のアーム４９は、５０Ωマイクロストリップ伝送線導波路である第３のアーム５１を形成するよう接合する。次いで、第３のアーム５１は、マイクロストリップ導波路の第３のアーム５１を同軸ケーブル導波路へ接合するインタコネクト５３へ接続される。これは、図３においてより詳細に示される。

一実施形態において、発生器と受信器との間の複数の反射のための更なる時間が減衰することを可能にするよう、ＤＵＴを介する経路は直接の発生器−受信器間経路の長さの２倍でなければならない。例えば、上記のシステムでは、一例として、発生器から受信器への直接経路は８ｍｍであり、一方、ＤＵＴを介する経路は〜１７０ｍｍである。

マイクロストリップ導波路Ｙ接合４５は、小さな中心アームを備えた、より“Ｖ”字形であってよい。例えば、線路の５０Ω区間は、インタコネクタへ直接に接続する極短いスタブである。更なる実施形態において、図３ａにおいて示されるようにインピーダンスを整合させるよう薄膜抵抗回路網を用いて広帯域５０Ωで３ポートスプリッタを実装することが可能である。夫々のポートは、図示されるように１６．７Ω抵抗が接合に挿入される場合に、５０Ω負荷を提示する。これは、６ｄＢ抵抗スプリッタとして知られている。それは、広帯域周波数特性を有する（すなわち、その効率及びスプリッタ比は周波数とは無関係である。）。ＴＤＲ信号はこのデバイスにわたって２つの遷移を作らなければならないので、スプリッタに起因する全損失は１２ｄＢである。対照的に、この実施形態の場合に使用される非対称スプリッタ（２×１００Ωポート、１×５０Ωポート）は、それを通るパスごとにたった３ｄＢの損失しか有さない（すなわち、全部で６ｄＢ）。よって、スループット電力は、より従来の対称設計と比べて４倍だけ改善され得る。

次いで、同軸コネクタ５３は同軸導波路５５へ接続される。同軸導波路５５は５０Ω導波路である。これは、同軸プロービングチップ、例えばＧＧＢピコブローブモデル１１０Ｈである高周波プローブ５７へ接続される。プロービングチップ５７は、被試験デバイス５の様々なポートへ動かされ得る。

制御エレクトロニクスが図２の部分６０として示されている。２０Ｈｚ発振器は、駆動信号を遅延線３１へ供給する。次いで、遅延線の位置が、アナログ−デジタルコンバータ６５へ供給される。３３キロヘルツ発振器６７が、ＡＣ信号を発生器１へ出力するよう設けられる。発生器１は、その最も簡単な形態において、一対の電極を有する光導電基板を有する。電極は、２つの電極の間に光導電ギャップが存在するように配置される。電極間にＡＣバイアスを加えることによって、近赤外線（ＮＩＲ）パルス状放射線ビームによる照射時に、ピコ秒パルスが発生器１によって生成される。変換器６９が設けられ、発振器６７から発生器１への出力を増大させる。

受信器は発生器に類似した構成を有するが、ここでは、ＮＩＲプローブパルス及びＤＵＴから反射されたパルスの両方の受信は電極間にバイアスを流させる。これは、最初にＪＦＥＴ７１を通され、増幅器７３を通され、位相敏感検波（ＰＳＤ）を通され、アナログ−デジタルコンバータ６５を通されてＰＣ８１へ至る。上記の実施形態では、位相敏感検波は、デジタル化の後にシステムＰＣ内で実行される。しかし、ロックイン増幅器のような他の技術が使用されてよい。

図４は、より詳細に本発明の実施形態に従う試験モジュールを示す。如何なる不必要な繰り返しも回避するよう、同じ参照符号が同じ特徴を表すために使用される。発振器６７からのＡＣバイアスは、発生器１の電極９１及び９３の間に加えられる。次いで、これは、発生信号を第１の１００Ω伝送線路４７に沿って送る。マイクロストリップ導波路４７は、光導電素子の基板とは異なる基板上に形成されている。

半導体基板の高い誘電定数は、１００Ω伝送線路の設計を困難にする。よって、この実施形態では、マイクロストリップ導波路４７は、ＰＴＦＥに基づく基板、例えばタコニックＴＬＹ５又はロジャーズＲＯ４０００のような低誘電定数基板に形成される。

次いで、この信号は５０Ω伝送線路へ送られる。５０Ω伝送線路は、その場合に、同軸コンバータ５３を介して同軸伝送線路５５に変換される。次いで、信号は、ＤＵＴ５のポートに向けられる。次いで、ＤＵＴから反射された信号は、同軸伝送線路５５に沿って、伝送線路５３の第３のアーム（図示せず。）を介して、そして伝送線路の第２のアーム４９に沿って返送される。次いで、出力は光導電体受信器３に向けられる。次いで、これはＪＦＥＴ７１を通される。光励起はＮＩＲパルスであるプローブパルス２７であり、光励起２７及びＤＵＴ５から反射された信号の結合は、バイアスを電極間に流させる。次いで、出力は増幅器７３を用いて増幅され、出力はデータ取得システムにより処理される。

図５は、より詳細に本発明の実施形態に従う光導電素子を示す。素子は、光導電基板１０１に形成される。この特定の例では、それは半絶縁性のガリウムヒ素であるが、それは如何なる光導電基板であってもよい。グループボンドパッドは基板の上に設けられる。この特定の例では、それらは、Ｕに基づくギャップを有して直角Ｕ字の形を取る。その形状はまた、第１のＬ字形ボンドパッドから狭い間隔を有して設けられたＬ字形ボンドパッドのミラー画像を有するＬ字形ボンドパッドであると考えられてもよい。それらのボンドパッドは、通常は金であるが、アルミニウム又は他の知られているボンドパッド物質であってもよい。

ギャップ１０５は、Ｕ字形ボンドパッド１０３の底部に設けられる。第１の電極１０７は、伝送線路終端抵抗を介してボンドパッド１０３の両側へ接続される。この特定の実施形態では、夫々の伝送線路終端抵抗は約２００Ωである。終端抵抗は、出力信号においてアーティファクトを引き起こす後方反射を防ぐよう伝送線路のインピーダンスを整合させるために設けられる。２つの２００Ω抵抗は、マイクロストリップ伝送線路の１００Ωインピーダンスを整合させる１００Ω負荷を提示するよう並列に作動する。

第１の電極１０７は、ボンドワイヤ１１３を介して１００Ωマイクロストリップ導波路１１１へ接続される。第２の光導電素子電極１１５は、第１の光導電電極１０７の向かい側に設けられる。第１の光導電電極１０７及び第２の光導電電極１１５は、光導電基板１０１によって形成されるそれらの頂点の間に小さなギャップを有するよう構成される。第２の光導電電極１１５は１００ＫΩ電流制限（チョーク）抵抗１１７と直列に設けられ、ＡＣボンドパッド１１９が電流制限抵抗１１７へ接続されている。チョーク抵抗１１７は、サブピコ秒パルスの生成を可能にするために電流フローを制限するよう使用される。

第２の光導電電極１１５、抵抗１１７及びボンドパッド１１９は、ボンドパッド１０３によって形成されるＵ形状の凹部内に一列に設けられている。

発生器として構成される場合に、ＡＣバイアスがボンドパッド１０９へ適用され、ボンドパッド１０３は接地され、従って、これは第１の光導電電極１０７と第２の光導電電極１１５との間の光導電ギャップにわたってＡＣバイアスを印加する。光導電ギャップにわたるＮＩＲ放射のパルスの印加は、第１の光導電電極１０７からボンドワイヤ１１３を介して１００Ωマイクロストリップ導波路１１１へ送られる信号の出力をもたらす。

ボンドワイヤ１１３は、信号の帯域幅を制限するインダクタンスを有し、よって、このインダクタンスは望ましくは最小限にされるべきである。このため、ウェッジ結合法がボールボンディングに対して好ましい。実施形態において、ワイヤインピーダンスは、関心のある最大周波数で１００Ω以下である。例えば、１００ＧＨｚの最大周波数で、これは１６０ｐＨに対応する。１ＴＨｚで、これは１６ｐＨである。理論上は、直径２５μｍ（ボンドワイヤにとって典型的）を有する２００μｍ長のワイヤは〜１００ｐＨのインダクタンスを有する点に留意すべきである。

ＰＣＥを受信器として構成するために、１００Ωマイクロストリップ導波路１１１は、ＤＵＴから反射されたパルスを受け、これは、ボンドワイヤ１１３を介して第１の光導電電極１０７へ送られる。ＮＩＲ励起信号（プローブパルス）が光導電ギャップ１０５にわたって適用される場合に、ＡＣバイアスが第１の光導電電極１０７と第２の光導電電極１１５との間に流れ、これは次いで検出される。

図６は、実施形態に従って使用され得る試験構造体を示す。光導電体発生器２０１が設けられ、マイクロストリップＹ字形スプリッタ２０３へ結合される。光導電体発生器２０１は、図５を参照して記載されるのと同じタイプであってよく、図５を参照して記載されたようにマイクロストリップライン２０３の端子にパルスを出力する。次いで、受信器２０５は、反射されたパルスを検出するよう設けられる。図６に示される実施形態では、接地ボンドパッド１０３の配置は、図５に示されたものとは異なる。しかし、光導電ギャップにわたって２つの電極が設けられる点と、ギャップにＡＣバイアスを印加する能力及びマイクロストリップＹ字形スプリッタ２０３のアームへ直接に電極の１つを結合する能力とについては、同じ構成のままである。

ＰＣＢ２０９は発生器デバイスに隣接して発生器デバイスへの接続を設けられ、ＪＦＥＴユニット及び前置増幅器を有するＰＣＢは受信器デバイスに隣接して設けられる。伝送線路ユニットは、発生器光導電素子と受信器光導電素子との間に設けられる。次いで、伝送線路からの出力は、マイクロストリップを介して同軸コンバータ２１１へ与えられる。

図７は、図６の伝送線路並びに第１及び第２の素子の拡大図を示す。如何なる不必要な繰り返しも回避するよう、同じ参照符号が同じ特徴を表すために使用される。

図８は、光導電体発生器である第１の素子１０７と１００Ωマイクロストリップ線路１１１との間の接続を示す。第１の電極１０７及び第２の電極１１５は、それら２つの電極の頂点の間に光導電ギャップ１０６を形成する。ボンドワイヤ１１３は、第１の電極１０７からマイクロストリップ導波路１１１へ信号を運ぶ。

上記の実施形態では、２つの光導電デバイスがマイクロストリップ導波路Ｙ字接合へ結合される。Ｙ字接合は３つのポートを有し、うち２つは、光導体が結合される１００Ωポートであり、残り１つは、５０Ω同軸ケーブルへ接続する５０Ωポートである。

１００Ωポートのいずれか一方からマイクロストリップに沿って伝播するパルスは、インピーダンス不整合に起因する５０Ωポートでの部分反射を発生させる。しかし、光導電デバイスは、デバイスから反射され返す如何なる戻り信号も吸収する１００Ωインピーダンスを有するマイクロストリップを終端する整合抵抗を有する。

ＤＵＴから５０Ωポートへ反射された信号は、２つの１００Ωマイクロストリップが５０Ω負荷を同軸線路へ与えるよう結合するので、如何なる反射も発生させない。信号は、マイクロストリップと発生器及び受信器の夫々との間で等しく分けられ、それらはデバイスにおいて整合抵抗により吸収される。

終端抵抗に加えて、又はその代わりとして、チョーク抵抗が設けられる。チョーク抵抗は、電極を介して印加される電流を制限する。

更なる実施形態において、試験アセンブリはトランシーバを有する。この配置では、光導体発生器及び光導体受信器は単一の半導体基板上に集積され、５０Ωマイクロストリップ伝送線路によって接続される。

この配置では、伝送線路配置２０１は、伝送線路配置２０１の端部に設けられたＤＵＴ２０３を設けられる。伝送線路は、１つの信号の上に２つのワイヤとして描かれており、下側の１つは電流接地反射である。Ｙ又はＶ字形の伝送線路において、接地反射は、残りの回路の下で目に見えないままである接地面において運ばれる。

発生器２０５は、マイクロストリップ線路２０１の端部に設けられ、反対の端部にはＤＵＴ２０３が接続される。発生器は、チョーク抵抗２０９を介してＡＣバイアス２０７をかけられる。この特定の実施形態では、チョーク抵抗は１００ＫΩチョーク抵抗である。

更に、マイクロストリップは、５０Ω整合抵抗２１１により終端される。これは、伝送線路に沿って発生器に入射する信号、例えば後方反射を吸収する。

受信器２１３は、マイクロストリップと受信器電極との間で直接にギャップにおいて形成される。前述同様、受信器はＪＦＥＴバッファを更に有し、信号は前置増幅デジタル化及び取得システムへ出力される。

上記の実施形態では、ＡＣバイアスはデバイスにバイアスをかけるために使用される。これは、位相敏感検波が信号処理において使用されること可能にする。しかし、ＤＣバイアスを使用することも可能である。更に、発生器及び受信器デバイスの位置は、受信器デバイスが伝送線路２０１の端部に配置され、発生器が５０Ωストリップラインに接するように、交換されてよい。

実施形態において、マイクロストリップ２０１は、ＤＵＴ２０３へ直接に接続されない。実施形態において、同軸伝送線路への遷移がなされてよい。次いで、同軸線路は、信号をＤＵＴへ／から搬送するために使用されてよい。同軸伝送線路配置へのより高い帯域幅遷移を実現するために、薄膜化半導体基板が、標準の同軸コネクタの誘電体余直径（co−diameter）をより良く整合させるために使用されてよい。一実施形態において、半導体基板は１００μｍから３００μｍの範囲の厚さを有し、更なる実施形態において、基板は約２００ミクロンの厚さである。

図１０は、図９を参照して記載された光導電体トランシーバ素子を示す。トランシーバ素子は半導体基板３０１に形成される。半導体基板３０１は、１００ミクロンから３００ミクロンの間の厚さを有し、望ましくは約２００ミクロンの厚さを有し、それにより、標準の同軸コネクタとおおよそ同じ幅である。

基板の一方の端部には、同軸遷移素子３０３へのマイクロストリップが設けられている。次いで、これは信号をＤＵＴ（図示せず。）へ運ぶ。２つのボンドパッド素子３０５及び３０７は接地ボンドパッド素子を提供する。それらの素子はまとまって、Ｕの空間においてギャップを有するＵ形状を形成する。このギャップを通って、伝送線路３１１へ接続される第１の電極３０９が設けられる。次いで、伝送線路３１１は遷移素子３０３へ延在する。第１の電極３０９は、伝送線路終端抵抗３１３を介して２つのボンドパッド素子へ接続される。終端抵抗３１３はどちらも１００Ωであり、それにより、それらが並列に動作する場合、それらは、伝送線路の抵抗を整合させるよう、必要とされる５０Ω負荷を与える。

第１の電極３０９の反対には第２の電極３１５がある。第１及び第２の電極は両方とも、頂点を有するよう構成され、２つの頂点は、小さなギャップ、すなわちそれらの間に光導電ギャップを有して互いに向き合うよう配置される。第２の電極３１５はＡＣバイアスパッド３１７によりチョーク抵抗３１５を介してバイアスをかけられる。チョーク抵抗３１５はこの実施形態では１００ＫΩである。

この特定の実施形態では、第１の電極及び第２の電極の配置は、発生器光導電素子を形成する。

受信器光導電素子は、伝送線路３１１に沿ってある点に設けられる受信器電極３１９によって与えられる。次いで、受信器電極からの出力は、発生器と別個に設けられる場合に受信器に関して同じように処理される。

サブピコ秒パルスを発して検出するために、トランシーバは、ポンプパルス及びプローブパルスによって放射される必要がある。ポンプパルスを受信する発生器励起点は、第１の電極３０９及び第２の電極３１５における２つの頂点の間にある。第２の励起点３２１は、受信器電極３１９と伝送線路３１１との間にある。これは、プローブパルスを受信する励起点である。

更なる実施形態において、受信器光導電素子は、伝送線路に沿って更にＤＵＴへと向かう発生器での線路の終端に配置される。発生器光導電素子と受信器光導電素子との相対的な位置付けは重要ではない。

しかし、上記の実施形態では、伝送線路は、線路の端部からの後方反射が最小限にされるように抵抗により終端される点に留意すべきである。

発生器及び受信器は、２つの光導電素子の間で光クロストークが起きないことを確かにするために、空間的に分離される。発生器は、高抵抗電流チョークによりバイアスをかけられ、受信器は、ＪＦＥＴバッファによって提供されるような非常に高い入力インピーダンスの増幅器を駆動すべきである。

図１１は、本発明の実施形態に従う更なる装置を示す。ここで、受信器光導電素子及び発生器光導電素子は、伝送線路へフリップチップ実装される別個の素子において設けられる。これは、ボンドワイヤの必要性を回避する。

図１１の配置では、ユニット４０１は実装のためであり、信号を被試験デバイス（図示せず、）へ送信するために伝送線路を同軸線路へ接続するスパークプラグコネクタ４０３を有する。デバイスアセンブリ４０５は、上述されたタイプのＹ字形マイクロストリップ伝送線路４０７を有する。２つの電気接続４１１も第１の基板４０９に設けられる。それらの端子は、第１の領域４１７又は第２の領域４１９のいずれか一方へ繋がるトラック４１５及びボンドパッド４１３を有する。終端抵抗４１９が第１の基板４０９に設けられる。それらの抵抗は、接点と前記のＹ字形マイクロストリップ伝送線路４０７の端部アームとの間を橋渡しする。マイクロストリップ伝送線路４０７の１つのブランチは第１の領域４１７を通り、他のブランチは第２の領域４１９を通る。この実施形態では、発生器光導電素子４３１は第１の領域４１７において設けられ、受信器光導電素子４３３は第２の領域４１９において設けられる。

発生器４３１は発生器基板４３３に形成される。光導電素子は発生器基板４３３の第１の面に形成される。次いで、発生器基板は裏返しにされ、第１の領域４１７の上部へ結合される。図１２は、より詳細に構造を示す。如何なる不必要な繰り返しも避けるよう、同じ参照符号が同じ特徴を表すために使用される。発生器基板４３３は、図１２ではワイヤフレームとして示されており、それにより、発生器基板の表面上の構造を見ることができる。ここで、構造は、チョーク抵抗４４３を介して第１の電極４３５へ接続される大きなパッド４４１を有する。次いで、大きな第２の電極４３７が第１の電極４３５に面して設けられる。第１及び第２の電極は両方とも、互いに向かい合った頂点を備える。構造が反転される場合に、導電性エポキシがボンドパッド４４１及びより大きな第２の電極４３７の両方へ適用される。より大きな第２の電極４３７は、エポキシがそれに適用されることを可能にするほど十分に大きくなければならない。次いで、構造は反転され、ボンドパッド４４１は電気接続４１３のトラック４１５の上に第１の領域において配置され、第２の電極４３７は、構造が反転される場合にエポキシによって伝送線路４０７へ結合されるように設けられる。

穴４５１は第１の基板４０９を貫いて形成される（図１１参照）。この穴は、ポンプパルスが第１の電極４３５と第２の電極４３７との間の光導電ギャップを励起するために使用され得るように位置付けられる。

図１３は、受信器４３３を示す。先と同じく、受信器は、受信器基板４６１の一方の面に形成される。第１の電極４６３は受信器基板４６１の面に設けられ、第２の電極４６５は受信器基板４６１の面に設けられる。第１の電極４６３及び第２の電極４６５はともに、光導電ギャップを形成する。

受信器基板がひっくり返される場合に、第１の電極４６３は、電送線路４０７と整列するよう構成され、電送線路４０７へ結合され、第２の電極４６５は、電気端子４１３のトラック４１５から延在するボンドパッドと整列するよう構成される。穴は第１の基板４０９を貫いて設けられ、それにより、第１の電極４６３と第２の電極４６５との間の光導電ギャップはプローブパルスにより照射され得る。

上記の実施形態では、光導電素子は、第１の基板に形成された伝送線路回路上に直接に実装される（すなわち、ストリップライン、マイクロストリップ又はコプラナー導波路構造）。上記の実施形態の設計において、光導電素子の基板は、デバイスにおいてパルスを搬送するために使用されず、代わりに、第１の基板上の別個のＰＣＢ回路が使用される。

この実施形態では、導電性エポキシの小さな領域が、発生器素子４３１及び受信器４３３とマイクロストリップ回路との間の電気接続を形成するために使用される。通常、製造中に、マイクロストリップ回路はステンシル印刷処理を用いて堆積される。更なる実施形態において、半田ペーストは、リフロー処理を用いて形成される電気接続において堆積されてよい。かかるリフロー処理は、ペーストを溶かしてそれを冷やし固めるようアセンブリを加熱することを含む。

約５０ミクロンのギャップ５０は、第１の面と発生器４３１及び受信器４３３の面との間に残る。このギャップは、発生器／受信器とマイクロストリップとの間のエポキシブリッジにわたるパルスの伝播が妨げられないように十分に小さく、一方、それは、発生器基板の存在がマイクロストリップ回路に沿ったパルスの伝播に摂動を与えず、あるいは、受信器及び発生器の両方に使用される基板の端で反射を引き起こすほど十分に大きい。

この実施形態の設計において、１００Ω終端抵抗はまた、フリップチップ接合デバイス又は表面実装デバイスとして実施される。代替的に、終端抵抗は、薄膜処理法によりマイクロストリップ回路上に直接に製造され、あるいは、基板上に蒸着されてよい。

図１４は、本発明の実施形態に従うマルチチャネル反射率計の概略図である。

マルチチャネルシステムは基板５０１に設けられる。マルチチャネルＰＣＥダイ５０３は、基板５０１の上にそれと接して設けられる。マルチチャネルＰＣＥダイ５０３は、ＰＣＥダイ５０３の上表面に配置された複数の光導電素子５０５（ＰＣＥｓ）を有する。

図１１乃至１３を参照して説明されたように、ＰＣＥダイは基板５０１上にフリップチップ接合される。

図１５は、図１４の基板５０１の拡大領域を示す。如何なる不必要な繰り返しも避けるよう、同じ参照符号が同じ特徴を表すために使用される。基板５０１の表面には、ＤＵＴ（図示せず。）に至るＹ又はＶ字形の伝送線路５０７がある。Ｙ字形伝送線路は、発生器５１１に至る第１のアーム５０９と、受信器５１５に至る第２のアーム５１３とを有する（なお、発生器５１１及び受信器５１５の位置が逆にされ得ることは明らかである。）。

発生器５１１は、ボンドパッド５１７と、伝送線路の第１のアーム５０９と平行に走るトラック５１８とを有する。第１のアーム５０９とトラック５１８との間に設けられた照射のための穴５１９が存在する。光導電素子５０５はダイ５０３の裏面に位置付けられている。半田バンプは、穴５１９に隣接する伝送線路５０９及びトラック５１８の部分に設けられ、それにより、光導電素子５０５は、裏返しにされる場合に、ギャップにわたってフリップチップ接合され得る。光導電素子５０５は穴５１９の上に位置付けられ、それにより、穴５１９は照射され得る。伝送線路配置５０９は、チョーク抵抗５２５を介して接地ビア５２３に至る。チョーク抵抗５２５は、まさに先に記載されたのと同じように機能する。

ここから、発生信号はＤＵＴへ供給され、受信部５１５へ反射される。受信器５１５はまた、伝送線路５１３と平行に走るトラック５３３に至るボンドパッド５３１を有する。伝送線路５１３は、チョーク抵抗５３７を介して接地ビア５３５に至る。トラック５３３及び伝送線路５１３は互いに平行に走り、それらの間に設けられた照射のための穴５３９が存在する。次いで、光導電素子５０５は、ダイ５０３の裏面に位置付けられる。半田バンプは、穴５３９に隣接する伝送線路５１３及びトラック５３３の部分に設けられ、それにより、光導電素子５０５は、裏返しにされる場合に、ギャップにわたってフリップチップ接合され得る。光導電素子５０５は穴５３９の上に位置付けられ、それにより、穴５３９は照射され得る。

図１６は、基板５０１の底面を示す。照射穴５３９及び５１９は配列として見られ、レンズ配列５５１は照射穴５１９、５３９と整列して設けられる。次いで、ファイバコリメーター配列５５３はレンズ配列５５１と整列して設けられ、それにより、ファイバコリメーター配列５５３における夫々のファイバは、そのファイバからの放射線を単一の穴５１９、５３９を通って方向付けるレンズへ出力する。２つの５方向ファイバスプリッタが設けられ、１つのスプリッタ５５５は、ポンプビームの発生源からファイバへ放射線を供給して、その放射線を発生器の穴５１９を通して方向付けて発生器の光導電スイッチ５０５を励起する。他のスプリッタ５５７は、受信器の５１５の光導電素子５０５を穴５３９を通じて励起するようプローブビームを供給する。

この配置は、試験プローブの列が図１４に示されるように単一の基板５０１に形成されることを可能にする。図１４において、５つの反射率計は、接続を試験する能力を有して互いに隣接して配置されるよう見られる。光導電アンテナ５０５はダイ５０３に製造され、１つのユニットとして５つの反射率計の上にフリップチップ接合される。５つの反射率計は一例として先に示され、上記の製造技術は、必要に応じてより多くの反射率計に拡張され得る。

上記の実施形態では、チョーク抵抗は、サブピコ秒パルスの発生を可能にするために電流フローを制限するよう使用される。しかし、チョーク抵抗の使用は、本質的に低いキャリア寿命を有するキャリアを備える半導体基板を使用することによって回避され得る。

図１７ａは、本発明の更なる実施形態に従う反射率計を示す。

反射率計は、図２乃至１５を参照して説明された設計に基づく。しかし、光導電素子及び伝送線路の配置が相違する。

システムは、光導電半導体基板を有する光導電素子６０１を有する。光導電素子６０１は、図１７ｂにおいてより詳細に示される。ここで、光導電素子は、光導電ギャップによって第２の電極６０５から分離された第１の電極６０３を有する。第１の電極６０３及び第２の電極６０５は、光導電半導体基板に設けられる。この特定の例では、光導電半導体物質は、キャリア寿命が短いガリウムヒ素である。

光導電素子は、先に記載されたのと同じように動作し、バイアスが光導電ギャップにわたって適用され、ギャップはポンプパルスにより照射される。

第１の電極６０３は、Ｖ字形コネクタ配置６０７の頂点へ接続される。Ｖ字形コネクタ配置６０７は、第１のアーム及び第２のアームを有する。夫々のアームは、ＡＣバイアスパッド６０９へ接続される。アーム６０７はトラック６１１を介してＡＣバイアスパッドへ接続される。

上記の実施形態では、Ｖ字の２つのアームによって与えられる２つの接続が第１の電極６０３に対して作られる。ここで、この低周波（ＬＦ）側への２つの接続は同等である。

電気接続はいずれか一方の端子に対して作られてよい。２つの端子は、抵抗がＬＦ接続と直列にＧａＡｓに加えられる場合に使用される。２つの端子の設置は、抵抗値が２つのＬＦ端子の間の抵抗から確認されることを可能にする。しかし、余分の抵抗がない場合に、１つのデバイス端子しか使用される必要はない。

第２の電極６０５は伝送線路６２１へ接続される。伝送線路６２１は、スプリッタ６２３へ向かう一方の方向において及び終端抵抗６２５に向かう他方の方向において、ポンプパルスに応答して生成された試験信号を搬送する。

上記は、ＤＵＴのための試験信号を生成することに関する。第２の光導電素子６３１は、試験信号をＤＵＴから反射されると検出するために設けられる。これは、図１７ｃにおいてより詳細に示される。

光導電アンテナ６３１は、第２の電極６３５と向かう合う第１の電極６３３を有する。第１の電極６３３及び第２の電極６３５はギャップによって分離される。第１の電極６３３及び第２の電極６３６は光導電半導体基板に配置される。

第１の電極６３３は、Ｖ字形コネクタ６３７の頂点へ接続される。コネクタ６３７は、接続トラック６３９を介して出力パッド６４１へ接続される。出力パッド６４１は、信号前置増幅器６４３へ出力する。反射信号パルスの処理は、先に記載されたのと同じである。

第２の電極６３５は伝送線路６５１へ接続される。伝送線路６５１は、一方の端部でスプリッタ６２３へ接続され、他方の端部で終端抵抗６５３へ接続される。終端抵抗６２５及び終端抵抗６５３は両方とも接地へ接続される。

スプリッタ６２３は、光導電エミッタ６０１から被試験デバイス（ＤＵＴ）へ向かう出力を捕らえ且つ被試験デバイスから検出器６３１へ返る出力を捕らえる。

実施形態において、スプリッタ６２３は“Ｙ形（Wye）”又は“Δ形（Delta）”スプリッタである。Ｙ形スプリッタの例が図１８ａに示され、Δ形スプリッタの例が図１８ｂに示される。図２を参照して記載された実施形態では、３端子スプリッタが使用され、５０ΩポートをＤＵＴから２つの１００Ωポートへ更に２つの光導電体へ夫々接続する。図１７ａの実施形態では、５０Ω線路は、１００Ωの代わりに光導電体へ接続される。この低インピーダンスは、回路の過渡応答を改善する。

更なる実施形態において、Ｙ形スプリッタが使用され、マイクロ波動作のために設計される表面実装抵抗から作られる。更なる実施形態において、Δ形スプリッタが使用され、ＰＣＢ積層板上に集積される薄膜処理を用いて作られる。薄膜抵抗を組み込むかかるＰＣＢ積層板は、ＯｈｍｅｇａＰｌｙ ＲＣＭ及びＴｉｃｅｒ ＴＣＲ抵抗ホイルのような製品により作られる。

前述されたように、（ＤＵＴ側から）光導電デバイスに入射するパルスに関し、配置は、デバイスで整合（すなわち、５０Ω）負荷を設けることによって後方反射を防ぐ。上記の実施形態において、整合抵抗はデバイスにおいて設けられる。この実施形態では、負荷は他の長さのマイクロストリップを用いて設けられる。デバイスは、マイクロストリップに対する負荷に寄与せず、故に、入射パルスは、デバイスを過ぎて追加のマイクロストリップの終端長さを下って進む。パルスがこの新しい伝送線路の区間の端部に反射することを防ぐために、終端抵抗が使用される。ここで、利点は、終端抵抗が光導電素子から物理的に離れており、よって、従来の薄膜“チップ”抵抗が、光導電アンテナの半導体に薄膜抵抗を作ることとは対照的に使用され得る点である。よって、図１７のシステムは製造するのがより容易である。

コネクタ６１１、終端抵抗６２５及び６５３の方へ延在する伝送線路の部分、並びにコネクタ６３９は、ＲＦ吸収物質によって覆われる。ＲＦアブソーバー６８１は、半導体デバイスにおける金属構造体にわたる過渡伝播に起因するリンギングを抑制する。

アブソーバーは、回路の低周波部品を形成するＴＰＲデバイスの金属構造体の上に置かれる。この実施形態では、それは、高周波（ＨＦ）側でパルスを減衰させることを回避するようデバイスのＨＦ側の上には置かれない。

この実施形態では、ＲＦ吸収物質は、バイアス電極及び接地のような低周波部品にわたって配置される。

適切なマイクロ波アブソーバー製品の例はＷｕｒｔｈ Ｅｌｅｃｔｒｏｎｉｋ社製のＷＥ−ＦＡＳフレキシブルアブソーバーシートである。それらは、ＧＨｚ範囲以上において高い減衰を作るよう磁気浸透性粒子（フェライト又は鉄金属）を含んだ複合ポリマーシートを有する。望ましくは、シートは１００μｍから３００μｍの厚さを有する。１０μｍから３ｍｍの範囲における厚さは利点を有することがある。吸収物質は代替的に、コロイド又はペイントとして、あるいはその他の適用方法によって、適用されてよい。

図１９は、マイクロストリップ基板６６１における、図１７ａを参照して記載されたシステムのマイクロストリップレイアウト６６７を示す。この実施形態では、マイクロストリップは銅トラックから作られる。

光導電素子６０１及び６３１は、マイクロストリップ６６７へフリップチップ接合される。電極６０３、６０５、６３３及び６３５はＶ字形コネクタとともに光導電基板の面に形成される。光導電基板は次いで裏返しにされ、光導電材料上の電極及びコネクタが基板上のマイクロストリップに面する。

上記のシステムの性能は、半導体基板において金属構造体の自己キャパシタンスを低減することによって、改善され得る。半導体の誘電定数は高く（Ｓｉ及びＧａＡｓの両方に関して、＞１２）、最も小さい電極構造体のキャパシタンスさえ高める。その場合に、このキャパシタンスは、負荷回路のＲＣ時定数に従って、レーザーパルスによって生成される電気的過渡現象を広げる。

電極はＧａＡｓにおいて実際的に可能な限り小さく作られるが、構造上の性能改善は、光導電体に低誘電定数基板を用いることによって得られる。これは、光導電物質の極薄い（＜１０μｍ）層をその原基板からその他の物質へ移すよう“エピタキシャルリフトオフ”の処理を用いて達成され得る。誘電定数が低い新たな基板材料（例えば、ガラス、石英、サファイヤ）を選択することによって、改善された性能が得られる。更に、光学的に透過な基板は、レーザーパルスを基板材料を通して方向付けることによって、光導電体を光学的に励起する代替の手段を提供する。

マイクロストリップ基板を貫く穴６６３が示される。それらは、励起レーザーからのポンプパルスに光導電体への光学アクセスを提供する。

光導電素子がフリップチップ構成において実装される場合に、マイクロストリップ導波路は、光導電電極に到達するよう半導体ダイの端部の下を通るべきである。マイクロストリップ上のダイの存在は、マイクロストリップの単位長さ当たりの実効キャパシタンスを増大させる。マイクロストリップがダイの下を通る場合に一定の伝送線路インピーダンスを保つために、そのトラック幅は、ダイのキャパシタンス増大効果を補償するよう低減される。Ｅｒ＝２．２の１３０μｍ高さのＰＴＦＥラミネート材において形成される５０Ωマイクロストリップの上に２５μｍ設置されたＧａＡｓ基板に関し、キャパシタンスは４０％だけ増大することが分かっている。よって、この実施形態では、マイクロストリップは、ダイから離れて期待されるのと同じ値までそのキャパシタンスを低減させるために狭められてＧａＡｓダイの下を通される。

マイクロストリップトラック６６５の上にある高誘電定数ＧａＡｓを補償するよう狭められたマイクロストリップトラック６６５の領域が示される。

図２０は、伝送線路の抵抗終端からの後方反射の更なる抑制を提供するために使用されるＲＦアブソーバー７０１を備える図５の実施形態を示す。言い換えると、終端は、特により高い周波数では完璧ではないと考えられる。終端された線路にわたるアブソーバーの追加は、如何なる残留反射も全滅させる。如何なる不必要な繰り返しも避けるよう、同じ参照符号が同じ特徴を表すために使用される。

図２１は、ユニット筐体、光導電素子及びマイクロ波伝送線路に対して過渡電圧抑制（ＴＶＳ）ダイオードを用いた概略図である。これは、測定システムの残りの部分からのＥＳＤに起因した損傷から光導電素子を保護する。

光導電素子は、静電気放電（electro−static discharge；ＥＳＤ）損傷に極めて敏感である。このように影響を受けやすいことは、デバイスの高インピーダンス及びそれらの低キャパシタンスから起こる。一方、ＤＵＴへ／からの信号入力線は、高周波性能にひどい損傷を与えることなしにＥＳＤから保護されない。（回路は、高周波過渡電流の保護のために設計され、従って、そのような過渡電流にフィルタをかける如何なる手段もデバイスを目的にそぐわなくする。）。しかし、知られるように、そのようなシステムに対するＥＳＤ損傷の大部分は、支持回路への（静電気放電による）電磁過渡現象の結合から生じる。これは、装置への低周波信号及び電力接続を介して光導電体へ伝播される。

デバイスへの接続における過渡抑制ダイオード設置は、そのような過渡現象から損傷を防ぐ。パルス受信器の場合に、ＴＶＳダイオードは光導電体から直接に出力される信号へ接続されず、２つのダイオードが光導電体信号をバッファリングするＪＦＥＴの外側を保護するよう配置される点に留意すべきである。

図２１は、受信器光導電体信号をバッファリングするために使用されるＪＦＥＴ前置増幅器設計を示す。信号及び接地接続８０１及び８０３は、光導電素子における電極への接続である。電力接続８０５及び信号出力線は両方とも保護される。エミッタデバイス（図示せず。）の場合に、単一のＴＶＳダイオードしか必要とされず、それは光導電体へのバイアス接続にわたって直接に配置され得る。通常、より大きなスタンドオフ電圧を有するＴＶＳダイオードは、それに印加される大きなバイアス電圧を鑑みてエミッタに必要とされる。

Claims (30)

1. デバイスの試験を可能にする反射率計であって、
   パルス放射線源と、
   前記パルス放射線源からの放射に応答してパルスを出力するよう構成される第１の光導電素子と、
   パルスを受けるよう構成される第２の光導電素子と、
   前記第１の光導電素子からのパルスを被試験デバイスへ向け、該被試験デバイスから反射されたパルスを前記第２の光導電素子へ向けるよう構成される伝送線路配置と、
   前記伝送線路に設けられ、該伝送線路のインピーダンスを整合させるよう構成される終端抵抗とを含み、
   時間領域内で前記パルスの重なりがなく、前記第１の光導電素子と前記第２の光導電素子との間の如何なる二次的反射も前記デバイスから前記第２の光導電素子へ反射される前記パルスと干渉しないよう、前記第１の光導電素子から直接的に前記第２の光導電素子への経路長は、前記第１の光導電素子から前記デバイスへ、次に、前記デバイスから前記第２の光導電素子への経路長よりも短い、
   反射率計。
2. デバイスの試験を可能にする反射率計であって、
   パルス放射線源と、
   前記パルス放射線源からの放射に応答してパルスを出力するよう構成される第１の光導電素子と、
   パルスを受けるよう構成される第２の光導電素子と、
   前記第１の光導電素子からのパルスを被試験デバイスへ向け、該被試験デバイスから反射されたパルスを前記第２の光導電素子へ向けるよう構成される伝送線路配置とを含み、
   前記伝送線路は、別個の端子に設けられた前記第１の光導電素子及び前記第２の光導電素子と、第３の端子に設けられた前記デバイスへの入力とを備える３端子配置を有し、
   時間領域内で前記パルスの重なりがなく、前記第１の光導電素子と前記第２の光導電素子との間の如何なる二次的反射も前記デバイスから前記第２の光導電素子へ反射される前記パルスと干渉しないよう、前記第１の光導電素子から直接的に前記第２の光導電素子への経路長は、前記第１の光導電素子から前記デバイスへ、次に、前記デバイスから前記第２の光導電素子への経路長よりも短い、
   反射率計。
3. デバイスの試験を可能にする反射率計であって、
   パルス放射線源と、
   前記パルス放射線源からの放射に応答してパルスを出力するよう構成される第１の光導電素子と、
   パルスを受けるよう構成される第２の光導電素子と、
   前記第１の光導電素子からのパルスを被試験デバイスへ向け、該被試験デバイスから反射されたパルスを前記第２の光導電素子へ向けるよう構成される伝送線路配置とを含み、
   少なくとも１つの光導電素子は、第１の基板の第１の面上に設けられた一対の電極を含み、前記伝送線路配置は、第２の基板の第２の面上に設けられ、
   前記第１の面及び前記第２の面は、前記少なくとも１つの光導電素子と前記伝送線路配置との間にパルスのやり取りが存在するように互いに面して設けられ、
   時間領域内で前記パルスの重なりがなく、前記第１の光導電素子と前記第２の光導電素子との間の如何なる二次的反射も前記デバイスから前記第２の光導電素子へ反射される前記パルスと干渉しないよう、前記第１の光導電素子から直接的に前記第２の光導電素子への経路長は、前記第１の光導電素子から前記デバイスへ、次に、前記デバイスから前記第２の光導電素子への経路長よりも短い、
   反射率計。
4. 前記第１の光導電素子から前記デバイスへ更に前記第２の光導電素子への経路長は、前記第１の光導電素子から前記第２の光導電素子への経路長の少なくとも２倍である、請求項１乃至３のうちのいずれか１項に記載の反射率計。
5. 前記３端子伝送線路配置は、Ｙ又はＶの形を取る、請求項２に記載の反射率計。
6. 前記３端子伝送線路配置は、Ｙ字形又はΔ形スプリッタを有する、請求項２に記載の反射率計。
7. 前記伝送線路配置は、最大誘電定数が１０である基板に設けられる、請求項１乃至６のうちのいずれか１項に記載の反射率計。
8. 前記終端抵抗は、更なる伝送線路を介して前記光導電素子から分離される、請求項１に記載の反射率計。
9. 無信号又は低周波信号を搬送するシステムの少なくとも幾つかの部分は、ＲＦ吸収物質によって覆われ、前記低周波信号は、前記第１の光導電素子によって生成されて前記第２の光導電素子によって受け取られる前記パルス以外の前記システム内の信号である、請求項１乃至８のうちのいずれか１項に記載の反射率計。
10. 前記第１の基板の下に延在する前記伝送線路の部分は、前記第１の基板の下に延在しない部分よりも薄い、請求項３に記載の反射率計。
11. 前記第１の基板上の光導電素子の照射を可能にするよう前記第２の基板には穴が存在する、請求項３に記載の反射率計。
12. 前記光導電素子の少なくとも一方を保護するよう構成される少なくとも１つの過渡電圧ダイオードを更に含む、請求項１乃至１１のうちのいずれか１項に記載の反射率計。
13. 前記第１の光導電素子は、ポンプビームの放射を受ける発生器であり、前記第２の光導電素子は、プローブビームの放射を受ける受信器であり、前記ポンプビーム及び前記プローブビームは同じ発生源から発せられ、当該反射率計は、前記プローブビームの経路長に対して変更されるよう前記ポンプビームの経路長を変更し又は逆に前記ポンプビームの経路長に対して変更されるよう前記プローブビームの経路長を変更するよう構成される遅延線を更に含む、請求項１乃至１２のうちのいずれか１項に記載の反射率計。
14. 前記遅延線は、高速走査遅延区間及び低速走査遅延区間を含み、前記高速走査遅延区間は、発振偏菱形によって設けられ、前記低速走査遅延区間は、直線遅延線を有する、請求項１３に記載の反射率計。
15. 前記第１の光導電素子は発生器として構成され、前記第２の光導電素子は受信器として構成され、当該反射率計は、前記発生器へＡＣバイアスを与えるＡＣバイアスユニットと、前記受信器のデバイスから直接に測定される信号に対して位相敏感検波を実行するよう構成される位相敏感検波ユニットとを更に含む、請求項１乃至１４のうちのいずれか１項に記載の反射率計。
16. 前記第２の光導電素子は受信器として構成され、当該反射率計は、前記受信器の出力を増幅する増幅器と、前記増幅器へＡＣバイアス周波数で少なくとも１０００００オームの入力ＡＣインピーダンスを与えるよう構成されるユニットとを更に含む、請求項１乃至１５のうちのいずれか１項に記載の反射率計。
17. 前記第１及び第２の光導電素子は、ワイヤボンド又はリボンボンドによって前記伝送線路配置へ結合される、請求項１又は２に記載の反射率計。
18. 前記第１及び第２の光導電素子は、ＧａＡｓ、ＩｎＰ、ＧａＩｎＡｓ又は他のＩＩＩ−Ｖ族合金を含む、請求項１乃至１７のうちのいずれか１項に記載の反射率計。
19. 前記第１及び第２の光導電素子の電極は、はんだボールバンプ、導電性エポキシ、インジウムボールバンプ又はワイヤボールバンプから選択されたフリップチップ接合法によって前記伝送線路へ結合される、請求項３に記載の反射率計。
20. 請求項３に記載の反射率計を複数個有する反射率計システムであって、単一の共通第１基板は、複数の反射率計のための光導電素子が同時にフリップチップ接合されるように、前記複数の反射率計のために設けられる、反射率計システム。
21. 前記複数の反射率計は、互いに並列に配置される、請求項２０に記載の反射率計システム。
22. デバイスに反射率測定試験を行う方法であって、
    パルス放射線源を設けるステップと、
    前記パルス放射線源からの放射に応答してパルスを出力するよう構成される第１の光導電素子を設けるステップと、
    パルスを受けるよう構成される第２の光導電素子を設けるステップと、
    伝送線路を用いて前記第１の光導電素子からのパルスを被試験デバイスへ向け、該被試験デバイスから反射されたパルスを前記第２の光導電素子へ向けるステップと、
    前記伝送線路に設けられ、該伝送線路のインピーダンスを整合させるよう構成される終端抵抗を設けるステップとを含み、
    時間領域内で前記パルスの重なりがなく、前記第１の光導電素子と前記第２の光導電素子との間の如何なる二次的反射も前記デバイスから前記第２の光導電素子へ反射される前記パルスと干渉しないよう、前記第１の光導電素子から直接的に前記第２の光導電素子への経路長は、前記第１の光導電素子から前記デバイスへ、次に、前記デバイスから前記第２の光導電素子への経路長よりも短い、
    方法。
23. デバイスに反射率測定試験を行う方法であって、
    パルス放射線源を設けるステップと、
    前記パルス放射線源からの放射に応答してパルスを出力するよう構成される第１の光導電素子を設けるステップと、
    パルスを受けるよう構成される第２の光導電素子を設けるステップと、
    伝送線路を用いて前記第１の光導電素子からのパルスを被試験デバイスへ向け、該被試験デバイスから反射されたパルスを前記第２の光導電素子へ向けるステップとを含み、
    前記伝送線路は、別個の端子に設けられた前記第１の光導電素子及び前記第２の光導電素子と、第３の端子に設けられた前記デバイスへの入力とを備える３端子配置を有し、
    時間領域内で前記パルスの重なりがなく、前記第１の光導電素子と前記第２の光導電素子との間の如何なる二次的反射も前記デバイスから前記第２の光導電素子へ反射される前記パルスと干渉しないよう、前記第１の光導電素子から直接的に前記第２の光導電素子への経路長は、前記第１の光導電素子から前記デバイスへ、次に、前記デバイスから前記第２の光導電素子への経路長よりも短い、
    方法。
24. デバイスに反射率測定試験を行う方法であって、
    パルス放射線源を設けるステップと、
    前記パルス放射線源からの放射に応答してパルスを出力するよう構成される第１の光導電素子を設けるステップと、
    パルスを受けるよう構成される第２の光導電素子を設けるステップと、
    伝送線路を用いて前記第１の光導電素子からのパルスを被試験デバイスへ向け、該被試験デバイスから反射されたパルスを前記第２の光導電素子へ向けるステップとを含み、
    少なくとも１つの光導電素子は、第１の基板の第１の面上に設けられた一対の電極を有し、前記伝送線路の配置は、第２の基板の第２の面上に設けられ、
    前記第１の面及び前記第２の面は、前記少なくとも１つの光導電素子と前記伝送線路配置との間にパルスのやり取りが存在するように互いに面して設けられ、
    時間領域内で前記パルスの重なりがなく、前記第１の光導電素子と前記第２の光導電素子との間の如何なる二次的反射も前記デバイスから前記第２の光導電素子へ反射される前記パルスと干渉しないよう、前記第１の光導電素子から直接的に前記第２の光導電素子への経路長は、前記第１の光導電素子から前記デバイスへ、次に、前記デバイスから前記第２の光導電素子への経路長よりも短い、
    方法。
25. 前記第１の光導電素子から前記デバイスへの前記経路長と前記第２の光導電素子から前記デバイスへの前記経路長との間の差は、前記第１の光導電素子から直接的に前記第２の光導電素子への前記経路長よりも少ない、請求項１、２又は３に記載の反射率計。
26. 前記第１の光導電素子から前記デバイスへの前記経路長と前記第２の光導電素子から前記デバイスへの前記経路長との間の差は、前記第１の光導電素子から直接的に前記第２の光導電素子への前記経路長よりも少ない、請求項２２、２３又は２４に記載のデバイスに反射率測定試験を行う方法。
27. 前記第１の光導電素子から前記デバイスへの前記経路長は、前記第２の光導電素子から前記デバイスへの前記経路長と実質的に等しい、請求項１、２又は３に記載の反射率計。
28. 前記第１の光導電素子から前記デバイスへの前記経路長は、前記第２の光導電素子から前記デバイスへの前記経路長と実質的に等しい、請求項２２、２３又は２４に記載のデバイスに反射率測定試験を行う方法。
29. 少なくとも１つの光導電素子が第１の基板に設けられ、前記伝送線路配置は、第２の基板に設けられ、該第２の基板は、より低い誘電定数を有する、請求項１、２又は３に記載の反射率計。
30. 少なくとも１つの光導電素子が第１の基板に設けられ、前記伝送線路は、第２の基板に設けられ、該第２の基板は、より低い誘電定数を有する、請求項２２、２３又は２４に記載のデバイスに反射率測定試験を行う方法。