JP6484654B2 - Converter and converter control method - Google Patents
Converter and converter control method Download PDFInfo
- Publication number
- JP6484654B2 JP6484654B2 JP2017039696A JP2017039696A JP6484654B2 JP 6484654 B2 JP6484654 B2 JP 6484654B2 JP 2017039696 A JP2017039696 A JP 2017039696A JP 2017039696 A JP2017039696 A JP 2017039696A JP 6484654 B2 JP6484654 B2 JP 6484654B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- triangular wave
- circuit
- wave signal
- error amplification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
本開示は、広範囲の入出力の電圧や電流又は電力に対応できるコンバータ及びコンバータの制御方法に関する。 The present disclosure relates to a converter that can handle a wide range of input / output voltages, currents, and power, and a method for controlling the converter.
一般的にＤＣ−ＤＣコンバータには、入力側と出力側を絶縁するためのトランスが用いられる。このトランスの入力側と出力側との巻数比に応じて、入力される直流電圧を昇圧又は降圧して出力することができる。従来のＤＣ−ＤＣコンバータとして、例えば特許文献１のＤＣ−ＤＣコンバータでは、昇圧用のトランスを用いている。このＤＣ−ＤＣコンバータは、第１、第４スイッチング素子がオンのとき、第２、第３スイッチング素子をオフとし、次の期間にこれらの動作を反転させて各期間を交互に発生させることで、高周波交流電圧矩形波を発生させる。この動作により生じた高周波交流電圧矩形波は、トランスで昇圧され、全波整流回路を介して出力される。コンバータ制御部は、所望の出力電圧が得られると、インバータ回路の第１、第４スイッチング素子又は第２、第３スイッチング素子をオフさせる。
Generally, a transformer for insulating an input side and an output side is used in a DC-DC converter. Depending on the turn ratio between the input side and the output side of the transformer, the input DC voltage can be boosted or stepped down for output. As a conventional DC-DC converter, for example, the DC-DC converter disclosed in
特許文献２に示されるＤＣ−ＤＣコンバータでは、入力された直流電圧をインバータのデューティー比制御によって交流にし、得られた交流をトランスで変圧し、整流回路を介して直流電圧を出力している。このＤＣ−ＤＣコンバータでは、入力電圧の変動に応じてインバータのデューティー比を変動させているため、入力電圧が大きく変動した場合に、デューティー比が小さくなるとトランスの損失が大きくなってしまう。このため、特許文献２に示されるＤＣ−ＤＣコンバータでは、インバータの前に降圧回路を挿入させ、入力電圧が大きい場合には降圧回路を動作させている。また、特許文献２に示されるＤＣ−ＤＣコンバータでは、接続切替回路を設け、入力電圧が大きい場合には接続切替回路を介して出力電圧を下げている。
In the DC-DC converter disclosed in
また、インバータ／コンバータとして働く第１回路をトランスの１次側巻線に接続し、インバータ／コンバータとして働く第２回路をトランスの２次巻線に接続して、双方向に電力を供給することが可能な双方向のコンバータも既に種々提案されている（例えば、特許文献３、４参照）。特許文献３のコンバータにあっては、商用電源系統からみれば負荷側となる蓄電池などに適するように第２回路を倍電圧整流回路として機能させるなど、独自の回路構成を有するものであるが、広範囲の入出力電圧、入出力電流、入出力電力に十分に対応できるとは言えない。また、特許文献４のコンバータはスイッチング損失を低減するために共振を利用し、電力供給方向によって切換手段で回路方式を切り換える。したがって、切換手段などを備えなければならず、回路構成や制御が複雑になる傾向があり、広範囲の入出力電圧、入出力電流、入出力電力に十分に対応できるとは言えない。
In addition, the first circuit that functions as an inverter / converter is connected to the primary winding of the transformer, and the second circuit that functions as an inverter / converter is connected to the secondary winding of the transformer to supply power bidirectionally. Various bi-directional converters that can be used have already been proposed (see, for example,
しかしながら、これらのＤＣ−ＤＣコンバータは、広範囲な入出力電圧電流の実現を可能とするには、インバータ内のスイッチング素子をデューティー比制御で対応させるために降圧回路や切替回路などを備えなければならず、回路構成や制御が複雑になるという課題があった。この課題に対し、本発明の発明者は、特許文献７において、簡素な回路構成及び制御で、広範囲な入出力電圧、入出力電流、入出力電力に対応できるコンバータ及びコンバータの制御方法を提供している。
However, these DC-DC converters must have a step-down circuit, a switching circuit, etc. in order to make the switching elements in the inverter correspond to the duty ratio control in order to realize a wide range of input / output voltage currents. However, there is a problem that the circuit configuration and control become complicated. In order to solve this problem, the inventors of the present invention provide, in
ここで、特許文献７の発明は、同じ発明者が発明した特許文献８の発明を取り込んだものである。特許文献８は、次のような発明である。特許文献５や特許文献６のコンバータでは、スイッチ素子Ｑ２とＱ４（特許文献５や特許文献６の図１）のゼロボルトスイッチング（ＺＶＳ）を行うために、トランス１１の励磁電流を使ってダイオードＤ２とＤ４を導通させる制御を行っていた。しかし、軽負荷時には励磁電流が減少してＺＶＳができなくなるという問題があった。特許文献８は、この問題に対し、スイッチ素子Ｑ４又はＱ３オフ後もスイッチ素子Ｑ５又はＱ６をオンとして第二回路に短絡電流を発生させ、スイッチ素子Ｑ１又はＱ２をオフ後でスイッチ素子Ｑ２又はＱ１をオンする前にスイッチ素子Ｑ５又はＱ６をオフすることで第二回路に共振を発生させることとしている。この共振によりトランス１１を介して第一回路にも共振が発生し、この共振電流と励磁電流で軽負荷時のスイッチ素子Ｑ１又はＱ２のＺＶＳを実現している。
Here, the invention of
特許文献７では、スイッチングを３つの三角波状信号を用いて制御しており、特許文献８の「スイッチ素子Ｑ１又はＱ２をオフ後でスイッチ素子Ｑ２又はＱ１をオンする前にスイッチ素子Ｑ５又はＱ６をオフする」という動作を第３の三角波状信号の位相ずれ（第１、第２の三角波状信号の位相とのずれ）を利用して実現している。ところが、この第３の三角波状信号の位相ずれのために、誤差増幅信号のレベルが上昇して軽負荷の制御（特許文献７の図４のスイッチング動作）から高負荷の制御（特許文献７の図３のスイッチング動作）へ移行するとき、誤差増幅信号のレベルが上昇しても高負荷の制御が始まらずに軽負荷の制御を維持してしまう（出力電力が上昇しない）レベルが存在していた。
In
つまり、特許文献７の制御には、コンバータの出力を所定の値へと調整するべく、誤差増幅信号の出力が変化してもコンバータの出力が変化しない区間があり、その区間の応答速度が低下するという課題があった。そこで、本発明は、上記課題を解決すべく、特許文献８の効果を得つつ、出力を所定の値へと調整する際の応答速度の低下を防止できるコンバータ及びその制御方法を提供することを目的とする。
That is, in the control of
上記目的を達成するために、本発明に係るコンバータは、特許文献７に記載の制御において３つある三角波状信号の内、第２の三角波状信号の上部と第３の三角波状信号の下部とを重複させ、第１回路のスイッチ素子の駆動信号のパルス幅と第２回路のスイッチ素子の駆動信号の位相を同時に変化させる区間を作ることとした。
In order to achieve the above object, a converter according to the present invention includes an upper part of a second triangular wave signal and a lower part of a third triangular wave signal among the three triangular wave signals in the control described in
具体的には、本発明に係るコンバータは、
スイッチ素子を上下アームとする第１レグと第２レグとが並列に接続され、前記第１レグの上アーム又は下アームのスイッチ素子と前記第２レグの下アーム又は上アームのスイッチ素子とをそれぞれ組として動作する第１回路と、
一方向性素子を上下アームとする第３レグと第４レグとが並列に接続され、前記第３レグもしくは前記第４レグの上下アーム又は前記第３レグ、前記第４レグの上アーム同士もしくは下アーム同士を構成する前記一方向性素子にそれぞれ並列にスイッチ素子が接続される第２回路と、
１次巻線側に前記第１回路が接続され、２次巻線側に前記第２回路が接続されるトランスと、
前記１次巻線側又は前記２次巻線側に接続されるインダクタンス手段と、
制御対象を検出する制御対象検出手段と、
前記スイッチ素子に与える駆動信号を形成する制御回路と、を備えたコンバータであって、
前記制御回路は、前記制御対象検出手段によって検出した前記コンバータの制御対象検出値と予め定めた基準値との差に対応する誤差増幅信号を求め、前記第１回路のそれぞれ組となるスイッチ素子のうちの一方のスイッチ素子用の第１の三角波状信号、前記第１回路のそれぞれ組となるスイッチ素子のうちの他方のスイッチ素子用の第２の三角波状信号、及び前記第２回路のスイッチ素子用の第３の三角波状信号を、前記第２の三角波状信号の平均信号レベルが前記第１の三角波状信号の平均信号レベルよりも大きく、前記第３の三角波状信号の平均信号レベルが第２の三角波状信号の平均信号レベルよりも大きく、前記第２の三角波状信号の最大信号レベルが前記第３の三角波状信号の最小信号レベルよりも大きくなるように、且つ前記誤差増幅信号が変動する範囲に前記第１、第２及び第３の三角波状信号が存在するように形成し、前記誤差増幅信号と前記第１、第２又は第３の三角波状信号とを比較し、
前記誤差増幅信号が前記第１の三角波状信号と交わるときは、前記誤差増幅信号と前記第１の三角波状信号とが交わる時点に対応して前記第１回路の組となる一方のスイッチ素子の駆動信号をパルス幅変調させ、
前記誤差増幅信号が前記第２の三角波状信号と交わるときは、前記誤差増幅信号と前記第２の三角波状信号とが交わる時点に対応して前記第１回路の組となる他方のスイッチ素子の駆動信号をパルス幅変調させ、
前記誤差増幅信号が前記第３の三角波状信号と交わるときは、前記誤差増幅信号と前記第３の三角波状信号とが交わる時点に対応して前記第２回路のスイッチ素子用のパルス状の駆動信号を位相変調させることを特徴とする。
Specifically, the converter according to the present invention is:
A first leg and a second leg having a switch element as an upper and lower arm are connected in parallel, and the switch element of the upper arm or lower arm of the first leg and the switch element of the lower arm or upper arm of the second leg A first circuit each operating as a set;
A third leg and a fourth leg having a unidirectional element as an upper and lower arm are connected in parallel, and the third leg, the upper and lower arms of the fourth leg, the third leg, the upper arms of the fourth leg, or A second circuit in which a switch element is connected in parallel to each of the unidirectional elements constituting the lower arms;
A transformer in which the first circuit is connected to the primary winding side and the second circuit is connected to the secondary winding side;
Inductance means connected to the primary winding side or the secondary winding side;
Control object detection means for detecting the control object;
A control circuit for forming a drive signal to be applied to the switch element,
The control circuit obtains an error amplification signal corresponding to a difference between a control target detection value of the converter detected by the control target detection means and a predetermined reference value, and sets the switch elements that constitute each pair of the first circuits. A first triangular wave signal for one of the switching elements, a second triangular wave signal for the other switching element of the switching elements of each of the first circuits, and a switching element of the second circuit For the third triangular wave signal, the average signal level of the second triangular wave signal is greater than the average signal level of the first triangular wave signal, and the average signal level of the third triangular wave signal is 2 is larger than the average signal level of the second triangular wave signal, the maximum signal level of the second triangular wave signal is larger than the minimum signal level of the third triangular wave signal, and The first, second, and third triangular wave signals are formed so that the difference amplified signal fluctuates, and the error amplified signal is compared with the first, second, or third triangular wave signal. And
When the error amplification signal intersects with the first triangular wave signal, the one of the switch elements constituting the first circuit set corresponding to the point in time when the error amplification signal and the first triangular wave signal intersect. The drive signal is pulse width modulated,
When the error amplification signal intersects with the second triangular wave signal, the other switch element that forms a set of the first circuit corresponding to the time when the error amplification signal and the second triangular wave signal intersect. The drive signal is pulse width modulated,
When the error amplification signal intersects with the third triangular wave signal, the pulse drive for the switch element of the second circuit corresponds to the time point when the error amplification signal and the third triangular wave signal intersect. The signal is phase-modulated.
また、本発明に係る制御方法は、
スイッチ素子を上下アームとする第１レグと第２レグとが並列に接続された第１回路は前記第１レグの上アーム又は下アームのスイッチ素子と前記第２レグの下アーム又は上アームのスイッチ素子とをそれぞれ組として動作し、
一方向性素子を上下アームとする第３レグと第４レグとが並列に接続される第２回路は前記第３レグもしくは前記第４レグの上下アーム又は前記第３レグ、前記第４レグの上アーム同士もしくは下アーム同士を構成する前記一方向性素子にそれぞれ並列にスイッチ素子が接続され、
前記第１回路に接続されたトランスの１次巻線側に又は前記第２回路に接続された前記トランスの２次巻線側にインダクタンス手段が接続され、
制御対象を検出し、
検出した前記制御対象の検出値と予め定めた基準値との差に対応する誤差増幅信号を求め、前記第１回路のそれぞれ組となるスイッチ素子のうちの一方のスイッチ素子用の第１の三角波状信号、前記第１回路のそれぞれ組となるスイッチ素子のうちの他方のスイッチ素子用の第２の三角波状信号、及び前記第２回路のスイッチ素子用の第３の三角波状信号を、前記第２の三角波状信号の平均信号レベルが前記第１の三角波状信号の平均信号レベルよりも大きく、前記第３の三角波状信号の平均信号レベルが第２の三角波状信号の平均信号レベルよりも大きく、前記第２の三角波状信号の最大信号レベルが前記第３の三角波状信号の最小信号レベルよりも大きくなるように、且つ前記誤差増幅信号が変動する範囲に前記第１、第２及び第３の三角波状信号が存在するように形成し、前記誤差増幅信号と前記第１、第２又は第３の三角波状信号とを比較し、
前記誤差増幅信号が前記第１の三角波状信号と交わるときは、前記誤差増幅信号と前記第１の三角波状信号とが交わる時点に対応して前記第１回路の組となる一方のスイッチ素子の駆動信号をパルス幅変調させ、
前記誤差増幅信号が前記第２の三角波状信号と交わるときは、前記誤差増幅信号と前記第２の三角波状信号とが交わる時点に対応して前記第１回路の組となる他方のスイッチ素子の駆動信号をパルス幅変調させ、
前記誤差増幅信号が前記第３の三角波状信号と交わるときは、前記誤差増幅信号と前記第３の三角波状信号とが交わる時点に対応して前記第２回路のスイッチ素子用のパルス状の駆動信号を位相変調させることを特徴とする。
Moreover, the control method according to the present invention includes:
A first circuit in which a first leg and a second leg having switch elements as upper and lower arms are connected in parallel is a switch element of the upper arm or lower arm of the first leg and a lower arm or upper arm of the second leg. Each switch element operates as a set,
A second circuit in which a third leg and a fourth leg having a unidirectional element as an upper and lower arm are connected in parallel is the third leg or the upper and lower arms of the fourth leg, or the third leg and the fourth leg. Switch elements are connected in parallel to the unidirectional elements constituting the upper arms or the lower arms,
Inductance means is connected to the primary winding side of the transformer connected to the first circuit or to the secondary winding side of the transformer connected to the second circuit,
Detect the control object,
An error amplification signal corresponding to a difference between the detected detection value of the control object and a predetermined reference value is obtained, and a first triangle for one switch element of each of the switch elements of the first circuit set. A second triangular wave signal for the other switching element of the switching elements of the first circuit, and a third triangular wave signal for the switching element of the second circuit; The average signal level of the second triangular wave signal is higher than the average signal level of the first triangular wave signal, and the average signal level of the third triangular wave signal is higher than the average signal level of the second triangular wave signal. The first, second, and third signals are within a range in which the maximum signal level of the second triangular wave signal is larger than the minimum signal level of the third triangular wave signal and the error amplification signal varies. Three Formed as wave signal is present, the error amplification signal with the first, is compared with the second or third triangular signal,
When the error amplification signal intersects with the first triangular wave signal, the one of the switch elements constituting the first circuit set corresponding to the point in time when the error amplification signal and the first triangular wave signal intersect. The drive signal is pulse width modulated,
When the error amplification signal intersects with the second triangular wave signal, the other switch element that forms a set of the first circuit corresponding to the time when the error amplification signal and the second triangular wave signal intersect. The drive signal is pulse width modulated,
When the error amplification signal intersects with the third triangular wave signal, the pulse drive for the switch element of the second circuit corresponds to the time point when the error amplification signal and the third triangular wave signal intersect. The signal is phase-modulated.
第２の三角波状信号の上部と第３の三角波状信号の下部とを重複させることで、第１回路のスイッチ素子の駆動信号の終わりと第２回路のスイッチ素子の駆動信号の始まりが重なり、第１回路のスイッチ素子による降圧動作の終了後直ちに昇圧動作へ移行することができる。 By overlapping the upper part of the second triangular wave signal and the lower part of the third triangular wave signal, the end of the drive signal of the switch element of the first circuit overlaps the start of the drive signal of the switch element of the second circuit, Immediately after the step-down operation by the switch element of the first circuit is completed, it is possible to shift to the step-up operation.
従って、本発明は、特許文献８の効果を得つつ、出力を所定の値へと調整する際の応答速度の低下を防止できるコンバータ及びその制御方法を提供することができる。
Therefore, the present invention can provide a converter that can prevent the response speed from decreasing when the output is adjusted to a predetermined value while obtaining the effect of
本発明は、特許文献８の効果を得つつ、出力を所定の値へと調整する際の応答速度の低下を防止できるコンバータ及びその制御方法を提供することができる。
The present invention can provide a converter capable of preventing the response speed from being lowered when the output is adjusted to a predetermined value while obtaining the effect of
添付の図面を参照して本発明の実施形態を説明する。以下に説明する実施形態は本発明の実施例であり、本発明は、以下の実施形態に制限されるものではない。なお、本明細書及び図面において符号が同じ構成要素は、相互に同一のものを示すものとする。 Embodiments of the present invention will be described with reference to the accompanying drawings. The embodiments described below are examples of the present invention, and the present invention is not limited to the following embodiments. In the present specification and drawings, the same reference numerals denote the same components.
（本発明に関連する実施形態）
図１〜図５によって本発明に関連する実施形態のコンバータについて説明する。図１に、本発明に関連する実施形態（関連形態）に係るコンバータの構成図を示す。関連形態に係るコンバータは、第１回路１と、第２回路２と、第１回路１に１次巻線１１ａが接続されると共に、第２回路２に２次巻線１１ｂが接続されるトランス１１と、１次巻線１１ａに直列接続されたインダクタンス手段Ｌと、制御対象を検出する制御対象検出手段１８と、第１回路１、第２回路２のスイッチ素子に与える駆動信号を形成する制御回路３とを備える。
(Embodiments related to the present invention)
A converter according to an embodiment related to the present invention will be described with reference to FIGS. FIG. 1 shows a configuration diagram of a converter according to an embodiment (related mode) related to the present invention. The converter according to the related embodiment includes a transformer in which a primary winding 11 a is connected to the
第１回路１は、第１端子Ｔ１、第２端子Ｔ２との間に接続され、第２回路２は第３端子Ｔ３、第４端子Ｔ４との間に接続される。このコンバータは、第１端子Ｔ１及び第２端子Ｔ２側から入力される直流を交流に変換し、トランス１１を介して第２回路２で交流を直流に変換して出力側の第３端子Ｔ３、第４端子Ｔ４側へ直流電力を供給する。第１端子Ｔ１、第２端子Ｔ２は外付けされる電源からの電力が入力される入力端子であり、第３端子Ｔ３、第４端子Ｔ４は、外付けされる負荷等に接続される出力端子である。
The
第１回路１は、スイッチ素子Ｑ１、Ｑ２を上、下アームとする第１レグ１２と、スイッチ素子Ｑ３、Ｑ４を上、下アームとする第２レグ１３とが並列に接続される。スイッチ素子Ｑ１には並列に一方向性素子としてのダイオードＤ１とコンデンサＣ１とが接続され、これをスイッチング素子Ｓ１とする。同様に、スイッチ素子Ｑ２、Ｑ３、Ｑ４には並列に一方向性素子としてダイオードＤ２、Ｄ３、Ｄ４とコンデンサＣ２、Ｃ３、Ｃ４とがそれぞれ接続され、これらをスイッチング素子Ｓ２、Ｓ３、Ｓ４とする。第１回路１は、第１レグ１２の上、下アームのスイッチ素子Ｑ１、Ｑ２と第２レグ１３の下、上アームのスイッチ素子Ｑ４、Ｑ３とを、すなわちスイッチ素子Ｑ１とＱ４又はスイッチ素子Ｑ２とＱ３とを、それぞれ組として動作する。図１では、第１回路１のそれぞれ組となる一方のスイッチ素子を第１レグ１２の上下アームを構成するスイッチ素子Ｑ１とＱ２とし、第１回路のそれぞれ組となる他方のスイッチ素子を第２レグ１３の上下アームを構成するスイッチ素子Ｑ３とＱ４としている。ここでは、一例として、この組となるスイッチ素子Ｑ１とＱ４又はＱ２とＱ３とが同時にオン状態にあるときに、他方のスイッチ素子Ｑ３又はＱ４は、一方のスイッチ素子Ｑ１又はＱ２よりも先にオフする。
In the
第２回路２は、一方向性素子としてダイオードＤ５、Ｄ６を上、下アームとする第３レグ１４と、一方向性素子としてダイオードＤ７、Ｄ８を上、下アームとする第４レグ１５とが並列に接続される。第３レグ１４もしく第４レグ１５の上下アーム又は第３レグ１４、第４レグ１５の上アーム同士もしくは下アーム同士を構成する一方向性素子にそれぞれ並列にスイッチ素子が接続される。図１では、第３レグ１４の上、下アームは、一方向性素子としてダイオードＤ５、Ｄ６にそれぞれ並列にスイッチ素子Ｑ５、Ｑ６が接続され、さらにこれらに並列にコンデンサＣ５、Ｃ６が接続されたスイッチング素子Ｓ５、Ｓ６で構成されている。なお、ここでは、一方向性素子Ｄ７、Ｄ８は、ダイオードを用いているが、スイッチング素子Ｓ５、Ｓ６と同様のスイッチング素子を用いてもよい。
The
トランス１１は、１次巻線１１ａ側に第１回路１が接続され、２次巻線１１ｂ側に第２回路２が接続される。１次巻線１１ａは、第１回路１の第１レグ１２の上下アームを構成するスイッチング素子Ｓ１とＳ２との接続点側と第１回路１の第２レグ１３の上下アームを構成するスイッチング素子Ｓ３とＳ４との接続点側とにそれぞれ接続される。２次巻線１１ｂは、第２回路２の第３レグ１４の上下アームを構成するスイッチング素子Ｓ５とＳ６との接続点側と第２回路２の第４レグ１５の上下アームを構成する一方向性素子Ｄ７とＤ８との接続点側とにそれぞれ接続される。
In the
インダクタンス手段Ｌは、１次巻線１１ａ側又は２次巻線１１ｂ側に接続される。図１では、インダクタンス手段Ｌは、トランス１１の１次巻線１１ａを介して、第１レグ１２の上、下アームの接続点側と第２レグ１３の上、下アームの接続点側とに接続される。インダクタンス手段Ｌ１を２次巻線１１ｂ側に接続させる場合は、２次巻線１１ｂを介して、第３レグ１４の上下アームのスイッチング素子Ｓ５、Ｓ６が直列に接続される接続点側と第４レグ１５の一方向性素子Ｄ７、Ｄ８が直列に接続される他方の接続点側とに接続される。つまり、インダクタンス手段Ｌは、１次巻線１１ａ又は２次巻線１１ｂと直列に接続される。また、図１では、インダクタンス手段Ｌの一端が第１レグ１２の上、下アームの接続点側に、他端がトランス１１の１次巻線１１ａ側に接続されているが、インダクタンス手段Ｌの一端を第２レグ１３の上、下アームの接続点側に、他端をトランス１１の１次巻線１１ａ側に接続させてもよい。インダクタンス手段Ｌが２次巻線１１ｂを介して接続される場合も同様である。なお、インダクタンス手段Ｌは、少なくとも１次巻線１１ａ又は２次巻線１１ｂに直列接続させればよいので、１次巻線１１ａと２次巻線１１ｂの双方に直列接続させてもよい。また、インダクタンス手段Ｌは、その一部または全部がトランスの漏れインダクタンスであってもよい。
The inductance means L is connected to the primary winding 11a side or the secondary winding 11b side. In FIG. 1, the inductance means L is connected to the connection point side of the lower arm and the connection point side of the lower arm and the connection point side of the
図１では、コンデンサ１６は第１端子Ｔ１、第２端子Ｔ２の間に接続され、第１端子Ｔ１、第２端子Ｔ２から第１回路１には直流電圧が入力される。また、コンデンサ１７は、第３端子Ｔ３、第４端子Ｔ４の間に接続され、直流電圧が第３端子Ｔ３、第４端子Ｔ４の間に出力される。第３端子Ｔ３、第４端子Ｔ４は、外付けされる負荷等に接続される出力端子である。
In FIG. 1, the
制御対象を検出する制御対象検出手段として、関連形態のコンバータでは、図１に示した電圧検出手段１８を備え、第３端子Ｔ３及び第４端子Ｔ４間に出力される第２回路２の出力電圧を検出し、出力電圧検出信号を制御回路３に入力する。ここでは、一例として、コンバータの制御対象を出力電圧とし、電圧検出手段１８を用いているが、制御対象は出力電流もしくは出力電力又は入力側の電圧、電流、もしくは電力であってもよい。
制御対象を電流とする場合は、電流検出手段を備える。また、制御対象を電力とする場合は、電圧と電流をそれぞれ検出し、検出した電圧信号と電流検出信号とを乗算することにより、電力検出信号を求めることができる。
As a controlled object detecting means for detecting a controlled object, the converter of the related form includes the voltage detecting means 18 shown in FIG. 1, and the output voltage of the
When the control object is a current, a current detection unit is provided. In addition, when the control target is electric power, the voltage detection signal can be obtained by detecting the voltage and the current, respectively, and multiplying the detected voltage signal and the current detection signal.
制御回路３は、上述の制御対象検出手段１８によって検出したコンバータの制御対象検出値と予め定めた基準値との差分に対応する誤差増幅信号ｘ０を求める。例えば、不図示のオペアンプなどの比較手段を用い、オペアンプの一端に予め定められた目標値である基準値を入力し、他端に電圧検出手段１８の検出値を入力し、オペアンプから出力されるその差分値を誤差増幅信号ｘ０として得る。
The
制御回路３は、スイッチ素子、ここでは、第１回路１のスイッチ素子Ｑ１からＱ４及び第２回路２のスイッチ素子Ｑ５、Ｑ６に与える駆動信号を形成する。関連形態では、三角波状信号を用いて各スイッチング素子の駆動信号を形成する電圧モード制御について示す。制御回路３は、例えば不図示の三角波状信号形成回路によって、第１回路のそれぞれ組となるスイッチ素子のうちの一方のスイッチ素子用の第１の三角波状信号ｘ１、第１回路のそれぞれ組となるスイッチ素子のうちの他方のスイッチ素子用の第２の三角波状信号ｘ２、及び第２回路のスイッチ素子用の第３の三角波状信号ｘ３を形成する。
The
制御回路３では、誤差増幅信号ｘ０と第１の三角波状信号ｘ１、第２の三角波状信号ｘ２又は第３の三角波状信号ｘ３とを比較する。誤差増幅信号ｘ０が第１の三角波状信号ｘ１と交わるときは、誤差増幅信号ｘ０と第１の三角波状信号ｘ１とに対応して第１回路１の組となる一方のスイッチ素子の駆動信号をパルス幅変調させる。誤差増幅信号ｘ０が第２の三角波状信号ｘ２と交わるときは、誤差増幅信号ｘ０と第２の三角波状信号ｘ２とに対応して第１回路１の組となる他方のスイッチ素子の駆動信号をパルス幅変調させる。誤差増幅信号ｘ０が第３の三角波状信号ｘ３と交わるときは、誤差増幅信号ｘ０と第３の三角波状信号ｘ３とに対応して第２回路２のスイッチ素子用の駆動信号をパルス幅変調させる。
The
次に、制御回路３が形成するスイッチ素子の駆動信号についてより詳しく説明する。図２は、３つの三角波状信号ｘ１〜ｘ３と誤差増幅信号ｘ０との関係を示す波形図であり、横軸を時間、縦軸を信号レベルとする。信号レベルとしては、例えば、ここでは電圧値を用いる。
Next, the drive signal for the switch element formed by the
図２に示すように、第１の三角波状信号ｘ１、第２の三角波状信号ｘ２、第３の三角波状信号ｘ３は、それぞれ直流電圧部分とその直流電圧部分に重畳された三角波電圧部分とからなる。第１の三角波状信号ｘ１の最小値、最大値をｐ１ｎ、ｐ１ｘ、第２の三角波状信号ｘ２の最小値、最大値をｐ２ｎ、ｐ２ｘ、第３の三角波状信号ｘ３の最小値、最大値をｐ３ｎ、ｐ３ｘとする。ここでは、例として、第１の三角波状信号ｘ１は、最小値ｐ１ｎ、最大値ｐ１ｘ、次の最小値ｐ１ｎをつないだ三角波を用い、第２、第３の三角波状信号ｘ２、ｘ３についても同様である。スロープＬ１１は、第１の三角波状信号ｘ１の最大値ｐ１ｘと最小値ｐ１ｎとを結んだ傾きがある直線、スロープＬ１２は、第１の三角波状信号ｘ１の最小値ｐ１ｎと最大値ｐ１ｘとを結んだ傾きがある直線とする。スロープＬ２は、第２の三角波状信号ｘ２の最小値ｐ２ｎと最大値ｐ２ｘとを結んだ傾きがある直線であり、スロープＬ３は、第３の三角波状信号ｘ３の最小値ｐ３ｎと最大値ｐ３ｘとを結んだ傾きがある直線とする。 As shown in FIG. 2, the first triangular wave signal x1, the second triangular wave signal x2, and the third triangular wave signal x3 are respectively obtained from a DC voltage portion and a triangular wave voltage portion superimposed on the DC voltage portion. Become. The minimum and maximum values of the first triangular wave signal x1 are p1n and p1x, the minimum and maximum values of the second triangular wave signal x2 are p2n and p2x, and the minimum and maximum values of the third triangular wave signal x3 are Let p3n and p3x. Here, as an example, the first triangular wave signal x1 uses a triangular wave connecting the minimum value p1n, the maximum value p1x, and the next minimum value p1n, and the same applies to the second and third triangular wave signals x2 and x3. It is. The slope L11 is a straight line having a slope connecting the maximum value p1x and the minimum value p1n of the first triangular wave signal x1, and the slope L12 connects the minimum value p1n and the maximum value p1x of the first triangular wave signal x1. A straight line with an inclination is assumed. The slope L2 is a straight line having a slope connecting the minimum value p2n and the maximum value p2x of the second triangular wave signal x2, and the slope L3 is a minimum value p3n and a maximum value p3x of the third triangular wave signal x3. A straight line with an inclination connecting
図２に示すように、信号レベルは、最低値０、第１、第２、第３の三角波状信号ｘ１、ｘ２、ｘ３の順で大きくなる。つまり、最低値０、第１の三角波状信号ｘ１の最小値ｐ１ｎ、最大値ｐ１ｘ、第２の三角波状信号ｘ２の最小値ｐ２ｎ、最大値ｐ２ｘ、第３の三角波状信号ｘ３の最小値ｐ３ｎ、最大値ｐ３ｘの順で大きくなる。
As shown in FIG. 2, the signal level increases in the order of the
第１の三角波状信号の最小値ｐ１ｎから次の最小値ｐ１ｎまで又は第１の三角波状信号の最大値ｐ１ｘから次の最大値ｐ１ｘまでの時間幅は、第１回路のそれぞれ組となるスイッチ素子のうちの一方のスイッチ素子の半周期と等しくする。第２、第３の三角波状信号についても同様に、第１回路のそれぞれ組となるスイッチ素子のうちの他方のスイッチ素子、第２回路のスイッチ素子の半周期と等しくする。 The time width from the minimum value p1n of the first triangular wave signal to the next minimum value p1n or from the maximum value p1x of the first triangular wave signal to the next maximum value p1x is a switching element that is a set of each of the first circuits. Is equal to the half cycle of one of the switch elements. Similarly, the second and third triangular wave signals are set to be equal to the half period of the other switch element of the first circuit set and the switch element of the second circuit.
関連形態のコンバータは次の条件（１）〜（３）を兼ね備える。
条件（１）第１、第２、第３の三角波状信号ｘ１、ｘ２、ｘ３それぞれの信号レベルは、三角波状信号ｘ１、ｘ２、ｘ３の順で大きくなる。つまり、第２の三角波状信号を第１の三角波状信号よりも大きく、かつ、第３の三角波状信号を第２の三角波状信号よりも大きく設定する。
条件（２）第１、第２、第３の三角波状信号ｘ１、ｘ２、ｘ３は重ならない。図２を例にすると、三角波状信号ｘ１の最大値ｐ１ｘより第２の三角波状信号ｘ２の最小値ｐ２ｎの方が大きく、三角波状信号ｘ２の最大値ｐ２ｘよりも第３の三角波状信号ｘ３の最小値ｐ３ｎの方が大きい。
条件（３）誤差増幅信号ｘ０の変動する範囲に第１、第２、第３の三角波状信号ｘ１、ｘ２、ｘ３が存在する。このため、誤差増幅信号ｘ０は、同一時刻において、第１、第２、第３の三角波状信号ｘ１、ｘ２、ｘ３のいずれか一つの三角波状信号と交わるときは、他の三角波状信号とは交わらない。
The converter in the related form also has the following conditions (1) to (3).
Condition (1) The signal levels of the first, second, and third triangular signals x1, x2, and x3 increase in the order of the triangular signals x1, x2, and x3. That is, the second triangular wave signal is set larger than the first triangular wave signal, and the third triangular wave signal is set larger than the second triangular wave signal.
Condition (2) The first, second, and third triangular wave signals x1, x2, and x3 do not overlap. Taking FIG. 2 as an example, the minimum value p2n of the second triangular wave signal x2 is larger than the maximum value p1x of the triangular wave signal x1, and the third triangular wave signal x3 of the third triangular wave signal x3 is larger than the maximum value p2x of the triangular wave signal x2. The minimum value p3n is larger.
Condition (3) The first, second, and third triangular wave signals x1, x2, and x3 exist in a range where the error amplification signal x0 varies. Therefore, when the error amplification signal x0 intersects with any one of the first, second, and third triangular wave signals x1, x2, and x3 at the same time, Do not cross.
基本的には、制御回路３は、図２に示すように、誤差増幅信号ｘ０と信号レベルの異なる３つの第１〜第３の三角波状信号ｘ１、ｘ２、ｘ３とを比較する。誤差増幅信号ｘ０が、第３の三角波状信号ｘ３と交わり、この第３の三角波状信号ｘ３よりも低い三角波状信号ｘ１、ｘ２と交わらない大きさとなる場合を、区間（１）とする。区間（１）では、誤差増幅信号ｘ０と第３の三角波状信号ｘ３とに対応して第２回路のスイッチ素子用の駆動信号をパルス幅変調させる。
誤差増幅信号ｘ０が、第２の三角波状信号ｘ２と交わり、三角波状信号ｘ１、ｘ３と交わらない大きさとなる場合を、区間（２）とする。区間（２）では、誤差増幅信号ｘ０と第２の三角波状信号ｘ２とに対応して第１回路の組となる他方のスイッチ素子の駆動信号をパルス幅変調させる。
誤差増幅信号ｘ０が、第１の三角波状信号ｘ１と交わり、第２、第３の三角波状信号ｘ２、ｘ３と交わらない大きさとなる場合を、区間（３）とする。区間（３）では、誤差増幅信号ｘ０と第３の三角波状信号ｘ３とに対応して第１回路の組となる一方のスイッチ素子の駆動信号をパルス幅変調させる。
Basically, as shown in FIG. 2, the
A case where the error amplification signal x0 intersects with the second triangular wave signal x2 and has a magnitude that does not intersect with the triangular wave signals x1 and x3 is defined as a section (2). In the section (2), the drive signal of the other switch element forming the first circuit pair is subjected to pulse width modulation corresponding to the error amplification signal x0 and the second triangular wave signal x2.
A case where the error amplification signal x0 has a magnitude that intersects with the first triangular wave signal x1 and does not intersect with the second and third triangular wave signals x2 and x3 is defined as a section (3). In the section (3), the drive signal of one switch element forming the first circuit set is pulse-width modulated corresponding to the error amplification signal x0 and the third triangular wave signal x3.
次に、図１〜図５を用いて関連形態のコンバータの詳細な動作について説明する。
図３は、誤差増幅信号ｘ０が第３の三角波状信号ｘ３と交わる区間（１）の動作を説明するための図である。図４は、図２において、第２の三角波状信号ｘ２と交わる信号レベルにある区間（２）の動作を説明するための図である。また、図５は、図２において、第１の三角波状信号ｘ１と交わる信号レベルにある区間（３）の動作を説明するための図である。
Next, the detailed operation of the converter according to the related embodiment will be described with reference to FIGS.
FIG. 3 is a diagram for explaining the operation in the section (1) in which the error amplification signal x0 intersects with the third triangular wave signal x3. FIG. 4 is a diagram for explaining the operation in the section (2) in the signal level intersecting with the second triangular wave signal x2 in FIG. FIG. 5 is a diagram for explaining the operation in the section (3) at the signal level intersecting with the first triangular wave signal x1 in FIG.
図３〜図５において、（Ａ）は第２回路２のスイッチ素子Ｑ５、Ｑ６のそれぞれの駆動信号、（Ｂ）は第１回路１の他方の組となるスイッチ素子、ここでは第２レグ１３のスイッチ素子Ｑ３、Ｑ４に与えられる駆動信号、（Ｃ）は第１回路１の組となる一方のスイッチ素子、ここでは第１レグ１２のスイッチ素子Ｑ１、Ｑ２の駆動信号を、それぞれ同一の時間軸で示した波形図である。（Ａ）のスイッチ素子Ｑ５、Ｑ６の駆動信号は、それぞれ（Ｄ）のスイッチ素子Ｑ６の駆動信号と（Ｅ）のスイッチ素子Ｑ５の駆動信号に振り分けられる。また、（Ｂ）のスイッチ素子Ｑ３、Ｑ４の駆動信号は、それぞれ（Ｆ）のスイッチ素子Ｑ４の駆動信号と（Ｇ）のスイッチ素子Ｑ３の駆動信号に振り分けられる。さらに、（Ｃ）のスイッチ素子Ｑ１、Ｑ２の駆動信号は、それぞれ（Ｈ）のスイッチ素子Ｑ２の駆動信号と（Ｉ）のスイッチ素子Ｑ１の駆動信号に振り分けられる。
3 to 5, (A) is a drive signal for each of the switch elements Q5 and Q6 of the
ここでは、スイッチ素子Ｑ１〜Ｑ４の駆動信号はパルス幅制御、スイッチ素子Ｑ５、Ｑ６の駆動信号は位相シフト制御とする場合について説明する。図３〜図５において、鎖線ａ、ｂは、第３の三角波状信号ｘ３の最大値ｐ３ｘと最小値ｐ３ｎとの間に位置させ、第３の三角波状信号の制限値とする。鎖線ａは最小の場合は第３の三角波状信号ｘ３の最大値ｐ３ｘとし、鎖線ｂは最大の場合は第３の三角波状信号ｘ３の最大値ｐ３ｎとなる。スイッチ素子Ｑ５、Ｑ６の駆動信号は位相シフト制御を行うので、鎖線ａ、ｂは、第２回路２のスイッチ素子Ｑ５、Ｑ６の位相シフト上限値、位相シフト下限値を決定し、鎖線ａ、ｂ間は、第２回路２のスイッチ素子の駆動信号が位相シフトする範囲となる。鎖線ｃは、第２の三角波状信号ｘ２の最大値ｐ２ｘと最小値ｐ２ｎとの間に位置し、第１回路の組となる他方のスイッチ素子Ｑ３又はＱ４のパルス幅の上限値（最大パルス幅）を決定する。
鎖線ｄは第２回路２のスイッチ素子Ｑ５、Ｑ６の動作停止レベルを示し、誤差増幅信号ｘ０が鎖線ｄを下回るときにはスイッチ素子Ｑ５、Ｑ６をオフのままの状態に保持する。鎖線ｅは、第１の三角波状信号ｘ１の最大値ｐ１ｘと最小値ｐ１ｎとの間に位置し、第１レグ１２のスイッチ素子Ｑ１、Ｑ２のパルス幅の上限値（最大パルス幅）を決定する。
Here, a case will be described in which the drive signals of the switch elements Q1 to Q4 are pulse width control, and the drive signals of the switch elements Q5 and Q6 are phase shift control. 3 to 5, chain lines a and b are positioned between the maximum value p3x and the minimum value p3n of the third triangular wave signal x3, and are used as the limit values of the third triangular wave signal. When the chain line a is the minimum, the maximum value p3x of the third triangular wave signal x3 is set, and when the chain line b is the maximum, the maximum value p3n of the third triangular wave signal x3 is set. Since the drive signals of the switch elements Q5 and Q6 perform phase shift control, the chain lines a and b determine the phase shift upper limit value and phase shift lower limit value of the switch elements Q5 and Q6 of the
A chain line d indicates an operation stop level of the switch elements Q5 and Q6 of the
第１の三角波状信号ｘ１の最大値ｐ１ｘから次の最大値ｐ１ｘまでの幅を第１回路１の組となる一方のスイッチ素子の半周期とする。これは、第１の三角波状信号ｘ１の最小値ｐ１ｎから次の最小値ｐ１ｎであってもよい。第２の三角波状信号ｘ２は、他方のスイッチ素子Ｑ３、Ｑ４の駆動信号を形成するためのもので、第２の三角波状信号ｘ２と誤差増幅信号ｘ０又は第２の三角波状信号ｘ２の制限値となる鎖線ｃとに対応して定まる第１回路１の他方のスイッチ素子Ｑ３、Ｑ４の駆動信号を第１の三角波状信号ｘ１と第１の三角波状信号の制限値である波線ｅとに対応して定まる第１回路１の一方のスイッチ素子Ｑ１、Ｑ２の駆動信号よりも先にオフさせる。また、第３の三角波状信号ｘ３は、第２回路２のスイッチ素子Ｑ５、Ｑ６用の駆動信号を形成するためのもので、第３の三角波状信号ｘ３と誤差増幅信号ｘ０又は第３の三角波状信号の制限値となる波線ａとに対応して定まるスイッチ素子Ｑ６（又はＱ５）をオン状態とする駆動信号を第１の三角波状信号ｘ１及び第２の三角波状信号ｘ２によって定まる第１回路１の一方のスイッチ素子Ｑ１（又はＱ２）及び他方のスイッチ素子Ｑ４（又はＱ３）の駆動信号が共にオン状態となる駆動信号のときに与える。
The width from the maximum value p1x of the first triangular wave signal x1 to the next maximum value p1x is set as a half cycle of one switch element constituting the
[誤差増幅信号ｘ０が第３の三角波状信号ｘ３と交わる区間（１）の動作]
第３、第４端子Ｔ３とＴ４との間の出力電圧（制御対象）が低下することによって、誤差増幅信号ｘ０が大きくなり、図３に示すように誤差増幅信号ｘ０が第３の三角波状信号ｘ３と交わった状態にあるとする。この状態では、誤差増幅信号ｘ０は、第１の三角波状信号ｘ１の制限値（最大パルス幅）を示す鎖線ｅ及び第２の三角波状信号ｘ２の制限値（最大パルス幅）を示す鎖線ｃを超えている。
[Operation in section (1) where error amplified signal x0 intersects third triangular signal x3]
As the output voltage (control target) between the third and fourth terminals T3 and T4 decreases, the error amplification signal x0 increases, and the error amplification signal x0 becomes the third triangular wave signal as shown in FIG. Suppose that it is in a state intersecting with x3. In this state, the error amplification signal x0 includes a chain line e indicating the limit value (maximum pulse width) of the first triangular wave signal x1 and a chain line c indicating the limit value (maximum pulse width) of the second triangular wave signal x2. Over.
制御回路３は、図３（Ｃ）に示す組となる一方のスイッチ素子Ｑ１、Ｑ２の駆動信号を、第１の三角波状信号ｘ１と鎖線ｅとの交点で定まる最大パルス幅で制御する。スイッチ素子Ｑ１、Ｑ２の駆動信号のオンのタイミングをスロープＬ１１と鎖線ｅの交点から定まる時点とし、オフのタイミングをスロープＬ１２と鎖線ｅの交点で定まる時点とする。スイッチ素子Ｑ１、Ｑ２が共にオフするデッドタイムは、スロープＬ１２と鎖線ｅの交点で定まる時点からスロープＬ１１と鎖線ｅの交点で定まる時点までとする。このスイッチ素子Ｑ１、Ｑ２のデッドタイムは、スイッチ素子Ｑ１とＱ２とが同時に導通するのを防止することができる期間とする。図３（Ｃ）の駆動信号は、（Ｈ）スイッチ素子Ｑ１と（Ｉ）スイッチ素子Ｑ２の駆動信号にそれぞれ振り分けられる。
The
制御回路３は、図３（Ｂ）に示す組となる他方のスイッチ素子Ｑ３、Ｑ４の駆動信号がオフするタイミングを、第２の三角波状信号ｘ２と鎖線ｃとの交点で決定する。ここでは、スイッチ素子Ｑ３、Ｑ４の駆動信号がオンするタイミングは、第２の三角波状信号ｘ２の最小値ｐ２ｎとなる時点としている。また、オフするタイミングは、スロープＬ２と第２の三角波状信号の制限値である鎖線ｃとの交点で定まる時点となるので、このときのパルス幅は、スイッチ素子Ｑ３、Ｑ４の最大パルス幅となる。図３（Ｂ）の駆動信号は、（Ｇ）スイッチ素子Ｑ３と（Ｆ）スイッチ素子Ｑ４の駆動信号としてそれぞれ振り分けられる。
The
制御回路３は、第２回路２のスイッチ素子Ｑ５、Ｑ６を一定幅のパルスで位相シフトさせる制御を行う。スイッチ素子Ｑ５、Ｑ６の駆動信号は、一定幅のパルスを、誤差増幅信号ｘ０と第３の三角波状信号ｘ３とが交わる時点でオフさせるタイミングを定めることで位相シフト量が決定する。図３では、誤差増幅信号ｘ０が、スロープＬ３と交わる時点ｔ１、ｔ２で、図３（Ａ）スイッチ素子Ｑ５、Ｑ６の駆動信号をオフさせる。図３（Ａ）の駆動信号は、（Ｄ）スイッチ素子Ｑ６と（Ｅ）スイッチ素子Ｑ５の駆動信号にそれぞれ振り分けられる。時刻ｔ１で、オン状態の（Ｅ）スイッチ素子Ｑ５の駆動信号がオフすると、予め決められたデッドタイムの後に（Ｄ）スイッチ素子Ｑ６の駆動信号がオンする。同様に、時刻ｔ２で、オン状態の（Ｄ）スイッチ素子Ｑ６の駆動信号がオフすると、予め決められたデッドタイムの後に（Ｅ）スイッチ素子Ｑ５の駆動信号がオンする。なお、スイッチ素子Ｑ５、Ｑ６が共にオフするデッドタイムは、スイッチ素子Ｑ５とＱ６が同時に導通することを防止することができる期間とする。
The
位相シフトの変動量は、スロープＬ３と交わる誤差増幅信号ｘ０が、鎖線ａと一致する場合に最大（位相シフト上限値）、鎖線ｂと一致する場合に最小（位相シフト下限値）とし、この最大値から最小値の間をシフトさせる。なお、誤差増幅信号ｘ０が、鎖線ａよりも大きい場合は位相シフト上限値でパルス制御をし、誤差増幅信号ｘ０が、鎖線ｂよりも低く、鎖線ｄよりも高いときは、位相シフト下限値のパルス制御をする。 The variation amount of the phase shift is the maximum (phase shift upper limit value) when the error amplification signal x0 crossing the slope L3 coincides with the chain line a, and the minimum (phase shift lower limit value) when it coincides with the chain line b. Shift between value and minimum value. When the error amplification signal x0 is larger than the chain line a, the pulse control is performed with the phase shift upper limit value. When the error amplification signal x0 is lower than the chain line b and higher than the chain line d, the phase shift lower limit value is set. Use pulse control.
誤差増幅信号ｘ０の値が大きくなるほどスロープＬ３と交わる点が図３の右側の方向となり、スイッチ素子Ｑ５、Ｑ６の駆動信号は図３の右方向にシフトする。よって、スイッチ素子Ｑ６のオン期間は、スイッチ素子Ｑ２とＱ３とが同時にオンする期間と一致する時間が長くなる。同様に、スイッチ素子Ｑ５のオン期間は、スイッチ素子Ｑ１とＱ４とが同時にオンする期間と一致する時間が長くなる。 As the value of the error amplification signal x0 increases, the point of intersection with the slope L3 becomes the right direction in FIG. 3, and the drive signals of the switch elements Q5 and Q6 shift in the right direction in FIG. Therefore, the ON period of the switch element Q6 is longer than the period during which the switch elements Q2 and Q3 are simultaneously turned ON. Similarly, the ON period of switch element Q5 is longer than the period during which switch elements Q1 and Q4 are simultaneously turned ON.
ここで、区間（１）の動作について詳しく述べる。図３（Ｈ）、（Ｆ）に示すように、第１回路１の組となる一方のスイッチ素子Ｑ１と他方のスイッチ素子Ｑ４とに共にオン信号が与えられている状態から、他方のスイッチ素子Ｑ４を先にオフし、その後に、一方のスイッチ素子Ｑ１を後からオフさせる。同様に、図３（Ｉ）、（Ｇ）に示すように、第１回路１の組となる一方のスイッチ素子Ｑ２と他方のスイッチ素子Ｑ３とに共にオン信号が与えられている状態から、他方のスイッチ素子Ｑ３が先にオフし、その後に、一方のスイッチ素子Ｑ２を後からオフさせる。
Here, the operation in the section (1) will be described in detail. As shown in FIGS. 3 (H) and 3 (F), from the state in which the ON signal is given to one switch element Q1 and the other switch element Q4 that form a set of the
第２回路２のスイッチ素子Ｑ６又はＱ５は、第１回路１の組となるスイッチ素子Ｑ１、Ｑ４又はスイッチ素子Ｑ２、Ｑ３が共にオン状態にあるときに順方向に導通させる。図３に示すように、（Ｈ）、（Ｆ）のスイッチ素子Ｑ１、Ｑ４又は（Ｉ）、（Ｇ）スイッチ素子Ｑ２、Ｑ３にオン信号の与えられる期間に、（Ｄ）スイッチ素子Ｑ６又は（Ｅ）スイッチ素子Ｑ５にオン信号が与えられる。このため、トランス１１の２次側では、２次巻線１１ｂが短絡状態となり、第１端子Ｔ１、第２端子Ｔ２側から入力されるエネルギーがインダクタンス手段Ｌに蓄積される。この動作は、スイッチ素子Ｑ１、Ｑ４又はスイッチ素子Ｑ２、Ｑ３に共にオン信号が与えられている期間に、スイッチ素子Ｑ６又はＱ５のオン信号をオフさせることによって終了する。したがって、（Ｄ）スイッチ素子Ｑ６又は（Ｅ）スイッチ素子Ｑ５の駆動信号が、図３において右方向にシフトすると、つまり誤差増幅信号ｘ０が大きくなるほど、インダクタンス手段Ｌにエネルギーを蓄える期間が長くなるのでインダクタンス手段Ｌに蓄えられるエネルギーが大きくなる。
The switch element Q6 or Q5 of the
次に、誤差増幅信号ｘ０と第３の三角波状信号ｘ３とが交わる時刻で、スイッチ素子Ｑ６又はＱ５がオフすると、インダクタンス手段Ｌに蓄えられたエネルギーは、一方向性素子Ｄ５、Ｄ８又は一方向性素子Ｄ６、Ｄ７を通して第３端子Ｔ３、第４端子Ｔ４側に供給される。このとき、第２回路２は、一方向性素子Ｄ５〜Ｄ８のフルブリッジ整流回路として機能する。
Next, when the switch element Q6 or Q5 is turned off at the time when the error amplification signal x0 and the third triangular wave signal x3 intersect, the energy stored in the inductance means L is one-way element D5, D8 or one-way. Are supplied to the third terminal T3 and the fourth terminal T4 through the conductive elements D6 and D7. At this time, the
以上のことから、区間（１）では、誤差増幅信号ｘ０が大きくなるほど、スイッチ素子Ｑ１、Ｑ４又はスイッチ素子Ｑ２、Ｑ３の駆動信号が共にオン信号のときに、スイッチ素子Ｑ６又はＱ５の駆動信号のオン状態が長くなるため、インダクタンス手段Ｌにエネルギーを蓄える期間が長くなり、コンバータの出力電圧の上昇率が大きくなる。 From the above, in the section (1), as the error amplification signal x0 becomes larger, when the drive signals of the switch elements Q1, Q4 or the switch elements Q2, Q3 are both ON signals, the drive signal of the switch element Q6 or Q5 Since the ON state becomes longer, the period for storing energy in the inductance means L becomes longer, and the rate of increase in the output voltage of the converter increases.
一方、区間（１）において、出力電圧の上昇に伴い誤差増幅信号ｘ０の値が小さくなっていくと、スイッチ素子Ｑ５又はＱ６の駆動信号が図３左方向にシフトし、組となるスイッチ素子Ｑ１、Ｑ４又はＱ２、Ｑ３が同時に順方向に導通しているときに、スイッチ素子Ｑ６又はＱ５が順方向に導通状態となる期間が短くなる方向に変化する。区間（１）の動作で、第３端子Ｔ３、第４端子Ｔ４の間の出力電圧が上昇して目標値方向に向かうに従って、誤差増幅信号ｘ０が小さくなって鎖線ｂを下回り、誤差増幅信号ｘ０は、第２の三角波状信号ｘ２と交わる信号レベルまで低下すると次の区間（２）の動作に切り替わる。 On the other hand, in the section (1), when the value of the error amplification signal x0 decreases as the output voltage increases, the drive signal for the switch element Q5 or Q6 shifts to the left in FIG. , Q4, Q2, and Q3 are simultaneously conducting in the forward direction, the period during which the switch element Q6 or Q5 is in the conducting state in the forward direction is changed in a shorter direction. In the operation of section (1), as the output voltage between the third terminal T3 and the fourth terminal T4 rises and goes in the target value direction, the error amplified signal x0 becomes smaller and falls below the chain line b, and the error amplified signal x0 Is switched to the operation in the next section (2) when the signal level crosses the second triangular wave signal x2.
[誤差増幅信号ｘ０が第２の三角波状信号ｘ２と交わる区間（２）の動作]
誤差増幅信号ｘ０が、図4に示す第２の三角波状信号ｘ２と交わる信号レベルまで低下したものとする。この状態では、誤差増幅信号ｘ０は、第１の三角波状信号ｘ１の制限値（最大パルス幅）を示す鎖線ｅを超えており、かつ第２回路２のスイッチ素子Ｑ５、Ｑ６の動作停止レベルを示す鎖線ｄよりも上にある。
[Operation in section (2) where error amplified signal x0 intersects second triangular wave signal x2]
It is assumed that the error amplification signal x0 is lowered to a signal level that intersects with the second triangular wave signal x2 shown in FIG. In this state, the error amplification signal x0 exceeds the chain line e indicating the limit value (maximum pulse width) of the first triangular wave signal x1, and the operation stop levels of the switch elements Q5 and Q6 of the
制御回路３は、組となる一方のスイッチ素子Ｑ１、Ｑ２の駆動信号を区間（１）と同様に最大パルス幅で動作させる。また、誤差増幅信号ｘ０は、鎖線ｄよりも上方であるが第３の三角波状信号の最小制限値を示す鎖線ｂよりも下方にあるので、制御回路３はスイッチ素子Ｑ５、Ｑ６を第３の三角波状信号と鎖線ｂとの交点によって定まるタイミングでオフさせる最小の位相シフトで制御する。
The
組となる他方のスイッチ素子Ｑ３、Ｑ４の駆動信号は、誤差増幅信号ｘ０が、第２の三角波状信号ｘ２の最小値ｐ２ｎから最大値ｐ２ｘを結ぶスロープＬ２と交わる時点ｔ３、ｔ４でオフさせる。スイッチ素子Ｑ３、Ｑ４の駆動信号がオンするタイミングは、第２の三角波状信号ｘ２の最小値ｐ２ｎとなる時点とし、オフするタイミングを変動させてパルス幅を制御する。誤差増幅信号ｘ０が低くなるにつれて、スイッチ素子Ｑ３、Ｑ４がオフするタイミングは、図４の左側にずれる。誤差増幅信号ｘ０が、第２の三角波状信号ｘ２の制限値である鎖線ｃと交わるタイミングでオフしたときのパルス幅を最大パルス幅とし、誤差増幅信号ｘ０が鎖線ｃを超えるときも、スイッチ素子Ｑ３、Ｑ４は最大パルス幅で動作させる。 The drive signals of the other switch elements Q3 and Q4 in the set are turned off at times t3 and t4 when the error amplification signal x0 intersects the slope L2 connecting the minimum value p2n to the maximum value p2x of the second triangular wave signal x2. The timing at which the drive signals for the switch elements Q3 and Q4 are turned on is the time when the minimum value p2n of the second triangular wave signal x2 is reached, and the pulse width is controlled by changing the timing to turn off. As the error amplification signal x0 becomes lower, the timing at which the switch elements Q3 and Q4 are turned off shifts to the left in FIG. Even when the error amplification signal x0 exceeds the chain line c, the pulse width when the error amplification signal x0 is turned off at the timing at which the error amplification signal x0 crosses the chain line c, which is the limit value of the second triangular wave signal x2, is used. Q3 and Q4 are operated with the maximum pulse width.
区間（２）では、第２回路２のスイッチ素子Ｑ５、Ｑ６は、最小の位相シフトで交互にオンオフし、スイッチ素子Ｑ５、Ｑ６を逆方向に電流が流れる期間にオンさせて同期整流させている。ダイオードＤ５、Ｄ６よりも導通損の小さいスイッチ素子Ｑ５、Ｑ６を導通させることにより、導通損失を低減できる。なお、区間（２）では、スイッチ素子Ｑ５又はＱ６に、駆動信号を与えないでオフ状態としてもよい。
In the section (2), the switch elements Q5 and Q6 of the
前述したように、区間（２）では、誤差増幅信号ｘ０が低くなるにつれて、スイッチ素子Ｑ３、Ｑ４それぞれの駆動信号のパルス幅が狭くなる。このため、第１端子Ｔ１と第２端子Ｔ１側から供給される入力電力が、スイッチ素子Ｑ１、Ｑ４又はスイッチ素子Ｑ２、Ｑ３を介して、第２回路側に供給される電力量が減少することになる。誤差増幅信号ｘ０の大きさに従ってこのコンバータの出力電圧を制御し、出力電圧を上昇させるが、区間（２）における出力電圧の上昇率は区間（１）に比べて小さい。 As described above, in the section (2), the pulse widths of the drive signals of the switch elements Q3 and Q4 become narrower as the error amplification signal x0 becomes lower. For this reason, the amount of electric power supplied from the first terminal T1 and the second terminal T1 side to the second circuit side via the switch elements Q1 and Q4 or the switch elements Q2 and Q3 decreases. become. The output voltage of this converter is controlled according to the magnitude of the error amplification signal x0 to increase the output voltage. However, the rate of increase of the output voltage in the section (2) is smaller than that in the section (1).
制御回路３は、出力電圧の更なる上昇に伴って、誤差増幅信号ｘ０が第２の三角波状信号ｘ２の信号レベルよりも下側で、かつ第２回路２のスイッチ素子Ｑ５、Ｑ６の動作停止レベルを示す鎖線ｄよりも下側まで低下すると、下記区間（３）の制御動作に自動的に切り替わる。
As the output voltage further increases, the
[誤差増幅信号ｘ０が第１の三角波状信号ｘ１と交わる区間（３）の動作]
図５に示すように、誤差増幅信号ｘ０が第１の三角波状信号ｘ１と交わった状態にあるとする。この状態では、誤差増幅信号ｘ０は、第１の三角波状信号ｘ１の制限値である鎖線ｅよりも下側にある。このため、制御回路３は、組となる他方のスイッチ素子Ｑ３、Ｑ４及び第２回路２のスイッチ素子Ｑ５、Ｑ６をオンオフ動作させずに停止状態とし、組となる一方のスイッチ素子Ｑ１、Ｑ２だけを制御する。
[Operation in Section (3) where Error Amplified Signal x0 Crosses First Triangular Wave Signal x1]
As shown in FIG. 5, it is assumed that the error amplification signal x0 intersects the first triangular wave signal x1. In this state, the error amplification signal x0 is below the chain line e that is the limit value of the first triangular wave signal x1. For this reason, the
誤差増幅信号ｘ０が第１の三角波状信号ｘ１と交わる時点で、組となる一方のスイッチ素子Ｑ１、Ｑ２のオン、オフのタイミングを決定する。例えば、図５に示す時点ｔ５、ｔ６は、スイッチ素子Ｑ１のオン、オフ時点を、時点ｔ７、ｔ８はスイッチ素子Ｑ２のオン、オフ時点をそれぞれ示すものとする。この区間（３）では、組となる一方のスイッチ素子Ｑ１、Ｑ２だけがパルス幅制御で交互にオンオフ動作を繰り返し、スイッチ素子Ｑ１又はＱ２がオンの期間に、インダクタンス手段Ｌと各部容量との共振によって、入力電源からのエネルギーが出力に供給される。 When the error amplification signal x0 crosses the first triangular wave signal x1, the on / off timing of one of the switch elements Q1 and Q2 to be paired is determined. For example, time points t5 and t6 shown in FIG. 5 indicate on and off time points of the switch element Q1, and time points t7 and t8 indicate on and off time points of the switch element Q2. In this section (3), only one of the switch elements Q1 and Q2 in the pair repeats the on / off operation alternately by pulse width control, and the resonance between the inductance means L and the capacitances of the respective parts during the period when the switch element Q1 or Q2 is on. Thus, energy from the input power source is supplied to the output.
この区間（３）では、誤差増幅信号ｘ０が小さくなるほど、スイッチ素子Ｑ１、Ｑ２の駆動信号のパルス幅が狭くなり、コンバータの出力端子である第３端子Ｔ３、第４端子Ｔ４に供給される電力は低下する。スイッチ素子Ｑ１、Ｑ２の駆動信号のパルス幅をゼロにすると、トランス１１の２次巻線１１ｂから第３端子Ｔ３、第４端子Ｔ４側に供給される電力をほぼゼロの無負荷状態にできる。軽負荷からほぼ無負荷状態となる区間（３）では、出力電圧の上昇率が前記区間（１）、区間（２）に比べて非常に小さい。
In this section (3), the smaller the error amplification signal x0, the narrower the pulse width of the drive signals for the switch elements Q1 and Q2, and the power supplied to the third terminal T3 and the fourth terminal T4 that are the output terminals of the converter. Will decline. When the pulse width of the drive signals of the switch elements Q1 and Q2 is set to zero, the electric power supplied from the secondary winding 11b of the
上述では、誤差増幅信号ｘ０が小さくなる場合の動作について説明したが、これとは逆に、区間（３）において、コンデンサ１７の両端の電圧が降下することによって誤差増幅信号ｘ０が大きくなる方向に変化すると、制御回路３は組となる一方のスイッチ素子Ｑ１、Ｑ２の駆動信号のパルス幅を広くして行く。さらに第３端子Ｔ３、第４端子Ｔ４側電圧が低下し、誤差増幅信号ｘ０が大きくなって、誤差増幅信号ｘ０が第２の三角波状信号ｘ２に交わる信号レベルになると、区間（２）に切り替わる。さらに、誤差増幅信号ｘ０が第３の三角波状信号ｘ３に交わる信号レベルになると、区間（１）の動作に切り替わる。
In the above description, the operation when the error amplification signal x0 becomes small has been described. On the contrary, in the section (3), the error amplification signal x0 increases in the direction in which the voltage across the
以上で説明したように、この関連形態のコンバータは、第３端子Ｔ３、第４端子Ｔ４間の出力電圧の大きさによって、区間（１）〜区間（３）の制御動作のいずれかに自動的に切り替わって動作するので、昇圧回路及び切り替え回路などを用いることなく、第３端子Ｔ３、第４端子Ｔ４間の出力電圧の上昇率を自動的に変えて短時間で出力電圧を目標値に近づけることができ、広範囲の出力電圧に対応できる。 As described above, the converter according to this related embodiment automatically performs control operation in any one of the sections (1) to (3) depending on the magnitude of the output voltage between the third terminal T3 and the fourth terminal T4. Therefore, without using a booster circuit and a switching circuit, the rate of increase of the output voltage between the third terminal T3 and the fourth terminal T4 is automatically changed to bring the output voltage close to the target value in a short time. And can handle a wide range of output voltages.
例えば、このコンバータが太陽光発電などに用いられる場合には、太陽光発電による第１端子Ｔ１、第２端子Ｔ２に入力される電圧を制御するのにも有効である。この場合には、図示しないが、太陽光発電装置が接続される第１端子Ｔ１、第２端子Ｔ２間の電圧を検出する電圧検出手段を別途備える。この電圧検出手段で第１端子Ｔ１、第２端子Ｔ２間の電圧を検出し、その電圧検出値と第１端子Ｔ１、第２端子Ｔ２間の目標電圧に対応する基準値とを比較して、誤差増幅信号ｘ０を得る。この誤差増幅信号ｘ０と前記第１〜第３の三角波状信号ｘ１〜ｘ３とを比較し、前述したように区間（１）〜（３）の電圧モード制御を行うことによって、第１端子Ｔ１、第２端子Ｔ２間の制御対象となる電圧の上昇率を自動的に変えて、それらをその目標電圧に近づけることが可能である。制御回路３は、制御対象が第３端子Ｔ３、第４端子Ｔ４間の電圧のときには電圧検出手段１８の電圧検出信号を利用し、制御対象が第１端子Ｔ１、第２端子Ｔ２間の電圧のときには前記別途備えた電圧検出手段の電圧検出信号を利用して、前述した誤差増幅信号ｘ０を得る。
For example, when this converter is used for solar power generation or the like, it is also effective for controlling the voltage input to the first terminal T1 and the second terminal T2 by solar power generation. In this case, although not shown, a voltage detecting means for detecting a voltage between the first terminal T1 and the second terminal T2 to which the photovoltaic power generation apparatus is connected is additionally provided. This voltage detection means detects the voltage between the first terminal T1 and the second terminal T2, and compares the voltage detection value with a reference value corresponding to the target voltage between the first terminal T1 and the second terminal T2, An error amplified signal x0 is obtained. By comparing the error amplification signal x0 and the first to third triangular wave signals x1 to x3 and performing the voltage mode control in the sections (1) to (3) as described above, the first terminal T1, It is possible to automatically change the rate of increase of the voltage to be controlled between the second terminals T2 and bring them closer to the target voltage. The
関連形態のコンバータでは、誤差増幅信号ｘ０が鎖線ｄで示すスイッチ素子Ｑ５、Ｑ６の動作停止レベルよりも低くなると、制御回路３はスイッチ素子Ｑ５、Ｑ６に駆動信号を与えず、第２回路２のスイッチ素子Ｑ５、Ｑ６をオフ状態、つまり動作停止状態にしているが、前記動作停止レベルを設けずにオンオフ動作をさせても構わない。また、上述の関連形態の区間（１）、（２）において、一例として、スイッチ素子Ｑ３、Ｑ４の駆動信号がオンするタイミングを、第２の三角波状信号ｘ２の最小値ｐ２ｎとなる時点としているが、組となる一方のスイッチ素子Ｑ２又はＱ１と同時にオン状態になる期間を実現できればよい。
In the converter of the related form, when the error amplification signal x0 becomes lower than the operation stop level of the switch elements Q5 and Q6 indicated by the chain line d, the
上述のように、関連形態のコンバータは、信号レベルの異なる第１〜第３の三角波状信号ｘ１〜ｘ３と誤差増幅信号ｘ０とを比較することにより、簡潔な回路構成で、スイッチ素子に与える駆動信号を形成して各スイッチ素子の動作を切替えることで、広範囲な入出力の電圧、電流、電力を実現できる。 As described above, the converter according to the related embodiment compares the first to third triangular wave signals x1 to x3 having different signal levels with the error amplification signal x0, thereby driving the switch element with a simple circuit configuration. A wide range of input / output voltages, currents, and powers can be realized by switching the operation of each switch element by forming a signal.
（関連形態のコンバータの課題）
関連形態のコンバータは、上記条件（２）と（３）により各三角波信号を図２のように配置していた。このため、誤差増幅信号ｘ０のレベルが上昇し、誤差増幅信号ｘ０が第２の三角波信号ｘ２と交わる区間（２）から第３の三角波信号ｘ３と交わる区間（３）へ移行するときに、コンバータの出力電力が上昇しない時間が存在していた。このときの動作を図８から図１５で説明する。図８から図１５には、誤差増幅信号ｘ０、第２の三角波信号ｘ２、及び第３の三角波信号ｘ３を示し、誤差増幅信号ｘ０のレベルによる各スイッチ素子の駆動信号とコンバータが出力する電力のイメージのタイミングを示している。なお、図８から図１５では、第２の三角波信号ｘ２の最大値と第３の三角波信号ｘ３の最小値のレベルが一致するように第３の三角波信号ｘ３のレベルを最も下げている。
(Challenges of related forms of converter)
In the converter of the related form, the triangular wave signals are arranged as shown in FIG. 2 according to the above conditions (2) and (3). For this reason, when the level of the error amplification signal x0 rises and the transition is made from the section (2) where the error amplification signal x0 intersects with the second triangular wave signal x2 to the section (3) where it intersects with the third triangular wave signal x3, the converter There was a time when the output power of was not rising. The operation at this time will be described with reference to FIGS. 8 to 15 show the error amplification signal x0, the second triangular wave signal x2, and the third triangular wave signal x3. The drive signal of each switch element according to the level of the error amplification signal x0 and the power output from the converter are shown. The timing of the image is shown. 8 to 15, the level of the third triangular wave signal x3 is lowered most so that the maximum value of the second triangular wave signal x2 matches the level of the minimum value of the third triangular wave signal x3.
図８から図１０は、誤差増幅信号ｘ０が第２の三角波状信号ｘ２と交わる区間（２）の動作である。図８から図１０にかけて誤差増幅信号ｘ０のレベルが上昇し、それに伴ってスイッチ素子Ｑ３とＱ４がオン状態の時間が延びている。このためスイッチ素子Ｑ１とＱ４が重複してオンとなる時間及びスイッチ素子Ｑ２とＱ３が重複してオンとなる時間が延び、第１端子Ｔ１と第２端子Ｔ２側から供給され、インダクタンス手段Ｌを介して第２回路側に供給される電力量が増加していく。 8 to 10 show the operation in the section (2) where the error amplification signal x0 intersects the second triangular wave signal x2. The level of the error amplification signal x0 increases from FIG. 8 to FIG. 10, and accordingly, the time during which the switch elements Q3 and Q4 are in the on state is extended. For this reason, the time when the switching elements Q1 and Q4 are turned on and the time when the switching elements Q2 and Q3 are turned on are extended, and the inductance means L is supplied from the first terminal T1 and the second terminal T2 side. Thus, the amount of power supplied to the second circuit side increases.
図１１は、誤差増幅信号ｘ０が第２の三角波状信号ｘ２の最大値と交わるときの動作である。このときにスイッチ素子Ｑ３とＱ４がオン状態となる時間が最大となり、第１端子Ｔ１と第２端子Ｔ２側から供給され、インダクタンス手段Ｌを介して第２回路側に供給される電力量も最大となる。また、このときから誤差増幅信号ｘ０が第３の三角波状信号ｘ３の最小値と交わるため、このときからスイッチ素子Ｑ５とＱ６をオン状態とする駆動信号の位相が変化し始める。 FIG. 11 shows the operation when the error amplification signal x0 intersects the maximum value of the second triangular wave signal x2. At this time, the time for which the switching elements Q3 and Q4 are turned on is maximized, and the amount of power supplied from the first terminal T1 and the second terminal T2 side and supplied to the second circuit side via the inductance means L is also maximized. It becomes. Since the error amplification signal x0 intersects with the minimum value of the third triangular wave signal x3 from this time, the phase of the drive signal that turns on the switch elements Q5 and Q6 starts to change from this time.
図１２から図１５は、誤差増幅信号ｘ０が第３の三角波状信号ｘ３と交わる区間（１）の動作である。誤差増幅信号ｘ０と第３の三角波状信号ｘ３の登りスロープと交わる点に基づきスイッチ素子Ｑ５とＱ６をオン状態とする駆動信号の位相が変化する。ここで、本実施形態のコンバータは、特許文献８の発明を取り込んでいるために第２の三角波状信号ｘ２と第３の三角波状信号ｘ３との位相を若干ずらしている。このため、図１２の時点ではスイッチ素子Ｑ５がオン状態の時間とスイッチ素子Ｑ２及びＱ３がオン状態となる時間ないしスイッチ素子Ｑ６がオン状態の時間とスイッチ素子Ｑ１及びＱ４がオン状態となる時間との重複時間が無く、インダクタンス手段Ｌにエネルギーが蓄積されない。従って、図１２の時点では、誤差増幅信号ｘ０のレベルが上昇しているにもかかわらず第２回路から出力される電力は図１１の状態が維持され、増加しないという現象が発生する。
12 to 15 show the operation in the section (1) in which the error amplification signal x0 intersects with the third triangular wave signal x3. The phase of the drive signal that turns on the switching elements Q5 and Q6 changes based on the point where the error amplification signal x0 and the climbing slope of the third triangular wave signal x3 intersect. Here, since the converter of the present embodiment incorporates the invention of
図１３は、誤差増幅信号ｘ０のレベルがさらに上昇し、スイッチ素子Ｑ５とＱ６をオン状態とする駆動信号の位相が移動して前記重複時間が発生し始める時点の図である。前記重複時間が発生するのでインダクタンス手段Ｌにエネルギーが蓄積し、第２回路から出力される電力が増大する。図１４と図１５は、誤差増幅信号ｘ０のレベルがさらに上昇するに伴い、前記重複時間が長くなることを説明している。そして、前記重複時間が長くなるに伴い、インダクタンス手段Ｌに蓄積されるエネルギーも増加するので、第２回路から出力される電力が増大する。 FIG. 13 is a diagram at the time when the level of the error amplification signal x0 further rises and the phase of the drive signal for turning on the switching elements Q5 and Q6 shifts to start the overlap time. Since the overlap time occurs, energy is accumulated in the inductance means L, and the power output from the second circuit increases. 14 and 15 illustrate that the overlap time becomes longer as the level of the error amplification signal x0 further increases. As the overlap time becomes longer, the energy stored in the inductance means L also increases, so that the power output from the second circuit increases.
図１６は、関連形態のコンバータにおいて、誤差増幅信号ｘ０のレベルに対し、第２回路から出力される電力を説明した図である。図１６において、縦軸は誤差増幅信号ｘ０のレベルであり、横軸は第２回路から出力される電力である。図１６において、（Ａ）から（Ｈ）はそれぞれ図８から図１５の状態における縦軸は誤差増幅信号ｘ０のレベルと第２回路から出力される電力の値をプロットした点である。このように関連形態のコンバータは、誤差増幅信号ｘ０が８．２Ｅ−６から９．５Ｅ−６のレベルで変動したとしても出力電力が３．８ｋＷに維持され、応答速度の低下が発生することになる。 FIG. 16 is a diagram illustrating the power output from the second circuit with respect to the level of the error amplification signal x0 in the converter according to the related embodiment. In FIG. 16, the vertical axis represents the level of the error amplification signal x0, and the horizontal axis represents the power output from the second circuit. In FIG. 16, (A) to (H) are points where the vertical axis in the states of FIGS. 8 to 15 plots the level of the error amplification signal x0 and the value of the power output from the second circuit. Thus, in the converter of the related form, even if the error amplification signal x0 fluctuates from the level of 8.2E- 6 to 9.5E- 6 , the output power is maintained at 3.8 kW, and the response speed decreases. become.
（第１の実施形態）
本実施形態のコンバータは、上記関連形態のコンバータの応答速度低下という課題に対し、第２の三角波状信号ｘ２と第３の三角波状信号ｘ３とを一部重複させることとしている。本実施形態のコンバータの電気回路図は図１と同じである。しかし、制御回路３が、「第２の三角波状信号ｘ２の平均信号レベルが第１の三角波状信号ｘ１の平均信号レベルよりも大きく、第３の三角波状信号ｘ３の平均信号レベルが第２の三角波状信号の平均信号レベルよりも大きく、第２の三角波状信号ｘ２の最大信号レベルが第３の三角波状信号ｘ３の最小信号レベルよりも大きくなるように、且つ前記誤差増幅信号が変動する範囲に前記第１、第２及び第３の三角波状信号が存在するように形成（条件（４））」していることが上記関連形態のコンバータとの相違点である。
(First embodiment)
In the converter of this embodiment, the second triangular wave signal x2 and the third triangular wave signal x3 are partially overlapped with respect to the problem of a decrease in response speed of the converter of the above related form. The electric circuit diagram of the converter of the present embodiment is the same as FIG. However, the
特に、制御回路３は、前記誤差増幅信号が第２の三角波状信号ｘ２の最大値と交わるときに第２回路のスイッチ素子（Ｑ５又はＱ６）をオフするタイミングが第１回路の一方のスイッチ素子（Ｑ２又はＱ１）用の駆動信号をオフするタイミングと同時又は以降となるように、第２の三角波状信号ｘ２の最大信号レベルが第３の三角波状信号ｘ３の最小信号レベルよりも大きく設定することが好ましい。
In particular, when the error amplification signal intersects with the maximum value of the second triangular wave signal x2, the
本実施形態のコンバータの動作を図１７から図２１で説明する。図１７から図２１には、誤差増幅信号ｘ０、第２の三角波信号ｘ２、及び第３の三角波信号ｘ３を示し、誤差増幅信号ｘ０のレベルによる各スイッチ素子の駆動信号とコンバータが出力する電力のイメージのタイミングを示している。 The operation of the converter of this embodiment will be described with reference to FIGS. FIGS. 17 to 21 show the error amplification signal x0, the second triangular wave signal x2, and the third triangular wave signal x3. The drive signal of each switch element and the power output from the converter according to the level of the error amplification signal x0 are shown. The timing of the image is shown.
図１７から図２０は、誤差増幅信号ｘ０が第２の三角波状信号ｘ２と交わる区間（２）の動作である。図１７から図２０にかけて誤差増幅信号ｘ０のレベルが上昇し、それに伴ってスイッチ素子Ｑ３とＱ４がオン状態の時間が延びている。このためスイッチ素子Ｑ１とＱ４が重複してオンとなる時間及びスイッチ素子Ｑ２とＱ３が重複してオンとなる時間が延び、第１端子Ｔ１と第２端子Ｔ２側から供給され、インダクタンス手段Ｌを介して第２回路側に供給される電力量が増加していく。そして、図２０は、誤差増幅信号ｘ０が第２の三角波状信号ｘ２の最大値と交わるときの動作である。このときにスイッチ素子Ｑ３とＱ４がオン状態となる時間が最大となり、第１端子Ｔ１と第２端子Ｔ２側から供給され、インダクタンス手段Ｌを介して第２回路側に供給される電力量も最大となる。 17 to 20 show the operation in the section (2) where the error amplification signal x0 intersects with the second triangular wave signal x2. The level of the error amplification signal x0 increases from FIG. 17 to FIG. 20, and accordingly, the time during which the switch elements Q3 and Q4 are in the on state is extended. For this reason, the time when the switching elements Q1 and Q4 are turned on and the time when the switching elements Q2 and Q3 are turned on are extended, and the inductance means L is supplied from the first terminal T1 and the second terminal T2 side. Thus, the amount of power supplied to the second circuit side increases. FIG. 20 shows the operation when the error amplification signal x0 intersects the maximum value of the second triangular wave signal x2. At this time, the time for which the switching elements Q3 and Q4 are turned on is maximized, and the amount of power supplied from the first terminal T1 and the second terminal T2 side and supplied to the second circuit side via the inductance means L is also maximized. It becomes.
その一方で図１８の時点で、誤差増幅信号ｘ０が第３の三角波状信号ｘ３の最小値と交わるため、このときからスイッチ素子Ｑ５とＱ６をオン状態とする駆動信号の位相が変化し始める。つまり、図１８から図２０は、誤差増幅信号ｘ０が第２の三角波状信号ｘ２と交わる区間（２）の動作と誤差増幅信号ｘ０が第３の三角波状信号ｘ３と交わる区間（１）の動作が同時に行われる区間である。 On the other hand, since the error amplification signal x0 intersects with the minimum value of the third triangular wave signal x3 at the time of FIG. 18, the phase of the drive signal that turns on the switch elements Q5 and Q6 starts to change from this time. That is, FIGS. 18 to 20 show the operation in the section (2) where the error amplified signal x0 intersects the second triangular wave signal x2 and the operation in the section (1) where the error amplified signal x0 intersects the third triangular wave signal x3. Are sections in which are performed simultaneously.
本実施形態のコンバータは、特許文献８の発明を取り込んでいるために第２の三角波状信号ｘ２と第３の三角波状信号ｘ３との位相を若干ずらしている。このため図１８から図２０での区間（１）の動作では、スイッチ素子Ｑ５がオン状態の時間とスイッチ素子Ｑ２及びＱ３がオン状態となる時間ないしスイッチ素子Ｑ６がオン状態の時間とスイッチ素子Ｑ１及びＱ４がオン状態となる時間との重複時間が無く、インダクタンス手段Ｌにエネルギーが蓄積されない。しかし、図１８から図２０では区間（２）の動作も同時に行われるため、誤差増幅信号ｘ０のレベルの上昇とともにスイッチ素子Ｑ３とＱ４がオン状態となる時間が長くなり、第１端子Ｔ１と第２端子Ｔ２側から供給され、インダクタンス手段Ｌを介して第２回路側に供給される電力量も増加する。
Since the converter of this embodiment incorporates the invention of
図２０以降（図２１）では区間（２）の動作が終了し、誤差増幅信号ｘ０のレベルが上昇してもスイッチ素子Ｑ３とＱ４がオン状態となる時間は長くならず、第１端子Ｔ１と第２端子Ｔ２側から供給され、インダクタンス手段Ｌを介して第２回路側に供給される電力量は増加しない。しかし、図２０以降（図２１）では区間（１）の動作で前記重複時間が発生しており、誤差増幅信号ｘ０のレベルがさらに上昇するに伴い、前記重複時間が長くなる。このため、前記重複時間が長くなるに伴い、インダクタンス手段Ｌに蓄積されるエネルギーも増加するので、第２回路から出力される電力が増大する。 In FIG. 20 and subsequent figures (FIG. 21), the operation of the section (2) is completed, and even when the level of the error amplification signal x0 rises, the time for which the switch elements Q3 and Q4 are turned on is not long. The amount of power supplied from the second terminal T2 side and supplied to the second circuit side via the inductance means L does not increase. However, in FIG. 20 and subsequent figures (FIG. 21), the overlap time occurs in the operation of section (1), and the overlap time becomes longer as the level of the error amplification signal x0 further increases. For this reason, as the overlap time becomes longer, the energy stored in the inductance means L also increases, so that the power output from the second circuit increases.
図２２は、本実施形態のコンバータにおいて、誤差増幅信号ｘ０のレベルに対し、第２回路から出力される電力を説明した図である。図２２において、縦軸は誤差増幅信号ｘ０のレベルであり、横軸は第２回路から出力される電力である。図２２において、（Ａ）か（Ｅ）はそれぞれ図１７から図２２の状態における縦軸は誤差増幅信号ｘ０のレベルと第２回路から出力される電力の値をプロットした点である。また、図２２において、関連形態のコンバータの出力を破線で示している。本実施形態のコンバータは、図１６で説明した関連形態のコンバータと異なり、誤差増幅信号ｘ０の変動に応じて出力電力も変動しており、応答速度の低下は認められない。 FIG. 22 is a diagram illustrating the power output from the second circuit with respect to the level of the error amplification signal x0 in the converter of the present embodiment. In FIG. 22, the vertical axis represents the level of the error amplification signal x0, and the horizontal axis represents the power output from the second circuit. 22, (A) or (E) is the point where the vertical axis in the states of FIGS. 17 to 22 plots the level of the error amplification signal x0 and the value of the power output from the second circuit. Moreover, in FIG. 22, the output of the converter of a related form is shown with the broken line. In the converter of this embodiment, unlike the converter of the related form described in FIG. 16, the output power fluctuates according to the fluctuation of the error amplification signal x0, and the response speed is not lowered.
なお、本実施形態では三角波状信号ｘ３の最小値となる所でスイッチ素子Ｑ５とＱ６の位相シフト量が最小値となり、三角波状ｘ２の最大値の所でスイッチ素子Ｑ３とＱ４のパルス幅が最大となる場合で説明している。本発明に係るコンバータは、上記動作以外にも、関連形態のコンバータの図３〜図５で説明したように、鎖線ｂでスイッチ素子Ｑ５とＱ６の位相シフト量が最小値となり、鎖線ｃでスイッチ素子Ｑ３とＱ４のパルス幅が最大となるように決定しても同様の効果が得られる。 In the present embodiment, the phase shift amount of the switching elements Q5 and Q6 becomes the minimum value at the place where the triangular wave signal x3 becomes the minimum value, and the pulse width of the switching elements Q3 and Q4 becomes the maximum at the place where the maximum value of the triangular wave form x2. This is the case. In the converter according to the present invention, in addition to the above operation, the phase shift amount of the switch elements Q5 and Q6 becomes the minimum value by the chain line b and the switch by the chain line c as described in FIGS. The same effect can be obtained even if the pulse widths of the elements Q3 and Q4 are determined to be maximum.
（第２の実施形態）
図６に、本発明の第２の実施形態に係る電圧モード制御を行う双方向のコンバータの電気回路図を示す。図６の双方向のコンバータは、第１回路１側から入力される電力を第２回路２側に供給する（順方向給電）動作と、第２回路２側から入力される電力を第１回路１側に供給する（逆方向給電）動作とを実現する。前者の動作は、第１の実施形態において説明しているため説明を省略する。以下では、主に第１の実施形態に係るコンバータと異なる構成及び電圧モード制御について説明する。
(Second Embodiment)
FIG. 6 shows an electric circuit diagram of a bidirectional converter for performing voltage mode control according to the second embodiment of the present invention. The bidirectional converter of FIG. 6 supplies power input from the
図６に示す双方向コンバータでは、第１端子Ｔ１と第２端子Ｔ２との間の電圧を検出する電圧検出手段１９を備え、第１端子Ｔ１と第２端子Ｔ２との間の電圧に対応する電圧検出信号を制御回路３に与える。第２の実施形態では、電圧検出手段１８を第１の電圧検出手段とし、電圧検出手段１９を第２の電圧検出手段とする。
The bidirectional converter shown in FIG. 6 includes voltage detection means 19 for detecting the voltage between the first terminal T1 and the second terminal T2, and corresponds to the voltage between the first terminal T1 and the second terminal T2. A voltage detection signal is supplied to the
第１回路１の第１レグ１２、第２レグ１３は、第１の実施形態の図１に示す回路構成と同様である。第２回路２の第３レグ１４の上下アームは、図１の回路構成と同様に、スイッチＱ５、Ｑ６にそれぞれ並列にダイオードＤ５、Ｄ６及びコンデンサＣ５、Ｃ６が並列に接続されたスイッチ素子Ｓ５、Ｓ６を用いる。また、第４レグ１５の上下アームは、スイッチ素子Ｑ７、Ｑ８にそれぞれ並列にダイオードＤ１０、Ｄ１１及びコンデンサＣ７、Ｃ８が並列に接続されたスイッチ素子Ｓ７、Ｓ８を用いる。
The
制御回路３は、一例として、第３端子Ｔ３、第４端子Ｔ４間の電圧を制御対象とする場合に、順方向給電では第１の電圧検出手段１８からの電圧検出信号を使用し、第１端子Ｔ１、第２端子Ｔ２間の電圧を制御対象とする場合に、逆方向給電では第２の電圧検出手段１９からの電圧検出信号を使用する。
For example, when the voltage between the third terminal T3 and the fourth terminal T4 is to be controlled, the
順方向給電では、第２回路２の第３レグ１４もしくは第４レグ１５の上下アーム又は第３レグ、第４レグの上アーム同士もしくは下アーム同士を構成するスイッチ素子Ｑ５からＱ８のいずれかを制御する。ここでは、第１の実施形態のコンバータと同様に、第２回路２のスイッチ素子Ｑ５、Ｑ６を位相シフト制御するものとする。
In forward power feeding, either the upper or lower arm of the
次に、逆方向給電について説明する。第１端子Ｔ１、第２端子Ｔ２間の電圧を制御対象とする場合、制御回路３は、電圧検出手段１９からの電圧検出信号に応じてスイッチング素子Ｓ８〜Ｓ３を制御する。逆方向給電では、第１の実施形態におけるトランス１１の１次巻線１１ａの役割を２次巻線１１ｂが行い、２次巻線１１ｂの役割を１次巻線１１ａが行う。また、第１回路１のスイッチング素子Ｓ１、Ｓ２を第２回路２のスイッチング素子Ｓ７、Ｓ８に読み替え、同様に、第１回路１スイッチング素子Ｓ３、Ｓ４を２回路２のスイッチング素子Ｓ５、Ｓ６、第２回路２のスイッチング素子Ｓ５、Ｓ６を第１回路１スイッチング素子Ｓ３、Ｓ４にそれぞれ読み替える。さらに、電圧検出手段１８を、第２の電圧検出手段１９に読み替える。
Next, reverse power feeding will be described. When the voltage between the first terminal T1 and the second terminal T2 is to be controlled, the
逆方向給電では、誤差増幅信号ｘ０は、例えば、第２の電圧検出手段１９によって検出された第１端子Ｔ１、第２端子Ｔ２間の電圧の電圧検出値と第１端子Ｔ１、第２端子Ｔ２間の電圧の最大電圧値（目標値）に対応する基準値とを不図示のオペアンプなどの比較手段によって差分を増幅して得られる。制御回路３は、第１の実施形態で述べた条件（４）に基づき、第１の三角波状信号ｘ１、第２の三角波状信号ｘ２、第３の三角波状信号ｘ３と誤差増幅信号ｘ０とを比較してスイッチング素子Ｓ８〜Ｓ３を第１の実施形態と同様に制御する。したがって、第２回路２又は第１回路１は、第１の実施形態における第１回路１又は第２回路２と同様に動作する。
In the reverse power feeding, the error amplification signal x0 is, for example, the voltage detected value of the voltage between the first terminal T1 and the second terminal T2 detected by the second voltage detection means 19, and the first terminal T1 and the second terminal T2. It is obtained by amplifying the difference with a reference value corresponding to the maximum voltage value (target value) of the voltage between them by a comparison means such as an operational amplifier (not shown). Based on the condition (4) described in the first embodiment, the
この双方向のコンバータにおいて、順方向給電又は逆方向給電において、第３端子Ｔ３、第４端子Ｔ４間の電圧を制御対象とする場合には、第１の電圧検出手段１８の検出信号を用いればよく、第１端子Ｔ１、第２端子Ｔ２間の電圧を制御対象とする場合には、第２の電圧検出手段１９の検出信号を用いればよい。 In this bidirectional converter, when the voltage between the third terminal T3 and the fourth terminal T4 is controlled in forward power supply or reverse power supply, the detection signal of the first voltage detection means 18 is used. If the voltage between the first terminal T1 and the second terminal T2 is to be controlled, the detection signal of the second voltage detection means 19 may be used.
上述のように、第２の実施形態のコンバータは、信号レベルの異なる第１〜第３の三角波状信号ｘ１〜ｘ３と誤差増幅信号ｘ０とを比較することにより、簡潔な回路構成で、スイッチ素子に与える駆動信号を形成して各スイッチ素子の動作を切替えることで、双方向に広範囲な入出力の電圧、電流、電力を実現できる。 As described above, the converter according to the second embodiment compares the first to third triangular-wave signals x1 to x3 having different signal levels with the error amplification signal x0, thereby providing a switch element with a simple circuit configuration. A wide range of input / output voltages, currents, and powers can be realized in both directions by switching the operation of each switch element by forming a drive signal to be applied to.
（第３の実施形態）
第１及び第２の実施形態では、出力電圧を検出して電圧モード制御を行うコンバータについて述べたが、本実施形態では、出力電流を検出して電流モード制御を行うコンバータについて説明する。このコンバータは、図７に示すように、制御対象となる第３端子Ｔ３、第４端子Ｔ４を通して流れる電流を検出するための第１の電流検出手段２０を備える。また、第３の実施形態に係るコンバータでは、電流モード制御を行うため、第１回路１の第２レグ１３のスイッチ素子Ｑ４を通して流れる電流を検出する第２の電流検出手段２１及び第２回路２のスイッチ素子Ｑ６を通して流れる電流を検出する第３の電流検出手段２２を備える。図７に示した第３の実施形態は、コンバータの制御対象を電流とし、電流モード制御を行うことから電流検出手段２０〜２２を備える点が、図１及び図６に示した、制御対象を電圧とし電圧モード制御を行う第１及び第２の実施形態のコンバータと異なる。
(Third embodiment)
In the first and second embodiments, the converter that detects the output voltage and performs voltage mode control has been described. In the present embodiment, a converter that detects the output current and performs current mode control will be described. As shown in FIG. 7, the converter includes first current detection means 20 for detecting a current flowing through the third terminal T3 and the fourth terminal T4 to be controlled. Further, in the converter according to the third embodiment, the second current detection means 21 and the
第３の実施形態において、第１回路１側から入力される電力を第２回路２側に供給する順方向給電の動作について説明する。コンバータの制御対象は、第３端子Ｔ３、第４端子Ｔ４からの出力電流とする。この場合、第１の電流検出手段２０によって得られる出力電流の検出信号を電圧検出信号に変換し、例えば、不図示のオペアンプなどの比較手段によって、この電圧検出信号を出力電流目標値に対応する基準値と比較し、この差分を増幅して差動増幅信号を得る。この差動増幅信号を第１の実施形態で説明した差動増幅信号ｘ０として用いる。
In the third embodiment, an operation of forward power feeding that supplies power input from the
第２の電流検出手段２１で検出されるスイッチング素子Ｓ４の電流検出信号は、対応する電圧信号に変換され、図２〜図５における第１回路１の組となる他方のスイッチ素子Ｑ３、Ｑ４用の第２の三角波状信号ｘ２として用いる。ここで、第２の電流検出手段２１で検出されるスイッチング素子Ｓ４を通して流れる電流は、インダクタンス手段Ｌにエネルギーを蓄積してから放出されるので、インダクタンス手段Ｌの両端電圧、インダクタンス値などで定まる傾きで上昇してから下降する三角波状の信号となる。ここでは、スイッチング素子Ｓ４を順方向に流れる三角波状の電流を第２の電流検出手段２１で検出し、例えば抵抗、電流センサなどを利用して電圧信号に変換する。第２の電流検出手段２１が微小の抵抗を有する場合には、三角波状の電流信号に対応する三角波状の電圧信号を直接得ることができる。この三角波状の電圧信号に適当な大きさの直流電圧を加算して得られる三角波状信号を、第２の三角波状信号ｘ２として形成する。なお、第２の電流検出手段２１で検出する電流は、スイッチング素子Ｓ４、スイッチング素子Ｓ３又はこれら両方のであってもよい。
The current detection signal of the switching element S4 detected by the second current detection means 21 is converted into a corresponding voltage signal, and is used for the other switch elements Q3 and Q4 that form a set of the
第３の電流検出手段２２に検出されたスイッチング素子Ｓ６を通して流れる電流の検出信号は、対応する電圧信号に変換され、図２〜図５における第２回路２のスイッチ素子Ｑ５、Ｑ６用の第３の三角波状信号ｘ３として用いる。ここでは、スイッチング素子Ｓ６を順方向に流れる電流を用いる。この電流は、スイッチング素子Ｓ３を順方向に流れる電流と同様に三角波状であり、この三角波状の電圧信号に適当な大きさの直流電圧値を加算して得られる三角波状信号を第３の三角波状信号ｘ３とする。なお、第３の電流検出手段２２で検出する電流は、スイッチング素子Ｓ５、スイッチング素子Ｓ６又はこれら両方のであってもよい。また、スイッチング素子Ｓ３〜Ｓ６を順方向に通して流れる電流には、スイッチ素子Ｑ３〜Ｑ６の他、並列に接続されたコンデンサＣ３〜Ｃ６、Ｃａ〜Ｃｄを充電する方向に流れる電流が含まれてもよいし、含まれないようにしてもよい。ここでは、スイッチング素子Ｓ３〜Ｓ６を順方向に流れる電流としたが、逆方向に流れる電流を含んでもよい。
The detection signal of the current flowing through the switching element S6 detected by the third current detection means 22 is converted into a corresponding voltage signal, and the third signal for the switching elements Q5 and Q6 of the
次に、図２〜図５における第１回路１の一方のスイッチ素子Ｑ１、Ｑ２用の第１の三角波状信号ｘ１の形成について述べる。関連形態で述べたように、区間（３）のときは、スイッチ素子Ｑ１、Ｑ２の駆動信号はパルス幅制御信号となる。第１回路１及び第２回路２を流れる電流は極めて少ないので、スイッチ素子Ｑ１又はＱ２を流れる電流を用いずに、関連形態の図２〜図５で示した第１の三角波状信号ｘ１と同様に予め決めた三角波状信号を形成し、これを用いた電圧モード制御を行う。
Next, the formation of the first triangular wave signal x1 for one switch element Q1, Q2 of the
第３の実施形態においても、第１の実施形態と同様に、差動増幅信号ｘ０、第１〜第３の三角波状信号ｘ１、ｘ２、ｘ３についての条件（４）を満たすようにする。制御回路３は、差動増幅信号ｘ０と第１〜第３の三角波状信号ｘ１、ｘ２、ｘ３とを比較し、第１の実施形態と同様の動作を行う。ここでは、第３の実施形態において、上述の第１の実施形態とは異なる動作部分について主に説明する。
Also in the third embodiment, as in the first embodiment, the condition (4) for the differential amplification signal x0 and the first to third triangular wave signals x1, x2, and x3 is satisfied. The
第３の実施形態において、誤差増幅信号ｘ０が第３の三角波状信号ｘ３と交わる区間（１）では、第２回路２のスイッチ素子Ｑ５、Ｑ６は位相シフト制御を行う。第３の三角波状信号ｘ３と誤差増幅信号ｘ０とが交わる時点で、スイッチ素子Ｑ５、Ｑ６の駆動信号がオフするタイミングを決定する。スイッチ素子Ｑ５、Ｑ６がオフすると、第３の三角波状信号ｘ３として用いるスイッチ素子Ｑ５、Ｑ６の電流はこのオフした時点で最大値となるので、第３の三角波状信号ｘ３の最大値で誤差増幅信号ｘ０と交わる。なお、関連形態や第１の実施形態の場合とは異なり、最大位相シフト、最小位相シフトを決定する値は、第３の三角波状信号ｘ３を形成するスイッチ素子Ｑ５、Ｑ６の電流値以外の方法で定める。
In the third embodiment, in the section (1) where the error amplification signal x0 intersects the third triangular signal x3, the switch elements Q5 and Q6 of the
第３の実施形態において、誤差増幅信号ｘ０が第２の三角波状信号ｘ２と交わる区間（２）では、第１回路１の組となる他方のスイッチ素子Ｑ３、Ｑ４はパルス幅制御を行う。
第２の三角波状信号ｘ２と誤差増幅信号ｘ０とが交わる時点で、スイッチ素子Ｑ３、Ｑ４の駆動信号がオフするタイミングが決定する。スイッチ素子Ｑ３、Ｑ４がオフすると、第２の三角波状信号ｘ２として用いるスイッチ素子Ｑ３、Ｑ４の電流はこのオフした時点で最大値となるので、第２の三角波状信号ｘ２の最大値で誤差増幅信号ｘ０と交わる。なお、関連形態や第１の実施形態の場合とは異なり、最大パルス幅を決定する値は、第２の三角波状信号２３を形成する組となる他方のスイッチ素子Ｑ３、Ｑ４の電流値以外の方法で定める。
In the third embodiment, in the section (2) in which the error amplification signal x0 intersects with the second triangular wave signal x2, the other switch elements Q3 and Q4 forming the
When the second triangular wave signal x2 and the error amplification signal x0 intersect, the timing at which the drive signals for the switch elements Q3 and Q4 are turned off is determined. When the switch elements Q3 and Q4 are turned off, the currents of the switch elements Q3 and Q4 used as the second triangular wave signal x2 become the maximum value at the time when the switch elements Q3 and Q4 are turned off. Intersects with signal x0. Unlike the related embodiment and the first embodiment, the value that determines the maximum pulse width is a value other than the current value of the other switch element Q3, Q4 that forms the second triangular wave signal 23. Determine by method.
第３の実施形態において、誤差増幅信号ｘ０が第１の三角波状信号ｘ１と交わる区間（３）では、関連形態と同様である。 In the third embodiment, the section (3) where the error amplification signal x0 intersects the first triangular wave signal x1 is the same as the related embodiment.
第３の実施形態では、第２の実施形態と同様に双方向に動作させることができる。この場合、第３の実施形態の第１回路１及び第２回路２は、図７と同様の回路構成とする。また、第２の実施形態と同様に、逆方向供給の場合の制御対象を検出する第２の検出手段を備える。上述のように、第３の実施形態のコンバータは、第１、第２の実施形態のコンバータと同様に、信号レベルの異なる第１〜第３の三角波状信号ｘ１〜ｘ３と誤差増幅信号ｘ０とを比較することにより、簡潔な回路構成で、スイッチ素子に与える駆動信号を形成して各スイッチ素子の動作を切替えることで、広範囲な入出力の電圧、電流、電力を実現できる。双方向のコンバータについても同様に実現できる。
In the third embodiment, it is possible to operate in both directions as in the second embodiment. In this case, the
以上の説明では、制御対象が第３端子Ｔ３、第４端子Ｔ４間の電圧若しくは電流又は第１端子Ｔ１、第２端子Ｔ２間の電圧若しくは電流としたが、これらに限定されず、出力電圧、電流もしくは電力又は入力電圧、電流、もしくは電力のいずれかを用いることができる。
制御対象を、第３端子Ｔ３、第４端子Ｔ４間又は第１端子Ｔ１、第２端子Ｔ２間の電力とする場合には、第３端子Ｔ３、第４端子Ｔ４間の電圧の検出電圧信号と電流検出信号とを乗算し、又は第１端子Ｔ１、第２端子Ｔ２間の電圧の検出信号と電流の検出信号とを乗算して、第３端子Ｔ３、第４端子Ｔ４間又は第１端子Ｔ１、第２端子Ｔ２間の電力検出信号を求めることができる。制御回路３は、それぞれの電力検出信号と電力基準値とを比較して誤差増幅信号を求め、この誤差増幅信号と前述したような三角波状信号とを比較する。上述の区間（１）〜（３）の制御を切替えることにより、第３端子Ｔ３、第４端子Ｔ４間又は第１端子Ｔ１、第２端子Ｔ２間の電力を目標値に近づけることができる。よって、本発明のコンバータは広範囲の出力電力又は入力電力に対応できる。なお、双方向に動作させる場合についても同様に、制御対象は、順方向供給又は逆方向供給において、出力電圧、電流もしくは電力又は入力電圧、電流、もしくは電力のいずれかを採用でき、順方向、逆方向において同じ制御対象、例えば出力電圧同士、出力電流同士を用いなくてもよい。
In the above description, the control target is the voltage or current between the third terminal T3 and the fourth terminal T4 or the voltage or current between the first terminal T1 and the second terminal T2, but is not limited thereto, the output voltage, Either current or power or input voltage, current, or power can be used.
When the control target is power between the third terminal T3 and the fourth terminal T4 or between the first terminal T1 and the second terminal T2, a detection voltage signal of the voltage between the third terminal T3 and the fourth terminal T4 and The current detection signal is multiplied, or the voltage detection signal between the first terminal T1 and the second terminal T2 is multiplied by the current detection signal, and the third terminal T3, the fourth terminal T4 or the first terminal T1. A power detection signal between the second terminals T2 can be obtained. The
以上の説明において、一例として、関連形態、第１の実施形態、及び第２の実施形態では、電圧モード制御を用いる場合、第３の実施形態では、電圧モード制御及び電流モード制御を用いる場合についてそれぞれ説明したが、これらに限定させるものではなく、電圧モード制御又は電流モード制御をそれぞれの場合において選択することができる。例えば、第３の実施形態のコンバータにおいて、出力電圧を検出して電流モード制御を行うことも可能である。一般的に、電圧モード制御はスイッチ素子等の電流を検出する必要がないため、電流モード制御に比べて制御回路を簡素化できる。他方、電流モード制御は、電圧モード制御に比べて制御が安定し易く、制御の応答をより高速にできる。 In the above description, as an example, in the case of using voltage mode control in the related embodiment, the first embodiment, and the second embodiment, and in the case of using voltage mode control and current mode control in the third embodiment. Although described respectively, it is not limited to these, and voltage mode control or current mode control can be selected in each case. For example, in the converter of the third embodiment, it is possible to detect the output voltage and perform current mode control. In general, since voltage mode control does not need to detect a current of a switch element or the like, the control circuit can be simplified as compared with current mode control. On the other hand, the current mode control is more stable than the voltage mode control, and the control response can be made faster.
第１から第３の実施形態に係るコンバータにおいて、スイッチ素子Ｑ１〜Ｑ８に並列に接続されたダイオードＤ１〜Ｄ６、Ｄ１０、Ｄ１１及びコンデンサＣ１〜Ｃ８は、それぞれスイッチング素子Ｓ１〜Ｓ８の内蔵ダイオード、寄生容量としているが、外付けさせる部品であっても、これらを組み合わせたものであってもよい。また、スイッチング素子Ｓ１からＳ８は、例えばＭＯＳＦＥＴなどの半導体素子を用いる。一方向性素子Ｄ７、Ｄ８としてスイッチング素子を用いる場合についても同様である。なお、この発明の基本的動作においては、コンデンサＣ１〜Ｃ８は必ずしも必要としない。 In the converters according to the first to third embodiments, the diodes D1 to D6, D10 and D11 and the capacitors C1 to C8 connected in parallel to the switching elements Q1 to Q8 are the built-in diodes and parasitic elements of the switching elements S1 to S8, respectively. Although it is set as a capacity | capacitance, even if it is a component attached externally, what combined these may be sufficient. Moreover, semiconductor elements, such as MOSFET, are used for switching element S1 to S8, for example. The same applies to the case where switching elements are used as the unidirectional elements D7 and D8. In the basic operation of the present invention, the capacitors C1 to C8 are not necessarily required.
第１から第３の実施形態に係るコンバータにおいて、スイッチ素子に並列に接続しているコンデンサＣａ〜Ｃｄは、本発明の必須の構成要素ではないが、これらに並列に接続されたスイッチング素子のターンオフ時におけるスイッチング損失の低減を図るのに有効である。コンデンサＣａ、Ｃｂを組となるスイッチ素子のうち後からオフさせる他方のスイッチ素子Ｑ３、Ｑ４に並列に接続することにより、ターンオフ時におけるスイッチ素子Ｑ３、Ｑ４の両端電圧の上昇を緩やかにしてスイッチング損失を低減できる。同様にコンデンサＣｃ、Ｃｄを第２回路２のスイッチ素子Ｑ５、Ｑ６にそれぞれ並列することにより、スイッチング素子Ｓ５、Ｓ６のターンオフ時の損失を低減できる。これらのコンデンサＣａ〜Ｃｄは、第２及び第３の実施形態に係るコンバータを双方向に動作させた場合にも用いることができる。
In the converters according to the first to third embodiments, the capacitors Ca to Cd connected in parallel to the switching elements are not essential components of the present invention, but the turn-off of the switching elements connected in parallel to these switches This is effective in reducing the switching loss at the time. Capacitors Ca and Cb are connected in parallel to the other switch element Q3 and Q4 that are turned off later in the set, thereby gradually increasing the voltage across the switch elements Q3 and Q4 at the time of turn-off and switching loss. Can be reduced. Similarly, by disposing the capacitors Cc and Cd in parallel with the switching elements Q5 and Q6 of the
上述の実施形態において、駆動信号としては、スイッチング素子として用いる半導体素子の種類によって、オン信号、オフ信号を与えるものでもよい。また、オン時点からオフ時点まで継続してずっと信号を与えなくてもよく、例えば、トリガーとして短い時間の信号を与えるものであってもよく、特に限定されるものではない。 In the above-described embodiment, the drive signal may be an on signal or an off signal depending on the type of the semiconductor element used as the switching element. Further, it is not necessary to continuously give a signal from the on time to the off time. For example, a signal for a short time may be given as a trigger, and there is no particular limitation.
本発明の電気回路において、接続点とは電気的に接続されて同電位にある部位を言い、物理的に接続された点を言うものではない。また、本発明のコンバータ及び双方向コンバータにおける各部の構成、構造、数、配置、形状、材質などに関しては、上述の具体例に限定されず、当業者が適宜選択的に採用したものも、本発明の要旨を包含する限り、本発明の範囲に包含される。 In the electric circuit of the present invention, the connection point refers to a portion that is electrically connected and at the same potential, and does not refer to a point that is physically connected. Further, the configuration, structure, number, arrangement, shape, material, and the like of each part in the converter and the bidirectional converter according to the present invention are not limited to the above-described specific examples, and those appropriately selected by those skilled in the art may be used. As long as the gist of the invention is included, it is included in the scope of the present invention.
より具体的には、例えば、半導体素子として記号により例示したものなどは、これら特定の電気素子には限定されず、同様の機能または作用を有する単一の電気素子あるいは複数の電気素子を含む電気回路として構成することができ、これらすべての変形は、本発明の範囲に包含される。同様に、ダイオード、コンデンサ、スイッチング素子をはじめとする各回路素子の数や配置関係などについても、当業者が適宜設計変更したものは本発明の範囲に包含される。 More specifically, for example, the semiconductor elements illustrated by symbols are not limited to these specific electric elements, but include an electric element including a single electric element or a plurality of electric elements having the same function or action. All of these variations are included within the scope of the present invention. Similarly, the number and arrangement of circuit elements including diodes, capacitors, and switching elements that are appropriately designed by those skilled in the art are included in the scope of the present invention.
本発明は、信号レベルの異なる三角波状信号と誤差増幅信号とを比較することにより、スイッチング素子を電圧モード制御又は電流モード制御し、前述した区間（１）〜（３）の動作を自動的に切り替えているので、簡潔な回路構成で、広範囲な入出力の電圧、電流、電力に対応できる。さらに、本発明は、第２の三角波状信号の上部と第３の三角波状信号の下部とを重複させ、第１回路のスイッチ素子の駆動信号のパルス幅と第２回路のスイッチ素子の駆動信号の位相を同時に変化させる区間があるため、区間（１）の制御と区間（２）の制御とが連続して行われ、出力を所定の値へと調整する際の応答速度の低下を防止できる。 The present invention compares the triangular wave signal having a different signal level with the error amplification signal, thereby controlling the switching element in voltage mode control or current mode control, and automatically performing the operations in the above-described sections (1) to (3). Since it is switched, it can handle a wide range of input / output voltages, currents, and powers with a simple circuit configuration. Furthermore, the present invention overlaps the upper part of the second triangular wave signal and the lower part of the third triangular wave signal, so that the pulse width of the drive signal of the switch element of the first circuit and the drive signal of the switch element of the second circuit Since there is a section in which the phases of the two are simultaneously changed, the control in the section (1) and the control in the section (2) are performed continuously, and a decrease in response speed when adjusting the output to a predetermined value can be prevented. .
Ｔ１〜Ｔ４・・・第１〜第４端子、 １・・・第１回路、 ２・・・第２回路、３・・・制御回路、 １１・・・トランス、 １２〜１５・・・第１〜第４レグ、１６、１７・・・コンデンサ、１８、１９・・・電圧検出手段、２０、２１、２２・・・電流検出手段、Ｓ１〜Ｓ８・・・スイッチング素子、Ｑ１〜Ｑ８・・・スイッチ素子、Ｄ１〜Ｄ６、Ｄ１０、Ｄ１１・・・ダイオード（一方向性素子）、Ｄ７、Ｄ８・・・ダイオード（一方向性素子）、Ｃ１〜Ｃ８・・・コンデンサ、Ｃａ〜Ｃｄ・・・第１〜第４コンデンサ、Ｌ・・・インダクタンス手段 T1 to T4 ... 1st to 4th terminals, 1 ... 1st circuit, 2 ... 2nd circuit, 3 ... Control circuit, 11 ... Transformer, 12-15 ... 1st -4th leg, 16, 17 ... capacitor, 18, 19 ... voltage detection means, 20, 21, 22 ... current detection means, S1-S8 ... switching element, Q1-Q8 ... Switch elements, D1 to D6, D10, D11 ... Diode (unidirectional element), D7, D8 ... Diode (unidirectional element), C1 to C8 ... Capacitor, Ca to Cd ... 1st-4th capacitor, L ... Inductance means
Claims (8)
一方向性素子を上下アームとする第３レグと第４レグとが並列に接続され、前記第３レグもしくは前記第４レグの上下アーム又は前記第３レグ、前記第４レグの上アーム同士もしくは下アーム同士を構成する前記一方向性素子にそれぞれ並列にスイッチ素子が接続される第２回路と、
１次巻線側に前記第１回路が接続され、２次巻線側に前記第２回路が接続されるトランスと、
前記１次巻線側又は前記２次巻線側に接続されるインダクタンス手段と、
制御対象を検出する制御対象検出手段と、
前記スイッチ素子に与える駆動信号を形成する制御回路と、を備えたコンバータであって、
前記制御回路は、前記制御対象検出手段によって検出した前記コンバータの制御対象検出値と予め定めた基準値との差に対応する誤差増幅信号を求め、前記第１回路のそれぞれ組となるスイッチ素子のうちの一方のスイッチ素子用の第１の三角波状信号、前記第１回路のそれぞれ組となるスイッチ素子のうちの他方のスイッチ素子用の第２の三角波状信号、及び前記第２回路のスイッチ素子用の第３の三角波状信号を、前記第２の三角波状信号の平均信号レベルが前記第１の三角波状信号の平均信号レベルよりも大きく、前記第３の三角波状信号の平均信号レベルが第２の三角波状信号の平均信号レベルよりも大きく、前記第２の三角波状信号の最大信号レベルが前記第３の三角波状信号の最小信号レベルよりも大きくなるように、前記誤差増幅信号が変動する範囲に前記第１、第２及び第３の三角波状信号が存在するように、且つ前記第２の三角波状信号の位相と前記第３の三角波状信号の位相とが同一でないように形成し、前記誤差増幅信号と前記第１、第２又は第３の三角波状信号とを比較し、
前記誤差増幅信号が前記第１の三角波状信号と交わるときは、前記誤差増幅信号と前記第１の三角波状信号とが交わる時点に対応して前記第１回路の組となる一方のスイッチ素子の駆動信号をパルス幅変調させ、
前記誤差増幅信号が前記第２の三角波状信号と交わるときは、前記誤差増幅信号と前記第２の三角波状信号とが交わる時点に対応して前記第１回路の組となる他方のスイッチ素子の駆動信号をパルス幅変調させ、
前記誤差増幅信号が前記第３の三角波状信号と交わるときは、前記誤差増幅信号と前記第３の三角波状信号とが交わる時点に対応して前記第２回路のスイッチ素子用のパルス状の駆動信号を位相変調させることを特徴とするコンバータ。 A first leg and a second leg having a switch element as an upper and lower arm are connected in parallel, and the switch element of the upper arm or lower arm of the first leg and the switch element of the lower arm or upper arm of the second leg A first circuit each operating as a set;
A third leg and a fourth leg having a unidirectional element as an upper and lower arm are connected in parallel, and the third leg, the upper and lower arms of the fourth leg, the third leg, the upper arms of the fourth leg, or A second circuit in which a switch element is connected in parallel to each of the unidirectional elements constituting the lower arms;
A transformer in which the first circuit is connected to the primary winding side and the second circuit is connected to the secondary winding side;
Inductance means connected to the primary winding side or the secondary winding side;
Control object detection means for detecting the control object;
A control circuit for forming a drive signal to be applied to the switch element,
The control circuit obtains an error amplification signal corresponding to a difference between a control target detection value of the converter detected by the control target detection means and a predetermined reference value, and sets the switch elements that constitute each pair of the first circuits. A first triangular wave signal for one of the switching elements, a second triangular wave signal for the other switching element of the switching elements of each of the first circuits, and a switching element of the second circuit For the third triangular wave signal, the average signal level of the second triangular wave signal is greater than the average signal level of the first triangular wave signal, and the average signal level of the third triangular wave signal is greater than the average signal level of the second triangular signal, such that the maximum signal level of the second triangular signal is greater than the minimum signal level of the third triangular signal, before Symbol error The first in a range width signal varies, as the second and third triangular signal is present, is not the same as and the second said the triangular signal of the phase of the third triangular signal phase formed as the error amplification signal with the first, is compared with the second or third triangular signal,
When the error amplification signal intersects with the first triangular wave signal, the one of the switch elements constituting the first circuit set corresponding to the point in time when the error amplification signal and the first triangular wave signal intersect. The drive signal is pulse width modulated,
When the error amplification signal intersects with the second triangular wave signal, the other switch element that forms a set of the first circuit corresponding to the time when the error amplification signal and the second triangular wave signal intersect. The drive signal is pulse width modulated,
When the error amplification signal intersects with the third triangular wave signal, the pulse drive for the switch element of the second circuit corresponds to the time point when the error amplification signal and the third triangular wave signal intersect. A converter characterized by phase-modulating a signal.
前記第１の三角波状信号の最大値から次の最大値までの幅を前記組となる一方のスイッチ素子の半周期とし、
前記第２の三角波状信号は、前記第２の三角波状信号と前記誤差増幅信号又は前記第２の三角波状信号の制限値とに対応して定まる前記第１回路の他方のスイッチ素子用の駆動信号を前記第１の三角波状信号と前記第１の三角波状信号の制限値とに対応して定まる前記第１回路の一方のスイッチ素子用の駆動信号よりも先にオフさせる波形とし、
前記第３の三角波状信号は、前記第３の三角波状信号と前記誤差増幅信号又は前記第３の三角波状信号の制限値とに対応して定まる前記第２回路のスイッチ素子をオン状態とする駆動信号を、前記第１の三角波状信号及び前記第２の三角波状信号によって定まる前記第１回路の一方及び他方のスイッチ素子用の駆動信号がオン状態となる駆動信号のときに与えるとともに、前記第２の三角波状信号によって定まる前記第１回路の他方のスイッチ素子用の駆動信号をオフするタイミング以降に前記第２回路のスイッチ素子をオフさせる波形とすることを特徴とする請求項１に記載のコンバータ。 The control circuit includes:
The width from the maximum value of the first triangular wave signal to the next maximum value is a half cycle of one switch element in the set,
The second triangular wave signal is a drive for the other switch element of the first circuit determined in accordance with the second triangular wave signal and the error amplification signal or the limit value of the second triangular wave signal. The signal is turned off before the drive signal for one switch element of the first circuit determined in correspondence with the first triangular wave signal and the limit value of the first triangular wave signal;
The third triangular wave signal turns on the switch element of the second circuit determined in accordance with the third triangular wave signal and the error amplification signal or the limit value of the third triangular wave signal. A drive signal is provided when the drive signal for one and the other switch elements of the first circuit determined by the first triangular wave signal and the second triangular wave signal is a driving signal that is turned on, and 2. The waveform of turning off the switch element of the second circuit after the timing of turning off the drive signal for the other switch element of the first circuit determined by the second triangular wave signal. Converter.
前記誤差増幅信号が前記第１の三角波状信号と交わるときは前記誤差増幅信号と前記第１の三角波状信号とが交わる時点に対応して前記第１回路の組となる一方のスイッチ素子について少なくともオン又はオフするタイミングを決定し、
前記誤差増幅信号が前記第２の三角波状信号と交わるときは前記誤差増幅信号と前記第２の三角波状信号とが交わる時点に対応して前記第１回路の組となる他方のスイッチ素子がオフするタイミングを決定し、
前記誤差増幅信号が前記第３の三角波状信号と交わるときは、前記誤差増幅信号と前記第３の三角波状信号とが交わる時点に対応して前記第２回路のスイッチ素子用の駆動信号がオフするタイミングを決定することを特徴とする請求項１又は請求項２に記載のコンバータ。 The control circuit includes:
When the error amplification signal intersects with the first triangular wave signal, at least one switch element that forms a set of the first circuit corresponding to a point in time when the error amplification signal and the first triangular wave signal intersect. Decide when to turn on or off,
When the error amplification signal intersects with the second triangular wave signal, the other switch element of the first circuit set is turned off corresponding to the time when the error amplification signal and the second triangular wave signal intersect. Decide when to
When the error amplification signal intersects with the third triangular wave signal, the drive signal for the switch element of the second circuit is turned off at the time when the error amplification signal and the third triangular wave signal intersect. The converter according to claim 1 or 2, wherein a timing for performing the determination is determined.
前記誤差増幅信号が前記第２の三角波状信号の最大値と交わるときに前記第２回路のスイッチ素子をオフするタイミングが前記第１回路の一方のスイッチ素子用の駆動信号をオフするタイミングと同時又は以降となるように、前記第２の三角波状信号の最大信号レベルが前記第３の三角波状信号の最小信号レベルよりも大きく設定することを特徴とする請求項１から３のいずれかに記載のコンバータ。 The control circuit includes:
When the error amplification signal crosses the maximum value of the second triangular wave signal, the timing of turning off the switch element of the second circuit is the same as the timing of turning off the drive signal for one switch element of the first circuit. The maximum signal level of the second triangular wave signal is set to be larger than the minimum signal level of the third triangular wave signal so as to be the following. Converter.
前記第２の三角波状信号を少なくとも前記第１回路の組となる他方のスイッチ素子に流れる電流の検出値によって得られる波形とし、
前記第３の三角波状信号を少なくとも前記第２回路のスイッチ素子に流れる電流の検出値によって得られる波形とすることを特徴とする請求項１から４のいずれかに記載のコンバータ。 The control circuit includes:
The second triangular wave signal is at least a waveform obtained by a detected value of a current flowing through the other switch element that is a set of the first circuit,
5. The converter according to claim 1, wherein the third triangular wave signal has a waveform obtained by a detected value of a current flowing through at least a switch element of the second circuit. 6.
前記コンバータの制御対象を出力電圧、電流もしくは電力又は入力電圧、電流、もしくは電力とすることを特徴とする請求項１から５のいずれかに記載のコンバータ。 The control circuit includes:
6. The converter according to claim 1, wherein the control target of the converter is an output voltage, current or power, or input voltage, current or power.
前記制御回路は、
前記第１の三角波状信号を前記第２回路の組となるスイッチ素子のうちの一方のスイッチ素子用、前記第２の三角波状信号を前記第２回路の組となるスイッチ素子のうちの他方のスイッチ素子用、及び、前記第３の三角波状信号を前記第１レグもしく前記第２レグの上下アーム又は前記第１レグ、前記第２レグの上アーム同士もしくは下アーム同士のスイッチ素子用として、前記第１、第２又は第３の三角波状信号と前記誤差増幅信号とを比較し、
前記誤差増幅信号が前記第１の三角波状信号と交わるときは、前記誤差増幅信号と前記第１の三角波状信号とが交わる時点に対応して前記第２回路の組となる一方のスイッチ素子の駆動信号をパルス幅変調させ、
前記誤差増幅信号が前記第２の三角波状信号と交わるときは、前記誤差増幅信号と前記第２の三角波状信号とが交わる時点に対応して前記第２回路の組となる他方のスイッチ素子の駆動信号をパルス幅変調させ、
前記誤差増幅信号が前記第３の三角波状信号と交わるときは、前記誤差増幅信号と前記第３の三角波状信号とが交わる時点に対応して前記第１回路のスイッチ素子用の駆動信号をパルス幅変調させることを特徴とする請求項１から６のいずれかに記載のコンバータ。 In the case where the electric power input from the second circuit side is supplied to the first circuit side, the second circuit includes upper and lower arms of the third leg and the fourth leg at least as switch elements, and the third circuit The upper arm or lower arm switch element of the leg and the lower arm or upper arm switch element of the fourth leg operate as a set of the second circuits, respectively.
The control circuit includes:
The first triangular wave signal is used for one switch element of the switch elements forming the second circuit set, and the second triangular wave signal is used for the other switch element forming the second circuit set. For the switch element and the third triangular wave signal for the first leg or the upper and lower arms of the second leg or the switch elements of the upper and lower arms of the first leg and the second leg. , Comparing the first, second or third triangular wave signal with the error amplified signal;
When the error amplification signal intersects with the first triangular wave signal, one of the switch elements constituting the second circuit corresponding to the point in time when the error amplification signal and the first triangular wave signal intersect. The drive signal is pulse width modulated,
When the error amplification signal intersects with the second triangular wave signal, the other switch element that forms a set of the second circuit corresponding to the point in time when the error amplification signal and the second triangular wave signal intersect. The drive signal is pulse width modulated,
When the error amplification signal intersects with the third triangular wave signal, the drive signal for the switch element of the first circuit is pulsed corresponding to the time when the error amplification signal and the third triangular wave signal intersect. 7. The converter according to claim 1, wherein the converter is width-modulated.
一方向性素子を上下アームとする第３レグと第４レグとが並列に接続される第２回路は前記第３レグもしくは前記第４レグの上下アーム又は前記第３レグ、前記第４レグの上アーム同士もしくは下アーム同士を構成する前記一方向性素子にそれぞれ並列にスイッチ素子が接続され、
前記第１回路に接続されたトランスの１次巻線側に又は前記第２回路に接続された前記トランスの２次巻線側にインダクタンス手段が接続され、
制御対象を検出し、
検出した前記制御対象の検出値と予め定めた基準値との差に対応する誤差増幅信号を求め、前記第１回路のそれぞれ組となるスイッチ素子のうちの一方のスイッチ素子用の第１の三角波状信号、前記第１回路のそれぞれ組となるスイッチ素子のうちの他方のスイッチ素子用の第２の三角波状信号、及び前記第２回路のスイッチ素子用の第３の三角波状信号を、前記第２の三角波状信号の平均信号レベルが前記第１の三角波状信号の平均信号レベルよりも大きく、前記第３の三角波状信号の平均信号レベルが第２の三角波状信号の平均信号レベルよりも大きく、前記第２の三角波状信号の最大信号レベルが前記第３の三角波状信号の最小信号レベルよりも大きくなるように、且つ前記誤差増幅信号が変動する範囲に前記第１、第２及び第３の三角波状信号が存在するように形成し、前記誤差増幅信号と前記第１、第２又は第３の三角波状信号とを比較し、
前記誤差増幅信号が前記第１の三角波状信号と交わるときは、前記誤差増幅信号と前記第１の三角波状信号とが交わる時点に対応して前記第１回路の組となる一方のスイッチ素子の駆動信号をパルス幅変調させ、
前記誤差増幅信号が前記第２の三角波状信号と交わるときは、前記誤差増幅信号と前記第２の三角波状信号とが交わる時点に対応して前記第１回路の組となる他方のスイッチ素子の駆動信号をパルス幅変調させ、
前記誤差増幅信号が前記第３の三角波状信号と交わるときは、前記誤差増幅信号と前記第３の三角波状信号とが交わる時点に対応して前記第２回路のスイッチ素子用のパルス状の駆動信号を位相変調させることを特徴とするコンバータの制御方法。 A first circuit in which a first leg and a second leg having switch elements as upper and lower arms are connected in parallel is a switch element of the upper arm or lower arm of the first leg and a lower arm or upper arm of the second leg. Each switch element operates as a set,
A second circuit in which a third leg and a fourth leg having a unidirectional element as an upper and lower arm are connected in parallel is the third leg or the upper and lower arms of the fourth leg, or the third leg and the fourth leg. Switch elements are connected in parallel to the unidirectional elements constituting the upper arms or the lower arms,
Inductance means is connected to the primary winding side of the transformer connected to the first circuit or to the secondary winding side of the transformer connected to the second circuit,
Detect the control object,
An error amplification signal corresponding to a difference between the detected detection value of the control object and a predetermined reference value is obtained, and a first triangle for one switch element of each of the switch elements of the first circuit set. A second triangular wave signal for the other switching element of the switching elements of the first circuit, and a third triangular wave signal for the switching element of the second circuit; The average signal level of the second triangular wave signal is higher than the average signal level of the first triangular wave signal, and the average signal level of the third triangular wave signal is higher than the average signal level of the second triangular wave signal. The first, second, and third signals are within a range in which the maximum signal level of the second triangular wave signal is larger than the minimum signal level of the third triangular wave signal and the error amplification signal varies. Three Formed as wave signal is present, the error amplification signal with the first, is compared with the second or third triangular signal,
When the error amplification signal intersects with the first triangular wave signal, the one of the switch elements constituting the first circuit set corresponding to the point in time when the error amplification signal and the first triangular wave signal intersect. The drive signal is pulse width modulated,
When the error amplification signal intersects with the second triangular wave signal, the other switch element that forms a set of the first circuit corresponding to the time when the error amplification signal and the second triangular wave signal intersect. The drive signal is pulse width modulated,
When the error amplification signal intersects with the third triangular wave signal, the pulse drive for the switch element of the second circuit corresponds to the time point when the error amplification signal and the third triangular wave signal intersect. A method for controlling a converter, comprising phase-modulating a signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017039696A JP6484654B2 (en) | 2017-03-02 | 2017-03-02 | Converter and converter control method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017039696A JP6484654B2 (en) | 2017-03-02 | 2017-03-02 | Converter and converter control method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018148641A JP2018148641A (en) | 2018-09-20 |
| JP6484654B2 true JP6484654B2 (en) | 2019-03-13 |
Family
ID=63592431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017039696A Active JP6484654B2 (en) | 2017-03-02 | 2017-03-02 | Converter and converter control method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6484654B2 (en) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09163754A (en) * | 1995-12-11 | 1997-06-20 | Hitachi Ltd | Controller for series multiple inverter |
| DE102011003576A1 (en) * | 2011-02-03 | 2012-08-09 | Robert Bosch Gmbh | Push-pull converter and modulation method for driving a push-pull converter |
| JP2013005644A (en) * | 2011-06-20 | 2013-01-07 | Sumitomo Electric Ind Ltd | Power conversion device |
| JP2014176241A (en) * | 2013-03-12 | 2014-09-22 | Denso Corp | Switching power supply |
| JP6029619B2 (en) * | 2014-06-16 | 2016-11-24 | オリジン電気株式会社 | Converter and converter control method |
-
2017
- 2017-03-02 JP JP2017039696A patent/JP6484654B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018148641A (en) | 2018-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6067116B2 (en) | DC / DC converter | |
| JP6070263B2 (en) | DC-AC converter and control circuit | |
| KR101520257B1 (en) | Bidirectional dc to dc converter and method for charging battery by using the same | |
| JP5552149B2 (en) | Converter and bidirectional converter | |
| JP4253341B2 (en) | Discharge lamp lighting control device | |
| US9780695B2 (en) | Control method of inverter circuit | |
| CN108988643B (en) | LLC converter, operation method thereof, controller and power supply | |
| JP6481464B2 (en) | Current resonance type converter | |
| KR102453825B1 (en) | Dc-dc converter | |
| JP5858217B2 (en) | AC-AC conversion circuit | |
| JP6482009B2 (en) | Multi-input converter and bidirectional converter | |
| JP2017163680A (en) | Welding power supply | |
| JP5535290B2 (en) | Bidirectional converter | |
| JP5457204B2 (en) | Full bridge composite resonance type DC-DC converter | |
| WO2015072009A1 (en) | Bidirectional converter | |
| JP6029619B2 (en) | Converter and converter control method | |
| JP6458235B2 (en) | Switching power supply | |
| JP6484654B2 (en) | Converter and converter control method | |
| JP2005045961A (en) | Dc converter | |
| JP2012029397A (en) | Load driving device | |
| JP2004248441A (en) | AC-DC converter | |
| JP7825700B2 (en) | Power conversion method and power conversion device | |
| JP4702497B1 (en) | Multi-output switching power supply | |
| JP2008048484A (en) | Driving method of dc/ac converter | |
| JP2020022299A (en) | Power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180918 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190218 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6484654 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |