Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6488607B2 - Manufacturing method of single crystal SiC wafer - Google Patents
[go: Go Back, main page]

JP6488607B2 - Manufacturing method of single crystal SiC wafer - Google Patents

Manufacturing method of single crystal SiC wafer Download PDF

Info

Publication number
JP6488607B2
JP6488607B2 JP2014192694A JP2014192694A JP6488607B2 JP 6488607 B2 JP6488607 B2 JP 6488607B2 JP 2014192694 A JP2014192694 A JP 2014192694A JP 2014192694 A JP2014192694 A JP 2014192694A JP 6488607 B2 JP6488607 B2 JP 6488607B2
Authority
JP
Japan
Prior art keywords
single crystal
crystal sic
wafer
silicon wafer
type single
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014192694A
Other languages
Japanese (ja)
Other versions
JP2016060688A (en
Inventor
祥泰 古賀
祥泰 古賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2014192694A priority Critical patent/JP6488607B2/en
Priority to DE102015115961.9A priority patent/DE102015115961B4/en
Publication of JP2016060688A publication Critical patent/JP2016060688A/en
Application granted granted Critical
Publication of JP6488607B2 publication Critical patent/JP6488607B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10Inorganic compounds or compositions
    • C30B29/36Carbides
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/06Epitaxial-layer growth by reactive sputtering
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • C30B25/18Epitaxial-layer growth characterised by the substrate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、単結晶SiCウェーハの製造方法に関する。   The present invention relates to a method for manufacturing a single crystal SiC wafer.

炭化ケイ素(SiC)には、立方晶系の結晶構造を有するβ型SiC(「3C−SiC」とも称される。)と、六方晶系の結晶構造を有するα型SiCとがあり、α型SiCには、SiとCの層状配列の繰り返し周期の違いにより6H,4H,2H等の多種類の結晶構造異性体がある。SiCは2.2〜3.3eVという広いバンドギャップを有することから、各種半導体デバイス用の半導体材料として期待されている。   Silicon carbide (SiC) includes β-type SiC having a cubic crystal structure (also referred to as “3C-SiC”) and α-type SiC having a hexagonal crystal structure. In SiC, there are many types of crystal structure isomers such as 6H, 4H, and 2H due to the difference in the repetition period of the layered arrangement of Si and C. Since SiC has a wide band gap of 2.2 to 3.3 eV, it is expected as a semiconductor material for various semiconductor devices.

しかしながら、昇華法やチョクラルスキー法で単結晶SiCインゴットを成長させて、該インゴットから単結晶SiCウェーハを切り出す技術では、現状、ウェーハ直径150mmが限界であり、それ以上の大口径化ができていない。これは、SiCインゴットには、Siインゴットよりも大きな熱応力が生じ、その結果大口径のインゴットに歪みが入ってしまうからである。そのため、直径200mmや300mmといった大口径の単結晶SiCウェーハは、まだ実用化されていない。   However, the technology for growing a single crystal SiC ingot by the sublimation method or the Czochralski method and cutting out the single crystal SiC wafer from the ingot is currently limited to a wafer diameter of 150 mm, and the diameter can be further increased. Absent. This is because the SiC ingot generates a larger thermal stress than the Si ingot, and as a result, the large-diameter ingot is distorted. Therefore, large-diameter single crystal SiC wafers having a diameter of 200 mm or 300 mm have not yet been put into practical use.

そこで、300mm以上の大口径化ができているシリコンウェーハ上に、単結晶SiC層をエピタキシャル成長させる技術が研究されている。SiCの結晶成長温度は一般に、α型SiCで1500℃以上、β型SiCで1300℃以上の温度が必要とされる。そのため、一般的なCVD法により、融点が1414℃であるシリコンウェーハ上に直接α型単結晶SiCをエピタキシャル成長させることができない。また、β型SiCはシリコンの融点以下の温度でエピタキシャル成長できるものの、融点に近い温度であるため、エピタキシャル成長中、シリコンウェーハ中のシリコン原子がSiC層に拡散し易く、界面付近にボイドが形成されてしまい結晶性が悪いという問題がある。   Therefore, a technique for epitaxially growing a single crystal SiC layer on a silicon wafer having a large diameter of 300 mm or more has been studied. The crystal growth temperature of SiC generally requires a temperature of 1500 ° C. or higher for α-type SiC and 1300 ° C. or higher for β-type SiC. Therefore, α-type single crystal SiC cannot be directly epitaxially grown on a silicon wafer having a melting point of 1414 ° C. by a general CVD method. In addition, although β-type SiC can be epitaxially grown at a temperature lower than the melting point of silicon, it is close to the melting point. Therefore, during epitaxial growth, silicon atoms in the silicon wafer easily diffuse into the SiC layer, and voids are formed near the interface. The problem is that the crystallinity is poor.

特許文献1には、シリコンウェーハの温度を約1050℃とした低温CVD法で、該シリコンウェーハ上に多結晶又は非晶質のSiC層をバッファ層として形成し、その後シリコンウェーハの温度を約1350℃として、当該SiC層上にβ型単結晶SiC層を成長させる方法が記載されている。また、特許文献2には、シリコンウェーハ上に1250℃以上で直接β型単結晶SiC層を形成することは困難であるという認識の下、まず、炭素系ガスによるプラズマによりシリコンウェーハの表層部を200℃の低温で炭化処理してバッファ層としてSiC層を形成し、その後シリコンウェーハの温度を1200℃として、当該SiC層上にβ型単結晶SiC層を気相エピタキシャル成長させる方法が記載されている。   In Patent Document 1, a polycrystalline or amorphous SiC layer is formed as a buffer layer on a silicon wafer by a low temperature CVD method in which the temperature of the silicon wafer is about 1050 ° C., and then the temperature of the silicon wafer is about 1350. A method for growing a β-type single crystal SiC layer on the SiC layer at a temperature of ° C is described. In addition, Patent Document 2 recognizes that it is difficult to directly form a β-type single crystal SiC layer on a silicon wafer at 1250 ° C. or higher. A method is described in which a SiC layer is formed as a buffer layer by carbonization at a low temperature of 200 ° C., and then the temperature of the silicon wafer is 1200 ° C., and a β-type single crystal SiC layer is vapor-phase epitaxially grown on the SiC layer. .

特開昭59−203799号公報JP 59-203799 A 特開平7−312347号公報JP 7-31347 A

特許文献1及び特許文献2は、いずれもシリコンウェーハ上にバッファ層を介してβ型単結晶SiC層を形成する技術であり、シリコン上に直接β型単結晶SiC層を形成するものではない。このため、バッファ層形成工程が必要であり、製造プロセスが複雑化する問題がある。しかも、特許文献1で形成するバッファ層は多結晶又は非晶質であるため、このバッファ層上に形成する単結晶SiC層は結晶性が悪いことが予想される。また、特許文献2で報告されるような低温の炭化処理では、シリコンウェーハ表面の改質が十分に行われず、転位などの欠陥発生をともなうため、このようなバッファ層上に形成する単結晶SiC層もまた結晶性が悪いことが予想される。   Patent Document 1 and Patent Document 2 are techniques for forming a β-type single crystal SiC layer on a silicon wafer via a buffer layer, and do not directly form a β-type single crystal SiC layer on silicon. For this reason, there is a problem that a buffer layer forming step is required and the manufacturing process becomes complicated. Moreover, since the buffer layer formed in Patent Document 1 is polycrystalline or amorphous, it is expected that the single crystal SiC layer formed on this buffer layer has poor crystallinity. In addition, the carbonization treatment at a low temperature as reported in Patent Document 2 does not sufficiently modify the surface of the silicon wafer, and causes defects such as dislocations. Therefore, single crystal SiC formed on such a buffer layer is used. The layer is also expected to be poorly crystalline.

そこで本発明は、上記課題に鑑み、大口径化に対応でき、かつ、結晶性の高い単結晶SiCウェーハを得ることが可能な、単結晶SiCウェーハの製造方法を提供することを目的とする。   In view of the above-described problems, an object of the present invention is to provide a method for manufacturing a single crystal SiC wafer that can cope with an increase in diameter and can obtain a single crystal SiC wafer having high crystallinity.

この目的を達成するためには、シリコンウェーハの温度をシリコンの融点未満の温度としても、該シリコンウェーハ上に結晶性の高い単結晶SiC層をエピタキシャル成長させる技術が必要となる。結晶性の高いβ型単結晶SiCがエピタキシャル成長するのに必要なエネルギーをシリコンウェーハ上の反応場に与える必要があるものの、シリコンウェーハの温度をシリコンの融点未満とした場合は、単結晶SiC層は成長できないか、仮に特許文献1,2のようにバッファ層形成技術を用いて単結晶SiC層を成長できたとしても、結晶性の低いものとならざるを得ない。ここで本発明者は、結晶性の高いβ型単結晶SiCがエピタキシャル成長するのに必要なエネルギーを、シリコンウェーハの加熱という形態のみで反応場に与えるのではなく、原料ガスをイオンの形態でシリコンウェーハに向けて加速・照射するという形態でも与えることを着想した。つまり、反応場に原料ガスのイオンの加速エネルギーを所定量与える結果、シリコンウェーハの温度はシリコン融点未満に維持しても、結晶性の高いβ型単結晶SiC層をエピタキシャル成長させることができることを見出した。   In order to achieve this object, a technique for epitaxially growing a single crystal SiC layer having high crystallinity on the silicon wafer is required even when the temperature of the silicon wafer is set to a temperature lower than the melting point of silicon. Although it is necessary to give the energy required for epitaxial growth of β-type single crystal SiC with high crystallinity to the reaction field on the silicon wafer, when the temperature of the silicon wafer is lower than the melting point of silicon, the single crystal SiC layer is Even if the single crystal SiC layer can be grown using the buffer layer forming technique as described in Patent Documents 1 and 2, as described in Patent Documents 1 and 2, the crystallinity must be low. Here, the inventor does not give the energy required for epitaxial growth of highly crystalline β-type single crystal SiC to the reaction field only in the form of heating of the silicon wafer, but in the form of ions of the source gas in the form of ions. The idea was to give it in the form of acceleration and irradiation toward the wafer. In other words, as a result of giving a predetermined amount of source gas ion acceleration energy to the reaction field, it has been found that even if the temperature of the silicon wafer is maintained below the melting point of silicon, a highly crystalline β-type single crystal SiC layer can be epitaxially grown. It was.

また、結晶構造の観点から、シリコンウェーハの表面に直接結晶成長しうるのはβ型単結晶SiC層である。シリコンウェーハ上にα型単結晶SiC層を形成するためには、シリコンウェーハ上にまずβ型単結晶SiC層を成長させ、当該β型単結晶SiC層上にα型単結晶SiC層を成長させる必要がある。本発明者は、原料ガスをイオンの形態でシリコンウェーハに向けて加速・照射するという手法を採用することで、シリコンウェーハの温度はシリコン融点未満に維持しても、β型単結晶SiC層上に結晶性の高いα型単結晶SiC層を成長させることができることも見出した。   From the viewpoint of the crystal structure, it is a β-type single crystal SiC layer that can directly grow on the surface of the silicon wafer. In order to form an α-type single crystal SiC layer on a silicon wafer, a β-type single crystal SiC layer is first grown on the silicon wafer, and an α-type single crystal SiC layer is grown on the β-type single crystal SiC layer. There is a need. The present inventor adopts a method of accelerating and irradiating the source gas toward the silicon wafer in the form of ions, so that even if the temperature of the silicon wafer is maintained below the silicon melting point, It was also found that an α-type single crystal SiC layer having high crystallinity can be grown.

上記知見に基づき完成した本発明の要旨構成は以下のとおりである。
(1)シリコンウェーハ上に単結晶SiC層をエピタキシャル成長させる第1工程と、
前記シリコンウェーハを除去して、前記単結晶SiC層からなる単結晶SiCウェーハを得る第2工程と、
を有する単結晶SiCウェーハの製造方法であって、
前記第1工程では、前記シリコンウェーハの温度をシリコンの融点未満の温度に維持しつつ、炭素及びケイ素を含む原料ガスをイオン化し、該イオンを加速して前記シリコンウェーハに照射することを特徴とする単結晶SiCウェーハの製造方法。
The gist configuration of the present invention completed based on the above findings is as follows.
(1) a first step of epitaxially growing a single crystal SiC layer on a silicon wafer;
A second step of removing the silicon wafer to obtain a single crystal SiC wafer comprising the single crystal SiC layer;
A method for producing a single crystal SiC wafer having
In the first step, while maintaining the temperature of the silicon wafer at a temperature lower than the melting point of silicon, the source gas containing carbon and silicon is ionized, and the ions are accelerated to irradiate the silicon wafer. A method for manufacturing a single crystal SiC wafer.

(2)前記第1工程で、前記シリコンウェーハ上にβ型単結晶SiC層をエピタキシャル成長させることにより、
該β型単結晶SiC層からなるβ型単結晶SiCウェーハを製造する、上記(1)に記載の単結晶SiCウェーハの製造方法。
(2) In the first step, by epitaxially growing a β-type single crystal SiC layer on the silicon wafer,
The method for producing a single crystal SiC wafer according to (1) above, wherein a β type single crystal SiC wafer comprising the β type single crystal SiC layer is produced.

(3)前記第1工程で、前記シリコンウェーハの温度を800〜1000℃に維持する上記(2)に記載の単結晶SiCウェーハの製造方法。   (3) The method for producing a single crystal SiC wafer according to (2), wherein the temperature of the silicon wafer is maintained at 800 to 1000 ° C. in the first step.

(4)前記第1工程で、前記シリコンウェーハ上にβ型単結晶SiC層をエピタキシャル成長させ、引き続き該β型単結晶SiC層上にα型単結晶SiC層をエピタキシャル成長させ、
前記第2工程後に、前記β型単結晶SiC層を除去して、前記α型単結晶SiC層からなるα型単結晶SiCウェーハを製造する、上記(1)に記載の単結晶SiCウェーハの製造方法。
(4) In the first step, a β-type single crystal SiC layer is epitaxially grown on the silicon wafer, and subsequently an α-type single crystal SiC layer is epitaxially grown on the β-type single crystal SiC layer.
After the second step, the β-type single crystal SiC layer is removed to manufacture an α-type single crystal SiC wafer made of the α-type single crystal SiC layer. Method.

(5)前記第1工程で、前記シリコンウェーハの温度を、前記β型単結晶SiC層の成長時には800〜1000℃に維持し、前記α型単結晶SiC層の成長時には1000〜1300℃に維持する上記(4)に記載の単結晶SiCウェーハの製造方法。   (5) In the first step, the temperature of the silicon wafer is maintained at 800 to 1000 ° C. during the growth of the β-type single crystal SiC layer, and is maintained at 1000 to 1300 ° C. during the growth of the α-type single crystal SiC layer. The manufacturing method of the single crystal SiC wafer as described in said (4).

(6)前記第1工程に先立ち、前記シリコンウェーハを炭化処理して、前記シリコンウェーハの表層部をβ型単結晶SiC層とし、
前記第1工程で、前記シリコンウェーハのβ型単結晶SiC層上にα型単結晶SiC層をエピタキシャル成長させることにより、
該α型単結晶SiC層からなるα型単結晶SiCウェーハを製造する上記(1)に記載の単結晶SiCウェーハの製造方法。
(6) Prior to the first step, the silicon wafer is carbonized, and a surface layer portion of the silicon wafer is a β-type single crystal SiC layer,
In the first step, by epitaxially growing an α-type single crystal SiC layer on the β-type single crystal SiC layer of the silicon wafer,
The manufacturing method of the single crystal SiC wafer as described in said (1) which manufactures the alpha type single crystal SiC wafer which consists of this alpha type single crystal SiC layer.

(7)前記第1工程で、前記シリコンウェーハの温度を1000〜1300℃に維持する上記(6)に記載の単結晶SiCウェーハの製造方法。   (7) The method for producing a single crystal SiC wafer according to (6), wherein the temperature of the silicon wafer is maintained at 1000 to 1300 ° C. in the first step.

(8)前記第1工程で、ケイ素イオンの加速エネルギーを7eV以上7keV未満とし、炭素イオンの加速エネルギーを3eV以上3keV未満とする、上記(1)〜(7)のいずれか1項に記載の単結晶SiCウェーハの製造方法。   (8) In the first step, the acceleration energy of silicon ions is set to 7 eV or more and less than 7 keV, and the acceleration energy of carbon ions is set to 3 eV or more and less than 3 keV, according to any one of (1) to (7) above. A method for producing a single crystal SiC wafer.

(9)前記第1工程では、
チャンバ内のウェーハ固定台に前記シリコンウェーハを固定し、
前記チャンバ内を減圧後、前記チャンバ内に前記原料ガスを導入し、
前記シリコンウェーハを加熱した後に、前記シリコンウェーハにパルス電圧を印加することにより、前記原料ガスのプラズマを生成しつつ、該プラズマ中の前記イオンを前記シリコンウェーハに向けて加速する上記(1)〜(8)のいずれか1項に記載の単結晶SiCウェーハの製造方法。
(9) In the first step,
The silicon wafer is fixed to a wafer fixing base in the chamber,
After depressurizing the chamber, the source gas is introduced into the chamber,
(1) to (1) to accelerate the ions in the plasma toward the silicon wafer while generating the plasma of the source gas by applying a pulse voltage to the silicon wafer after heating the silicon wafer. The method for producing a single crystal SiC wafer according to any one of (8).

本発明の単結晶SiCウェーハの製造方法は、大口径化に対応でき、かつ、結晶性の高い単結晶SiCウェーハを得ることが可能である。   The method for producing a single crystal SiC wafer of the present invention can cope with an increase in diameter and can provide a single crystal SiC wafer having high crystallinity.

本発明の第1の実施形態による単結晶SiCウェーハの製造方法を説明する摸式断面図である。It is a model cross section explaining the manufacturing method of the single crystal SiC wafer by a 1st embodiment of the present invention. 本発明の第2の実施形態による単結晶SiCウェーハの製造方法を説明する摸式断面図である。It is a model cross section explaining the manufacturing method of the single crystal SiC wafer by the 2nd Embodiment of this invention. 本発明の第3の実施形態による単結晶SiCウェーハの製造方法を説明する摸式断面図である。It is a model cross section explaining the manufacturing method of the single crystal SiC wafer by the 3rd Embodiment of this invention. 本発明の各実施形態で用いるプラズマイオン照射装置の模式図である。It is a schematic diagram of the plasma ion irradiation apparatus used in each embodiment of the present invention.

本発明の単結晶SiCウェーハの製造方法は、シリコンウェーハ上に単結晶SiC層をエピタキシャル成長させる第1工程と、前記シリコンウェーハを除去して、前記単結晶SiC層からなる単結晶SiCウェーハを得る第2工程と、を有し、前記第1工程では、前記シリコンウェーハの温度をシリコンの融点未満の温度に維持しつつ、炭素及びケイ素を含む原料ガスをイオン化し、該イオンを加速して前記シリコンウェーハに照射することを特徴とする。以下、本発明の好適な実施形態を説明する。   The method for producing a single crystal SiC wafer according to the present invention includes a first step of epitaxially growing a single crystal SiC layer on a silicon wafer, and removing the silicon wafer to obtain a single crystal SiC wafer comprising the single crystal SiC layer. In the first step, while maintaining the temperature of the silicon wafer at a temperature lower than the melting point of silicon, the source gas containing carbon and silicon is ionized, and the ions are accelerated to accelerate the silicon. It is characterized by irradiating the wafer. Hereinafter, preferred embodiments of the present invention will be described.

(第1の実施形態)
図1を参照して、本発明の第1の実施形態を説明する。まず第1工程では、シリコンウェーハ10上にβ型単結晶SiC層12をエピタキシャル成長させる(図1(A),(B))。次に、第2工程では、シリコンウェーハ10を除去して、β型単結晶SiC層12からなるβ型単結晶SiCウェーハ100を得る(図1(C),(D))。
(First embodiment)
A first embodiment of the present invention will be described with reference to FIG. First, in the first step, the β-type single crystal SiC layer 12 is epitaxially grown on the silicon wafer 10 (FIGS. 1A and 1B). Next, in the second step, the silicon wafer 10 is removed to obtain a β-type single crystal SiC wafer 100 composed of the β-type single crystal SiC layer 12 (FIGS. 1C and 1D).

(第2の実施形態)
図2を参照して、本発明の第2の実施形態を説明する。まず第1工程では、シリコンウェーハ10上にβ型単結晶SiC層12をエピタキシャル成長させ、引き続きβ型単結晶SiC層12上にα型単結晶SiC層14をエピタキシャル成長させる(図2(A)〜(C))。次に、第2工程では、シリコンウェーハ10を除去する(図2(D))。この第2工程後に、β型単結晶SiC層12を除去して、α型単結晶SiC層14からなるα型単結晶SiCウェーハ200を得る(図2(E),(F))。
(Second Embodiment)
A second embodiment of the present invention will be described with reference to FIG. First, in the first step, the β-type single crystal SiC layer 12 is epitaxially grown on the silicon wafer 10, and then the α-type single crystal SiC layer 14 is epitaxially grown on the β-type single crystal SiC layer 12 (FIGS. 2A to 2 ( C)). Next, in the second step, the silicon wafer 10 is removed (FIG. 2D). After this second step, the β-type single crystal SiC layer 12 is removed to obtain an α-type single crystal SiC wafer 200 composed of the α-type single crystal SiC layer 14 (FIGS. 2E and 2F).

本実施形態は、α型単結晶SiCウェーハを得ることを目的とするところ、α型単結晶SiC層はシリコンウェーハの表面に直接結晶成長できないが、β型単結晶SiC層上には結晶成長できる。そこで本実施形態では、シリコンウェーハ10上にまずβ型単結晶SiC層12を形成するのである。   The purpose of this embodiment is to obtain an α-type single crystal SiC wafer. The α-type single crystal SiC layer cannot be directly grown on the surface of the silicon wafer, but can be grown on the β-type single crystal SiC layer. . Therefore, in the present embodiment, the β-type single crystal SiC layer 12 is first formed on the silicon wafer 10.

(第3の実施形態)
図3を参照して、本発明の第3の実施形態を説明する。本実施形態では、第1工程(単結晶SiCのエピタキシャル成長工程)に先立ち、シリコンウェーハ10を炭化処理して、シリコンウェーハ10の表層部をβ型単結晶SiC層10Aとする(図3(A),(B))。次に、第1工程として、シリコンウェーハ10のβ型単結晶SiC層10A上にα型単結晶SiC層14をエピタキシャル成長させる(図3(C))。次に、第2工程では、β型単結晶層10Aも含めてシリコンウェーハ10を除去して、α型単結晶SiC層14からなるα型単結晶SiCウェーハ300を得る(図3(D),(E))。
(Third embodiment)
A third embodiment of the present invention will be described with reference to FIG. In the present embodiment, prior to the first step (epitaxial growth step of single crystal SiC), the silicon wafer 10 is carbonized so that the surface layer portion of the silicon wafer 10 becomes a β-type single crystal SiC layer 10A (FIG. 3A). , (B)). Next, as a first step, the α-type single crystal SiC layer 14 is epitaxially grown on the β-type single crystal SiC layer 10A of the silicon wafer 10 (FIG. 3C). Next, in the second step, the silicon wafer 10 including the β-type single crystal layer 10A is removed to obtain an α-type single crystal SiC wafer 300 composed of the α-type single crystal SiC layer 14 (FIG. 3D, (E)).

第2の実施形態では、β型単結晶SiC層をエピタキシャル成長で形成するのに対し、本実施形態では、シリコンウェーハ10の炭化処理によりβ型単結晶SiC層を形成する。   In the second embodiment, the β-type single crystal SiC layer is formed by epitaxial growth, whereas in the present embodiment, the β-type single crystal SiC layer is formed by carbonizing the silicon wafer 10.

(各実施形態における各工程の詳細説明)
図1(A)、図2(A)、図3(A)において用意するシリコンウェーハ10は、チョクラルスキー法(CZ法)や浮遊帯域溶融法(FZ法)により育成された単結晶シリコンインゴットをワイヤーソー等でスライスしたものを使用することができる。また、高いゲッタリング能力を得るために、シリコンウェーハ10に炭素及び/又は窒素を添加してもよい。さらに、プラズマ処理時の電圧制御のために、シリコンウェーハ10に任意のドーパントを所定濃度添加して、いわゆるn型又はp型の基板としてもよい。
(Detailed description of each process in each embodiment)
A silicon wafer 10 prepared in FIGS. 1 (A), 2 (A), and 3 (A) is a single crystal silicon ingot grown by the Czochralski method (CZ method) or the floating zone melting method (FZ method). Can be sliced with a wire saw or the like. In order to obtain a high gettering capability, carbon and / or nitrogen may be added to the silicon wafer 10. Furthermore, for voltage control during plasma processing, a predetermined concentration of an arbitrary dopant may be added to the silicon wafer 10 to form a so-called n-type or p-type substrate.

また、ケイ素と炭素を規則正しく配置させて単結晶SiC層をエピタキシャル成長させるためには、点欠陥である空孔が凝集して生成するボイドであるCOP(Crystal Originated Particle)を含まない基板とすることが好ましい。本発明における「COPを含まないシリコンウェーハ」とは、以下に説明する観察評価により、COPが検出されないシリコンウェーハを意味するものとする。すなわち、まず、CZ法により育成された単結晶シリコンインゴットから切り出し加工されたシリコンウェーハに対して、SC−1洗浄(すなわち、アンモニア水と過酸化水素水と超純水とを1:1:15で混合した混合液による洗浄)を行い、洗浄後のシリコンウェーハ表面を、表面欠陥検査装置としてKLA−Tenchor社製:Surfscan SP−2を用いて観察評価し、表面ピットと推定される輝点欠陥(LPD:Light Point Defect)を特定する。その際、観察モードはObliqueモード(斜め入射モード)とし、表面ピットの推定は、Wide Narrowチャンネルの検出サイズ比に基づいて行うものとする。こうして特定されたLPDに対して、原子間力顕微鏡(AFM:Atomic Force Microscope)を用いて、表面ピットか否かを評価する。この観察評価により、表面ピットが観察されないシリコンウェーハを「COPを含まないシリコンウェーハ」とする。   In addition, in order to epitaxially grow a single crystal SiC layer by regularly arranging silicon and carbon, a substrate that does not include COP (Crystal Originated Particle) that is a void formed by aggregation of vacancies that are point defects may be used. preferable. The “silicon wafer not including COP” in the present invention means a silicon wafer in which COP is not detected by the observation evaluation described below. That is, first, a silicon wafer cut out from a single crystal silicon ingot grown by the CZ method is subjected to SC-1 cleaning (that is, ammonia water, hydrogen peroxide water, and ultrapure water are 1: 1: 15). The surface of the silicon wafer after cleaning is observed and evaluated using a Surface Scan SP-2 manufactured by KLA-Tencor as a surface defect inspection device, and a bright spot defect estimated to be a surface pit. (LPD: Light Point Defect) is specified. At this time, the observation mode is an Oblique mode (oblique incidence mode), and surface pits are estimated based on the detected size ratio of the Wide Narrow channel. The LPD thus identified is evaluated whether it is a surface pit using an atomic force microscope (AFM). By this observation and evaluation, a silicon wafer in which no surface pits are observed is referred to as a “silicon wafer not including COP”.

シリコンウェーハ10の直径は、200mm以上が好ましく、300mm以上がより好ましい。シリコンウェーハ10の直径と、得られる単結晶SiCウェーハの直径は一致するため、シリコンウェーハ10を大口径とするほど、大口径の単結晶SiCウェーハを得ることができる。   The diameter of the silicon wafer 10 is preferably 200 mm or more, and more preferably 300 mm or more. Since the diameter of the silicon wafer 10 and the diameter of the obtained single crystal SiC wafer match, the larger the diameter of the silicon wafer 10, the larger the single crystal SiC wafer can be obtained.

シリコンウェーハ10上にβ型単結晶SiC層12又はα型単結晶SiC層14をエピタキシャル成長させる工程(図1(B)、図2(B),(C)、図3(C))では、シリコンウェーハ10の温度をシリコンの融点未満の温度に維持しつつ、炭素及びケイ素を含む原料ガスをイオン化し、該イオンを加速してシリコンウェーハ10に照射する方法とすることが重要である。   In the step of epitaxially growing the β-type single crystal SiC layer 12 or the α-type single crystal SiC layer 14 on the silicon wafer 10 (FIG. 1B, FIG. 2B, FIG. 3C, FIG. 3C), silicon While maintaining the temperature of the wafer 10 at a temperature lower than the melting point of silicon, it is important to ionize a source gas containing carbon and silicon and accelerate the ions to irradiate the silicon wafer 10.

この方法を実現する装置の一形態を、図4を参照して説明する。プラズマイオン照射装置40は、プラズマチャンバ41と、ガス導入口42と、真空ポンプ43と、パルス電圧印加手段44と、ウェーハ固定台45と、ヒーター46とを有する。   An embodiment of an apparatus for realizing this method will be described with reference to FIG. The plasma ion irradiation apparatus 40 includes a plasma chamber 41, a gas inlet 42, a vacuum pump 43, a pulse voltage application unit 44, a wafer fixing table 45, and a heater 46.

まず、プラズマチャンバ41内のウェーハ固定台45にシリコンウェーハ10を載置、固定する。次に、真空ポンプ43によりプラズマチャンバ41内を減圧し、ついで、ガス導入口42からプラズマチャンバ41内に原料ガスを導入する。続いて、ウェーハ固定台45をヒーター46により温めた後、パルス電圧印加手段44によりウェーハ固定台45(及びシリコンウェーハ10)に負電圧をパルス状に印加する。これにより、炭素及びケイ素を含む原料ガスのプラズマを生成するとともに、生成したプラズマに含まれる原料ガスのイオンをシリコンウェーハ10に向けて加速、照射することができる。照射されたケイ素イオンと炭素イオンがシリコンウェーハ上で反応して、単結晶SiCがエピタキシャル成長する。   First, the silicon wafer 10 is placed and fixed on the wafer fixing table 45 in the plasma chamber 41. Next, the inside of the plasma chamber 41 is depressurized by the vacuum pump 43, and then the source gas is introduced into the plasma chamber 41 from the gas inlet 42. Subsequently, after the wafer fixing table 45 is heated by the heater 46, a negative voltage is applied in a pulsed manner to the wafer fixing table 45 (and the silicon wafer 10) by the pulse voltage applying means 44. As a result, plasma of a source gas containing carbon and silicon can be generated, and ions of the source gas included in the generated plasma can be accelerated and irradiated toward the silicon wafer 10. The irradiated silicon ions and carbon ions react on the silicon wafer, and single crystal SiC grows epitaxially.

原料ガスは、炭素源としてメタン、エタン、プロパン等の1種又は2種以上を用いることができ、ケイ素源としてモノシラン、ジクロロシラン、トリクロロシラン、四塩化シリコン等の1種又は2種以上を用いることができる。   As the source gas, one or more of methane, ethane, propane and the like can be used as a carbon source, and one or more of monosilane, dichlorosilane, trichlorosilane, silicon tetrachloride and the like are used as a silicon source. be able to.

プラズマチャンバ41内の真空度を5Pa以下とする。5Paを超えると、プラズマが安定せずにプラズマ状態を維持できないためである。   The degree of vacuum in the plasma chamber 41 is set to 5 Pa or less. This is because when the pressure exceeds 5 Pa, the plasma is not stabilized and the plasma state cannot be maintained.

ここで、シリコンウェーハ10に印加するパルス電圧は、10V以上1kV以下とする。これは、10V未満の場合には、ケイ素と炭素の結合エネルギーが不十分となり、SiC層が形成できなくなるおそれがあるからである。一方、1kVを超えると、ケイ素や炭素がシリコンウェーハ表面から内部側へ注入され、SiC層を形成できなくなるおそれがあるからである。   Here, the pulse voltage applied to the silicon wafer 10 is 10 V or more and 1 kV or less. This is because when the voltage is less than 10 V, the bond energy between silicon and carbon becomes insufficient, and the SiC layer may not be formed. On the other hand, if it exceeds 1 kV, silicon or carbon is injected from the silicon wafer surface to the inner side, and there is a possibility that the SiC layer cannot be formed.

パルス電圧の周波数は、シリコンウェーハ10にイオンが照射される回数を決定する。パルス電圧の周波数は、10Hz以上10kHz以下とすることが好ましい。ここで、10Hz以上とすることにより、イオン照射ばらつきを吸収でき、イオン照射量が安定する。また、10kHz以下とすることにより、グロー放電によるプラズマ形成が安定する。   The frequency of the pulse voltage determines the number of times that the silicon wafer 10 is irradiated with ions. The frequency of the pulse voltage is preferably 10 Hz to 10 kHz. Here, by setting the frequency to 10 Hz or more, the ion irradiation variation can be absorbed and the ion irradiation amount is stabilized. Moreover, the plasma formation by glow discharge is stabilized by setting it as 10 kHz or less.

パルス電圧のパルス幅は、シリコンウェーハ10にイオンが照射される時間を決定する。パルス幅は、1μ秒〜1000μ秒とすることが好ましい。1μ秒以上とすることにより、安定してイオンをシリコンウェーハ10に照射できる。また、1000μ秒以下とすることにより、グロー放電によるプラズマ形成が安定する。   The pulse width of the pulse voltage determines the time during which the silicon wafer 10 is irradiated with ions. The pulse width is preferably 1 μs to 1000 μs. By setting it to 1 microsecond or more, the silicon wafer 10 can be stably irradiated with ions. Moreover, the plasma formation by glow discharge is stabilized by setting it as 1000 microseconds or less.

各実施形態では、結晶性の高いβ型単結晶SiCがエピタキシャル成長するのに必要なエネルギーを、シリコンウェーハ10に与えられる熱エネルギーとシリコンウェーハ10に照射されるイオンの加速エネルギーとの和によって実現する。つまり、シリコンウェーハ10の温度をシリコンの融点未満の温度に維持することにより熱エネルギーが不足する分を、イオンの加速エネルギーで補うのである。   In each embodiment, the energy required for epitaxial growth of β-type single crystal SiC having high crystallinity is realized by the sum of thermal energy applied to the silicon wafer 10 and acceleration energy of ions irradiated on the silicon wafer 10. . That is, by maintaining the temperature of the silicon wafer 10 at a temperature lower than the melting point of silicon, the shortage of thermal energy is compensated by the acceleration energy of ions.

各実施形態において、β型単結晶SiC層をエピタキシャル成長させる場合(図1(B)及び図2(B))、シリコンウェーハの温度を800〜1000℃に維持しつつ、ケイ素イオンの加速エネルギーを7eV以上とし、炭素イオンの加速エネルギーを3eV以上とすることが好ましい。このようにイオンの加速エネルギーを設定すれば、上記シリコンウェーハの融点以下の温度範囲の場合でも、熱エネルギーが不足する分をイオンの加速エネルギーで補い、結晶性の高いβ型単結晶SiC層を形成できる。シリコンウェーハの温度が800℃以上とすれば、イオンの加速エネルギーを後述する好適な上限以上とする必要がない。なお、シリコンウェーハの温度をより高くする場合には、必要とされるイオンの加速エネルギーはより小さくなる。なお、ケイ素イオンと炭素イオンの加速エネルギー比が7:3となることにより、ケイ素イオンと炭素イオンがシリコンウェーハ表面へ同じ深さになるように照射が可能になり、シリコンウェーハ表面へSiC層を安定して形成できる。   In each embodiment, when the β-type single crystal SiC layer is epitaxially grown (FIGS. 1B and 2B), the silicon ion acceleration energy is set to 7 eV while maintaining the temperature of the silicon wafer at 800 to 1000 ° C. It is preferable that the acceleration energy of carbon ions be 3 eV or more. By setting the ion acceleration energy in this way, even in the temperature range below the melting point of the silicon wafer, the shortage of thermal energy is compensated for by the ion acceleration energy, and a highly crystalline β-type single crystal SiC layer is formed. Can be formed. If the temperature of the silicon wafer is 800 ° C. or higher, the ion acceleration energy does not need to be higher than the preferred upper limit described later. When the temperature of the silicon wafer is made higher, the required ion acceleration energy becomes smaller. In addition, since the acceleration energy ratio of silicon ions and carbon ions is 7: 3, it becomes possible to irradiate silicon ions and carbon ions at the same depth on the silicon wafer surface, and the SiC layer is applied to the silicon wafer surface. It can be formed stably.

各実施形態において、α型単結晶SiC層をエピタキシャル成長させる場合(図2(C)及び図3(C))、シリコンウェーハの温度を1000〜1300℃に維持しつつ、ケイ素イオンの加速エネルギーを7eV以上とし、炭素イオンの加速エネルギーを3eV以上とすることが好ましい。このようにイオンの加速エネルギーを設定すれば、上記シリコンウェーハの融点以下の温度範囲の場合でも、熱エネルギーが不足する分をイオンの加速エネルギーで補うことにより、結晶性の高いα型単結晶SiC層を形成できる。α型単結晶SiC層の成長に必要なエネルギーは、β型単結晶SiC層の成長に必要なエネルギーよりも高いことから、シリコンウェーハの温度は、β型単結晶SiCを成長させる場合よりも高く設定する。シリコンウェーハの温度が1000℃以上とすれば、イオンの加速エネルギーを後述する好適な上限以上とする必要がない。   In each embodiment, when the α-type single crystal SiC layer is epitaxially grown (FIGS. 2C and 3C), the acceleration energy of silicon ions is set to 7 eV while maintaining the temperature of the silicon wafer at 1000 to 1300 ° C. It is preferable that the acceleration energy of carbon ions be 3 eV or more. By setting the ion acceleration energy in this way, even in the temperature range below the melting point of the silicon wafer, the shortage of thermal energy is compensated by the ion acceleration energy, so that α type single crystal SiC having high crystallinity is obtained. Layers can be formed. Since the energy required for the growth of the α-type single crystal SiC layer is higher than the energy required for the growth of the β-type single crystal SiC layer, the temperature of the silicon wafer is higher than when the β-type single crystal SiC is grown. Set. If the temperature of the silicon wafer is 1000 ° C. or higher, the ion acceleration energy does not need to be higher than the preferred upper limit described later.

各実施形態において、ケイ素イオンの加速エネルギー及び炭素イオンの加速エネルギーは、3keV未満とすることが好ましく、1keV未満とすることがより好ましい。3keV以上の場合、シリコンウェーハ10に過剰なダメージが与えられるおそれがあり、また、イオンがシリコンウェーハの内部に注入される現象が生じ、表面にSiC層をエピタキシャル成長できないおそれがある。   In each embodiment, the acceleration energy of silicon ions and the acceleration energy of carbon ions are preferably less than 3 keV, and more preferably less than 1 keV. In the case of 3 keV or more, there is a possibility that excessive damage may be given to the silicon wafer 10, and a phenomenon that ions are implanted into the silicon wafer occurs, and there is a possibility that the SiC layer cannot be epitaxially grown on the surface.

イオンの加速エネルギーは、主に印加電圧で制御する。また、補足制御として、ウェーハとパルス印加装置との間の抵抗(固定台の抵抗、固定台からパルス印加装置との間の抵抗)を調整したり、電圧を印加するタイミングを調整したりすることで、プラズマ領域とウェーハとの距離を調整する。また、イオンの加速エネルギーは、モニター用ウェーハを短時間処理して、ウェーハ表面から内部におけるケイ素や炭素の深さ方向の濃度分布をSIMS分析により把握することで測定できる。   The acceleration energy of ions is mainly controlled by the applied voltage. Also, as supplementary control, adjust the resistance between the wafer and the pulse application device (resistance of the fixed base, resistance between the fixed base and the pulse application device), or adjust the timing of voltage application. Then, the distance between the plasma region and the wafer is adjusted. The acceleration energy of ions can be measured by processing a monitoring wafer for a short time and grasping the concentration distribution of silicon and carbon in the depth direction from the wafer surface to the inside by SIMS analysis.

図1(B)におけるβ型単結晶SiC層12、並びに、図2(C)及び図3(C)におけるα型単結晶SiC層14の膜厚は、300μm以上とすることが好ましい。300μm以上であれば、これら単結晶SiC層をウェーハとして利用できる。なお、図2(B)のβ型単結晶SiC層12及び図3(B)のβ型単結晶SiC層10Aは、その上にα型単結晶SiC層を形成するためのものにすぎないので、膜厚は10nm〜1μm程度とすればよい。   The film thicknesses of the β-type single crystal SiC layer 12 in FIG. 1B and the α-type single crystal SiC layer 14 in FIGS. 2C and 3C are preferably 300 μm or more. If it is 300 micrometers or more, these single-crystal SiC layers can be utilized as a wafer. Note that the β-type single crystal SiC layer 12 in FIG. 2B and the β-type single crystal SiC layer 10A in FIG. 3B are merely for forming an α-type single crystal SiC layer thereon. The film thickness may be about 10 nm to 1 μm.

図3(B)におけるシリコンウェーハ10の炭化処理は、公知又は任意の方法で行えばよい。例えば、熱処理炉内にプロパンガス、メタンガス、エタンガス等の炭素系ガスと、キャリアガスとしての水素ガスを導入し、炭素雰囲気で、シリコンウェーハ10の温度を1000〜1300℃として、1〜60分の炭化処理を行う。   The carbonization treatment of the silicon wafer 10 in FIG. 3B may be performed by a known or arbitrary method. For example, carbon gas such as propane gas, methane gas, and ethane gas and hydrogen gas as a carrier gas are introduced into the heat treatment furnace, and the temperature of the silicon wafer 10 is set to 1000 to 1300 ° C. in a carbon atmosphere for 1 to 60 minutes. Perform carbonization.

図1(C)及び図2(D)におけるシリコンウェーハ10の除去は、シリコンを溶解可能なアルカリ溶液又は酸性溶液による処理により行うことができる。アルカリ溶液としては、水酸化カリウムと水酸化ナトリウムとの混合液を挙げることができ、酸性溶液としてはフッ酸と硝酸の混合液を挙げることができる。図3(D)におけるシリコン部分の除去も同様にして行うことができる。   The removal of the silicon wafer 10 in FIGS. 1C and 2D can be performed by treatment with an alkaline solution or an acidic solution capable of dissolving silicon. Examples of the alkaline solution include a mixed solution of potassium hydroxide and sodium hydroxide, and examples of the acidic solution include a mixed solution of hydrofluoric acid and nitric acid. The silicon portion in FIG. 3D can be removed in the same manner.

図2(E)におけるβ型単結晶SiC層12の除去は、CMP加工のような任意の研削及び/又は研磨により行うことができる。図3(D)におけるβ型単結晶SiC層10Aの除去も同様にして行うことができる。   The removal of the β-type single crystal SiC layer 12 in FIG. 2E can be performed by arbitrary grinding and / or polishing such as CMP processing. The removal of the β-type single crystal SiC layer 10A in FIG. 3D can be similarly performed.

図1(C)のβ型単結晶SiC層12や、図2(E)及び図3(D)のα型単結晶SiC層14は、その表裏面を、CMP加工のような任意の方法で0.01〜10μm程度研削及び/又は研磨して、ウェーハ最終厚みとする。   The β-type single crystal SiC layer 12 shown in FIG. 1C and the α-type single crystal SiC layer 14 shown in FIGS. 2E and 3D are formed on the front and back surfaces by an arbitrary method such as CMP. About 0.01 to 10 μm is ground and / or polished to obtain the final wafer thickness.

以上説明した各実施形態によれば、結晶性の高い単結晶SiCウェーハを得ることができる。また、シリコンウェーハ上に形成した単結晶SiC層をウェーハとするものであることから、直径200mm以上、さらには300mm以上といった大口径の単結晶SiCウェーハを好適に製造できる。   According to each embodiment described above, a single crystal SiC wafer with high crystallinity can be obtained. Moreover, since the single crystal SiC layer formed on the silicon wafer is used as a wafer, a single crystal SiC wafer having a large diameter of 200 mm or more, further 300 mm or more can be preferably manufactured.

(実施例1)
図1の手順に従い、図4の装置を用いて、直径300mmのβ型単結晶SiCウェーハを作製した。
Example 1
According to the procedure of FIG. 1, a β-type single crystal SiC wafer having a diameter of 300 mm was produced using the apparatus of FIG.

まず、CZ法により育成されたCOPフリーのシリコン単結晶インゴットをスライス、加工して、直径300mm、p型(111)シリコンウェーハ(抵抗率:0.01Ωcm、酸素濃度:1.3×1018atoms/cm)を得た。 First, a COP-free silicon single crystal ingot grown by the CZ method is sliced and processed to obtain a 300 mm diameter, p-type (111) silicon wafer (resistivity: 0.01 Ωcm, oxygen concentration: 1.3 × 10 18 atoms). / Cm 3 ).

シリコンウェーハの温度を900℃にした状態で、メタンガスとモノシランガスをプラズマチャンバ内へ流し、チャンバ内の圧力を0.05Pa、パルス電圧750V、周波数320Hz、パルス幅183μ秒の条件下で、シリコンウェーハ上にβ型単結晶SiC層を500μmエピタキシャル成長させた。ケイ素イオンの加速エネルギーは105eV、炭素イオンの加速エネルギーは45eVとした。   While the temperature of the silicon wafer is 900 ° C., methane gas and monosilane gas are flowed into the plasma chamber, the pressure in the chamber is 0.05 Pa, the pulse voltage is 750 V, the frequency is 320 Hz, and the pulse width is 183 μsec. A β-type single crystal SiC layer was epitaxially grown to 500 μm. The acceleration energy of silicon ions was 105 eV, and the acceleration energy of carbon ions was 45 eV.

続いて、水酸化カリウムと水酸化ナトリウムとの混合液を純水で薄めた溶液で、シリコンウェーハを溶かした。次に、β型単結晶SiC層の表裏面を研削研磨した。研削研磨代は2μmとした。このようにして、厚さ498μm、直径300mmのβ型単結晶SiCウェーハを得た。   Subsequently, the silicon wafer was dissolved in a solution obtained by diluting a mixed solution of potassium hydroxide and sodium hydroxide with pure water. Next, the front and back surfaces of the β-type single crystal SiC layer were ground and polished. The grinding and polishing allowance was 2 μm. In this way, a β-type single crystal SiC wafer having a thickness of 498 μm and a diameter of 300 mm was obtained.

得られたウェーハに対して、PL法、XPS法及びTEM観察を用いて結晶性を評価した結果、立方晶系のSiCが作製できたことを確認した。   As a result of evaluating the crystallinity of the obtained wafer using the PL method, XPS method and TEM observation, it was confirmed that cubic SiC could be produced.

(実施例2)
図2の手順に従い、図4の装置を用いて、直径300mmのα型単結晶SiCウェーハを作製した。
(Example 2)
According to the procedure of FIG. 2, an α-type single crystal SiC wafer having a diameter of 300 mm was produced using the apparatus of FIG.

実施例1と同様のシリコンウェーハを用意した。シリコンウェーハの温度を900℃にした状態で、メタンガスとモノシランガスをプラズマチャンバ内へ流し、チャンバ内の圧力を0.07Pa、パルス電圧890V、周波数290Hz、パルス幅168μ秒の条件下で、シリコンウェーハ上にβ型単結晶SiC層を0.5μmエピタキシャル成長させた。ケイ素イオンの加速エネルギーは125eV、炭素イオンの加速エネルギーは53eVとした。   A silicon wafer similar to that in Example 1 was prepared. With the temperature of the silicon wafer set to 900 ° C., methane gas and monosilane gas are flowed into the plasma chamber, the pressure in the chamber is 0.07 Pa, the pulse voltage is 890 V, the frequency is 290 Hz, and the pulse width is 168 μsec. A β-type single crystal SiC layer was epitaxially grown by 0.5 μm. The acceleration energy of silicon ions was 125 eV, and the acceleration energy of carbon ions was 53 eV.

引き続き、シリコンウェーハの温度を1200℃にした以外は同様の条件下で、β型単結晶SiC層上にα型単結晶SiC層を500μmエピタキシャル成長させた。   Subsequently, an α-type single crystal SiC layer was epitaxially grown by 500 μm on the β-type single crystal SiC layer under the same conditions except that the temperature of the silicon wafer was 1200 ° C.

続いて、水酸化カリウムと水酸化ナトリウムとの混合液を純水で薄めた溶液で、シリコンウェーハを溶かした。次に、β型単結晶SiC層を研削研磨により除去した。次に、α型単結晶SiC層の表裏面を研削研磨した。研削研磨代は3μmとした。その後、α型単結晶SiC層の表面を研磨して、厚さ497μm、直径300mmのα型単結晶SiCウェーハを得た。   Subsequently, the silicon wafer was dissolved in a solution obtained by diluting a mixed solution of potassium hydroxide and sodium hydroxide with pure water. Next, the β-type single crystal SiC layer was removed by grinding and polishing. Next, the front and back surfaces of the α-type single crystal SiC layer were ground and polished. The grinding and polishing allowance was 3 μm. Thereafter, the surface of the α-type single crystal SiC layer was polished to obtain an α-type single crystal SiC wafer having a thickness of 497 μm and a diameter of 300 mm.

得られたウェーハに対して、PL法、XPS法及びTEM観察を用いて結晶性を評価した結果、六方晶系の4H−SiCが作製できたことを確認した。   As a result of evaluating the crystallinity of the obtained wafer using the PL method, XPS method and TEM observation, it was confirmed that hexagonal 4H—SiC could be produced.

(実施例3)
図3の手順に従い、図4の装置を用いて、直径300mmのα型単結晶SiCウェーハを作製した。
(Example 3)
According to the procedure of FIG. 3, an α-type single crystal SiC wafer having a diameter of 300 mm was produced using the apparatus of FIG.

実施例1と同様のシリコンウェーハを用意した。熱処理炉内にプロパンガスと水素ガスを導入し、炭素雰囲気で、シリコンウェーハの温度を1200℃として、3分の炭化処理を行った。シリコンウェーハの表層部20nmがβ型単結晶SiC層となった。   A silicon wafer similar to that in Example 1 was prepared. Propane gas and hydrogen gas were introduced into the heat treatment furnace, and the carbon wafer was carbonized for 3 minutes at a temperature of 1200 ° C. in a carbon atmosphere. The surface layer portion 20 nm of the silicon wafer became a β-type single crystal SiC layer.

シリコンウェーハの温度を1200℃にした状態で、メタンガスとモノシランガスをプラズマチャンバ内へ流し、チャンバ内の圧力を0.1Pa、パルス電圧940V、周波数270Hz、パルス幅140μ秒の条件下で、シリコンウェーハのβ型単結晶SiC層上にα型単結晶SiC層を500μmエピタキシャル成長させた。ケイ素イオンの加速エネルギーは132eV、炭素イオンの加速エネルギーは56eVとした。   In a state where the temperature of the silicon wafer is 1200 ° C., methane gas and monosilane gas are flowed into the plasma chamber, the pressure in the chamber is 0.1 Pa, the pulse voltage is 940 V, the frequency is 270 Hz, and the pulse width is 140 μsec. An α-type single crystal SiC layer was epitaxially grown by 500 μm on the β-type single crystal SiC layer. The acceleration energy of silicon ions was 132 eV, and the acceleration energy of carbon ions was 56 eV.

続いて、水酸化カリウムと水酸化ナトリウムとの混合液を純水で薄めた溶液で、シリコン部分を溶かした。次に、β型単結晶SiC層を研削研磨により除去した。次に、α型単結晶SiC層の表裏面を研削研磨した。研削研磨代は3μmとした。このようにして、厚さ497μm、直径300mmのα型単結晶SiCウェーハを得た。   Subsequently, the silicon portion was dissolved with a solution obtained by diluting a mixed solution of potassium hydroxide and sodium hydroxide with pure water. Next, the β-type single crystal SiC layer was removed by grinding and polishing. Next, the front and back surfaces of the α-type single crystal SiC layer were ground and polished. The grinding and polishing allowance was 3 μm. In this way, an α-type single crystal SiC wafer having a thickness of 497 μm and a diameter of 300 mm was obtained.

得られたウェーハに対して、PL法、XPS法及びTEM観察を用いて結晶性を評価した結果、六方晶系の4H−SiCが作製できたことを確認した。   As a result of evaluating the crystallinity of the obtained wafer using the PL method, XPS method and TEM observation, it was confirmed that hexagonal 4H—SiC could be produced.

(比較例)
昇華法により育成されたα型SiC単結晶インゴットをスライス、加工して、直径100mmのα型SiCウェーハを得た。このα型SiCウェーハ上に、一般的なCVD法で、ウェーハの温度を1580℃にした状態で、α型単結晶SiC層を10μmエピタキシャル成長させた。ここで得られた単結晶SiC層は高い結晶性を有するはずのものである。
(Comparative example)
An α-type SiC single crystal ingot grown by the sublimation method was sliced and processed to obtain an α-type SiC wafer having a diameter of 100 mm. On this α-type SiC wafer, an α-type single crystal SiC layer was epitaxially grown by 10 μm by a general CVD method in a state where the temperature of the wafer was 1580 ° C. The single crystal SiC layer obtained here should have high crystallinity.

(評価)
レーザ散乱式欠陥検査装置を用いて表面完全性を評価した結果を表1に示す。各実施例及び比較例において3枚のウェーハに対して、10μm以上のサイズの欠陥の個数(個/cm)を求めた。表1より、実施例1〜3では、比較例1と同様の高い結晶性が得られていることがわかる。
(Evaluation)
Table 1 shows the results of evaluating the surface integrity using a laser scattering type defect inspection apparatus. In each of the examples and comparative examples, the number of defects having a size of 10 μm or more (pieces / cm 2 ) was obtained for three wafers. From Table 1, it can be seen that in Examples 1 to 3, the same high crystallinity as in Comparative Example 1 was obtained.

本発明の単結晶SiCウェーハの製造方法は、大口径化に対応でき、かつ、結晶性の高い単結晶SiCウェーハを得ることが可能である。   The method for producing a single crystal SiC wafer of the present invention can cope with an increase in diameter and can provide a single crystal SiC wafer having high crystallinity.

10 シリコンウェーハ
10A β型単結晶SiC層
12 β型単結晶SiC層
14 α型単結晶SiC層
100 β型単結晶SiCウェーハ
200,300 α型単結晶SiCウェーハ
40 プラズマイオン照射装置
41 プラズマチャンバ
42 ガス導入口
43 真空ポンプ
44 パルス電圧印加手段
45 ウェーハ固定台
46 ヒーター
DESCRIPTION OF SYMBOLS 10 Silicon wafer 10A β type single crystal SiC layer 12 β type single crystal SiC layer 14 α type single crystal SiC layer 100 β type single crystal SiC wafer 200,300 α type single crystal SiC wafer 40 Plasma ion irradiation apparatus 41 Plasma chamber 42 Gas Introduction port 43 Vacuum pump 44 Pulse voltage application means 45 Wafer fixing base 46 Heater

Claims (7)

シリコンウェーハ上に単結晶SiC層をエピタキシャル成長させる第1工程と、
前記シリコンウェーハを除去して、前記単結晶SiC層からなる単結晶SiCウェーハを得る第2工程と、
を有する単結晶SiCウェーハの製造方法であって、
前記第1工程では、
チャンバ内のウェーハ固定台に前記シリコンウェーハを固定し、
前記チャンバ内を減圧後、前記チャンバ内に炭素及びケイ素を含む原料ガスを導入し、
前記シリコンウェーハを加熱した後に、前記シリコンウェーハの温度をシリコンの融点未満の温度に維持しつつ、前記シリコンウェーハに負電圧をパルス状に印加することにより、前記原料ガスのプラズマを生成しつつ、該プラズマに含まれる前記原料ガスのイオンを加速して前記シリコンウェーハに照射することを特徴とする単結晶SiCウェーハの製造方法。
A first step of epitaxially growing a single crystal SiC layer on a silicon wafer;
A second step of removing the silicon wafer to obtain a single crystal SiC wafer comprising the single crystal SiC layer;
A method for producing a single crystal SiC wafer having
In the first step,
The silicon wafer is fixed to a wafer fixing base in the chamber,
After reducing the pressure in the chamber, a source gas containing carbon and silicon is introduced into the chamber,
While heating the silicon wafer, while maintaining the temperature of the silicon wafer at a temperature below the melting point of silicon, by applying a negative voltage to the silicon wafer in a pulsed manner, while generating plasma of the source gas, A method for producing a single crystal SiC wafer, comprising accelerating ions of the source gas contained in the plasma and irradiating the silicon wafer.
前記第1工程で、前記シリコンウェーハ上にβ型単結晶SiC層をエピタキシャル成長させることにより、
該β型単結晶SiC層からなるβ型単結晶SiCウェーハを製造する、請求項1に記載の単結晶SiCウェーハの製造方法。
In the first step, by epitaxially growing a β-type single crystal SiC layer on the silicon wafer,
The manufacturing method of the single crystal SiC wafer of Claim 1 which manufactures the beta type single crystal SiC wafer which consists of this beta type single crystal SiC layer.
前記第1工程で、前記シリコンウェーハの温度を800〜1000℃に維持する請求項2に記載の単結晶SiCウェーハの製造方法。   The method for producing a single crystal SiC wafer according to claim 2, wherein the temperature of the silicon wafer is maintained at 800 to 1000 ° C. in the first step. 前記第1工程で、前記シリコンウェーハ上にβ型単結晶SiC層をエピタキシャル成長させ、引き続き該β型単結晶SiC層上にα型単結晶SiC層をエピタキシャル成長させ、
前記第2工程後に、前記β型単結晶SiC層を除去して、前記α型単結晶SiC層からなるα型単結晶SiCウェーハを製造する、請求項1に記載の単結晶SiCウェーハの製造方法。
In the first step, a β-type single crystal SiC layer is epitaxially grown on the silicon wafer, and then an α-type single crystal SiC layer is epitaxially grown on the β-type single crystal SiC layer.
The method for producing a single crystal SiC wafer according to claim 1, wherein after the second step, the β type single crystal SiC layer is removed to produce an α type single crystal SiC wafer comprising the α type single crystal SiC layer. .
前記第1工程で、前記シリコンウェーハの温度を、前記β型単結晶SiC層の成長時には800〜1000℃に維持し、前記α型単結晶SiC層の成長時には1000〜1300℃に維持する請求項4に記載の単結晶SiCウェーハの製造方法。   The temperature of the silicon wafer is maintained at 800 to 1000 ° C. during the growth of the β-type single crystal SiC layer and maintained at 1000 to 1300 ° C. during the growth of the α-type single crystal SiC layer in the first step. 4. A method for producing a single crystal SiC wafer according to 4. 前記第1工程に先立ち、前記シリコンウェーハを炭化処理して、前記シリコンウェーハの表層部をβ型単結晶SiC層とし、
前記第1工程で、前記シリコンウェーハのβ型単結晶SiC層上にα型単結晶SiC層をエピタキシャル成長させることにより、
該α型単結晶SiC層からなるα型単結晶SiCウェーハを製造する請求項1に記載の単結晶SiCウェーハの製造方法。
Prior to the first step, the silicon wafer is carbonized, and the surface layer of the silicon wafer is a β-type single crystal SiC layer,
In the first step, by epitaxially growing an α-type single crystal SiC layer on the β-type single crystal SiC layer of the silicon wafer,
The manufacturing method of the single crystal SiC wafer of Claim 1 which manufactures the alpha type single crystal SiC wafer which consists of this alpha type single crystal SiC layer.
前記第1工程で、前記シリコンウェーハの温度を1000〜1300℃に維持する請求項6に記載の単結晶SiCウェーハの製造方法。   The method for producing a single crystal SiC wafer according to claim 6, wherein the temperature of the silicon wafer is maintained at 1000 to 1300 ° C. in the first step.
JP2014192694A 2014-09-22 2014-09-22 Manufacturing method of single crystal SiC wafer Active JP6488607B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014192694A JP6488607B2 (en) 2014-09-22 2014-09-22 Manufacturing method of single crystal SiC wafer
DE102015115961.9A DE102015115961B4 (en) 2014-09-22 2015-09-22 Process for the production of a monocrystalline SiC wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014192694A JP6488607B2 (en) 2014-09-22 2014-09-22 Manufacturing method of single crystal SiC wafer

Publications (2)

Publication Number Publication Date
JP2016060688A JP2016060688A (en) 2016-04-25
JP6488607B2 true JP6488607B2 (en) 2019-03-27

Family

ID=55444942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014192694A Active JP6488607B2 (en) 2014-09-22 2014-09-22 Manufacturing method of single crystal SiC wafer

Country Status (2)

Country Link
JP (1) JP6488607B2 (en)
DE (1) DE102015115961B4 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7146946B2 (en) * 2018-05-31 2022-10-04 イビデン株式会社 Process for preparing 3C-SiC films
JP7259615B2 (en) * 2019-07-24 2023-04-18 株式会社Sumco Manufacturing method of heteroepitaxial wafer
CN115279956A (en) * 2019-12-27 2022-11-01 沃孚半导体公司 Large diameter silicon carbide wafer

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59203799A (en) 1983-04-28 1984-11-17 Sharp Corp Preparation of substrate made of silicon carbide single crystal
JPS61243000A (en) * 1985-04-18 1986-10-29 Sharp Corp Production of substrate of silicon carbide single crystal
GB8629496D0 (en) * 1986-12-10 1987-01-21 British Petroleum Co Plc Silicon carbide
JPH02263796A (en) * 1989-03-31 1990-10-26 Kanagawa Pref Gov Vapor hetero epitaxial growth method for silicon carbide
DE4109005C1 (en) * 1991-03-19 1992-09-10 Cs Halbleiter- Und Solartechnologie Gmbh, 8000 Muenchen, De
US5225032A (en) * 1991-08-09 1993-07-06 Allied-Signal Inc. Method of producing stoichiometric, epitaxial, monocrystalline films of silicon carbide at temperatures below 900 degrees centigrade
JPH07312347A (en) 1994-05-18 1995-11-28 Sanyo Electric Co Ltd Substrate and method of manufacturing substrate
JPH10324599A (en) * 1997-05-20 1998-12-08 Denso Corp Method for producing silicon carbide single crystal
JP2001168039A (en) * 1999-12-10 2001-06-22 New Japan Radio Co Ltd Method of manufacturing semiconductor crystal grain or thin film
JP2002220299A (en) * 2001-01-19 2002-08-09 Hoya Corp Single crystal SiC and method of manufacturing the same, SiC semiconductor device, and SiC composite material
JP2004307253A (en) * 2003-04-07 2004-11-04 New Japan Radio Co Ltd Method for manufacturing semiconductor substrate
US7888248B2 (en) * 2007-07-13 2011-02-15 Northrop Grumman Systems Corporation Method of producing large area SiC substrates
JPWO2010082345A1 (en) * 2009-01-19 2012-06-28 日新電機株式会社 Silicon dot forming method and silicon dot forming apparatus

Also Published As

Publication number Publication date
DE102015115961A1 (en) 2016-03-24
JP2016060688A (en) 2016-04-25
DE102015115961B4 (en) 2021-02-18

Similar Documents

Publication Publication Date Title
JP5561918B2 (en) Silicon wafer manufacturing method
JP7259615B2 (en) Manufacturing method of heteroepitaxial wafer
CN106062937B (en) Epitaxial wafer manufacturing method and epitaxial wafer
JP4803464B2 (en) Method for removing surface damage of single crystal diamond
JP6500378B2 (en) Method of manufacturing bonded SiC wafer and bonded SiC wafer
US20090117719A1 (en) High frequency diode and method for producing same
JP2016166101A (en) Production of silicon carbide single crystal epitaxial wafer
JP6488607B2 (en) Manufacturing method of single crystal SiC wafer
JP6614066B2 (en) Manufacturing method of silicon bonded wafer
JP2018049997A (en) Silicon bonded wafer manufacturing method and silicon bonded wafer
JP6597493B2 (en) Manufacturing method of pn junction silicon wafer
JP6729445B2 (en) Method for evaluating carbon concentration of silicon sample, method for evaluating silicon wafer manufacturing process, method for manufacturing silicon wafer, and method for manufacturing silicon single crystal ingot
CN103296171B (en) Gallium nitride base board and the light device for having used the gallium nitride base board
JP6913729B2 (en) pn junction silicon wafer
JP6604300B2 (en) Manufacturing method of silicon bonded wafer
TWI643250B (en) Method for manufacturing epitaxial wafer and epitaxial wafer
JP6427894B2 (en) Epitaxial wafer manufacturing method
JP6791321B2 (en) Silicon bonded wafer
JP6673183B2 (en) Method for manufacturing pn junction silicon wafer
JP5416650B2 (en) Gallium nitride substrate
JP6665771B2 (en) Method for manufacturing pn junction silicon wafer and pn junction silicon wafer
JP2019110225A (en) Manufacturing method of bonded wafer and bonded wafer
CN107180756B (en) Manufacturing method of pn-bonded silicon wafer
WO2025062723A1 (en) Semiconductor wafer and method for manufacturing semiconductor wafer
JP2010109190A (en) Method of manufacturing silicon wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170508

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180913

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190211

R150 Certificate of patent or registration of utility model

Ref document number: 6488607

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250