JP6497792B2 - 試験用電源装置 - Google Patents

Description

本発明は、試験用電源装置に係り、さらに詳しくは、基本周波数の交流電源の供給を受ける検査対象装置に対して電源を供給する試験用電源装置の改良に関する。

商用電源から基本周波数の交流電源が供給される電力装置には、太陽電池や燃料電池の出力変換を行うＰＣＳ（Power Conditioning System）等がある。この種の電力装置は、商用電源の電圧変動に対する耐性試験に適合することが求められる。例えば、ＥＭＣ（Electro-Magnetic Compatibility：電磁両立性）試験規格では、基本周波数の電圧波形に様々な周波数の電圧波形が妨害波として重畳された合成波に対するイミュニティ（電磁的な耐性）が要求される。耐性試験では、電源装置から供給される電圧波形が歪んでいても電力装置が正常に動作するか否かが判別される。

上述した耐性試験を行うための試験用電源装置は、ＡＣシミュレータと呼ばれ、リニアアンプ方式の電源装置が知られている。リニアアンプ方式の電源装置は、信号発生器により生成される高調波信号を基本周波数の信号に加算し、能動素子の増幅作用を利用して電力増幅を行う装置であり、定格出力は高々数ｋＶＡ〜数十ｋＶＡ程度である。このため、大容量のＰＣＳの耐性試験には適さないという問題があった。

そこで、インバータ方式の電源装置を用いて耐性試験を行うことが考えられる。インバータ方式の電源装置は、複数のスイッチング素子からなるインバータを所定のスイッチング周波数で動作させることによって合成波を生成する装置であり、大容量化が容易である。例えば、基本周波数は５０Ｈｚ又は６０Ｈｚであることから、数ｋＨｚ〜十数ｋＨｚ程度のスイッチング周波数が使用される。ところが、上述したＥＭＣ試験規格では、基本周波数の４０倍といった高次の高調波を生成する必要がある。数ｋＨｚ〜十数ｋＨｚ程度のスイッチング周波数で高次の高調波を生成すると、分解能不足によって電圧波形に歪みが生じてしまうという問題がある。

一方、スイッチング周波数を高くすることにより、高次の高調波波形に歪みが生じるのを防止することができる。しかしながら、スイッチング周波数を高くすれば、スイッチングによる電力損失が増大してしまうという問題がある。

本発明は、上記事情に鑑みてなされたものであり、大容量化が容易であり、高次の高調波波形を発生させることができる試験用電源装置を提供することを目的とする。特に、スイッチング動作による電力損失の増大を抑制しつつ、高次の高調波波形に歪みが生じるのを防止することができる試験用電源装置を提供することを目的とする。

本発明の第１の態様による試験用電源装置は、基本周波数の試験用電源装置であって、上記基本周波数の電圧波形を基本波として生成する低帯域インバータと、上記低帯域インバータよりも高いスイッチング周波数で動作し、上記基本周波数よりも高い周波数として予め定められた第１閾値周波数以上の高帯域テスト周波数の電圧波形を妨害波として生成する高帯域インバータと、上記低帯域インバータ及び上記高帯域インバータが１次コイル及び２次コイルにそれぞれ接続され、上記基本波に上記妨害波を重畳させるトランス結合回路と、上記高帯域テスト周波数を指定するテスト周波数指定手段とを備える。

この様な構成によれば、低帯域インバータ及び高帯域インバータのスイッチング動作によって電力増幅が行われるため、大容量化が容易である。また、低帯域インバータよりも高いスイッチング周波数で動作する高帯域インバータによって妨害波が生成されるため、高次の高調波波形に歪みが生じるのを防止することができる。また、トランス結合回路が基本波に妨害波を重畳させるため、１つのインバータによって電力増幅が行われる場合に比べ、スイッチング動作による電力損失の増大を抑制することができる。

本発明の第２の態様による試験用電源装置は、上記構成に加え、上記低帯域インバータが、上記基本波に上記第１閾値周波数以上の周波数として予め定められた第２閾値周波数未満の低帯域テスト周波数の電圧波形が重畳された合成波を生成し、上記テスト周波数指定手段が、上記低帯域テスト周波数を指定するように構成される。この様な構成によれば、基本波に低帯域テスト周波数の電圧波形が妨害波として重畳された合成波を生成することができる。

本発明の第３の態様による試験用電源装置は、上記構成に加え、上記低帯域インバータが、上記基本周波数の整数倍の高調波又は上記基本周波数の非整数倍の次数間高調波が重畳された合成波を生成し、上記次数間高調波には、上記基本周波数の１倍未満の電圧波形が含まれるように構成される。

この様な構成によれば、基本周波数の整数倍の高調波が妨害波として重畳された合成波だけでなく、基本周波数の非整数倍の次数間高調波が妨害波として重畳された合成波も生成することができる。

本発明の第４の態様による試験用電源装置は、上記構成に加え、上記基本周波数が５０Ｈｚ又は６０Ｈｚであり、上記低帯域インバータが、２０ｋＨｚ以下のスイッチング周波数で動作し、上記テスト周波数指定手段が、上記基本周波数の１２倍以下の範囲内で予め定められた周波数を上記第１閾値周波数及び上記第２閾値周波数として上記低帯域テスト周波数及び上記高帯域テスト周波数を指定するように構成される。

この様な構成によれば、低帯域インバータで生成される合成波形に歪みが生じるのを抑制するとともに、高帯域インバータにおけるスイッチング損失の増大を抑制することができる。

本発明の第５の態様による試験用電源装置は、上記構成に加え、上記高帯域インバータが、上記低帯域インバータよりも出力が小さいように構成される。この様な構成によれば、スイッチング動作による電力損失の増大を抑制することができる。

本発明の第６の態様による試験用電源装置は、上記構成に加え、上記トランス結合回路の上記１次コイルに並列に接続されるコンデンサを備え、上記１次コイルの漏れインダクタンスと上記コンデンサとが上記高帯域インバータのキャリア除去フィルタを形成するように構成される。

この様な構成によれば、キャリア除去フィルタ用のコイルをトランス結合回路とは別個に設ける場合に比べ、部品点数の増加を抑制しつつ、高帯域インバータの出力からスイッチング周波数成分を除去することができる。

本発明の第７の態様による試験用電源装置は、上記構成に加え、商用電源を利用して直流電圧を生成するコンバータを備え、上記低帯域インバータ及び上記高帯域インバータが、共通の上記コンバータから供給される上記直流電圧を利用して電圧波形を生成するように構成される。この様な構成によれば、インバータごとにコンバータを設ける場合に比べ、装置を小型化することができる。

本発明の第８の態様による試験用電源装置は、上記構成に加え、上記高帯域インバータが、炭化ケイ素を用いた電界効果トランジスタからなるように構成される。この様な構成によれば、高帯域インバータがケイ素を用いた絶縁ゲートバイポーラトランジスタからなる場合に比べ、高帯域インバータにおける電力損失を低減させることができる。

本発明によれば、大容量化が容易であり、高次の高調波波形に歪みが生じるのを防止することができる試験用電源装置を提供することができる。特に、スイッチング動作による電力損失の増大を抑制しつつ、高次の高調波波形に歪みが生じるのを防止することができる。

本発明の実施の形態による試験用電源装置１の一構成例を示したシステム図である。 図１の電源生成ユニット１２の構成例を示した図である。 図２の高帯域インバータ１２３及びトランス結合回路１２４の詳細を示した図である。 図２のインバータ制御回路１２９の構成例を示したブロック図である。 図２の電源生成ユニット１２の動作例を示した図である。

＜試験用電源装置１＞
図１は、本発明の実施の形態による試験用電源装置１の一構成例を示したシステム図である。図中には、検査対象のＰＣＳ（Power Conditioning System）２に接続された試験用電源装置１が示されている。ＰＣＳ２は、太陽電池又は燃料電池で発電された直流電力を交流電力に変換し、安定した電圧及び周波数で電力系統へ出力する電力変換装置である。

試験用電源装置１は、基本周波数ｆ０の交流電源の供給を受ける検査対象装置に対し、電源を供給するＡＣシミュレータであり、基本周波数ｆ０の電圧波形に様々な周波数の電圧波形が妨害波として重畳された合成波を生成して各種の耐性試験を行う。この試験用電源装置１は、基本周波数ｆ０や耐性試験のためのテスト周波数を指定する情報処理端末１１と、情報処理端末１１からのテスト周波数指示に基づいて、合成波を生成し、ＰＣＳ２に電源として印加する電源生成ユニット１２とにより構成される。

情報処理端末１１は、例えば、耐性試験用のアプリケーションプログラムに基づいて動作するパーソナルコンピュータである。この情報処理端末１１は、閾値周波数ｆｔｓ１未満の低帯域テスト周波数ｆ１を指定し、或いは、閾値周波数ｆｔｓ２以上の高帯域テスト周波数ｆ２を指定するためのテスト周波数指示を生成し、電源生成ユニット１２へ出力する。

閾値周波数ｆｔｓ１及びｆｔｓ２は、いずれも基本周波数ｆ０よりも高い周波数の固定値であり、予め定められる。閾値周波数ｆｔｓ１は、閾値周波数ｆｔｓ２以上である。低帯域テスト周波数ｆ１及び高帯域テスト周波数ｆ２は、ユーザ操作に基づいて指定され、或いは、予め定められたテストスケジュールに従って自動的に指定される。

基本周波数ｆ０は、商用電源３の周波数に対応し、例えば、ｆ０＝５０Ｈｚである。情報処理端末１１は、基本周波数ｆ０の１２倍以下の範囲内で予め定められる周波数を閾値周波数ｆｔｓ１及びｆｔｓ２として、低帯域テスト周波数ｆ１及び高帯域テスト周波数ｆ２を指定する。閾値周波数ｆｔｓ１及びｆｔｓ２は、例えば、ｆｔｓ１＝ｆｔｓ２であり、基本周波数ｆ０の９倍、すなわち、ｆｔｓ１，ｆｔｓ２＝４５０Ｈｚが用いられる。

低帯域テスト周波数ｆ１は、基本周波数ｆ０の０．３３倍以上９倍未満の範囲内で指定される。一方、高帯域テスト周波数ｆ２は、基本周波数ｆ０の９倍以上４０倍以下の範囲内で指定される。この様な構成を採用することにより、ＥＭＣ試験規格で定められた様々な耐性試験を行うことができる。

例えば、個別高調波試験、次数間高調波試験及び周波数スイープ試験を行うことができる。個別高調波試験は、２次から４０次までの高調波を順次に重畳させる耐性試験である。次数間高調波試験は、基本周波数ｆ０の非整数倍の電圧波形を次数間高調波と呼び、この次数間高調波を重畳させる耐性試験である。周波数スイープ試験は、０．３３次から４０次までの高調波を段階的又は連続的に重畳させる耐性試験である。なお、基本周波数ｆ０がｆ０＝６０Ｈｚであれば、閾値周波数ｆｔｓには、ｆｔｓ＝５４０Ｈｚが用いられる。

電源生成ユニット１２は、商用電源３から供給される電力を利用して所望の交流電圧を電源として生成するインバータユニットである。商用電源３は、例えば、３相３線式で周波数が５０Ｈｚ、電圧の実効値が４２０Ｖの交流電力を電源生成ユニット１２に供給する。

＜電源生成ユニット１２＞
図２は、図１の電源生成ユニット１２の構成例を示した図である。この電源生成ユニット１２は、コンバータ１２１、低帯域インバータ１２２、高帯域インバータ１２３、トランス結合回路１２４、開閉器１２５、出力端子１２６、コンバータ制御回路１２７、インバータ制御回路１２８及び１２９により構成される。

コンバータ１２１は、商用電源を利用して直流電圧を生成する変換器であり、複数のスイッチング素子、例えば、ＩＧＢＴ（Insulated Gate Bipolar Transistor：絶縁ゲートバイポーラトランジスタ）からなる。このコンバータ１２１は、商用電源から入力される交流電圧を直流電圧に変換し、低帯域インバータ１２２及び高帯域インバータ１２３へ出力する。コンバータ１２１の各スイッチング素子は、ゲート駆動信号ＧＳによってスイッチングする。コンバータ１２１から出力される直流電圧は、例えば、６５０Ｖである。

低帯域インバータ１２２は、コンバータ１２１から入力される直流電圧を低帯域の交流電圧に変換し、トランス結合回路１２４又は開閉器１２５を介して出力端子１２６から出力するスイッチング方式の変換器であり、複数のスイッチング素子、例えば、ＩＧＢＴからなる。低帯域インバータ１２２の各スイッチング素子は、ゲート駆動信号ＧＳ１によってスイッチングする。

この低帯域インバータ１２２は、所定のスイッチング周波数ｆｓ１、例えば、ｆｓ１＝７ｋＨｚで動作し、基本周波数ｆ０の電圧波形を基本波として生成し、或いは、当該基本波に低帯域テスト周波数ｆ１の電圧波形が妨害波として重畳された合成波を生成する。低帯域インバータ１２２により基本波に重畳される妨害波の電圧レベルは、基本波の電圧レベルの０〜十数％程度である。なお、スイッチング周波数ｆｓ１は、数ｋＨｚを上回る周波数、例えば、十数ｋＨｚ、具体的には、１６ｋＨｚ〜１８ｋＨｚであってもよい。

また、低帯域インバータ１２２は、基本周波数ｆ０の整数倍の高調波が妨害波として重畳され、或いは、基本周波数ｆ０の非整数倍の次数間高調波が妨害波として重畳された合成波を生成する。次数間高調波には、基本周波数ｆ０の１倍未満の電圧波形が含まれる。

高帯域インバータ１２３は、コンバータ１２１から入力される直流電圧を高帯域の交流電圧に変換し、トランス結合回路１２４へ出力するスイッチング方式の変換器であり、複数のスイッチング素子からなる。高帯域インバータ１２３の各スイッチング素子は、ゲート駆動信号ＧＳ２によってスイッチングする。

この高帯域インバータ１２３は、低帯域インバータ１２２よりも高いスイッチング周波数ｆｓ２、例えば、ｆｓ２＝４２ｋＨｚで動作し、高帯域テスト周波数ｆ２の電圧波形を妨害波として生成する。また、高帯域インバータ１２３は、低帯域インバータ１２２よりも出力が小さい。例えば、低帯域インバータ１２２の出力が８００ｋＶＡ程度であるのに対し、高帯域インバータ１２３の出力は、１５０ｋＶＡ程度であり、低帯域インバータ１２２の１／５以下である。

トランス結合回路１２４は、低帯域インバータ１２２により生成される基本波に対し、高帯域インバータ１２３により生成される妨害波を重畳させるための変圧器回路であり、低帯域インバータ１２２及び高帯域インバータ１２３が１次コイル及び２次コイルにそれぞれ接続される。このトランス結合回路１２４により基本波に重畳される妨害波の電圧レベルは、基本波の電圧レベルの０〜十数％程度である。

開閉器１２５は、低帯域テスト周波数ｆ１の電源を出力する場合に導通し、高帯域テスト周波数ｆ２の電源を出力する場合に遮断する電磁開閉方式のスイッチであり、トランス結合回路１２４に並列に接続される。

電流計１３１は、低帯域インバータ１２２の出力電流Ｉｏｕｔを検出するための電流検出器であり、低帯域インバータ１２２とトランス結合回路１２４との間に配置される。出力電流Ｉｏｕｔは、出力端子１２６に接続されている負荷を流れる負荷電流である。電流計１３２は、高帯域インバータ１２３の出力電流Ｉｉｎｖを検出するための電流検出器であり、高帯域インバータ１２３とトランス結合回路１２４との間に配置される。

電圧計１３３は、電流計１３１とトランス結合回路１２４との間に配置され、低帯域インバータ１２２の出力電圧Ｖｏｕｔが検出される。この電圧計１３３は、１次コイル及び２次コイルがそれぞれ交流の各相とデルタ結線される。電圧計１３４は、トランス結合回路１２４の１次コイルに並列に配置され、高帯域インバータ１２３の出力電圧Ｖｉｎｖが検出される。この電圧計１３４は、１次コイルが交流の各相とスター結線され、２次コイルが交流の各相とデルタ結線される。

コンバータ制御回路１２７は、コンバータ１２１を制御するための制御回路であり、ゲート駆動信号ＧＳを生成し、コンバータ１２１へ出力する。インバータ制御回路１２８は、情報処理端末１１からのテスト周波数指示に基づいて、低帯域インバータ１２２を制御する制御回路であり、出力電流Ｉｏｕｔ及び出力電圧Ｖｏｕｔを参照してゲート駆動信号ＧＳ１を生成し、低帯域インバータ１２２へ出力する。

インバータ制御回路１２９は、情報処理端末１１からのテスト周波数指示に基づいて、高帯域インバータ１２３を制御する制御回路であり、出力電流Ｉｏｕｔ、出力電流Ｉｉｎｖ及び出力電圧Ｖｉｎｖを参照してゲート駆動信号ＧＳ２を生成し、高帯域インバータ１２３へ出力する。

また、インバータ制御回路１２９は、低帯域テスト周波数ｆ１の電源を出力する場合に、開閉器１２５を閉状態（オン状態）に切り替えることにより、トランス結合回路１２４に対するバイパス経路を導通させた後、高帯域インバータ１２３を停止させる。一方、インバータ制御回路１２９は、高帯域テスト周波数ｆ２の電源を出力する場合に、高帯域インバータ１２３を動作させた後、開閉器１２５を開状態（オフ状態）に切り替えることにより、トランス結合回路１２４に対するバイパス経路を遮断し、インバータ制御回路１２８に対し、基本波を選択するように指示する。

図３は、図２の高帯域インバータ１２３及びトランス結合回路１２４の詳細を示した図である。高帯域インバータ１２３は、６つのスイッチング素子４と、６つの還流ダイオード５とにより構成され、コンバータ１２１からの直流入力を３相３線式の交流電圧に変換する。電圧の実効値は、例えば、３６０Ｖである。

スイッチング素子４には、スイッチング動作による電力損失が少ないトランジスタ、例えば、炭化ケイ素を用いたＦＥＴ（Field Effect Transistor：電界効果トランジスタ）などが用いられる。

還流ダイオード５は、スイッチング素子４を保護するための半導体素子であり、スイッチング素子４のソース端子とドレイン端子との間に並列に接続される。インバータ制御回路１２９からのゲート駆動信号ＧＳ２は、スイッチング素子４のゲート端子に入力される。

トランス結合回路１２４は、３つのトランス６と、トランス６の１次コイルと低帯域インバータ１２２からの交流入力と出力端子１２６とを互いに接続するオープンスター結線部と、トランス６の２次コイルと高帯域インバータ１２３とを互いに接続するデルタ結線部とにより構成される。低帯域インバータ１２２からの交流入力は、３相３線式の交流電圧であり、実効値は、例えば、４２０Ｖである。

オープンスター結線部及びデルタ結線部の構成は、以下の通りである。１次コイルの一端が交流入力の第１相に接続され、他端が第１相の出力端子１２６に接続されたトランス６の２次コイルは、一端が高帯域インバータ１２３の第１相に接続され、他端が第２相に接続されている。また、１次コイルの一端が交流入力の第２相に接続され、他端が第２相の出力端子１２６に接続されたトランス６の２次コイルは、一端が高帯域インバータ１２３の第２相に接続され、他端が第３相に接続されている。また、１次コイルの一端が交流入力の第３相に接続され、他端が第３相の出力端子１２６に接続されたトランス６の２次コイルは、一端が高帯域インバータ１２３の第３相に接続され、他端が第１相に接続されている。

このトランス結合回路１２４には、１次コイルに並列にコンデンサ１３０が接続されている。コンデンサ１３０は、コンデンサ１３０と１次コイルの漏れインダクタンスとにより、高帯域インバータ１２３のキャリア除去フィルタを形成するための容量素子である。このコンデンサ１３０は、トランス６ごとに設けられ、トランス６の１次コイルに並列に接続される。

開閉器１２５は、トランス結合回路１２４の１次コイルに並列に接続され、閉状態において、トランス結合回路１２４に対するバイパス経路を形成する。この開閉器１２５は、トランス６ごとに設けられ、トランス６の１次コイルに並列に接続される。

＜インバータ制御回路１２９＞
図４は、図２のインバータ制御回路１２９の構成例を示したブロック図である。このインバータ制御回路１２９は、実効値指令生成部２１、実効値演算部２２、実効値電圧制御部２３、瞬時電圧波形制御部２４、位相整合部２５、加算器２６、ピークカットリミッタ２７、瞬時電流波形制御部２８及びゲート駆動信号生成部２９により構成される。

実効値指令生成部２１は、出力電圧Ｖｉｎｖの実効値を決めるための実効値指令を生成する。実効値演算部２２は、電圧計１３４により検出された出力電圧Ｖｉｎｖから実効値を求める。実効値電圧制御部２３は、出力電圧Ｖｉｎｖの実効値が一定となるようにフィードバック制御する制御部であり、減算器２３１及び波形指令生成部２３２により構成される。

減算器２３１は、実効値指令生成部２１により生成された実効値指令に対し、実効値演算部２２により求められた実効値を減算して実効値指令の誤差を生成し、波形指令生成部２３２へ出力する。波形指令生成部２３２は、情報処理端末１１からのテスト周波数指示と減算器２３１からの実効値指令の誤差とに基づいて、出力電圧Ｖｉｎｖの電圧波形を決めるための波形指令を生成する。波形指令生成部２３２は、例えば、誤差増幅部及び正弦波生成部により構成され、増幅した誤差と正弦波とから波形指令を作成する。

瞬時電圧波形制御部２４は、出力電圧Ｖｉｎｖの瞬時値をフィードバック制御する制御部であり、加算器２４１及びインバータ電圧ＰＩ制御部２４２により構成される。加算器２４１は、波形指令生成部２３２により生成された波形指令に対し、電圧計１３４により検出された出力電圧Ｖｉｎｖを逆位相で加算して波形指令の誤差を生成し、インバータ電圧ＰＩ制御部２４２へ出力する。インバータ電圧ＰＩ制御部２４２は、加算器２４１からの波形指令の誤差に基づいて、出力電流Ｉｉｎｖの電流波形を決めるための波形指令を生成する。インバータ電圧のＰＩ制御は、出力を波形指令と出力電圧Ｖｉｎｖの検出値との誤差の１次関数として制御するとともに、誤差の積分に応じて出力を変化させるフィードバック制御である。

位相整合部２５は、電流計１３１により検出された出力電流Ｉｏｕｔの位相を一定量ずらすことにより、インバータ電圧ＰＩ制御部２４２の波形指令と整合させる。この位相整合部２５は、出力電流Ｉｏｕｔの検出値をトランス結合回路１２４の２次コイル側の位相に整合させる移相器であり、検出値の位相を３０°遅らせる。位相のずれ３０°は、１次コイル側のスター結線と２次コイル側のデルタ結線との間の位相差に対応している。

加算器２６は、インバータ電圧ＰＩ制御部２４２により生成された波形指令に対し、位相整合部２５からの出力電流Ｉｏｕｔの検出値を電流指令として同位相で加算し、ピークカットリミッタ２７へ出力する。ピークカットリミッタ２７は、負荷短絡時の過電流を防止するための回路である。瞬時電流波形制御部２８は、出力電流Ｉｉｎｖの瞬時値をフィードバック制御する制御部であり、加算器２８１，２８３及びインバータ電流ＰＩ制御部２８２により構成される。

出力電流Ｉｏｕｔは、出力端子１２６に接続されている負荷を実際に流れる負荷電流であることから、出力電流Ｉｏｕｔの検出値を出力電流Ｉｉｎｖの波形指令と同位相で加算して瞬時電流波形の指令値とすることにより、高帯域インバータ１２３を定電流運転状態で動作させるフィードフォワード制御が行われる。

低帯域テスト周波数ｆ１の電源から高帯域テスト周波数ｆ２の電源に切り替える場合、開閉器１２５を開状態に切り替えることにより、トランス結合回路１２４のバイパス経路が遮断される。その際、高帯域インバータ１２３のフィードフォワード制御により、遮断前の負荷電流が維持されるようにトランス結合回路１２４の１次コイルの両端に電圧が印加されるため、低帯域テスト周波数ｆ１から高帯域テスト周波数ｆ２への電源の切り替えを連続的に行うことができる。

加算器２８１は、ピークカットリミッタ２７からの波形指令に対し、電流計１３２により検出された出力電流Ｉｉｎｖを逆位相で加算して波形指令の誤差を生成し、インバータ電流ＰＩ制御部２８２へ出力する。インバータ電流ＰＩ制御部２８２は、加算器２８１からの波形指令の誤差に基づいて、出力電圧Ｖｉｎｖの波形指令値を生成する。加算器２８３は、インバータ電流ＰＩ制御部２８２により生成された波形指令値に対し、波形指令生成部２３２により生成された波形指令を同位相で加算し、ゲート駆動信号生成部２９へ出力する。

ゲート駆動信号生成部２９は、加算器２８３からの波形指令値に基づいて、ゲート駆動信号ＧＳ２を生成し、高帯域インバータ１２３へ出力する。このゲート駆動信号生成部２９は、ＰＷＭ（パルス幅変調）方式の駆動回路からなり、パルス状のゲート駆動信号ＧＳ２を生成する。ゲート駆動信号生成部２９は、例えば、三角波信号を生成する信号発振器と、波形指令値を三角波信号と比較する比較器とにより構成される。三角波信号の周波数、すなわち、キャリア周波数は、ｆｓ２＝４２ｋＨｚである。

インバータ制御回路１２８についても、インバータ制御回路１２９と同様に、電流計１３１により検出される出力電流Ｉｏｕｔと、電圧計１３３により検出される出力電圧Ｖｏｕｔとに基づいて、ゲート駆動信号ＧＳ１を生成する。

図５は、図２の電源生成ユニット１２の動作例を示した図であり、波形指令値７と三角波信号８とからゲート駆動信号ＧＳ２が生成される様子が示されている。波形指令値７とは、基本周波数ｆ０が６０Ｈｚである場合に、最高次（４０次）の高帯域テスト周波数ｆ２としてｆ２＝２．４ｋＨｚが指定されたときの指令値である。三角波信号８のキャリア周波数は、４２ｋＨｚである。

ゲート駆動信号ＧＳ２は、正弦波状の波形指令値７と三角波信号８との交点において、電圧レベルがハイとローとの間で切り替えられる矩形波からなる。この様な高次の高帯域テスト周波数ｆ２であっても、キャリア周波数が高いため、十分な分解能が得られ、高調波波形に歪みが生じるのを防止することができる。

本実施の形態によれば、低帯域インバータ１２２及び高帯域インバータ１２３のスイッチング動作によって電力増幅が行われるため、大容量化が容易である。また、低帯域インバータ１２２よりも高いスイッチング周波数ｆｓ２で動作する高帯域インバータ１２３によって高次の妨害波が生成されるため、高次の高調波波形に歪みが生じるのを防止することができる。また、トランス結合回路１２４が基本波に高次の妨害波を重畳させるため、１つのインバータによって電力増幅が行われる場合に比べ、スイッチング動作による電力損失の増大を抑制することができる。

また、トランス結合回路１２４の漏れインダクタンスとコンデンサ１３０とが高帯域インバータ１２３のキャリア除去フィルタを形成するため、キャリア除去フィルタ用のコイルをトランス結合回路１２４とは別個に設ける場合に比べ、部品点数の増加を抑制しつつ、高帯域インバータ１２３の出力からスイッチング周波数成分を除去することができる。

また、低帯域インバータ１２２及び高帯域インバータ１２３が、共通のコンバータ１２１から供給される直流電圧を利用して電圧波形を生成するため、インバータごとにコンバータを設ける場合に比べ、装置を小型化することができる。さらに、高帯域インバータ１２３が、炭化ケイ素を用いたＦＥＴからなるため、高帯域インバータ１２３がケイ素を用いたＩＧＢＴからなる場合に比べ、高帯域インバータ１２３の電力損失を低減させることができる。

なお、本実施の形態では、高帯域インバータ１２３が炭化ケイ素を用いたＦＥＴからなる場合の例について説明したが、本発明は、高帯域インバータ１２３の構成をこれに限定するものではない。例えば、高帯域インバータ１２３をＦＥＴ又はＩＧＢＴにより構成しても良い。

また、本実施の形態では、試験用電源装置１の電源生成ユニット１２が２つのインバータ回路により構成される場合の例について説明したが、本発明は、電源生成ユニット１２を３以上のインバータ回路によって構成するものにも適用可能である。例えば、２つの低帯域インバータ１２２を並列に接続することにより、出力を大容量化しても良い。

また、本実施の形態では、閾値周波数ｆｔｓ１及び閾値周波数ｆｔｓ２を互いに一致させて低帯域テスト周波数ｆ１と高帯域テスト周波数ｆ２とが重複しない場合の例について説明した。しかし、本発明は、閾値周波数ｆｔｓ２を上回る周波数を閾値周波数ｆｔｓ１とすることによって低帯域テスト周波数ｆ１の調整範囲と高帯域テスト周波数ｆ２の調整範囲とが重複するような構成であってもよい。

１ 試験用電源装置
１１ 情報処理端末
１２ 電源生成ユニット
１２１ コンバータ
１２２ 低帯域インバータ
１２３ 高帯域インバータ
１２４ トランス結合回路
１２５ 開閉器
１２６ 出力端子
１２７ コンバータ制御回路
１２８，１２９ インバータ制御回路
１３０ コンデンサ
１３１，１３２ 電流計
１３３，１３４ 電圧計
２ ＰＣＳ
３ 商用電源
４ スイッチング素子
５ 還流ダイオード
６ トランス
７ 波形指令値
８ 三角波信号

Claims (6)

1. ５０Ｈｚ又は６０Ｈｚの基本周波数の試験用電源を生成する試験用電源装置において、
   ２０ｋＨｚ以下のスイッチング周波数で動作し、上記基本周波数の電圧波形を基本波として生成する低帯域インバータと、
   上記低帯域インバータよりも高いスイッチング周波数で動作し、指定されたテスト周波数に基づいて、高帯域妨害波の電圧波形を生成する高帯域インバータと、
   上記低帯域インバータ及び上記高帯域インバータが１次コイル及び２次コイルにそれぞれ接続され、上記基本波に上記高帯域妨害波を重畳させるトランス結合回路とを備え、
   上記低帯域インバータは、上記テスト周波数に基づいて、上記基本波に低帯域妨害波の電圧波形が重畳された合成波を生成し、
   上記基本波に上記低帯域妨害波又は上記高帯域妨害波が重畳された波形を上記試験用電源として生成し、
   上記高帯域妨害波は、上記基本周波数よりも高い第１閾値周波数以上の周波数を有し、
   上記低帯域妨害波は、上記第１閾値周波数以上の第２閾値周波数未満の周波数を有し、
   上記第１閾値周波数及び上記第２閾値周波数は、上記基本周波数の１２倍以下の範囲内で予め定められることを特徴とする試験用電源装置。
2. 上記低帯域妨害波は、上記基本周波数の整数倍の高調波又は上記基本周波数の非整数倍の次数間高調波であり、上記次数間高調波には、上記基本周波数の１倍未満の周波数を有するものが含まれることを特徴とする請求項１に記載の試験用電源装置。
3. 上記トランス結合回路の上記１次コイルに並列に接続され、閉状態のときに上記低帯域インバータのための上記トランス結合回路に対するバイパス経路を形成する開閉器を備えたことを特徴とする請求項１又は２に記載の試験用電源装置。
4. 上記トランス結合回路の上記１次コイルに並列に接続されるコンデンサを備え、
   上記１次コイルの漏れインダクタンスと上記コンデンサとが上記高帯域インバータのキャリア除去フィルタを形成することを特徴とする請求項１〜３のいずれかに記載の試験用電源装置。
5. 商用電源を利用して直流電圧を生成するコンバータを備え、
   上記低帯域インバータ及び上記高帯域インバータは、共通の上記コンバータから供給される上記直流電圧を利用して電圧波形を生成することを特徴とする請求項１〜４のいずれかに記載の試験用電源装置。
6. 上記高帯域インバータは、炭化ケイ素を用いた電界効果トランジスタからなることを特徴とする請求項１〜５のいずれかに記載の試験用電源装置。

Images