JP6497876B2 - 液晶表示パネル、及びその製造方法 - Google Patents

Description

本発明は、液晶表示装置の液晶表示パネル、及びその製造方法に関する。

液晶表示装置の液晶表示パネルの表示方式として、ＴＮ（Twisted Nematic）モードが広く用いられてきた。ところが、画素電極と対向電極との間に電圧を印加し、液晶表示パネルにほぼ水平な電界を発生させ、液晶分子を水平方向で駆動する横電界方式は、広視野角や高精細、高輝度化に有利である。このため、特にスマートフォンやタブレットなどを代表とした中小型パネルでは主流になりつつあると言える。

横電界方式には、ＩＰＳ（In Plane Switching）（登録商標）モードと、ＦＦＳ（Fringe Field Switching）モードとが知られている。ＦＦＳモードでは、下部電極と、下部電極上に絶縁膜を介して配設され、スリットが設けられた上部電極とを備え、いずれか一方を画素電極とし、他方を対向電極として用いる。電界は、下部電極から、上部電極のスリットを介して上側の液晶に向かい、液晶内にて水平方向（横方向）に向かってから、下側に位置する上部電極に向かう。こうして、液晶は、水平方向に向かう電界を用いて駆動されることになる。

ＦＦＳモードの液晶表示パネルの表示領域を画素単位でみた場合、上部電極及び下部電極の下層側には保護絶縁膜を介して薄膜トランジスタが形成されている。電圧の印加、ひいては外部からの任意の信号（電圧）は、信号線から、薄膜トランジスタと、保護絶縁膜に形成されたコンタクトホールとを介して下部電極または上部電極に印加される。ここで画素単位において、実際に表示に用いられる領域（以下、画素単位で表示に用いられる領域を「画素表示領域」と記す）となるのは、上部電極と下部電極とが重畳した領域であり、薄膜トランジスタ、コンタクトホール、信号線及び走査線を配設した領域は、表示に用いられない領域（以下、「非画素表示領域」と記す）となる。非画素表示領域が画素単位にて占める割合が大きくなることは、画素表示領域の開口率が下がり、高精細液晶表示パネルの実現への妨げとなる。したがって、高精細化には、できる限り非画素表示領域を少なくすることが望ましい。

また、下部電極と保護絶縁膜を介した信号線との間には、表示品位の低下の原因となる寄生容量が発生する。そのため、下部電極の下層側には容量形成が小さくなるような絶縁膜が用いられる。例えば絶縁膜としては、比誘電率が小さく、厚膜形成が可能な有機膜が用いられる。なお、例えば特許文献１には、以上のような液晶表示パネルが開示されている。

特開２０１０−８７５８号公報

以下、例えば下部電極を画素電極、上部電極を対向電極（以下「共通電極」と記す）とした場合について説明する。画素電極及び共通電極のそれぞれには、透明導電膜が用いられており、下部電極となる画素電極の一部が有機膜のコンタクトホールを介して薄膜トランジスタと電気的に接続されている。そうであるにも関わらず、一般的に、比較的抵抗が大きい透明導電膜は薄膜として形成される一方で、有機膜の膜厚は厚く形成されてコンタクトホールが深くなる。このため、コンタクトホールの内壁上に透明導電膜が一様に形成されなかった場合には、所望の電圧が液晶に印加されなくなり、表示不良を招く。現状では、これを回避するためにコンタクトホールのサイズを大きくしているが、この結果として、非画素表示領域が広くなり高開口率化が妨げられていた。

また、共通電極及びそれと電気的に接続される共通配線は、液晶表示パネルの表示領域全体に形成される。このため、これらを、比較的抵抗が大きい透明導電膜で形成する従来構成では、電圧印加を表示領域全体で一様にすることができず、表示不良が発生するという問題があった。

そこで、本発明は、上記のような問題点を鑑みてなされたものであり、表示不良の発生を抑制可能な技術を提供することを目的とする。

本発明に係る液晶表示パネルは、走査線を含む配線と電気的に接続された薄膜トランジスタと、前記薄膜トランジスタ上に配設され、平坦化された上面を有するとともにコンタクトホールが設けられた平坦化膜と、前記平坦化膜の前記上面上に配設された下部電極と、前記下部電極上面上に配設された絶縁膜と、前記絶縁膜上面上に配設され、液晶を駆動する電界を前記下部電極との間に発生することが可能な、複数のスリット状の開口部を有した透明導電膜よりなる上部電極と、前記平坦化膜の前記上面上に、前記走査線と平面視にて重畳されて配設され、前記上部電極と電気的に接続された共通配線とを備える。前記共通配線はメタル配線を含み、前記下部電極は、前記平坦化膜の前記上面上に配設された透明導電膜よりなる平板電極部分と、前記平坦化膜の前記コンタクトホール内に配設され、前記薄膜トランジスタと電気的に接続された接続部分とを有し、前記共通配線は、前記絶縁膜の下に配設されて当該絶縁膜により覆われ、前記上部電極は、前記絶縁膜に設けられたコンタクトホールを介して前記共通配線と電気的に接続され、前記絶縁膜の前記コンタクトホールは、前記走査線の形成領域内であって、前記薄膜トランジスタと重ならない領域に設けられる。

本発明によれば、接続部分及び共通配線の抵抗を小さくすることができるので、表示不良の発生を抑制することができる。

実施形態に係る液晶表示パネルの構成を示す平面図である。 実施形態に係る液晶表示パネルの一画素の構成を示す平面図である。 実施形態に係る液晶表示パネルの一画素の構成を示す断面図である。 実施形態に係る液晶表示パネルの一部の構成を示す断面図である。 実施形態に係る液晶表示パネルの製造方法を示す断面図である。 実施形態に係る液晶表示パネルの製造方法を示す断面図である。 実施形態に係る液晶表示パネルの製造方法を示す断面図である。 実施形態に係る液晶表示パネルの製造方法を示す断面図である。 実施形態に係る液晶表示パネルの製造方法を示す断面図である。 実施形態に係る液晶表示パネルの製造方法を示す断面図である。 実施形態に係る液晶表示パネルの製造方法を示す断面図である。 変形例に係る液晶表示パネルの一部の構成を示す断面図である。

始めに、本発明の実施形態として、一般的なＦＦＳモードの液晶表示パネルに本発明を適用した場合を例にして説明する。図１は、本実施形態に係る液晶表示パネルの構成を示す平面図である。なお、図１以降の図において、図は模式的なものであり、示された構成要素の正確な大きさなどを反映するものではない。また、図面が煩雑とならないように、発明の主要部以外の省略や構成の一部簡略化などを適宜行っている。さらに、図２以降の図においては、図中、既出の図において説明したものと同一の構成要素には同一の符号を付し、その説明については省略する。

ＦＦＳモードの液晶表示パネルは、図１に示すように、透明絶縁性基板１００に画像を表示する表示領域１０１と、表示領域１０１と隣接する額縁領域１０２とが設けられている。ここではその一例として、額縁領域１０２は、表示領域１０１を囲んでいるものとする。また、液晶表示パネルは、この透明絶縁性基板１００だけでなく、透明絶縁性基板１００に対して対向配置されるカラーフィルタ基板と、透明絶縁性基板１００及びカラーフィルタ基板の間の少なくとも表示領域１０１において配設される液晶層とを備えている（いずれも図示は省略する）。なお、カラーフィルタ基板については、ＦＦＳモードの液晶表示パネルに一般的に用いられるもので構わないことから、詳細な説明を省略する。

額縁領域１０２において、液晶表示パネルは、複数の外部配線１０７と、複数の端子電極１０８と、複数のＩＣ（Integrated Circuit）チップ１０９とを備えている。なお、図１では、便宜上、一つの端子電極１０８だけを図示している。

外部配線１０７は、表示領域１０１の信号線１０３及び走査線１０４のそれぞれから額縁領域１０２まで延設された配線である。端子電極１０８は、外部配線１０７の端部と電気的に接続されて、端子電極１０８の面積が大きくなるように配設されている。額縁領域１０２に配設された端子電極１０８は、外部接続用の端子であり、ここではＩＣチップ１０９やプリント基板１１０などの外部部材と電気的に接続されている。

なお、透明絶縁性基板１００において、ＩＣチップ１０９と重なる部分、及び、ＩＣチップ１０９よりも端側にも、端子電極１０８と同様の端子電極と、外部配線１０７と同様の外部配線とが配設されている。ＩＣチップ１０９側の端子は、端子電極１０８表面とバンプやＡＣＦ（Anisotropic Conductive Film）を介して電気的に接続されている。同じように、プリント基板１１０も、端子電極１０８と同様の端子電極１０８表面とバンプやＡＣＦを介して電気的に接続されている。

表示領域１０１において、液晶表示パネルは、複数の信号線１０３と、複数の走査線１０４と、これらと電気的に接続された複数の薄膜トランジスタ１０５と、複数の共通配線１０６とを備えている。

複数の信号線１０３及び複数の走査線１０４は、互いに直交するように配設されている。隣接する信号線１０３と、隣接する走査線１０４とが囲む領域には、一つの画素が形成されている。複数の画素はマトリクス状に配列されている。本実施形態では、複数の薄膜トランジスタ１０５は、複数の画素に対応させて設けられるとともに、マトリクス状に配列されている。

図２は、図１の表示領域１０１に形成される１つの画素に関して、本実施形態に係る液晶表示パネルの構成を示す拡大平面図である。図３は、図２の線Ａ１−Ａ２に沿った、本実施形態に係る液晶表示パネルの構成を示す断面図である。

各画素において、液晶表示パネルは、上述の薄膜トランジスタ１０５などの構成要素だけでなく、保護絶縁膜５と、平坦化膜６と、下部電極である画素電極７１と、共通配線１０６と、絶縁膜である層間絶縁膜８と、上部電極である共通電極９１とを備えている。なお、上述の薄膜トランジスタ１０５は、ゲート電極１１と、ゲート絶縁膜２と、半導体膜３１と、ソース電極４１と、ドレイン電極４２とを備えている。

まず、画素単位の液晶表示パネルの構成及び動作の概要について説明する。各画素には、透明導電膜よりなる平板電極部分を有した画素電極７１と、複数のスリット状の開口部であるスリット９１ａが設けられた透明導電膜よりなる共通電極９１とが平面視にて重畳されて配設されている。画素電極７１と、共通電極９１との間に電圧を印加すると、当該電極間でフリンジ電界が発生する。フリンジ電界は、画素電極７１から出て、共通電極９１のスリット９１ａの開口部を介して上方に進み、共通電極９１の上方に配設された液晶層内にて水平方向（横方向）に向かってから、下側に位置する共通電極９１に向かう電界であり、ここで記載したように透明絶縁性基板１００とほぼ水平な電界を含む。この水平な電界によって液晶層内の液晶分子が水平方向に駆動される。これにより、当該液晶分子を通過する光の偏光方向が画素ごとに適宜変更されるので、表示領域１０１において所望の表示を行うことが可能となる。なお、画素電極７１と共通電極９１とが重畳された図２の破線の領域は、画素単位で表示に用いられる領域、つまり画素表示領域１５１である。また、この画素表示領域１５１は、透明絶縁性基板１００に対して液晶層を介して対向配置されるカラーフィルタ基板上に配設される遮光膜（ブラックマトリクス）において、画素単位に開口して設けられる開口部に平面視にて対応する。

画素電極７１に外部から入力された信号データに基づいた電圧が、複数の画素に対して選択的に印加されるようにするために、表示電圧の供給のオンとオフとを制御するスイッチング素子である薄膜トランジスタ１０５が、画素電極７１及び共通電極９１の下方でかつ、透明絶縁性基板１００上に配設されている。

図２に示すように、薄膜トランジスタ１０５のゲート電極１１は走査線１０４と接続され、ソース電極４１は信号線１０３と接続され、図２及び図３に示すように、ドレイン電極４２はコンタクトホール１２１を介して画素電極７１の接続部分７６と接続されている。図２に示すように、共通配線１０６の特に遮光領域となる共通メタル配線１０６ｂは、走査線１０４と平面視にて重畳されて配設されている。図２及び図３に示すように、この共通配線１０６は、コンタクトホール８１を介して共通電極９１と接続されている。

走査線１０４からゲート電極１１に信号が供給されると、薄膜トランジスタ１０５は、信号線１０３と接続されたソース電極４１側から、画素電極７１に接続されたドレイン電極４２側に電流（信号データ）を伝達する。すなわち、信号線１０３から供給される信号データに基づいた電圧が、画素電極７１側に印加される。

これら信号データは、端子電極１０８に接続したＩＣチップ１０９やプリント基板１１０によって制御される。このため、外部からＩＣチップ１０９やプリント基板１１０に表示データが入力されると、当該表示データに応じた信号データ（電圧）が、それぞれ画素の画素電極７１に供給されることになる。

次に、主に図３を用いて画素の構成について説明する。

表示領域１０１における透明絶縁性基板１００上には、薄膜トランジスタ１０５が配設されるべき領域に対して、ゲート電極１１が配設される。また、透明絶縁性基板１００上には、ゲート電極１１から延設された走査線１０４が配設される。そして、ゲート電極１１及び走査線１０４を覆うようにゲート絶縁膜２が配設される。ゲート絶縁膜２としては、例えばＳｉＮ膜などが用いられる。

ゲート電極１１上にはゲート絶縁膜２を介して、島状の半導体膜３１が配設される。半導体膜３１の材料としては、例えばアモルファス、微結晶シリコン及び多結晶シリコンのいずれか、もしくはこれらを積層させたシリコン半導体、または酸化物半導体などが用いられる。ソース電極４１及びドレイン電極４２が、半導体膜３１のチャネル領域を挟むソース領域及びドレイン領域にそれぞれ接して配設されている。このようにして、薄膜トランジスタ１０５が構成されている。

ゲート絶縁膜２上には、ソース電極４１から延設された信号線１０３が配設されている。以上のような構成により、薄膜トランジスタ１０５は、例えば信号線１０３、走査線１０４、及び、これらを延設した外部配線１０７などを含む配線と電気的に接続されている。そして、薄膜トランジスタ１０５は、配線（信号線１０３、走査線１０４及び外部配線１０７）を介して、端子電極１０８と電気的に接続されている。

配線（信号線１０３、走査線１０４及び外部配線１０７）または薄膜トランジスタ１０５と、後述する平坦化膜６との間には、保護絶縁膜５が配設されている。この保護絶縁膜５は、平坦化膜６に設けられたコンタクトホール６１と連通するコンタクトホール５１が設けられている。保護絶縁膜５のコンタクトホール５１と、平坦化膜６のコンタクトホール６１とは、上述したコンタクトホール１２１を構成している。

保護絶縁膜５の材料としては、例えばＳｉＮ膜や、酸化シリコン膜（ＳｉＯ膜）などの無機絶縁膜などが用いられる。保護絶縁膜５にＳｉＮ膜などの無機絶縁膜を用いた場合には、平坦化膜６などからの水分などにより薄膜トランジスタ１０５の特性が劣化することを抑制することができる。それでだけでなく、無機絶縁膜は機械強度を有することから、外部からの傷が生じ難いという効果も得られる。

薄膜トランジスタ１０５上には、保護絶縁膜５を介して平坦化膜６が配設されている。平坦化膜６は、平坦化された上面を有するとともに、コンタクトホール６１が設けられている。平坦化膜６の材料には、例えば有機樹脂が用いられてもよい。有機樹脂は、優れた平坦性を有するので、平坦化膜６に有機樹脂を適用した場合には、平坦化膜６下側の薄膜トランジスタ１０５などの構造物の段差（高低差）が、平坦化膜６の上面に反映され難くすることができる。これにより、画素電極７１ひいては共通電極９１を平坦な平面上に形成することができる。

または、平坦化膜６には、例えばアクリルを主体とした有機樹脂またはＳＯＧ（Spin On Glass）膜などが用いられてもよい。アクリル樹脂やＳＯＧ膜の誘電率εは３〜４程度であり、ＳｉＮ膜の誘電率（６〜７）などと比べて低いので、平坦化膜６にアクリル樹脂やＳＯＧ膜を適用した場合には、信号線１０３と下部電極（画素電極７１）との寄生容量を小さくすることができる。その結果として、信号線１０３から画素電極７１へのノイズの影響を抑制することができ、表示品位の悪化を抑制することができる。なお、ノイズの影響を抑制するという点だけをみれば、平坦化膜６に、ＳＯＧ膜と同じ程度の誘電率εを有するＳｉＯ膜を適用することが考えられるが、このＳｉＯ膜はＳｉＮ膜と同様に平坦化がやや困難である。

または、平坦化膜６の材料には、例えば感光性を有する有機樹脂などが用いられてもよい。平坦化膜６に感光性を有する有機樹脂を適用した場合には、比較的容易なフォトリソグラフィーによって、平坦化膜６に所望のパターンを有する開口を形成することができる。これにより、ドレイン電極４２上の平坦化膜６に、所望のパターンを有するコンタクトホール６１を形成することができる。そして、平坦化膜６をエッチングマスクとして用いるドライエッチングを行うことにより、保護絶縁膜５にコンタクトホール５１を形成することができる。すなわち、平坦化膜６の開口部分では、ドライエッチングによって保護絶縁膜５に開口を形成することができる。

平坦化膜６の平坦化された上面上には、パターニングされた画素電極７１及び共通配線１０６が互いに離間して配設されている。

画素電極７１は、コンタクトホール１２１（平坦化膜６のコンタクトホール６１）内に配設され、薄膜トランジスタ１０５のドレイン電極４２と電気的に接続された接続部分７６を有している。図３では、画素電極７１と接続部分７６とは分離して図示されているが、図２に示すように、接続部分７６は、画素電極７１の一部である。

画素電極７１の接続部分７６は、接続透明導電膜７６ａ（第２透明導電膜）と、接続メタル膜７６ｂ（メタル部材）とを含む。ここで、接続透明導電膜７６ａは、接続メタル膜７６ｂと、コンタクトホール１２１の内壁（平坦化膜６）との間に配設される。すなわち、接続部分７６は、接続透明導電膜７６ａ上に接続メタル膜７６ｂが積層されることによって形成される。接続透明導電膜７６ａの材料としては、例えばＩＺＯ（Indium Zinc Oxide）やＩＴＯ（Indium Tin Oxide）などが用いられる。なお、接続透明導電膜７６ａ及び接続メタル膜７６ｂは、図３に示すように、コンタクトホール１２１（コンタクトホール６１）内部だけでなく、平坦化膜６の上面のうちコンタクトホール１２１（コンタクトホール６１）周辺の部分にも設けられてもよい。

画素電極７１の接続部分７６以外の部分は、接続メタル膜７６ｂを含まずに、平坦化膜６の平坦化された上面上に配設された透明導電膜よりなる平板電極部分を含む。平板電極部分の透明導電膜には、例えば接続透明導電膜７６ａの透明導電膜と同じ材料が用いられる。

ここで、接続透明導電膜７６ａは、透明絶縁性基板１００に対して垂直に近い、コンタクトホール１２１の内壁上に形成される。通常、このような部分では成膜時の被膜性が悪いので、画素電極７１の所望の膜厚よりも薄くなってしまう。しかも、ＩＺＯやＩＴＯなどの透明導電膜は比較的抵抗が高い。このため、仮に接続部分７６が接続透明導電膜７６ａだけしか含まず、かつ、接続透明導電膜７６ａが一様に形成されなかった場合には、正常な電圧（例えば設計時に定めた電圧）が画素電極７１に印加されなくなり、表示不良を招く。

これに対して、本実施形態に係る液晶表示パネルの接続部分７６は、接続透明導電膜７６ａだけでなく、接続メタル膜７６ｂも含む。このような構成によれば、接続部分７６の抵抗を十分に小さくすることができる。この結果、表示不良を抑制することや、コンタクトホール１２１のサイズを低減することによって、画素表示領域に対する非画素表示領域の割合を小さくすることが可能となる。

次に、画素電極７１と同様に、平坦化膜６の上面上に配設された共通配線１０６について説明する。

上述したように、共通配線１０６は、平坦化膜６の上面上に、走査線１０４と平面視にて重畳されて配設されている。ここでは、共通配線１０６が上部電極と電気的に接続されることにより、上部電極が共通電極９１として用いられるが、後述するようにこれに限ったものではない。

共通配線１０６は、共通透明導電膜１０６ａ（第１透明導電膜）と、共通メタル配線１０６ｂ（メタル配線）とを含む。ここで、共通透明導電膜１０６ａは、共通メタル配線１０６ｂと、平坦化膜６との間に配設される。すなわち、共通配線１０６は、共通透明導電膜１０６ａ上に共通メタル配線１０６ｂが積層されることによって形成される。共通透明導電膜１０６ａの材料としては、例えばＩＺＯやＩＴＯなどが用いられる。共通配線１０６の共通メタル配線１０６ｂと、接続部分７６の接続メタル膜７６ｂとは同じ材料である。

以上のように構成された共通配線１０６は、共通透明導電膜１０６ａだけでなく、共通メタル配線１０６ｂも含むので、共通配線１０６の低抵抗化を実現することができる。また、上述したように共通配線１０６の特に遮光領域となる共通メタル配線１０６ｂは、走査線１０４上に重畳されて配設されている。これにより、共通配線１０６に対して新たな非画素表示領域を設けなくて済むので、非画素表示領域の割合を小さくすることが可能となる。

さて、上述の画素電極７１及び共通配線１０６上には、コンタクトホール８１が設けられた層間絶縁膜８が配設されている。

共通電極９１は、画素電極７１上に層間絶縁膜８（絶縁膜）を介して配設される。すなわち、共通電極９１は、画素電極７１上に重畳されている。共通電極９１は、層間絶縁膜８のコンタクトホール８１を介して共通配線１０６と電気的に接続されており、上述したようにスリット９１ａ（図２）が設けられている。このように構成された共通電極９１は、液晶を駆動する電界（フリンジ電界）を画素電極７１との間に発生することが可能となっている。共通電極９１としては、例えばＩＺＯやＩＴＯなどの透明導電膜が用いられる。

ここまでは表示領域１０１の構成について説明してきたが、以下では、額縁領域１０２のうち端子電極１０８が形成される端子領域及びその周辺領域の構成について説明する。図４は、額縁領域１０２（端子領域とその周辺領域）における液晶表示パネルの構成を示す断面図である。

額縁領域１０２も、表示領域１０１と同様、透明絶縁性基板１００上に形成される。額縁領域１０２の構成要素は、表示領域１０１において当該構成要素と同層の構成要素と同じ材料によって形成されている。例えば、外部配線１０７、及び、外部配線１０７から延設された端子電極１０８は、それと同層の構成要素であるゲート電極１１及び走査線１０４と同じ材料によって形成されている。

端子領域及びその周辺領域では、端子電極１０８上を除き、外部配線１０７と透明絶縁性基板１００とを覆うようにゲート絶縁膜２が配設されている。また、端子領域、及び、その周辺領域の一部では、ゲート絶縁膜２上に層間絶縁膜８が配設されている。

なお、端子領域の周辺領域の他の一部では、ゲート絶縁膜２上に、保護絶縁膜５のドライエッチングにおけるエッチストッパとして用いられるストッパメタル膜４３の残物と、保護絶縁膜５と、平坦化膜６と、層間絶縁膜８とがこの順に配設されている。ストッパメタル膜４３は、ソース電極４１、ドレイン電極４２及び信号線１０３と同層の構成要素であり、ゲート絶縁膜２と保護絶縁膜５との間に配設されている。

ゲート絶縁膜２及び層間絶縁膜８に設けられた開口内の端子電極１０８上には、端子透明導電膜９２が配設されている。この端子透明導電膜９２は、共通電極９１と同層の構成要素であり、例えばＩＺＯやＩＴＯなどの材料が用いられる。

ここで、本実施形態に係る液晶表示パネルでは、額縁領域１０２（端子領域など）の外部配線１０７（配線）上方には、平坦化膜６が配設されていない。これにより、額縁領域１０２（端子領域など）では、端子電極１０８周辺の表面の段差を抑制することができる。これにより、端子電極１０８表面に、バンプやＡＣＦの導電粒子を圧着することが容易となり、外部配線１０７と、ＩＣチップ１０９またはプリント基板１１０との導通不良（接触不良）を抑制することができる。これにより、端子電極１０８同士の間隔を狭くしても、導通不良（接触不良）を抑制することが可能となる。

＜製造方法＞
図５〜図１１は、本実施形態に係る製造方法を示す断面図である。以下、図５〜図１１を用いて本実施形態に係る製造方法について説明する。なお、各図の（ａ）には表示領域１０１の構成が示され、（ｂ）には端子領域（額縁領域１０２）の構成が示される。以下の説明で明らかとなるように、本実施形態に係る製造方法では、フォトリソグラフィー工程が７回行われる。

まず、例えばガラス基板などの透明絶縁性基板１００上に、スパッタ法を用いて第１メタル膜を成膜する。第１メタル膜としては、例えば、アルミニウム（Ａｌ）もしくはそれを含む合金、またはモリブデン（Ｍｏ）、クロム（Ｃｒ）、銅（Ｃｕ）合金などを用いることができる。

そして、第１メタル膜上に、感光性樹脂であるフォトレジストをスピンコート等によって塗布し、塗布したフォトレジストを露光、現像して所望の形状にパターニングする第一フォトリソグラフィー工程（写真製版工程）を行う。そして、第一フォトリソグラフィー工程後のフォトレジストをエッチングマスクとして用いるエッチングを行うことにより、第１メタル膜を所望の形状にパターニングする。その後、フォトレジストを剥離する。

以上の第一フォトリソグラフィー工程などにより、図５に示すように、表示領域１０１では、薄膜トランジスタ１０５のゲート電極１１と、走査線１０４とが、第１メタル膜から形成される。端子領域では、端子電極１０８が、第１メタル膜から形成される。そして、表示領域１０１及び端子領域では、走査線１０４より額縁領域１０２まで延設させた外部配線１０７が、第１メタル膜から形成される。次に、これら配線と透明絶縁性基板１００上にプラズマＣＶＤ（Chemical Vapor Deposition）法を用いてゲート絶縁膜２及び半導体膜３を順次連続して成膜する。ゲート絶縁膜２には、例えばＳｉＮ膜を用いる。

以上の工程により、図５に示す構造が得られる。

次に、第二フォトリソグラフィー工程やエッチングなどにより、薄膜トランジスタ１０５のソース領域、チャネル領域及びドレイン領域が形成されるように、半導体膜３をパターニングする。これにより、図６に示すように、表示領域１０１では、島状の半導体膜３１が、半導体膜３から形成される。

その後、スパッタ法を用いて、第２メタル膜を成膜する。第２メタル膜としては、例えば、アルミニウム（Ａｌ）もしくはそれを含む合金、またはモリブデン（Ｍｏ）、クロム（Ｃｒ）、銅（Ｃｕ）合金などを用いることができる。

次に、第三フォトリソグラフィー工程及びエッチングなどにより、第２メタル膜を所望の形状にパターニングする。これにより、図６に示すように、表示領域１０１では、薄膜トランジスタ１０５のソース領域に接するソース電極４１と、ドレイン領域に接するドレイン電極４２と、信号線１０３とが、第２メタル膜から形成される。端子領域及びその周辺領域では、ストッパメタル膜４３が、第２メタル膜から形成される。そして、表示領域１０１及び端子領域では、信号線１０３より額縁領域１０２まで延設された外部配線１０７が、第２メタル膜から形成される。その後、プラズマＣＶＤ法を用いて、これら全体を覆うように、ＳｉＮ膜などからなる保護絶縁膜５を成膜する。

以上の工程により、図６に示す構造が得られる。

次に、感光性を有する有機樹脂膜をスピンコート等によって、その膜厚が２〜４μｍとなるように塗布する。その後、第四フォトリソグラフィー工程により、有機樹脂膜を露光、現像する。ここでは、第四フォトリソグラフィー工程により、図７に示すようにコンタクトホール６１を設けた平坦化膜６が、有機樹脂膜から形成されるとともに、端子領域及びその周辺領域の有機樹脂膜が除去される。

ここまでの工程により、薄膜トランジスタ１０５と、配線（信号線１０３、走査線１０４及び外部配線１０７）と、ストッパメタル膜４３とが形成され、それらの上に保護絶縁膜５が形成され、当該保護絶縁膜５上にコンタクトホール６１が設けられた平坦化膜６が形成される。

次に、平坦化膜６をエッチングマスクとして用いながら、保護絶縁膜５を選択的にドライエッチングする。これにより、図７に示すように、表示領域１０１では、保護絶縁膜５のうちコンタクトホール６１の下側部分が除去され、コンタクトホール５１が形成される。端子領域では、保護絶縁膜５は全て除去される。ここで、薄膜トランジスタ１０５のドレイン電極４２及びストッパメタル膜４３は、保護絶縁膜５に対するドライエッチングのエッチングストッパとして機能する。

つまり、ドレイン電極４２及びストッパメタル膜４３をエッチストッパとして用いるドライエッチングによって、平坦化膜６から露出した保護絶縁膜５が除去される。これにより、ドレイン電極４２及びストッパメタル膜４３の下側の構造における、保護絶縁膜５のドライエッチングの影響を抑制することができる。なお、ここでは図示していないが、平坦化膜６の開口において、ドレイン電極４２またはストッパメタル膜４３が形成されていない部分では、保護絶縁膜５だけでなく、ゲート絶縁膜２もエッチングされる。

以上の工程により、図７に示す構造が得られる。

次に、以上の工程によって形成された構造上に、図８に示すように、スパッタ法を用いて第１透明導電膜７ａ（透明導電膜）と第３メタル膜７ｂ（メタル膜）とをこの順に成膜（形成）する。第１透明導電膜７ａには、例えばＩＺＯまたはＩＴＯを用いる。第３メタル膜７ｂの材料には特に制限はないが、本実施形態では第３メタル膜７ｂに、第２メタル膜と同一の材料、または、同一のエッチング液により第２メタル膜とともにエッチング可能な材料を用いるものとする。

その後、第３メタル膜７ｂ上にフォトレジストを形成し、異なる部分に対してそれぞれ異なる露光量で同時に露光可能なフォトマスクを用いて、第五フォトリソグラフィー工程を行うことにより、フォトレジストを選択的に除去するとともに、除去されていないフォトレジストの膜厚を選択的に薄くする。

例えば、図８に示すように、露光時に用いられるフォトマスクの透過部では、フォトレジストは現像によって第３メタル膜７ｂを露出するまで除去される。フォトマスクの遮光部（遮光パターン領域）では、フォトレジストＰＲＡは、現像でもほとんど除去されずに残存する。フォトレジストの中間部（透過部と遮光部との間の露光量で露光される部分）では、現像によってある程度除去されたフォトレジストＰＲＢが残存する。端子領域及びその周辺領域では、フォトレジストは全て除去される。

なお、フォトマスクの透過率に相当した露光量を調節することによって、フォトレジストＰＲＢの膜厚は制御可能である。フォトマスクとしては、例えばハーフトーンマスク（ＨＴマスク）やグレイトーンマスク（ＧＴマスク）などが用いられる。

以上の工程により、図８に示す構造が得られる。

次に、フォトレジストＰＲＡ，ＰＲＢをエッチングマスクとして用いながら、第３メタル膜７ｂを選択的にエッチングする。これにより，図９に示すように、表示領域１０１では、接続メタル膜７６ｂと、共通メタル配線１０６ｂと、残りの第３メタル膜７ｂとが形成される。端子領域及びその周辺領域では、第３メタル膜７ｂは全て除去される。その後、工程時間が適切に調整された酸素アッシングを行うことにより、厚かったフォトレジストＰＲＡの一部をフォトレジストＰＲａとして残存させつつ、薄かったフォトレジストＰＲＢを完全に除去する。

以上の工程により、図９に示す構造が得られる。

それから、残りの第３メタル膜７ｂ等をエッチングマスクとして用いながら、第１透明導電膜７ａを選択的にエッチングする。これにより、図１０に示すように、表示領域１０１では、画素電極７１と、接続透明導電膜７６ａと、共通透明導電膜１０６ａとが、第１透明導電膜７ａから形成される。端子領域及びその周辺領域では、第１透明導電膜７ａは全て除去される。

その後、フォトレジストＰＲａをエッチングマスクとして用いながら、画素電極７１上の残りの第３メタル膜７ｂをエッチングする。これにより、図１０に示すように、表示領域１０１では、画素電極７１が露出する。

ここで、上述したように、第３メタル膜７ｂには、例えば第２メタル膜と同一の材料、または、同一のエッチング液により第２メタル膜とともにエッチング可能な材料を用いられている。このため、図１０に示すように、端子領域及び、その周辺領域のうち平坦化膜６が形成されていない領域では、第２メタル膜からなるストッパメタル膜４３も除去される。

つまり、図８の構成のうち、フォトレジストが除去された部分において第１透明導電膜７ａ及び第３メタル膜７ｂの両方を除去すること、薄いフォトレジストＰＲＢが形成されている部分において第１透明導電膜７ａを残存させつつ第３メタル膜７ｂを除去すること、並びに、厚いフォトレジストＰＲＡが形成されている部分において第１透明導電膜７ａ及び第３メタル膜７ｂの両方を残存させる。これにより、接続部分７６（接続透明導電膜７６ａ及び接続メタル膜７６ｂ）を有する画素電極７１と、共通配線１０６（共通透明導電膜１０６ａ及び共通メタル配線１０６ｂ）とが形成される。そして、ここで説明した工程は、額縁領域１０２における第１透明導電膜７ａ及び第３メタル膜７ｂの両方を除去する工程と、額縁領域１０２におけるストッパメタル膜４３を除去する工程とを含んでいる。

以上の工程により、図１０に示す構造が得られる。

次に、以上の工程によって得られた構造上に、プラズマＣＶＤ法を用いて層間絶縁膜８を成膜する。層間絶縁膜８には、例えばＳｉＮ膜を用いる。そして、第六フォトリソグラフィー工程やドライエッチングなどにより、層間絶縁膜８をパターニングする。これにより、図１１に示すように、表示領域１０１では、コンタクトホール８１が設けられた層間絶縁膜８が形成される。端子領域では、端子電極１０８上の層間絶縁膜８とゲート絶縁膜２とが除去されて、端子電極１０８の表面が露出する。

以上の工程により、図１１に示す構造が得られる。

その後、以上の工程によって得られた構造上に、スパッタ法を用いて第２透明導電膜を成膜する。この第２透明導電膜は、コンタクトホール８１内部にも成膜される。第２透明導電膜には、例えばＩＺＯまたはＩＴＯを用いる。そして、第七フォトリソグラフィー工程やエッチングなどにより、第２透明導電膜を所望の形状にパターニングする。これにより、表示領域１０１では、図３に示すように、共通電極９１が第２透明導電膜から形成される。端子領域では、図４に示すように、端子透明導電膜９２が第２透明導電膜から形成される。

＜まとめ＞
以上のような本実施形態に係る液晶表示パネルによれば、薄膜トランジスタ１０５のドレイン電極４２と電気的に接続された接続部分７６が、接続メタル膜７６ｂを含む。このような構成によれば、接続部分７６の抵抗を小さくすることができるので、表示不良の発生を抑制することが可能となる。また、コンタクトホール１２１のサイズを低減することも可能となり、画素表示領域に対する非画素表示領域の割合を小さくすること、ひいては表示の高精細化が期待できる。さらに、共通配線１０６が、共通メタル配線１０６ｂを含む。これにより、接続部分７６と同様に、共通配線１０６の抵抗を小さくすることができるので、電圧印加を表示領域１０１全体で一様にすることが可能となり、この結果として表示不良の発生を抑制することが可能となる。

また、本実施形態によれば、共通配線１０６は、走査線１０４と平面視にて重畳されて配設される。これにより、非画素表示領域の割合をさらに小さくすること、ひいてはさらなる表示の高精細化が期待できる。また、接続部分７６及び共通配線１０６を、同様の材料から形成するとともに同層に配設するので、これらを形成するためのフォトリソグラフィー工程の回数を減らす（例えば１回にする）ことができる。

ここで、フォトリソグラフィー工程を減らすためには、共通電極９１及び共通配線１０６を同層に配設する構成も考えられる。しかし共通配線１０６が積層構造を有する場合などには、共通配線１０６が比較的高いことから、それによる段差が上層の配向膜に反映されてしまう結果、配向膜のラビング不良が誘発されて表示不良を招くと考えられる。さらに、共通電極９１はスリット９１ａ（図２）を有するので、中間調の透過率でスリット９１ａのパターンを露光して寸法制御を行うことは困難である。このため、必然的に、共通電極９１と共通配線１０６（共通メタル配線１０６ｂ）とを別々のフォトリソグラフィー工程で形成しなければならず、工程回数が増えてしまうことになる。これに対して、接続部分７６及び共通配線１０６を同層に配設する本実施形態に係る液晶表示パネルでは、このような問題が発生しないと考えられる。

また、本実施形態によれば、共通透明導電膜１０６ａが、共通メタル配線１０６ｂと、有機樹脂からなる平坦化膜との間に配設されている。これにより、メタル部材と有機樹脂からなる平坦化膜６との密着性が比較的悪いことに対する対処が不要となるとともに、製造工程への負荷が軽減される。したがって、密着性が悪いことで生じる部材剥がれによる、歩留り及び信頼性への悪影響を抑制することができる。

また、本実施形態によれば、酸化還元電位が異なる二種の材料である共通透明導電膜１０６ａ及び共通メタル配線１０６ｂが積層されて構成される共通配線１０６が、層間絶縁膜８の下に配設されて層間絶縁膜８により覆われる。このような構成によれば、共通配線１０６が、ガラス基板１００のうち液晶層の配置される側の表面として露出しないことから、液晶層での電池反応と、それに伴う焼き付き不良の発生を抑制することができる。

さらに、本実施形態によれば、接続透明導電膜７６ａが、接続メタル膜７６ｂと、有機樹脂からなる平坦化膜との間に配設されているので、上述と同様に、部材剥がれによる、歩留り及び信頼性への悪影響を抑制することができる。

また、本実施形態によれば、額縁領域１０２（端子領域及びその周辺領域）の外部配線１０７（配線）上方には、平坦化膜６が配設されていない。これにより、額縁領域１０２では、端子電極１０８周辺の表面の段差を抑制することができる。これにより、端子電極１０８表面に、バンプやＡＣＦの導電粒子を圧着することが容易となり、外部配線１０７と、ＩＣチップ１０９またはプリント基板１１０との導通不良を抑制することができる。この結果、歩留り及び信頼性の向上、または、端子電極１０８の間隔を狭くすることが可能となる。

＜その他の変形例＞
以上に説明した実施形態では、下部電極が画素電極７１であり、上部電極が共通電極９１である構成について説明した。しかしこれに限ったものではなく、平板電極部分を含む下部電極が共通電極であり、複数のスリット状の開口部を有した上部電極が画素電極である構成であってもよい。このように構成した場合には、独立した透明導電膜配線を形成する必要はなく、共通電極上に接してメタル配線を形成してもよい。また、その構成において上部電極である画素電極は、層間絶縁膜８、平坦化膜６及び保護絶縁膜５のそれぞれのコンタクトホール８１，６１，５１を介して薄膜トランジスタ１０５のドレイン電極４２と接続される。

また、以上に説明した実施形態では、図２の平面図に示されるとおり、上部電極（共通電極９１）に設けられるスリット９１ａが、一つの画素内において、全て同じ方向に傾斜して複数設けられており、スリット状の開口部が概ね画素表示領域１５１の範囲内に収まる構成について説明した。しかしこれに限ったものではなく、用途などに応じてスリット９１ａの形状などを適宜変更してもよい。例えば、画像表示を観察する方向により視認される画像の色づきであるカラーシフト現象の発生を抑制するための構造として、一つの画素を例えば上下半分に領域分割して、それら領域の境界線（分割線）を対称軸として傾斜方向を線対称に異ならせた２種類のスリット状の開口部を配置する構成であってもよい。また、一つの画素内においては、上述した実施形態のように同じ方向に傾斜するスリット状の開口部を配置し、複数の画素間では、上述の２種類のスリット状の開口部の一方を有した画素と他方を有した画素とからなる２種類の画素とを、行方向や列方向に沿って交互に配列した構成であってもよい。また、スリット９１ａの端部近傍でのディスクリネーションの発生を抑制する構造として、スリット９１ａをスリット状の開口部の端部近傍で屈曲させることで、スリット９１ａの先端部のみ傾斜方向を変更した構成を適宜採用してもよい。また、スリット９１ａの端部が信号線１０３と平面視にて重畳される構成を採用してもよい。

また、額縁領域１０２（端子領域及びその周辺領域）の外部配線１０７を、外部との接触等による傷を抑制するために、平坦化膜６ａを残存させてもよい。その一例として、図１２に示すように、額縁領域１０２（端子領域及びその周辺領域）の配線（外部配線１０７）上方には、表示領域１０１の平坦化膜６よりも膜厚が薄い平坦化膜６ａが配設されてもよい。なお、平坦化膜６ａの膜厚は、例えばＨＴマスクやＧＴマスクを用いつつ、フォトマスクの透過率に相当した露光量を調節することによって制御可能である。

薄い平坦化膜６ａが配設された構成によれば、上述した実施形態と同様に、端子電極１０８周辺の表面の段差を抑制することができる。したがって、歩留り及び信頼性の向上、または、端子電極１０８の間隔を狭くすることが可能となる。なお、図１２に示すように、平坦化膜６が保護絶縁膜５との界面で膜浮きや剥がれが生じないように、平坦化膜６などを層間絶縁膜８で覆うように構成することが好ましい。

なお、本発明は、その発明の範囲内において、実施形態を適宜、変形、省略することが可能である。

５ 保護絶縁膜、６，６ａ 平坦化膜、７ａ 第１透明導電膜、７ｂ 第３メタル膜、８ 層間絶縁膜、４２ ドレイン電極、４３ ストッパメタル膜、５１，６１ コンタクトホール、７１ 画素電極、７６ 接続部分、７６ａ 接続透明導電膜、７６ｂ 接続メタル膜、９１ 共通電極、１０１ 表示領域、１０２ 額縁領域、１０４ 走査線、１０５ 薄膜トランジスタ、１０６ 共通配線、１０６ａ 共通透明導電膜、１０６ｂ 共通メタル配線、１０７ 外部配線、１０８ 端子電極、１２１ コンタクトホール、ＰＲＡ，ＰＲＢ，ＰＲａ フォトレジスト。

Claims (7)

1. 走査線を含む配線と電気的に接続された薄膜トランジスタと、
   前記薄膜トランジスタ上に配設され、平坦化された上面を有するとともにコンタクトホールが設けられた平坦化膜と、
   前記平坦化膜の前記上面上に配設された下部電極と、
   前記下部電極上面上に配設された絶縁膜と、
   前記絶縁膜上面上に配設され、液晶を駆動する電界を前記下部電極との間に発生することが可能な、複数のスリット状の開口部を有した透明導電膜よりなる上部電極と、
   前記平坦化膜の前記上面上に、前記走査線と平面視にて重畳されて配設され、前記上部電極と電気的に接続された共通配線と
   を備え、
   前記共通配線はメタル配線を含み、
   前記下部電極は、
   前記平坦化膜の前記上面上に配設された透明導電膜よりなる平板電極部分と、前記平坦化膜の前記コンタクトホール内に配設され、前記薄膜トランジスタと電気的に接続された接続部分とを有し、
   前記共通配線は、前記絶縁膜の下に配設されて当該絶縁膜により覆われ、
   前記上部電極は、前記絶縁膜に設けられたコンタクトホールを介して前記共通配線と電気的に接続され、
   前記絶縁膜の前記コンタクトホールは、前記走査線の形成領域内であって、前記薄膜トランジスタと重ならない領域に設けられる、液晶表示パネル。
2. 請求項１に記載の液晶表示パネルであって、
   前記下部電極の前記接続部分は、前記共通配線の前記メタル配線と同じ材料のメタル部材を含む、液晶表示パネル。
3. 請求項１または請求項２に記載の液晶表示パネルであって、
   前記平坦化膜は有機樹脂からなり、
   前記共通配線は、
   前記メタル配線と前記平坦化膜との間に配設された第１透明導電膜をさらに含み、前記絶縁膜の下に配設されて当該絶縁膜により覆われる、液晶表示パネル。
4. 請求項２に記載の液晶表示パネルであって、
   前記平坦化膜は有機樹脂からなり、
   前記下部電極の前記接続部分は、
   前記メタル部材と前記平坦化膜との間に配設された第２透明導電膜をさらに含む、液晶表示パネル。
5. 請求項１から請求項４のうちいずれか１項に記載の液晶表示パネルであって、
   前記薄膜トランジスタが配設された表示領域に隣接する額縁領域にて、外部部材と電気的に接続された端子電極をさらに備え、
   前記薄膜トランジスタは、前記配線を介して前記端子電極と電気的に接続され、
   前記額縁領域の前記配線上方には、前記平坦化膜が配設されていない、または、前記表示領域の前記平坦化膜よりも膜厚が薄い平坦化膜が配設されている、液晶表示パネル。
6. 請求項１に記載の液晶表示パネルの製造方法であって、
   前記液晶表示パネルは、
   前記配線または前記薄膜トランジスタと前記平坦化膜との間に配設され、前記平坦化膜の前記コンタクトホールと連通するコンタクトホールが設けられた保護絶縁膜
   をさらに備え、
   前記液晶表示パネルの製造方法は、
   （ａ）前記薄膜トランジスタと、前記配線と、前記保護絶縁膜のドライエッチングにおけるエッチストッパとして用いられるストッパメタル膜とを形成し、それらの上に前記保護絶縁膜を形成し、当該保護絶縁膜上に前記コンタクトホールが設けられた前記平坦化膜を形成する工程と、
   （ｂ）前記薄膜トランジスタのドレイン電極及び前記ストッパメタル膜をエッチストッパとして用いるドライエッチングによって、前記平坦化膜から露出した前記保護絶縁膜を除去する工程と、
   （ｃ）前記工程（ｂ）によって形成された構造上に、透明導電膜とメタル膜とをこの順に形成する工程と、
   （ｄ）前記メタル膜上にフォトレジストを形成し、異なる部分に対してそれぞれ異なる露光量で同時に露光可能なフォトマスクを用いてフォトリソグラフィー工程を行うことによって、前記フォトレジストを選択的に除去するとともに、除去されていない前記フォトレジストの膜厚を選択的に薄くする工程と、
   （ｅ）前記フォトレジストが除去された部分において前記透明導電膜及び前記メタル膜の両方を除去すること、薄い前記フォトレジストが形成されている部分において前記透明導電膜を残存させつつ前記メタル膜を除去すること、並びに、厚い前記フォトレジストが形成されている部分において前記透明導電膜及び前記メタル膜の両方を残存させることによって、前記下部電極及び前記共通配線を形成する工程と
   を備える、液晶表示パネルの製造方法。
7. 請求項６に記載の液晶表示パネルの製造方法であって、
   前記工程（ｅ）は、
   前記薄膜トランジスタが配設された表示領域に隣接する額縁領域において前記透明導電膜及び前記メタル膜の両方を除去する工程と、前記額縁領域において前記ストッパメタル膜を除去する工程とを含む、液晶表示パネルの製造方法。

Images