Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6500433B2 - Electro-optical device, method of manufacturing the same, electronic apparatus - Google Patents
[go: Go Back, main page]

JP6500433B2 - Electro-optical device, method of manufacturing the same, electronic apparatus - Google Patents

Electro-optical device, method of manufacturing the same, electronic apparatus Download PDF

Info

Publication number
JP6500433B2
JP6500433B2 JP2014262961A JP2014262961A JP6500433B2 JP 6500433 B2 JP6500433 B2 JP 6500433B2 JP 2014262961 A JP2014262961 A JP 2014262961A JP 2014262961 A JP2014262961 A JP 2014262961A JP 6500433 B2 JP6500433 B2 JP 6500433B2
Authority
JP
Japan
Prior art keywords
insulating film
electrode
layer
disposed
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014262961A
Other languages
Japanese (ja)
Other versions
JP2016122138A (en
Inventor
健 腰原
健 腰原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2014262961A priority Critical patent/JP6500433B2/en
Publication of JP2016122138A publication Critical patent/JP2016122138A/en
Application granted granted Critical
Publication of JP6500433B2 publication Critical patent/JP6500433B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、電気光学装置及びその製造方法、電子機器に関する。   The present invention relates to an electro-optical device, a method of manufacturing the same, and an electronic apparatus.

電気光学装置の一例として、有機エレクトロルミネッセンス(EL:Electro Luminescence)素子を用いた画素が素子基板の表示領域にマトリックス状に配置された有機EL装置が提案されている(例えば、特許文献1,2を参照。)。   As an example of an electro-optical device, an organic EL device in which pixels using organic electroluminescence (EL: Electro Luminescence) elements are arranged in a matrix in a display area of an element substrate has been proposed (for example, Patent Documents 1 and 2) See).

具体的に、特許文献1には、第1の電極(画素電極)、発光層及び第2の電極(対向電極)が順に積層された有機EL素子と、第1の電極と電気的に接続される電源線と、第1の電極と電源線との電気的な接続を切り替えるスイッチング素子(トランジスター)とを備え、光反射性を有する電源線(反射層)の上に第1の電極を重ねて配置したトップエミッション構造の有機EL装置が開示されている。   Specifically, in Patent Document 1, an organic EL element in which a first electrode (pixel electrode), a light emitting layer, and a second electrode (counter electrode) are sequentially stacked is electrically connected to the first electrode. Power supply line, and a switching element (transistor) for switching the electrical connection between the first electrode and the power supply line, and the first electrode is superimposed on the light-reflecting power supply line (reflection layer). An organic EL device with a top emission structure arranged is disclosed.

一方、特許文献2には、反射層、光路調整層、第1の電極(画素電極)、発光層及び第2の電極(対向電極)が順に積層された共振構造(キャビティ構造)の有機EL素子を備え、発光層が発した光を反射層と第2の電極との間で繰り返し反射しながら、光学調整層(光路調整層)によって調整された反射層と第2の電極との間の光学的な距離に応じて、特定波長(共振波長)の光が増強されて光を射出する有機EL装置が開示されている。   On the other hand, Patent Document 2 discloses an organic EL element having a resonant structure (cavity structure) in which a reflective layer, an optical path adjustment layer, a first electrode (pixel electrode), a light emitting layer and a second electrode (counter electrode) are sequentially stacked. And the light emitted from the light emitting layer is repeatedly reflected between the reflective layer and the second electrode, and the optical between the reflective layer and the second electrode adjusted by the optical adjustment layer (light path adjusting layer) There is disclosed an organic EL device which emits light by enhancing light of a specific wavelength (resonant wavelength) according to a specific distance.

特開2013−238725号公報JP, 2013-238725, A 特開2013−089444号公報JP, 2013-089444, A

ところで、上述した特許文献2に記載の有機EL装置に、特許文献1に記載の構造を適用した場合には、電源線(反射層)と第1の電極(画素電極)との間に配置された光学調整層(光路調整層)の厚みを調整することによって、反射層と画素電極との間の光路調整が行われる。   By the way, when the structure described in Patent Document 1 is applied to the organic EL device described in Patent Document 2 described above, it is disposed between the power supply line (reflection layer) and the first electrode (pixel electrode). By adjusting the thickness of the optical adjustment layer (optical path adjustment layer), the optical path adjustment between the reflective layer and the pixel electrode is performed.

しかしながら、特許文献1に記載の有機EL装置では、光学調整層を貫通して配置された中継電極(遮光層)が光学調整層の面上で所定の形状にパターニングされている。このため、中継電極を所定の形状にパターニングする際に、中継電極の下にある光学調整層がエッチングされるおそれがある。したがって、光学調整層がエッチングされた場合には、光学調整層を所定の厚みに制御できなくなってしまう。   However, in the organic EL device described in Patent Document 1, the relay electrode (light shielding layer) disposed through the optical adjustment layer is patterned in a predetermined shape on the surface of the optical adjustment layer. For this reason, when patterning a relay electrode in a predetermined shape, there exists a possibility that the optical adjustment layer under a relay electrode may be etched. Therefore, when the optical adjustment layer is etched, the optical adjustment layer can not be controlled to a predetermined thickness.

本発明の一つの態様は、このような従来の事情に鑑みて提案されたものであり、色再現性の良い発光素子の発光動作を行うことを可能とした電気光学装置及びその製造方法、並びにそのような電気光学装置を備えた電子機器を提供することを目的の一つとしている。   One aspect of the present invention has been proposed in view of such conventional circumstances, and an electro-optical device capable of performing a light emitting operation of a light emitting element with good color reproducibility, a method of manufacturing the same, and An object of the present invention is to provide an electronic apparatus provided with such an electro-optical device.

本発明の一つの態様に係る電気光学装置は、複数の画素がマトリックス状に配列された表示領域を含む素子基板を備える。素子基板は、画素毎に、発光素子と、発光素子を駆動するトランジスターと、を有する。発光素子は、トランジスターの上に絶縁層を介して配置されると共に、反射電極と、保護層と、光路調整層と、第1の電極と、発光層と、第2の電極と、が積層された構造を有する。発光素子は、コンタクト電極を介してトランジスターと電気的に接続される。保護層には、保護層を貫通するコンタクトホールが形成される。コンタクト電極は、コンタクトホールに埋め込まれた状態で配置された第1のコンタクト部と、保護層の面上に配置された第2のコンタクト部と、を含む。保護層は、反射電極の上に配置された第1の絶縁膜と、第1の絶縁膜の面上に配置されると共に、第2のコンタクト部と同じ形状にパターニングされた第2の絶縁膜と、を含む。反射電極は、画素毎に分割して配置される。コンタクト電極を介して反射電極と第1の電極とが電気的に接続される。絶縁層を貫通して配置されたコンタクト電極を介してトランジスターと反射電極とが電気的に接続される。画素毎に分割して配置された反射電極の各間に間隙が形成されている。 An electro-optical device according to an aspect of the present invention includes an element substrate including a display area in which a plurality of pixels are arranged in a matrix. The element substrate includes, for each pixel, a light emitting element and a transistor for driving the light emitting element. The light emitting element is disposed on the transistor via the insulating layer, and the reflective electrode, the protective layer, the optical path adjustment layer, the first electrode, the light emitting layer, and the second electrode are stacked. It has the following structure. The light emitting element is electrically connected to the transistor through the contact electrode. In the protective layer, a contact hole penetrating the protective layer is formed. The contact electrode includes a first contact portion disposed in a state of being buried in the contact hole, and a second contact portion disposed on the surface of the protective layer. The protective layer is a first insulating film disposed on the reflective electrode, and a second insulating film disposed on the surface of the first insulating film and patterned in the same shape as the second contact portion. And. The reflective electrode is divided and disposed for each pixel. The reflective electrode and the first electrode are electrically connected via the contact electrode. The transistor and the reflective electrode are electrically connected through a contact electrode disposed through the insulating layer. A gap is formed between each of the reflective electrodes which are divided and disposed for each pixel.

この構成によれば、コンタクト電極を所定の形状にパターニングする際に、第1の絶縁膜を第2の絶縁膜のエッチングストッパーとして機能させることが可能である。これにより、第2の絶縁膜が第2のコンタクト部と同じ形状にパターニングされた場合でも、この第2の絶縁膜の下にある第1の絶縁膜の厚みにバラツキが生じるのを防ぐことができる。したがって、この電気光学装置では、保護層の面上に配置される光路調整層の厚みを調整することによって、反射電極と第1の電極との間の光路調整を正確に行うことができるため、共振構造による色再現性の良い発光素子の発光動作を行うことが可能である。   According to this configuration, when the contact electrode is patterned into a predetermined shape, it is possible to cause the first insulating film to function as an etching stopper of the second insulating film. Thus, even when the second insulating film is patterned in the same shape as the second contact portion, the thickness of the first insulating film under the second insulating film can be prevented from becoming uneven. it can. Therefore, in this electro-optical device, by adjusting the thickness of the optical path adjustment layer disposed on the surface of the protective layer, the optical path adjustment between the reflective electrode and the first electrode can be accurately performed, It is possible to perform the light emitting operation of the light emitting element with good color reproducibility by the resonant structure.

また、上記電気光学装置において、第の絶縁膜は、第の絶縁膜よりもエッチングレートが低い材料からなる構成であってもよい。 In the electro-optical device, the first insulating film may be made of a material having a lower etching rate than the second insulating film.

この構成によれば、コンタクト電極を所定の形状にパターニングする際の第1の絶縁膜と第2の絶縁膜とのエッチング選択比を高めることができる。したがって、第2の絶縁膜が第2のコンタクト部と同じ形状にパターニングされる際に、この第2の絶縁膜の下にある第1の絶縁膜をエッチングストッパーとして機能させることが可能である。   According to this configuration, it is possible to increase the etching selectivity between the first insulating film and the second insulating film when patterning the contact electrode into a predetermined shape. Therefore, when the second insulating film is patterned in the same shape as the second contact portion, the first insulating film under the second insulating film can function as an etching stopper.

また、上記電気光学装置において、第1の絶縁膜は、窒化シリコンを含み、第2の絶縁膜は、酸化シリコンを含む構成であってもよい。   In the electro-optical device, the first insulating film may contain silicon nitride, and the second insulating film may contain silicon oxide.

この構成によれば、例えばフッ素系ガスを用いたドライエッチングによって、窒化シリコンに対して酸化シリコンを選択的にエッチングすることができる。したがって、コンタクト電極を所定の形状にパターニングする際に、第1の絶縁膜を第2の絶縁膜のエッチングストッパーとして機能させることが可能である。   According to this configuration, it is possible to selectively etch silicon oxide with respect to silicon nitride by dry etching using a fluorine-based gas, for example. Therefore, when patterning the contact electrode into a predetermined shape, it is possible to cause the first insulating film to function as an etching stopper of the second insulating film.

また、上記電気光学装置において、光路調整層の少なくとも一部の端部は、第2のコンタクト電極の面上に位置する構成であってもよい。   In the electro-optical device, at least a part of the end of the optical path adjustment layer may be located on the surface of the second contact electrode.

この構成によれば、光路調整層を所定の形状にパターニングする際に、第2のコンタクト電極を光路調整層のエッチングストッパーとして機能させると共に、各画素の開口率を高めることが可能である。   According to this configuration, when patterning the optical path adjustment layer into a predetermined shape, it is possible to make the second contact electrode function as an etching stopper of the optical path adjustment layer and to increase the aperture ratio of each pixel.

また、上記電気光学装置において、反射電極に開口が形成され、第1の絶縁膜は、開口が形成された反射電極の面上を覆うと共に、開口の内側に形成された凹部を有し、凹部に埋め込まれた埋め込み絶縁膜を含む構成であってもよい。   Further, in the above electro-optical device, the opening is formed in the reflective electrode, and the first insulating film covers the surface of the reflective electrode in which the opening is formed, and has a recess formed inside the aperture; It may be configured to include a buried insulating film embedded in the.

この構成によれば、保護層の光路調整層と接する側の面上を平坦化できるため、画素毎に光路調整層の厚みを調整することによって、反射電極と第1の電極との間の光路調整を正確に行うことができる。これにより、共振構造による色再現性の良い発光素子の発光動作を行うことが可能である。   According to this configuration, the surface on the side in contact with the optical path adjustment layer of the protective layer can be planarized, so that the optical path between the reflective electrode and the first electrode can be adjusted by adjusting the thickness of the optical path adjustment layer for each pixel. Adjustments can be made accurately. Thus, it is possible to perform the light emitting operation of the light emitting element with good color reproducibility by the resonant structure.

また、上記電気光学装置において、光路調整層は、埋め込み絶縁膜の面上を覆うと共に、第1の絶縁膜の面上に少なくとも一部の端部が位置するように配置されている構成であってもよい。   Further, in the above-described electro-optical device, the optical path adjustment layer is configured to cover the surface of the buried insulating film and to arrange at least a part of the end portion on the surface of the first insulating film. May be

この構成によれば、光路調整層を所定の形状にパターニングする際に、埋め込み絶縁膜を保護しながら、第1の絶縁膜を光路調整層のエッチングストッパーとして機能させることが可能である。   According to this configuration, when patterning the optical path adjustment layer into a predetermined shape, it is possible to cause the first insulating film to function as an etching stopper for the optical path adjustment layer while protecting the embedded insulating film.

また、上記電気光学装置において、第1の絶縁膜は、窒化シリコンを含み、光路調整層は、酸化シリコンを含む構成であってもよい。   In the electro-optical device, the first insulating film may contain silicon nitride, and the optical path adjustment layer may contain silicon oxide.

この構成によれば、例えばフッ素系ガスを用いたドライエッチングによって、窒化シリコンに対して酸化シリコンを選択的にエッチングすることができる。したがって、光路調整層を所定の形状にパターニングする際に、第1の絶縁膜を光路調整層のエッチングストッパーとして機能させることが可能である。   According to this configuration, it is possible to selectively etch silicon oxide with respect to silicon nitride by dry etching using a fluorine-based gas, for example. Therefore, when the light path adjustment layer is patterned into a predetermined shape, it is possible to cause the first insulating film to function as an etching stopper of the light path adjustment layer.

また、上記電気光学装置において、反射電極の面上に増反射層が配置されている構成であってもよい。   Further, in the above-described electro-optical device, the configuration may be such that the reflection increasing layer is disposed on the surface of the reflection electrode.

この構成によれば、反射電極による反射特性を高めることが可能である。   According to this configuration, it is possible to improve the reflection characteristics of the reflection electrode.

また、上記電気光学装置において、反射電極は、画素毎に分割して配置され、コンタクト電極を介して反射電極と第1の電極とが電気的に接続され、絶縁層を貫通して配置されたコンタクト電極を介してトランジスターと反射電極とが電気的に接続され、画素毎に分割して配置された反射電極の各間に間隙が形成されている構成であってもよい。   In the above-described electro-optical device, the reflective electrode is divided and disposed for each pixel, and the reflective electrode and the first electrode are electrically connected through the contact electrode and disposed so as to penetrate the insulating layer. The transistor and the reflective electrode may be electrically connected to each other through the contact electrode, and a gap may be formed between each of the reflective electrodes divided and disposed for each pixel.

この構成によれば、反射電極を介してトランジスターと第1の電極とが電気的に接続されるため、反射電極と第1の電極とが同電位となる。これにより、トランジスターから反射電極を介して第1の電極に印加される電位を制御しながら、信頼性の高い発光素子の発光動作を行うことが可能である。また、この構成によれば、歩留まりの更なる向上を図ることが可能である。   According to this configuration, the transistor and the first electrode are electrically connected via the reflective electrode, so that the reflective electrode and the first electrode have the same potential. Thus, the light emitting operation of the highly reliable light emitting element can be performed while controlling the potential applied to the first electrode from the transistor through the reflective electrode. Moreover, according to this configuration, it is possible to further improve the yield.

また、上記電気光学装置において、反射電極は、電源線の一部により構成され、反射電極には、孔部が形成され、孔部の内側には、中継電極が配置され、コンタクト電極は、中継電極を介してトランジスターと電気的に接続されている構成であってもよい。   In the above-described electro-optical device, the reflective electrode is constituted by a part of the power supply line, a hole is formed in the reflective electrode, a relay electrode is disposed inside the hole, and the contact electrode is relayed The transistor may be electrically connected to the transistor through an electrode.

この構成によれば、孔部から入射する光をコンタクト電極で遮光することによって、表示品質を向上させることが可能である。   According to this configuration, it is possible to improve the display quality by shielding the light incident from the hole with the contact electrode.

また、本発明の一つの態様に係る電子機器は、上記何れかの電気光学装置を備えることを特徴とする。   An electronic apparatus according to an aspect of the present invention includes any one of the above-described electro-optical devices.

この構成によれば、色再現性の良い発光素子の発光動作を行うことを可能とした電気光学装置を備えた電子機器を提供することが可能である。   According to this configuration, it is possible to provide an electronic apparatus provided with an electro-optical device capable of performing a light emitting operation of a light emitting element with good color reproducibility.

また、本発明の一つの態様に係る電気光学装置の製造方法は、複数の画素がマトリックス状に配列された表示領域を含む素子基板を備え、素子基板は、画素毎に、発光素子と、発光素子を駆動するトランジスターと、を有し、発光素子は、トランジスターの上に絶縁層を介して配置されると共に、反射電極と、保護層と、光路調整層と、第1の電極と、発光層と、第2の電極と、が積層された構造を有し、発光素子は、コンタクト電極を介してトランジスターと電気的に接続され、保護層には、保護層を貫通するコンタクトホールが形成され、コンタクト電極は、コンタクトホールに埋め込まれた状態で配置された第1のコンタクト部と、保護層の面上に配置された第2のコンタクト部と、を含み、保護層は、反射電極の上に配置された第1の絶縁膜と、第1の絶縁膜の面上に配置されると共に、第2のコンタクト部と同じ形状にパターニングされた第2の絶縁膜と、を含み、反射電極は、画素毎に分割して配置され、コンタクト電極を介して反射電極と第1の電極とが電気的に接続され、絶縁層を貫通して配置されたコンタクト電極を介してトランジスターと反射電極とが電気的に接続され、画素毎に分割して配置された反射電極の各間に間隙が形成されている電気光学装置の製造方法であって、反射電極の上に第1の絶縁膜を形成する工程と、第1の絶縁膜の面上に第2の絶縁膜を形成する工程と、第1の絶縁膜及び第2の絶縁膜を貫通するコンタクトホールを形成する工程と、コンタクトホールに埋め込まれた状態で、第2の絶縁膜の面上を覆う導電膜を形成する工程と、導電膜の面上に所定の形状のマスク層を形成する工程と、第1の絶縁膜の表面が露出するまで導電膜及び第1の絶縁膜をエッチングする工程と、マスク層を除去する工程と、第1の絶縁膜の上方に第1の電極を形成する工程と、を含むことを特徴とする。 A method of manufacturing an electro-optical device according to one aspect of the present invention includes an element substrate including a display area in which a plurality of pixels are arranged in a matrix, and the element substrate includes a light emitting element and light emission for each pixel. And a transistor for driving the element, the light emitting element being disposed on the transistor through the insulating layer, the reflective electrode, the protective layer, the optical path adjustment layer, the first electrode, the light emitting layer And the second electrode is stacked, the light emitting element is electrically connected to the transistor through the contact electrode, and a contact hole penetrating the protective layer is formed in the protective layer. The contact electrode includes a first contact portion disposed in a state of being buried in the contact hole and a second contact portion disposed on the surface of the protective layer, and the protective layer is disposed on the reflective electrode. First placed An insulating film, and a second insulating film disposed on the surface of the first insulating film and patterned in the same shape as the second contact portion, and the reflective electrode is divided for each pixel The reflective electrode and the first electrode are electrically connected through the contact electrode, and the transistor and the reflective electrode are electrically connected through the contact electrode disposed through the insulating layer. What is claimed is: 1. A method of manufacturing an electro-optical device, comprising: forming a first insulating film on a reflective electrode; Forming a second insulating film on the surface of the film, forming a contact hole penetrating the first insulating film and the second insulating film, and embedding the second insulating film in the contact hole Forming a conductive film covering the surface of the insulating film; Forming a mask layer of a predetermined shape on the surface of the film, etching the conductive film and the first insulation film until the surface of the first insulation film is exposed, and removing the mask layer, And forming a first electrode above the first insulating film.

この方法によれば、コンタクトホールに埋め込まれた状態で配置された第1のコンタクト部と、保護層の面上に配置された第2のコンタクト部と、を含むコンタクト電極を形成することができる。また、コンタクト電極を所定の形状にパターニングする際に、第1の絶縁膜を第2の絶縁膜のエッチングストッパーとして機能させることが可能である。これにより、第2の絶縁膜が第2のコンタクト部と同じ形状にパターニングされた場合でも、この第2の絶縁膜の下にある第1の絶縁膜の厚みにバラツキが生じるのを防ぐことができる。したがって、この電気光学装置の製造方法では、保護層の面上に形成される光路調整層の厚みを調整することによって、反射電極と第1の電極との間の光路調整を正確に行うことができるため、共振構造による色再現性の良い発光素子の発光動作を行うことを可能とした電気光学装置を製造することが可能である。   According to this method, it is possible to form a contact electrode including the first contact portion disposed in a state of being buried in the contact hole and the second contact portion disposed on the surface of the protective layer. . Further, when the contact electrode is patterned into a predetermined shape, the first insulating film can be made to function as an etching stopper of the second insulating film. Thus, even when the second insulating film is patterned in the same shape as the second contact portion, the thickness of the first insulating film under the second insulating film can be prevented from becoming uneven. it can. Therefore, in the method of manufacturing the electro-optical device, the optical path adjustment between the reflective electrode and the first electrode can be accurately performed by adjusting the thickness of the optical path adjustment layer formed on the surface of the protective layer. Accordingly, it is possible to manufacture an electro-optical device capable of performing the light emitting operation of the light emitting element with good color reproducibility by the resonant structure.

また、上記電気光学装置の製造方法において、第の絶縁膜には、第の絶縁膜よりもエッチングレートが低い材料を用いる方法であってもよい。 In the method of manufacturing the electro-optical device, the first insulating film may be formed of a material having a lower etching rate than the second insulating film.

この方法によれば、コンタクト電極を所定の形状にパターニングする際の第1の絶縁膜と第2の絶縁膜とのエッチング選択比を高めることができる。したがって、第2の絶縁膜が第2のコンタクト部と同じ形状にパターニングされる際に、この第2の絶縁膜の下にある第1の絶縁膜をエッチングストッパーとして機能させることが可能である。   According to this method, it is possible to increase the etching selectivity between the first insulating film and the second insulating film when patterning the contact electrode into a predetermined shape. Therefore, when the second insulating film is patterned in the same shape as the second contact portion, the first insulating film under the second insulating film can function as an etching stopper.

また、上記電気光学装置の製造方法において、第1の絶縁膜として、窒化シリコン膜を形成し、第2の絶縁膜として、酸化シリコン膜を形成する方法であってもよい。   In the method of manufacturing the electro-optical device, a silicon nitride film may be formed as the first insulating film, and a silicon oxide film may be formed as the second insulating film.

この方法によれば、例えばフッ素系ガスを用いたドライエッチングによって、窒化シリコンに対して酸化シリコンを選択的にエッチングすることができる。したがって、コンタクト電極を所定の形状にパターニングする際に、第1の絶縁膜を第2の絶縁膜のエッチングストッパーとして機能させることが可能である。   According to this method, silicon oxide can be selectively etched with respect to silicon nitride by dry etching using, for example, a fluorine-based gas. Therefore, when patterning the contact electrode into a predetermined shape, it is possible to cause the first insulating film to function as an etching stopper of the second insulating film.

本発明の第1の実施形態に係る有機EL装置の構成を示す平面図である。FIG. 1 is a plan view showing the configuration of an organic EL device according to a first embodiment of the present invention. 図1に示す有機EL装置が備える素子基板の構成を示す回路図である。It is a circuit diagram which shows the structure of the element substrate with which the organic electroluminescent apparatus shown in FIG. 1 is provided. 図1に示す有機EL装置が備える画素回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the pixel circuit with which the organic electroluminescent apparatus shown in FIG. 1 is provided. 図1に示す有機EL装置が備える画素の構成を示す平面図である。It is a top view which shows the structure of the pixel with which the organic electroluminescent apparatus shown in FIG. 1 is provided. (a)図4中に示す線分A─A’による第1の実施形態に係る断面図、(b)(a)中に示す一部の画素を拡大した断面図である。(A) Sectional drawing which concerns on 1st Embodiment by line segment A-A 'shown in FIG. 4, (b) It is sectional drawing to which the one part pixel shown in (a) was expanded. (a)図4中に示す線分B─B’による第1の実施形態に係る断面図、(b)図4中に示す線分C─C’による第1の実施形態に係る断面図、(c)図4中に示す線分D─D’による第1の実施形態に係る断面図である。(A) A cross-sectional view according to the first embodiment by line segment B-B 'shown in FIG. 4, (b) A cross-sectional view according to the first embodiment by line segment C-C' shown in FIG. (C) It is sectional drawing which concerns on 1st Embodiment by line segment DD 'shown in FIG. 図1に示す有機EL装置の製造工程を説明するための断面図である。It is sectional drawing for demonstrating the manufacturing process of the organic electroluminescent apparatus shown in FIG. (a)図4中に示す線分A─A’による第2の実施形態に係る断面図、(b)(a)中に示す一部の画素を拡大した断面図である。(A) Sectional drawing which concerns on 2nd Embodiment by line segment A-A 'shown in FIG. 4, (b) It is sectional drawing to which the one part pixel shown in (a) was expanded. (a)図4中に示す線分B─B’による第2の実施形態に係る断面図、(b)図4中に示す線分C─C’による第2の実施形態に係る断面図、(c)図4中に示す線分D─D’による第2の実施形態に係る断面図である。(A) A cross-sectional view according to the second embodiment taken along line BB 'shown in FIG. 4, (b) A cross-sectional view according to the second embodiment taken along line CC' shown in FIG. (C) It is sectional drawing which concerns on 2nd Embodiment by line segment DD 'shown in FIG. 本発明の第3の実施形態に係る有機EL装置が備える画素の構成を示す平面図である。It is a top view which shows the structure of the pixel with which the organic electroluminescent apparatus which concerns on the 3rd Embodiment of this invention is provided. 図10中に示す線分E─E’による断面図である。11 is a cross-sectional view taken along line E-E 'shown in FIG. 図10に示す有機EL装置の製造工程を説明するための断面図である。FIG. 11 is a cross-sectional view for illustrating a manufacturing process of the organic EL device shown in FIG. 10. 有機EL装置を備えた電子機器の一例を示す概略図である。It is the schematic which shows an example of the electronic device provided with the organic electroluminescent apparatus.

[第1の実施形態]
(有機EL装置)
先ず、本発明の第1の実施形態として図1に示す有機EL装置100について説明する。
有機EL装置100は、本発明における「電気光学装置」の一例として示す自発光型の表示装置である。なお、図1は、有機EL装置100の構成を模式的に示す平面図である。
First Embodiment
(Organic EL device)
First, an organic EL device 100 shown in FIG. 1 will be described as a first embodiment of the present invention.
The organic EL device 100 is a self-emission display device shown as an example of the “electro-optical device” in the present invention. FIG. 1 is a plan view schematically showing the structure of the organic EL device 100. As shown in FIG.

有機EL装置100は、図1に示すように、素子基板10と、保護基板70とを有している。素子基板10と保護基板70とは、互いに対向した状態で、図示を省略する接着剤によって接合されている。なお、接着剤には、例えばエポキシ樹脂やアクリル樹脂などを使用することができる。   As shown in FIG. 1, the organic EL device 100 has an element substrate 10 and a protective substrate 70. The element substrate 10 and the protective substrate 70 are bonded to each other by an adhesive (not shown) while facing each other. In addition, an epoxy resin, an acrylic resin, etc. can be used for an adhesive agent, for example.

素子基板10は、発光素子として、青色(B)光を発する有機EL素子30Bが配置された画素20Bと、緑色(G)の光を発する有機EL素子30Gが配置された画素20Gと、赤色(R)の光を発する有機EL素子30Rが配置された画素20Rとがマトリックス状に配列された表示領域Eを有している。   The element substrate 10 includes, as light emitting elements, a pixel 20B in which an organic EL element 30B that emits blue (B) light is disposed, a pixel 20G in which an organic EL element 30G that emits green (G) light is disposed, The pixel 20R in which the organic EL element 30R emitting R light is disposed has a display area E in which the pixels 20R are arranged in a matrix.

有機EL装置100では、画素20Bと画素20Gと画素20Rとが表示単位となってフルカラーの表示が提供される。なお、以降の説明では、画素20B、画素20G及び画素20Rをまとめて画素20として扱う場合があり、有機EL素子30B、有機EL素子30G及び有機EL素子30Rをまとめて有機EL素子30として扱う場合がある。   In the organic EL device 100, full color display is provided with the pixel 20B, the pixel 20G, and the pixel 20R as a display unit. In the following description, the pixel 20B, the pixel 20G and the pixel 20R may be collectively treated as the pixel 20, and the organic EL element 30B, the organic EL element 30G and the organic EL element 30R are collectively treated as the organic EL element 30. There is.

表示領域Eには、カラーフィルター層50が設けられている。カラーフィルター層50のうち、画素20Bの有機EL素子30Bの上には、青色のカラーフィルター層50Bが配置され、画素20Gの有機EL素子30Gの上には、緑色のカラーフィルター層50Gが配置され、画素20Rの有機EL素子30Rの上には、赤色のカラーフィルター層50Rが配置されている。   In the display area E, a color filter layer 50 is provided. Of the color filter layer 50, the blue color filter layer 50B is disposed on the organic EL element 30B of the pixel 20B, and the green color filter layer 50G is disposed on the organic EL element 30G of the pixel 20G. A red color filter layer 50R is disposed on the organic EL element 30R of the pixel 20R.

本実施形態では、同色の発光が得られる画素20がY方向(第1の方向)に配列し、異なる色の発光が得られる画素20がY方向に対して交差(直交)するX方向(第2の方向)に配列している。したがって、画素20の配置は、所謂ストライプ方式となっている。この画素の配列に応じて、有機EL素子30B、有機EL素子30G及び有機EL素子30Rはそれぞれストライプ状に配置されており、青色のカラーフィルター層50B、緑色のカラーフィルター層50G、赤色のカラーフィルター層50Rもまたストライプ状に配置されている。なお、画素20の配置は、ストライプ方式に限定されず、モザイク方式、デルタ方式であってもよい。   In the present embodiment, the pixels 20 from which light emission of the same color is obtained are arranged in the Y direction (first direction), and the pixels 20 from which light emission of different colors is obtained cross (orthogonal) the Y direction. It is arranged in the direction 2). Therefore, the arrangement of the pixels 20 is a so-called stripe method. The organic EL elements 30B, the organic EL elements 30G, and the organic EL elements 30R are arranged in stripes according to the arrangement of the pixels, and the blue color filter layer 50B, the green color filter layer 50G, and the red color filter Layers 50R are also arranged in stripes. The arrangement of the pixels 20 is not limited to the stripe method, and may be a mosaic method or a delta method.

有機EL装置100は、トップエミッション構造を有している。したがって、有機EL素子30で発せられた光は、素子基板10のカラーフィルター層50を透過して保護基板70の側から表示光として射出される。   The organic EL device 100 has a top emission structure. Therefore, light emitted from the organic EL element 30 is transmitted through the color filter layer 50 of the element substrate 10 and emitted from the side of the protective substrate 70 as display light.

有機EL装置100がトップエミッション構造であることから、素子基板10の基材には、透明な石英基板やガラス基板などに加えて、不透明なセラミック基板や半導体基板などを用いることができる。本実施形態では、素子基板10の基材として、シリコン基板(半導体基板)を使用している。   Since the organic EL device 100 has a top emission structure, an opaque ceramic substrate or semiconductor substrate can be used as the base of the element substrate 10 in addition to the transparent quartz substrate or glass substrate. In the present embodiment, a silicon substrate (semiconductor substrate) is used as a base of the element substrate 10.

表示領域Eの外側には、素子基板10の長辺側の一辺に沿って、複数の外部接続用端子103が配列されている。複数の外部接続用端子103と表示領域Eとの間には、データ線駆動回路101が設けられている。素子基板10の短辺側の二辺と表示領域Eとの間には、走査線駆動回路102が設けられている。なお、以降の説明では、素子基板10の長辺に沿った方向をX方向とし、素子基板10の短辺に沿った方向をY方向とし、保護基板70から素子基板10に向かう方向をZ(+)方向とする。   Outside the display area E, a plurality of external connection terminals 103 are arranged along one side on the long side of the element substrate 10. A data line drive circuit 101 is provided between the plurality of external connection terminals 103 and the display area E. The scanning line driving circuit 102 is provided between the display area E and the two short sides of the element substrate 10. In the following description, the direction along the long side of the element substrate 10 is the X direction, the direction along the short side of the element substrate 10 is the Y direction, and the direction from the protective substrate 70 toward the element substrate 10 is Z ( +) Direction.

保護基板70は、素子基板10よりも小さく、外部接続用端子103が露出されるように素子基板10と対向して配置されている。保護基板70は、透光性の基板であり、石英基板やガラス基板などを使用することができる。保護基板70は、表示領域Eに配置された有機EL素子30が傷つかないように保護する役割を有し、表示領域Eよりも広く設けられている。   The protective substrate 70 is smaller than the element substrate 10, and is disposed to face the element substrate 10 so that the external connection terminals 103 are exposed. The protective substrate 70 is a translucent substrate, and a quartz substrate, a glass substrate, or the like can be used. The protective substrate 70 has a role of protecting the organic EL element 30 disposed in the display area E so as not to be damaged, and is provided wider than the display area E.

図2は、素子基板10の構成を示す回路図である。素子基板10には、図2に示すように、m行の走査線12がX方向に延在して設けられ、n列のデータ線14がY方向に延在して設けられている。また、素子基板10には、データ線14に沿って列毎に電源線19がY方向に延在して設けられている。   FIG. 2 is a circuit diagram showing the structure of the element substrate 10. As shown in FIG. 2, on the element substrate 10, m rows of scanning lines 12 extend in the X direction, and n columns of data lines 14 extend in the Y direction. Further, power supply lines 19 are provided extending in the Y direction on the element substrate 10 along the data lines 14 for each column.

素子基板10には、m行の走査線12とn列のデータ線14との交差部に対応して、画素回路110が設けられている。画素回路110は、画素20の一部をなす。表示領域Eには、m行×n列の画素回路110が、マトリックス状に配列されている。   In the element substrate 10, pixel circuits 110 are provided corresponding to intersections between the m rows of scanning lines 12 and the n columns of data lines 14. The pixel circuit 110 forms a part of the pixel 20. In the display area E, m rows × n columns of pixel circuits 110 are arranged in a matrix.

電源線19には、初期化用のリセット電位Vorstが供給(給電)されている。さらに、図示を省略するが、制御信号Gcmp,Gel,Gorstを供給する3つの制御線が、走査線12に並行して設けられている。   A reset potential Vorst for initialization is supplied (supplied) to the power supply line 19. Furthermore, although not shown, three control lines for supplying control signals Gcmp, Gel, and Gorst are provided in parallel to the scanning line 12.

走査線12は、走査線駆動回路102に電気的に接続されている。データ線14は、データ線駆動回路101に電気的に接続されている。走査線駆動回路102には、走査線駆動回路102を制御するための制御信号Ctr1が供給されている。データ線駆動回路101には、データ線駆動回路101を制御するための制御信号Ctr2が供給されている。   The scan line 12 is electrically connected to the scan line drive circuit 102. The data line 14 is electrically connected to the data line drive circuit 101. A control signal Ctr1 for controlling the scan line drive circuit 102 is supplied to the scan line drive circuit 102. A control signal Ctr2 for controlling the data line drive circuit 101 is supplied to the data line drive circuit 101.

走査線駆動回路102は、フレームの期間にわたって走査線12を1行毎に走査するための走査信号Gwr(1)、Gwr(2)、Gwr(3)、…、Gwr(m− 1)、Gwr(m)を、制御信号Ctr1に従って生成する。さらに、走査線駆動回路102は、走査信号Gwrの他に、制御信号Gcmp,Gel,Gorstを制御線に供給する。なお、フレームの期間とは、有機EL装置100で1カット(コマ)分の画像が表示される期間であり、例えば同期信号に含まれる垂直同期信号の周波数が120Hzであれば、1フレームの期間は約8.3ミリ秒となる。   The scanning line drive circuit 102 generates scanning signals Gwr (1), Gwr (2), Gwr (3),..., Gwr (m-1), Gwr for scanning the scanning lines 12 row by row over the period of a frame. (M) is generated according to the control signal Ctr1. Furthermore, the scanning line drive circuit 102 supplies control signals Gcmp, Gel, and Gorst to the control lines in addition to the scanning signal Gwr. Note that the frame period is a period in which an image for one cut (frame) is displayed on the organic EL device 100. For example, if the frequency of the vertical synchronization signal included in the synchronization signal is 120 Hz, the period of one frame Is about 8.3 milliseconds.

データ線駆動回路101は、走査線駆動回路102によって選択された行に位置する画素回路110に対し、当該画素回路110の諧調データに応じた電位のデータ信号Vd(1)、Vd(2)、…、Vd(n)を、1、2、…、n列目のデータ線14に供給する。   The data line drive circuit 101 applies, to the pixel circuits 110 located in the row selected by the scan line drive circuit 102, data signals Vd (1) and Vd (2) of potentials corresponding to gradation data of the pixel circuits 110. , And Vd (n) are supplied to the data lines 14 in the first, second,.

図3は、画素回路110の構成を示す回路図である。画素回路110は、図3に示すように、PチャネルMOS型のトランジスター121,122,123,124,125と、有機EL素子30と、容量21とを有している。画素回路110には、上述した走査信号Gwrや制御信号Gcmp,Gel,Gorstなどが供給される。   FIG. 3 is a circuit diagram showing a configuration of the pixel circuit 110. As shown in FIG. As shown in FIG. 3, the pixel circuit 110 includes P-channel MOS transistors 121, 122, 123, 124, and 125, an organic EL element 30, and a capacitor 21. The above-described scan signal Gwr, control signals Gcmp, Gel, Gorrst and the like are supplied to the pixel circuit 110.

有機EL素子30は、互いに対向する画素電極(第1の電極)31と対向電極(第2の電極)33とで発光機能層(発光層)32を挟持した構造を有している。   The organic EL element 30 has a structure in which a light emitting function layer (light emitting layer) 32 is sandwiched between a pixel electrode (first electrode) 31 and a counter electrode (second electrode) 33 facing each other.

画素電極31は、発光機能層32に正孔を供給するアノードであり、光透過性有する導電材料により形成されている。本実施形態では、画素電極31として、例えば膜厚200nmのITO(Indium Tin Oxide)膜を形成している。画素電極31は、トランジスター124のドレイン及びトランジスター125のソース又はドレインの一方に電気的に接続されている。   The pixel electrode 31 is an anode that supplies holes to the light emitting functional layer 32, and is formed of a light transmitting conductive material. In the present embodiment, an ITO (Indium Tin Oxide) film having a film thickness of 200 nm, for example, is formed as the pixel electrode 31. The pixel electrode 31 is electrically connected to the drain of the transistor 124 and one of the source and the drain of the transistor 125.

対向電極33は、発光機能層32に電子を供給するカソードであり、例えばマグネシウム(Mg)と銀(Ag)との合金などの光透過性と光反射性とを有する導電材料により形成されている。対向電極33は、複数の画素20に跨って設けられた共通電極であり、電源線8に電気的に接続されている。電源線8には、画素回路110において電源の低位側となる電位Vctが供給されている。   The counter electrode 33 is a cathode that supplies electrons to the light emitting functional layer 32, and is formed of a conductive material having light transparency and light reflectivity, such as an alloy of magnesium (Mg) and silver (Ag), for example. . The counter electrode 33 is a common electrode provided across the plurality of pixels 20 and is electrically connected to the power supply line 8. The power supply line 8 is supplied with a potential Vct which is the lower side of the power supply in the pixel circuit 110.

発光機能層32は、画素電極31の側から順に積層された正孔注入層、正孔輸送層、有機発光層、及び電子輸送層などを有している。有機EL素子30では、画素電極31から供給される正孔と、対向電極33から供給される電子とが、発光機能層32の中で結合することによって、発光機能層32が発光する。   The light emitting functional layer 32 includes a hole injection layer, a hole transport layer, an organic light emitting layer, an electron transport layer, and the like stacked in order from the pixel electrode 31 side. In the organic EL element 30, the light emitting function layer 32 emits light by combining the holes supplied from the pixel electrode 31 and the electrons supplied from the counter electrode 33 in the light emitting function layer 32.

また、素子基板10には、各電源線19に交差して電源線6がX方向に延在して設けられている。なお、電源線6はY方向に延在して設けられてもよいし、X方向及びY方向の両方に延在するように設けられてもよい。トランジスター121は、ソースが電源線6に電気的に接続され、ドレインがトランジスター123のソース又はドレインの他方と、トランジスター124のソースとにそれぞれ電気的に接続されている。また、電源線6には、画素回路110において電源の高位側となる電位Velが供給されている。また、電源線6には、容量21の一端が電気的に接続されている。トランジスター121は、トランジスター121のゲート及びソース間の電圧に応じた電流を流す駆動トランジスターとして機能する。   Further, on the element substrate 10, power supply lines 6 are provided extending in the X direction so as to intersect the respective power supply lines 19. Power supply line 6 may extend in the Y direction, or may extend in both the X direction and the Y direction. The source of the transistor 121 is electrically connected to the power supply line 6, and the drain is electrically connected to the other of the source and the drain of the transistor 123 and the source of the transistor 124. The power supply line 6 is supplied with a potential Vel which is the high power side of the power supply in the pixel circuit 110. Further, one end of the capacitor 21 is electrically connected to the power supply line 6. The transistor 121 functions as a driving transistor that allows current to flow according to the voltage between the gate and the source of the transistor 121.

トランジスター122は、ゲートが走査線12に電気的に接続され、ソース又はドレインの一方がデータ線14に電気的に接続されている。また、トランジスター122は、ソース又はドレインの他方が、トランジスター121のゲートと、容量21の他端と、トランジスター123のソース又はドレインの一方とに、それぞれ電気的に接続されている。トランジスター122は、トランジスター121のゲートとデータ線14との間に電気的に接続され、トランジスター121のゲートとデータ線14との間の電気的な接続を制御する書込トランジスターとして機能する。   The gate of the transistor 122 is electrically connected to the scan line 12, and one of the source and the drain is electrically connected to the data line 14. The other of the source and the drain of the transistor 122 is electrically connected to the gate of the transistor 121, the other end of the capacitor 21, and one of the source or the drain of the transistor 123. The transistor 122 is electrically connected between the gate of the transistor 121 and the data line 14, and functions as a write transistor that controls the electrical connection between the gate of the transistor 121 and the data line 14.

トランジスター123は、ゲートが制御線に電気的に接続され、制御信号Gcmpが供給される。トランジスター123は、トランジスター121のゲート及びドレインの間の電気的な接続を制御する、閾値補償トランジスターとして機能する。   The gate of the transistor 123 is electrically connected to the control line, and the control signal Gcmp is supplied. The transistor 123 functions as a threshold compensation transistor that controls the electrical connection between the gate and the drain of the transistor 121.

トランジスター124は、ゲートが制御線に電気的に接続され、制御信号Gelが供給される。トランジスター124は、ドレインがトランジスター125のソース又はドレインの一方と有機EL素子30の画素電極31とにそれぞれ電気的に接続されている。トランジスター124は、トランジスター121のドレインと、有機EL素子30の画素電極31との間の電気的な接続を制御する、発光制御トランジスターとして機能する。   The gate of the transistor 124 is electrically connected to the control line, and the control signal Gel is supplied. The drain of the transistor 124 is electrically connected to one of the source and the drain of the transistor 125 and the pixel electrode 31 of the organic EL element 30. The transistor 124 functions as a light emission control transistor that controls the electrical connection between the drain of the transistor 121 and the pixel electrode 31 of the organic EL element 30.

トランジスター125は、ゲートが制御線に電気的に接続され、制御信号Gorstが供給される。また、トランジスター125のソース又はドレインの他方は、電源線19に電気的に接続され、リセット電位Vorstが供給されている。トランジスター125は、電源線19と、有機EL素子30の画素電極31との間の電気的な接続を制御する初期化トランジスターとして機能する。   The gate of the transistor 125 is electrically connected to the control line, and the control signal Gorst is supplied. The other of the source and the drain of the transistor 125 is electrically connected to the power supply line 19 and supplied with a reset potential Vorst. The transistor 125 functions as an initialization transistor that controls the electrical connection between the power supply line 19 and the pixel electrode 31 of the organic EL element 30.

図4は、画素20(画素20B,20G,20R)の構成を示す平面図である。図5(a)は、図4中に示す線分A─A’による画素20B,20G,20RのX方向に沿った断面図である。図5(b)は、図5(a)中に示す一部の画素20Rを拡大した断面図である。図6(a)は、図4中に示す線分B─B’による画素20BのY方向に沿った断面図である。図6(b)は、図4中に示す線分C─C’による画素20GのY方向に沿った断面図である。図6(c)は、図4中に示す線分D─D’による画素20RのY方向に沿った断面図である。   FIG. 4 is a plan view showing the configuration of the pixel 20 (pixels 20B, 20G, and 20R). FIG. 5A is a cross-sectional view of the pixels 20B, 20G, and 20R along the X direction taken along line A-A 'shown in FIG. FIG. 5B is an enlarged sectional view of a part of the pixels 20R shown in FIG. 5A. FIG. 6A is a cross-sectional view of the pixel 20B along the Y direction taken along line B-B 'shown in FIG. FIG. 6B is a cross-sectional view of the pixel 20G along the Y direction taken along line C-C 'shown in FIG. FIG. 6C is a cross-sectional view of the pixel 20R along the Y direction with the line segment D-D 'shown in FIG.

各画素20B,20G,20Rは、図4及び図5(a),(b)に示すように、それぞれ平面視で矩形状を為して、短手方向がX方向(長手方向がY方向)と平行となるように配置されている。また、各有機EL素子30B,30G,30Rの間には、画素分離層29が設けられている。   Each of the pixels 20B, 20G, and 20R has a rectangular shape in plan view as shown in FIG. 4 and FIGS. 5A and 5B, and the width direction is the X direction (the longitudinal direction is the Y direction). It is arranged to be parallel to. In addition, a pixel separation layer 29 is provided between the organic EL elements 30B, 30G, and 30R.

画素分離層29は、絶縁材料からなり、隣り合う有機EL素子30B,30G,30Rの間を電気的に絶縁している。本実施形態では、画素分離層29として、例えば膜厚25nmの酸化シリコン(SiO)膜を形成している。画素分離層29は、各画素20B,20G,20Rの画素電極31の周縁部を覆うように設けられている。すなわち、画素分離層29には、各画素20B,20G,20Rの画素電極31の一部を露出させる開口29CTが設けられている。開口29CTは、平面視で矩形状を為して、各画素20の発光領域を規定している。 The pixel separation layer 29 is made of an insulating material and electrically insulates between the adjacent organic EL elements 30B, 30G, and 30R. In the present embodiment, for example, a silicon oxide (SiO 2 ) film with a film thickness of 25 nm is formed as the pixel separation layer 29. The pixel separation layer 29 is provided to cover the peripheral portion of the pixel electrode 31 of each of the pixels 20B, 20G, and 20R. That is, the pixel separation layer 29 is provided with an opening 29CT for exposing a part of the pixel electrode 31 of each of the pixels 20B, 20G, and 20R. The opening 29CT has a rectangular shape in plan view, and defines a light emitting area of each pixel 20.

各画素20B,20G,20Rに配置された有機EL素子30B,30G,30Rは、図5(a),(b)及び図6(a)〜(c)に示すように、層間絶縁層(絶縁層)34の上に、反射電極35と、増反射層36と、保護層37と、光路調整層38と、画素電極31と、発光機能層32と、対向電極33とが積層された共振構造(キャビティ構造)を有している。なお、図4、図5(a),(b)及び図6(a)〜(c)では、上述した発光機能層32及び対向電極33の図示を省略している。   As shown in FIGS. 5A, 5B and 6A to 6C, the organic EL elements 30B, 30G, and 30R disposed in the respective pixels 20B, 20G, and 20R are interlayer insulating layers (insulation layers (insulation layers). Resonant structure in which the reflective electrode 35, the reflective layer 36, the protective layer 37, the optical path adjustment layer 38, the pixel electrode 31, the light emitting functional layer 32, and the counter electrode 33 are stacked on the layer 34). (Cavity structure). In addition, in FIG. 4, FIG. 5 (a), (b) and FIG. 6 (a)-(c), illustration of the light emission functional layer 32 mentioned above and the counter electrode 33 is abbreviate | omitted.

共振構造では、発光機能層32が発した光を反射電極35と対向電極33との間で繰り返し反射しながら、光路調整層38によって調整された反射電極35と対向電極33との間の光学的な距離に応じて、特定波長(共振波長)の光を増強させて射出することが可能となっている。   In the resonant structure, the light emitted from the light emitting functional layer 32 is repeatedly reflected between the reflective electrode 35 and the counter electrode 33, and the light between the reflective electrode 35 and the counter electrode 33 adjusted by the light path adjustment layer 38 is It is possible to enhance and emit light of a specific wavelength (resonance wavelength) according to the distance.

層間絶縁層34には、例えば酸化シリコン(SiO)などの絶縁材料が用いられている。なお、図5(a)においては、層間絶縁層34の下にはトランジスター124のみを示しているが、層間絶縁層34の下には、トランジスター124の他、走査線12、データ線14、電源線19、制御線、電源線6、画素回路110を構成するトランジスター121,122,123,124,125、容量21などが配置されている。層間絶縁層34の表面には、これらのトランジスターや配線などに応じて凹凸が形成される可能性があるが、反射電極35が形成される表面は平坦化されることが好ましい。 For the interlayer insulating layer 34, an insulating material such as silicon oxide (SiO 2 ) is used, for example. Although only the transistor 124 is shown under the interlayer insulating layer 34 in FIG. 5A, in addition to the transistor 124, the scanning line 12, the data line 14, and the power source are shown under the interlayer insulating layer 34. The line 19, the control line, the power supply line 6, the transistors 121, 122, 123, 124, 125 constituting the pixel circuit 110, the capacitor 21 and the like are arranged. Irregularities may be formed on the surface of the interlayer insulating layer 34 according to these transistors, wirings, and the like, but it is preferable that the surface on which the reflective electrode 35 is formed be planarized.

反射電極35は、画素20毎に分割して配置されている。すなわち、反射電極35は、画素20B,20G,20Rのそれぞれに設けられている。また、隣り合う反射電極35の各間には、間隙35CTが形成されている。したがって、隣り合う反射電極35の各間には間隙35CTが設けられており、画素20毎に電気的に分離され、異なる電位が印加可能に構成されている。   The reflective electrode 35 is divided for each pixel 20 and disposed. That is, the reflective electrode 35 is provided in each of the pixels 20B, 20G, and 20R. Further, a gap 35CT is formed between each of the adjacent reflective electrodes 35. Therefore, a gap 35CT is provided between each of the adjacent reflective electrodes 35 so as to be electrically separated for each pixel 20 so that different potentials can be applied.

反射電極35は、光反射性を有する導電材料からなり、平面視で矩形状に形成されている。反射電極35は、画素電極31よりも大きく、各画素20の反射領域を規定している。本実施形態では、反射電極35として、例えば第1層35aとなる膜厚30nmのチタン(Ti)膜の上に、第2層35bとなる膜厚100nmのアルミニウム(Al)と銅(Cu)との合金(AlCu)膜を形成している。   The reflective electrode 35 is made of a conductive material having light reflectivity, and is formed in a rectangular shape in plan view. The reflective electrode 35 is larger than the pixel electrode 31 and defines a reflective area of each pixel 20. In this embodiment, for example, aluminum (Al) and copper (Cu) having a film thickness of 100 nm to be the second layer 35b are formed on the titanium (Ti) film having a film thickness of 30 nm to be the first layer 35a. Alloy (AlCu) film is formed.

反射電極35は、層間絶縁層34を貫通して配置された第1のコンタクト電極28(図3及び図5(a)を参照。)を介して、上述したトランジスター124のドレインと電気的に接続されている。また、反射電極35は、第1のコンタクト電極28を介してトランジスター125のソース又はドレインの一方(図示せず)と電気的に接続されている。第1のコンタクト電極28には、例えばタングステン(W)やチタン(Ti)、窒化チタン(TiN)などの導電材料を用いることができる。本実施形態では、反射電極35の第1層35aは第1のコンタクト電極28と接続されている。   The reflective electrode 35 is electrically connected to the drain of the transistor 124 described above through the first contact electrode 28 (see FIGS. 3 and 5A) disposed through the interlayer insulating layer 34. It is done. In addition, the reflective electrode 35 is electrically connected to one of the source and the drain (not shown) of the transistor 125 through the first contact electrode 28. For the first contact electrode 28, for example, a conductive material such as tungsten (W), titanium (Ti), titanium nitride (TiN) or the like can be used. In the present embodiment, the first layer 35 a of the reflective electrode 35 is connected to the first contact electrode 28.

増反射層36は、反射電極35による反射特性を高めるためのものであり、例えば光透過性を有する絶縁材料からなる。増反射層36は、反射電極35の面上を覆うように配置されている。本実施形態では、増反射層36として、例えば膜厚40nmの酸化シリコン(SiO)膜を形成している。 The reflection enhancing layer 36 is for enhancing the reflection characteristics of the reflection electrode 35, and is made of, for example, an insulating material having light transparency. The reflection increasing layer 36 is disposed to cover the surface of the reflecting electrode 35. In the present embodiment, for example, a silicon oxide (SiO 2 ) film having a thickness of 40 nm is formed as the reflection increasing layer 36.

保護層37は、間隙35CTが形成された反射電極35の面上を覆うように設けられている。保護層37は、第1の絶縁膜39と、埋め込み絶縁膜40とを有している。第1の絶縁膜39は、増反射層36、反射電極35及び層間絶縁層34の面上に設けられており、間隙35CTに沿って形成されている。したがって、第1の絶縁膜39は、間隙35CTに対応した凹部39aを有している。埋め込み絶縁膜40は、凹部39aを埋めるように形成されている。保護層37は、凹部37aに埋め込まれた埋め込み絶縁膜によって、光路調整層38と接する側の面上が平坦化されている。   The protective layer 37 is provided to cover the surface of the reflective electrode 35 in which the gap 35CT is formed. The protective layer 37 has a first insulating film 39 and a buried insulating film 40. The first insulating film 39 is provided on the surface of the reflection enhancing layer 36, the reflective electrode 35, and the interlayer insulating layer 34, and is formed along the gap 35CT. Therefore, the first insulating film 39 has a recess 39a corresponding to the gap 35CT. The buried insulating film 40 is formed to fill the recess 39a. The protective layer 37 is planarized on the side in contact with the optical path adjustment layer 38 by the embedded insulating film embedded in the concave portion 37a.

本実施形態では、第1の絶縁膜39として、例えば膜厚80nmの窒化シリコン(SiN)膜を形成し、埋め込み絶縁膜40として、酸化シリコン(SiO)膜を形成し、第2の絶縁膜42として、例えば膜厚50nmの酸化シリコン(SiO)膜を形成している。 In the present embodiment, for example, a silicon nitride (SiN) film having a thickness of 80 nm is formed as the first insulating film 39, and a silicon oxide (SiO 2 ) film is formed as the embedded insulating film 40. For example, a silicon oxide (SiO 2 ) film having a film thickness of 50 nm is formed as 42.

光路調整層38は、保護層37の面上に配置された絶縁膜38a,38bを有している。光路調整層38は、画素20B,20G,20R毎に、反射電極35と対向電極33との間の光学的な距離に応じた光路調整を行う。   The optical path adjustment layer 38 has insulating films 38 a and 38 b disposed on the surface of the protective layer 37. The optical path adjustment layer 38 performs optical path adjustment according to the optical distance between the reflective electrode 35 and the counter electrode 33 for each of the pixels 20B, 20G, and 20R.

具体的に、光路調整層38の膜厚は、画素20B、画素20G、画素20Rの順で大きくなっている。すなわち、画素20Bでは、図6(a)に示すように、例えば共振波長(輝度が最大となるピーク波長)が470nmとなるように、絶縁膜38a,38bが省略されている。画素20Gでは、図6(b)に示すように、例えば共振波長が540nmとなるように、絶縁膜38aが設けられている。画素20Rでは、図6(c)に示すように、例えば共振波長が610nmとなるように、絶縁膜38a,38bが設けられている。本実施形態では、絶縁膜38aとして、例えば膜厚40nmの酸化シリコン(SiO)を形成し、絶縁膜38bとして、例えば膜厚50nmの酸化シリコン(SiO)を形成している。また、増反射層36及び保護層37も、反射電極35と対向電極33との間の光学的な距離に応じた光路調整を行い、例えば、画素20Bでは、増反射層36及び保護層37の膜厚は、例えば共振波長(輝度が最大となるピーク波長)が470nmとなるように設定されている。 Specifically, the film thickness of the optical path adjustment layer 38 increases in the order of the pixel 20B, the pixel 20G, and the pixel 20R. That is, in the pixel 20B, as shown in FIG. 6A, the insulating films 38a and 38b are omitted so that, for example, the resonance wavelength (peak wavelength at which the brightness is maximum) is 470 nm. In the pixel 20G, as shown in FIG. 6B, the insulating film 38a is provided so that, for example, the resonance wavelength is 540 nm. In the pixel 20R, as shown in FIG. 6C, the insulating films 38a and 38b are provided such that the resonance wavelength is, for example, 610 nm. In the present embodiment, as the insulating film 38a, for example, to form a film thickness of 40nm silicon oxide (SiO 2), as the insulating film 38b, for example to form a film thickness of 50nm silicon oxide (SiO 2). In addition, the reflection increasing layer 36 and the protection layer 37 also perform optical path adjustment according to the optical distance between the reflection electrode 35 and the counter electrode 33, and, for example, in the pixel 20 B, the light reflection layer 36 and the protection layer 37 The film thickness is set, for example, such that the resonant wavelength (peak wavelength at which the luminance is maximum) is 470 nm.

これにより、画素20Bからは470nmをピーク波長とする青色(B)の光が発せられ、画素20Gからは540nmをピーク波長とする緑色(G)の光が発せられ、画素20Rからは610nmをピーク波長とする赤色(R)の光が発せられる。有機EL装置100では、このような共振構造を有する有機EL素子30によって、各画素20から発せられる表示光の色純度を高めている。   Accordingly, blue (B) light having a peak wavelength of 470 nm is emitted from the pixel 20B, green (G) light having a peak wavelength of 540 nm is emitted from the pixel 20G, and 610 nm A red (R) light of a wavelength is emitted. In the organic EL device 100, the color purity of the display light emitted from each pixel 20 is enhanced by the organic EL element 30 having such a resonant structure.

光路調整層38は、各有機EL素子30B,30G,30Rの間に設けられている。具体的には、光路調整層38は、埋め込み絶縁膜40と同種の材料で構成されており、光路調整層38は埋め込み絶縁膜40を覆うように設けられている。このような構成によれば、保護層37の画素電極31側の表面の平坦性を損なうことなく、共振波長に応じて光路調整層38を加工可能である。本実施形態では、光路調整層38及び埋め込み絶縁膜40は、酸化シリコン(SiO)により構成されている。 The optical path adjustment layer 38 is provided between the organic EL elements 30B, 30G, and 30R. Specifically, the optical path adjustment layer 38 is made of the same kind of material as the embedded insulating film 40, and the optical path adjustment layer 38 is provided to cover the embedded insulating film 40. According to such a configuration, the optical path adjustment layer 38 can be processed according to the resonant wavelength without impairing the flatness of the surface of the protective layer 37 on the pixel electrode 31 side. In the present embodiment, the optical path adjustment layer 38 and the buried insulating film 40 are made of silicon oxide (SiO 2 ).

光路調整層38の上には、図5(a),(b)及び図6(a)〜(c)に示すように、画素電極31が配置されている。画素電極31は、第2のコンタクト電極41を介して反射電極35と電気的に接続されている。具体的には、保護層37及び増反射層36を貫通するように、コンタクトホール41CTが設けられている。コンタクトホール41CTは、開口29CTとは平面視で重ならない領域、すなわち画素分離層29が形成された領域の下方に位置している。   As shown in FIGS. 5A and 5B and FIGS. 6A to 6C, the pixel electrode 31 is disposed on the light path adjustment layer 38. The pixel electrode 31 is electrically connected to the reflective electrode 35 via the second contact electrode 41. Specifically, a contact hole 41CT is provided to penetrate through the protective layer 37 and the reflection increasing layer 36. The contact hole 41CT is located below the area where the pixel separation layer 29 is formed, which does not overlap with the opening 29CT in a plan view.

第2のコンタクト電極41は、第1のコンタクト部41aと、第2のコンタクト部41bとを有している。第1のコンタクト部41aは、コンタクトホール41CT内に配置されており、反射電極35の第2層35bと接続されている。第2のコンタクト部41bは、保護層37の面上に配置されており、画素電極31と接続されている。本実施形態では、第2のコンタクト電極41として、例えば窒化チタン(TiN)膜を形成し、第2のコンタクト部41bの厚みが50nmとなるように形成している。   The second contact electrode 41 has a first contact portion 41a and a second contact portion 41b. The first contact portion 41 a is disposed in the contact hole 41 CT, and is connected to the second layer 35 b of the reflective electrode 35. The second contact portion 41 b is disposed on the surface of the protective layer 37 and connected to the pixel electrode 31. In the present embodiment, for example, a titanium nitride (TiN) film is formed as the second contact electrode 41, and the second contact portion 41b is formed to have a thickness of 50 nm.

図5(a),(b)及び図6(a)〜(c)の示すように、光路調整層38の一部は、第2のコンタクト電極41と重なるように形成されている。このような構成によれば、保護層37の画素電極31側の表面の平坦性を損なうことなく、各有機EL素子30B,30G,30Rの間の領域の近傍に第2のコンタクト電極41を配置することができる。これにより、発光に寄与しない領域を縮小でき、各画素20の開口率を高めることが可能である。   As shown in FIGS. 5A and 5B and FIGS. 6A to 6C, a part of the optical path adjustment layer 38 is formed to overlap the second contact electrode 41. According to such a configuration, the second contact electrode 41 is disposed in the vicinity of the region between the organic EL elements 30B, 30G, and 30R without impairing the flatness of the surface on the pixel electrode 31 side of the protective layer 37. can do. Thus, the area not contributing to light emission can be reduced, and the aperture ratio of each pixel 20 can be increased.

図6(a)に示すように、画素20Bにおいて、光路調整層38を構成する絶縁膜38a,38bは、第2のコンタクト電極41の一部又は埋め込み絶縁膜40と重なる領域に設けられている。光路調整層38を構成する絶縁膜38a,38bは、第2のコンタクト電極41の一部の面上には設けられておらず、当該部位において画素電極31を構成する導電材料は第2のコンタクト電極41に積層され、画素電極31を構成する導電材料は第2のコンタクト電極41に接している。   As shown in FIG. 6A, in the pixel 20B, the insulating films 38a and 38b constituting the optical path adjustment layer 38 are provided in a region overlapping a part of the second contact electrode 41 or the buried insulating film 40. . The insulating films 38a and 38b constituting the optical path adjustment layer 38 are not provided on part of the surface of the second contact electrode 41, and the conductive material constituting the pixel electrode 31 in the portion concerned is the second contact. The conductive material stacked on the electrode 41 and constituting the pixel electrode 31 is in contact with the second contact electrode 41.

図6(b)に示すように、画素20Gにおいて、光路調整層38を構成する絶縁膜38aは、第2のコンタクト電極41の一部又は埋め込み絶縁膜40と重なる領域に設けられている。そして、絶縁膜38bにはコンタクトホールが設けられ、画素電極31を構成する導電材料がこのコンタクトホール内に配置され、画素電極31は第2のコンタクト電極41と接続される。画素20Gにおいて、光路調整層38を構成する絶縁膜38bは、当該コンタクトホールを除き、ほぼ全面に設けられている。より具体的には、光路調整層38を構成する絶縁膜38aは、第2のコンタクト電極41の一部、反射電極35、又は埋め込み絶縁膜40と重なる領域に設けられている。   As shown in FIG. 6B, in the pixel 20G, the insulating film 38a constituting the optical path adjustment layer 38 is provided in a region overlapping a part of the second contact electrode 41 or the buried insulating film 40. A contact hole is provided in the insulating film 38 b, a conductive material forming the pixel electrode 31 is disposed in the contact hole, and the pixel electrode 31 is connected to the second contact electrode 41. In the pixel 20 </ b> G, the insulating film 38 b forming the light path adjustment layer 38 is provided on almost the entire surface except for the contact hole. More specifically, the insulating film 38 a constituting the optical path adjustment layer 38 is provided in a region overlapping a part of the second contact electrode 41, the reflective electrode 35, or the embedded insulating film 40.

図6(c)に示すように、画素20Rにおいて、光路調整層38を構成する絶縁膜38a,38bは、第2のコンタクト電極41の一部、反射電極35、又は埋め込み絶縁膜40と重なる領域に設けられている。そして、絶縁膜38a,38bにはコンタクトホールが設けられ、画素電極31を構成する導電材料がこのコンタクトホール内に配置され、画素電極31は第2のコンタクト電極41と接続される。   As shown in FIG. 6C, in the pixel 20R, the insulating films 38a and 38b constituting the optical path adjustment layer 38 overlap with a part of the second contact electrode 41, the reflective electrode 35, or the embedded insulating film 40. Provided in Then, contact holes are provided in the insulating films 38 a and 38 b, a conductive material forming the pixel electrode 31 is disposed in the contact holes, and the pixel electrode 31 is connected to the second contact electrode 41.

また、第2の絶縁膜42は、第2のコンタクト部41bと同じ形状にパターニングされている。すなわち、第2の絶縁膜42は、第1の絶縁膜39と第2のコンタクト部41bとの間に配置されると共に、第2のコンタクト部41bとは平面視で一致した形状を有している。   The second insulating film 42 is patterned in the same shape as the second contact portion 41 b. That is, the second insulating film 42 is disposed between the first insulating film 39 and the second contact portion 41b, and has a shape which matches the second contact portion 41b in plan view. There is.

なお、図示を省略するが、画素電極31の上には、上述した発光機能層32及び対向電極33が配置され、その上に更に、素子基板10の面上を覆うと共に、有機EL素子30の面上を平坦化する封止層(パッシベーション膜)が配置されることによって、有機EL素子30への水分や酸素等の侵入を抑制している。上述したカラーフィルター層50は、この封止層の面上に配置されている。   Although not shown, the light emitting function layer 32 and the counter electrode 33 described above are disposed on the pixel electrode 31, and the surface of the element substrate 10 is further covered thereon, and the organic EL element 30 is By disposing a sealing layer (passivation film) that planarizes the surface, intrusion of moisture, oxygen, and the like to the organic EL element 30 is suppressed. The color filter layer 50 described above is disposed on the surface of the sealing layer.

ところで、本実施形態の有機EL装置100では、上述した第2のコンタクト電極41を所定の形状にパターニングする際に、第1の絶縁膜39を第2の絶縁膜42のエッチングストッパーとして機能させることが可能である。これにより、第2の絶縁膜42が第2のコンタクト部41bと同じ形状にパターニングされた場合でも、この第2の絶縁膜42の下にある第1の絶縁膜39の厚みにバラツキが生じるのを防ぐことができる。   By the way, in the organic EL device 100 of the present embodiment, when patterning the second contact electrode 41 described above into a predetermined shape, the first insulating film 39 is made to function as an etching stopper of the second insulating film 42. Is possible. Thereby, even when the second insulating film 42 is patterned in the same shape as the second contact portion 41 b, the thickness of the first insulating film 39 under the second insulating film 42 has variation. You can prevent.

(有機EL装置の製造方法)
具体的に、本実施形態の有機EL装置100の製造方法について、図7(a)〜(d)を参照して説明する。なお、図7(a)〜(d)は、上記有機EL装置100の構成のうち、保護層37及び第2のコンタクト電極41の製造工程を説明するための断面図である。
(Method of manufacturing organic EL device)
Specifically, a method of manufacturing the organic EL device 100 of the present embodiment will be described with reference to FIGS. 7 (a) to 7 (d). 7 (a) to 7 (d) are cross-sectional views for explaining a manufacturing process of the protective layer 37 and the second contact electrode 41 in the configuration of the organic EL device 100.

本実施形態では、先ず、図7(a)に示すように、保護層37として、反射電極35の上に、増反射層36の面上を覆う第1の絶縁膜39を形成し、凹部39aに埋め込まれた埋め込み絶縁膜40を形成した後に、第1の絶縁膜39の埋め込み絶縁膜40により平坦化された面上を覆う第2の絶縁膜42を形成する。なお、本実施形態では、上述したように、第1の絶縁膜39として、例えば膜厚80nmの窒化シリコン(SiN)膜を形成し、埋め込み絶縁膜40として、酸化シリコン(SiO)膜を形成し、第2の絶縁膜42として、例えば膜厚50nmの酸化シリコン(SiO)膜を形成している。 In the present embodiment, first, as shown in FIG. 7A, as the protective layer 37, a first insulating film 39 is formed on the reflective electrode 35 so as to cover the surface of the reflection-increasing layer 36. After forming the buried insulating film 40 embedded in the first insulating film 39, a second insulating film 42 covering the surface planarized by the buried insulating film 40 is formed. In the present embodiment, as described above, for example, a silicon nitride (SiN) film having a thickness of 80 nm is formed as the first insulating film 39, and a silicon oxide (SiO 2 ) film is formed as the embedded insulating film 40. and, as the second insulating film 42, for example to form a silicon oxide (SiO 2) film having a thickness of 50nm.

次に、図7(b)に示すように、増反射層36、第1の絶縁膜39及び第2の絶縁膜42を貫通するコンタクトホール41CTを形成した後、このコンタクトホール41CTに埋め込まれた状態で、第2の絶縁膜42の面上を覆う導電膜41ELを形成する。なお、本実施形態では、上述したように、導電膜41ELとして、厚みが50nmの窒化チタン(TiN)膜を形成している。   Next, as shown in FIG. 7B, after the contact hole 41CT penetrating the high reflection layer 36, the first insulating film 39 and the second insulating film 42 is formed, the contact hole 41CT is buried. In the state, the conductive film 41EL covering the surface of the second insulating film 42 is formed. In the present embodiment, as described above, a titanium nitride (TiN) film having a thickness of 50 nm is formed as the conductive film 41EL.

次に、図7(c)に示すように、導電膜41ELの面上にレジストを塗布した後、フォトリソグラフィ技術を用いて第2のコンタクト部41bに対応した形状のマスク層43を形成する。その後、第1の絶縁膜39の表面が露出するまで導電膜41EL及び第2の絶縁膜42をエッチングする。   Next, as shown in FIG. 7C, after applying a resist on the surface of the conductive film 41EL, a mask layer 43 having a shape corresponding to the second contact portion 41b is formed using a photolithography technique. Thereafter, the conductive film 41EL and the second insulating film 42 are etched until the surface of the first insulating film 39 is exposed.

このとき、フッ素系ガスを用いたドライエッチングによって、第1の絶縁膜(窒化シリコン膜)39に対して、この第1の絶縁膜39よりもエッチングレートが低い第2の絶縁膜(酸化シリコン膜)42を選択的にエッチングすることができる。したがって、本実施形態では、第1の絶縁膜39と第2の絶縁膜42とのエッチング選択比(第2の絶縁膜42のエッチングレート/第1の絶縁膜39のエッチングレート)を高めることによって、第1の絶縁膜39を第2の絶縁膜42のエッチングストッパーとして機能させることが可能である。   At this time, a second insulating film (silicon oxide film) having an etching rate lower than that of the first insulating film 39 with respect to the first insulating film (silicon nitride film) 39 by dry etching using a fluorine-based gas. ) 42 can be selectively etched. Therefore, in the present embodiment, the etching selectivity (the etching rate of the second insulating film 42 / the etching rate of the first insulating film 39) of the first insulating film 39 and the second insulating film 42 is increased. The first insulating film 39 can function as an etching stopper of the second insulating film 42.

次に、図7(d)に示すように、マスク層43を除去する。これにより、コンタクトホール41CTに埋め込まれた状態で反射電極35と接続される第1のコンタクト部41aと、第2の絶縁膜42の面上に配置された状態で画素電極31と接続される第2のコンタクト部41bとを有する第2のコンタクト電極41が形成される。   Next, as shown in FIG. 7D, the mask layer 43 is removed. Thus, the first contact portion 41a connected to the reflective electrode 35 in the state of being buried in the contact hole 41CT, and the pixel electrode 31 connected to the surface in the state of being disposed on the second insulating film 42 A second contact electrode 41 having two contact portions 41b is formed.

以上のように、本実施形態の有機EL装置100では、上述した第2の絶縁膜42が第2のコンタクト部41bと同じ形状にパターニングされた場合でも、この第2の絶縁膜42の下にある第1の絶縁膜39の厚みにバラツキが生じるのを防ぐことができる。したがって、この有機EL装置100では、保護層37の面上に配置される光路調整層38の厚みを調整することによって、反射電極35と画素電極31との間の光路調整を正確に行うことができるため、共振構造による色再現性の良い有機EL素子30の発光動作を行うことが可能である。   As described above, in the organic EL device 100 according to the present embodiment, even if the second insulating film 42 described above is patterned into the same shape as the second contact portion 41 b, the second insulating film 42 is formed under the second insulating film 42. It is possible to prevent variations in the thickness of a certain first insulating film 39. Therefore, in the organic EL device 100, the optical path adjustment between the reflective electrode 35 and the pixel electrode 31 can be accurately performed by adjusting the thickness of the optical path adjustment layer 38 disposed on the surface of the protective layer 37. Since it can do, it is possible to perform light emission operation of organic EL element 30 with good color reproducibility by resonance structure.

また、本実施形態の有機EL装置100では、上述した第1のコンタクト電極28を介してトランジスター124と反射電極35とが電気的に接続され、第2のコンタクト電極41を介して反射電極35と画素電極31とが電気的に接続された構成となっている。すなわち、画素電極31は、反射電極35を介してトランジスター124と電気的に接続されている。   Further, in the organic EL device 100 of the present embodiment, the transistor 124 and the reflective electrode 35 are electrically connected via the first contact electrode 28 described above, and the reflective electrode 35 and the reflective electrode 35 via the second contact electrode 41. The pixel electrode 31 is electrically connected. That is, the pixel electrode 31 is electrically connected to the transistor 124 via the reflective electrode 35.

これにより、本実施形態の有機EL装置100では、電源線の一部が反射電極を構成する場合や、電源線と反射電極とを電気的に接続する場合とは異なり、反射電極35と画素電極31とを電気的に接続することによって、反射電極35と画素電極31とが同電位となっている。これにより、反射電極35と画素電極31との間の絶縁膜(増反射層36や保護層37、光路調整層38など。)に欠陥等が生じて電源線と画素電極との間で短絡(ショート)するといったことを回避できるため、歩留まりの更なる向上を図ることが可能である。   Thus, in the organic EL device 100 according to this embodiment, the reflective electrode 35 and the pixel electrode are different from the case where a part of the power supply line constitutes a reflective electrode or the case where the power supply line and the reflective electrode are electrically connected. By electrically connecting 31 with each other, the reflective electrode 35 and the pixel electrode 31 have the same potential. As a result, a defect or the like occurs in the insulating film (the reflective layer 36, the protective layer 37, the optical path adjustment layer 38, etc.) between the reflective electrode 35 and the pixel electrode 31 and a short circuit occurs between the power supply line and the pixel electrode ( Since shorting can be avoided, the yield can be further improved.

また、本実施形態の有機EL装置100では、このような構成によって、トランジスター124から反射電極35を介して画素電極31に印加される電位を制御しながら、信頼性の高い有機EL素子30の発光動作を行うことが可能である。   Further, in the organic EL device 100 of the present embodiment, light emission from the highly reliable organic EL element 30 while controlling the potential applied from the transistor 124 to the pixel electrode 31 via the reflective electrode 35 with such a configuration. It is possible to perform an operation.

また、本実施形態の有機EL装置100では、上述したコンタクト電極41が、コンタクトホール41CTに埋め込まれた状態で反射電極35と接続される第1のコンタクト部41aと、光路調整層38の面上を覆った状態で画素電極31と接続される第2のコンタクト部41bとを有している。この場合、第2のコンタクト電極41を介して反射電極35と画素電極31とを確実に接続することが可能である。   Further, in the organic EL device 100 of the present embodiment, the first contact portion 41 a connected to the reflective electrode 35 in the state where the contact electrode 41 described above is embedded in the contact hole 41 CT, and the surface of the optical path adjustment layer 38 And a second contact portion 41 b connected to the pixel electrode 31 in a state of covering the second contact portion 41 b. In this case, it is possible to reliably connect the reflective electrode 35 and the pixel electrode 31 via the second contact electrode 41.

さらに、本実施形態の有機EL装置100では、上述した光路調整層38の少なくとも一部の端部が第2のコンタクト部41bの面上に位置することによって、光路調整層38を所定の形状にパターニングする際に、第2のコンタクト部41bを光路調整層38のエッチングストッパーとして機能させると共に、各画素20の開口率を高めることが可能である。   Furthermore, in the organic EL device 100 according to the present embodiment, the end of at least a part of the light path adjustment layer 38 described above is positioned on the surface of the second contact portion 41 b to make the light path adjustment layer 38 into a predetermined shape. When patterning, it is possible to make the second contact portion 41 b function as an etching stopper of the light path adjustment layer 38 and to increase the aperture ratio of each pixel 20.

また、本実施形態の有機EL装置100では、上述した保護層37の光路調整層38と接する側の面上が平坦化されているため、画素20毎に光路調整層38の厚みを調整することによって、反射電極35と画素電極31との間の光路調整を正確に行うことが可能である。これにより、上述した共振構造による色再現性の良い有機EL素子30の発光動作を行うことが可能である。   Further, in the organic EL device 100 of the present embodiment, the thickness of the light path adjustment layer 38 is adjusted for each pixel 20 because the surface of the protective layer 37 in contact with the light path adjustment layer 38 is planarized. Thus, the optical path adjustment between the reflective electrode 35 and the pixel electrode 31 can be accurately performed. Accordingly, it is possible to perform the light emitting operation of the organic EL element 30 with good color reproducibility by the above-described resonant structure.

また、本実施形態の有機EL装置100では、上述した保護層37の面上に配置される光路調整層38も平坦化されるため、この光路調整層38の面上に配置される画素電極31の端部を凹部39aが形成された位置よりも外側に位置させることができる。これにより、画素20の開口率、すなわち上述した画素20の発光領域を規定する開口29CTの開口面積(発光面積)を大きくすることが可能である。   Further, in the organic EL device 100 of the present embodiment, since the light path adjustment layer 38 disposed on the surface of the protective layer 37 described above is also planarized, the pixel electrode 31 disposed on the surface of the light path adjustment layer 38 Can be positioned outside the position where the recess 39a is formed. This makes it possible to increase the aperture ratio of the pixel 20, that is, the aperture area (light emission area) of the aperture 29CT that defines the light emission area of the pixel 20 described above.

また、本実施形態の有機EL装置100では、上述した第1の絶縁膜39の面上に光路調整層38(絶縁膜38a,38b)の少なくとも一部の端部が位置するように配置されている。このうち、光路調整層38(絶縁膜38a,38b)及び埋め込み絶縁膜40には、酸化シリコン(SiO)が用いられ、第1の絶縁膜39には、酸化シリコン(SiO)よりもエッチングレートが低い窒化シリコン(SiN)が用いられている。 Further, in the organic EL device 100 of the present embodiment, at least a part of the end portion of the light path adjustment layer 38 (the insulating films 38a and 38b) is disposed on the surface of the first insulating film 39 described above There is. Among them, silicon oxide (SiO 2 ) is used for the optical path adjustment layer 38 (insulation films 38 a and 38 b ) and the buried insulation film 40, and the first insulation film 39 is etched more than silicon oxide (SiO 2 ). Low rate silicon nitride (SiN) is used.

この場合、例えばフッ素系ガスを用いたドライエッチングによって、窒化シリコンに対して酸化シリコンを選択的にエッチングすることができる。したがって、光路調整層38を所定の形状にパターニングする際に、埋め込み絶縁膜40を保護しながら、第1の絶縁膜39を光路調整層38のエッチングストッパーとして機能させることが可能である。   In this case, silicon oxide can be selectively etched with respect to silicon nitride by dry etching using, for example, a fluorine-based gas. Therefore, when patterning the optical path adjustment layer 38 into a predetermined shape, it is possible to make the first insulating film 39 function as an etching stopper of the optical path adjustment layer 38 while protecting the embedded insulating film 40.

[第2の実施形態]
(有機EL装置)
次に、本発明の第2の実施形態として図8及び図9に示す有機EL装置100Aについて説明する。なお、以下の説明では、上記有機EL装置100と同等の部位については、説明を省略すると共に、図面において同じ符号を付すものとする。
Second Embodiment
(Organic EL device)
Next, an organic EL device 100A shown in FIGS. 8 and 9 will be described as a second embodiment of the present invention. In the following description, portions equivalent to those of the organic EL device 100 will be omitted from description and denoted by the same reference numerals in the drawings.

図8(a)は、図4中に示す線分A─A’による画素20B,20G,20RのX方向に沿った断面図である。図8(b)は、図8(a)中に示す一部の画素20Rを拡大した断面図である。図9(a)は、図4中に示す線分B─B’による画素20BのY方向に沿った断面図である。図9(b)は、図4中に示す線分C─C’による画素20GのY方向に沿った断面図である。図9(c)は、図4中に示す線分D─D’による画素20RのY方向に沿った断面図である。   FIG. 8A is a cross-sectional view of the pixels 20B, 20G, and 20R along the X direction, taken along line A-A 'shown in FIG. FIG. 8B is an enlarged sectional view of a part of the pixels 20R shown in FIG. 8A. FIG. 9A is a cross-sectional view of the pixel 20B along the Y direction, taken along line B-B 'shown in FIG. FIG. 9B is a cross-sectional view of the pixel 20G along the Y direction taken along line C-C 'shown in FIG. FIG. 9C is a cross-sectional view of the pixel 20R along the Y direction with the line segment D-D 'shown in FIG.

第2の実施形態に係る有機EL装置100Aは、図8及び図9に示すように、第3の絶縁膜44を備えた点で第1の実施形態と異なっている。また、光路調整層38の配置が、第1の実施形態に係る有機EL装置100とは異なっている。   The organic EL device 100A according to the second embodiment is different from the first embodiment in that a third insulating film 44 is provided as shown in FIGS. Further, the arrangement of the optical path adjustment layer 38 is different from that of the organic EL device 100 according to the first embodiment.

各画素20B,20G,20Rは、図4及び図8(a),(b)に示すように、それぞれ平面視で矩形状を為して、短手方向がX方向(長手方向がY方向)と平行となるように配置されている。また、各有機EL素子30B,30G,30Rの間には、画素分離層29が設けられている。   Each of the pixels 20B, 20G, and 20R has a rectangular shape in plan view as shown in FIG. 4 and FIGS. 8A and 8B, and the lateral direction is the X direction (the longitudinal direction is the Y direction). It is arranged to be parallel to. In addition, a pixel separation layer 29 is provided between the organic EL elements 30B, 30G, and 30R.

保護層37は、開口35CTが形成された反射電極35の面上を覆うように設けられている。保護層37は、第1の絶縁膜39と、埋め込み絶縁膜40と、第2の絶縁膜42と、第3の絶縁膜44を備えている。   The protective layer 37 is provided to cover the surface of the reflective electrode 35 in which the opening 35CT is formed. The protective layer 37 includes a first insulating film 39, a buried insulating film 40, a second insulating film 42, and a third insulating film 44.

第1の絶縁膜39は、増反射層36、反射電極35及び層間絶縁層34の面上に設けられており、間隙35CTに沿って形成されている。したがって、第1の絶縁膜39は、間隙35CTに対応した凹部39aを有している。埋め込み絶縁膜40は、凹部39aを埋めるように形成されている。   The first insulating film 39 is provided on the surface of the reflection enhancing layer 36, the reflective electrode 35, and the interlayer insulating layer 34, and is formed along the gap 35CT. Therefore, the first insulating film 39 has a recess 39a corresponding to the gap 35CT. The buried insulating film 40 is formed to fill the recess 39a.

また、第2の絶縁膜42は、第2のコンタクト部41bと第3の絶縁膜44との間に設けられ、第2のコンタクト部41bと同じ形状にパターニングされている。すなわち、第2の絶縁膜42は、第1の絶縁膜39と第2のコンタクト部41bとの間に配置されると共に、第2のコンタクト部41bとは平面視で一致した形状を有している。   The second insulating film 42 is provided between the second contact portion 41 b and the third insulating film 44 and is patterned in the same shape as the second contact portion 41 b. That is, the second insulating film 42 is disposed between the first insulating film 39 and the second contact portion 41b, and has a shape which matches the second contact portion 41b in plan view. There is.

第3の絶縁膜44は、第1の絶縁膜39の埋め込み絶縁膜40により平坦化された面上を覆うように形成されている。保護層37は、第3の絶縁膜44によって光路調整層38と接する側の面上が平坦化されている。本実施形態では、第1の絶縁膜39として、例えば膜厚80nmの窒化シリコン(SiN)膜を形成し、埋め込み絶縁膜40として、酸化シリコン(SiO)膜を形成し、第2の絶縁膜42として、例えば膜厚50nmの酸化シリコン(SiO)膜を形成し、第3の絶縁膜44として、例えば膜厚80nmの窒化シリコン(SiN)膜を形成している。 The third insulating film 44 is formed to cover the surface planarized by the embedded insulating film 40 of the first insulating film 39. The protective layer 37 is planarized on the side in contact with the optical path adjustment layer 38 by the third insulating film 44. In the present embodiment, for example, a silicon nitride (SiN) film having a thickness of 80 nm is formed as the first insulating film 39, and a silicon oxide (SiO 2 ) film is formed as the embedded insulating film 40. For example, a silicon oxide (SiO 2 ) film having a thickness of 50 nm is formed as 42, and a silicon nitride (SiN) film having a thickness of 80 nm is formed as the third insulating film 44.

光路調整層38(絶縁膜38a、38b)の端部は、埋め込み絶縁膜40上に位置している。光路調整層38の端部と埋め込み絶縁膜40との間には、第3の絶縁膜44が設けられている。埋め込み絶縁膜40、光路調整層38は、同種の材料で構成されており、第3の絶縁膜44とは異なる材料で構成されている。本実施形態において、埋め込み絶縁膜40、光路調整層38は、酸化シリコン(SiO)であり、第2の絶縁膜42は、窒化シリコン(SiN)膜である。したがって、保護層37の表面の平滑性を損なうことなく、光路調整層38を画素20毎異なる膜厚に形成することが可能である。 The end of the optical path adjustment layer 38 (insulating films 38 a and 38 b) is located on the buried insulating film 40. A third insulating film 44 is provided between the end of the light path adjustment layer 38 and the buried insulating film 40. The buried insulating film 40 and the optical path adjustment layer 38 are made of the same type of material, and are made of a material different from that of the third insulating film 44. In the present embodiment, the buried insulating film 40 and the optical path adjustment layer 38 are silicon oxide (SiO 2 ), and the second insulating film 42 is a silicon nitride (SiN) film. Therefore, it is possible to form the optical path adjustment layer 38 with a different thickness for each pixel 20 without impairing the smoothness of the surface of the protective layer 37.

画素20Bでは、例えば共振波長(輝度が最大となるピーク波長)が470nmとなるように、増反射層36、第1の絶縁膜39、及び第3の絶縁膜44が反射電極35と画素電極31との間に設けられている。画素20Gでは、例えば共振波長が540nmとなるように、増反射層36、第1の絶縁膜39、第3の絶縁膜44、及び絶縁膜38aが反射電極35と画素電極31との間に設けられている。画素20Rでは、例えば共振波長が610nmとなるように、増反射層36、第1の絶縁膜39、第3の絶縁膜44、絶縁膜38a、及び絶縁膜38bが反射電極35と画素電極31との間に設けられている。   In the pixel 20B, for example, the reflection enhancing layer 36, the first insulating film 39, and the third insulating film 44 have the reflective electrode 35 and the pixel electrode 31 so that the resonant wavelength (peak wavelength at which the brightness is maximum) is 470 nm. And between. In the pixel 20G, for example, the reflection increasing layer 36, the first insulating film 39, the third insulating film 44, and the insulating film 38a are provided between the reflective electrode 35 and the pixel electrode 31 so that the resonance wavelength is 540 nm. It is done. In the pixel 20R, for example, the reflection enhancing layer 36, the first insulating film 39, the third insulating film 44, the insulating film 38a, and the insulating film 38b serve as the reflective electrode 35 and the pixel electrode 31 so that the resonant wavelength is 610 nm. Provided between the

そして、光路調整層38(絶縁膜38a,38b)の端部は、画素20Rと画素20Gとの間、画素20Gと画素20Bとの間、画素20Bと画素20Rとの間に位置している。本実施形態において、図1のように、画素20の配置はストライプ方式となっているため、光路調整層38の端部は、Y方向に延びるストライプ状に設けられている。図10(a),(b)に示すように、光路調整層38の端部は、X方向における隣り合う反射電極35の間隙35CTにおいて、埋め込み絶縁膜40の上方に位置している。   The end portions of the optical path adjustment layer 38 (insulation films 38a and 38b) are located between the pixels 20R and 20G, between the pixels 20G and 20B, and between the pixels 20B and 20R. In the present embodiment, as shown in FIG. 1, since the arrangement of the pixels 20 is a stripe method, the end portion of the optical path adjustment layer 38 is provided in a stripe shape extending in the Y direction. As shown in FIGS. 10A and 10B, the end of the optical path adjustment layer 38 is located above the buried insulating film 40 in the gap 35CT between the adjacent reflective electrodes 35 in the X direction.

図8(a)及び図9(a)に示すように、画素20Bにおいて、光路調整層38を構成する絶縁膜38a,38bは、ほぼ全面に亘って配置されていない。したがって、画素電極31を構成する導電材料は第2のコンタクト電極41の面上に配置され、画素電極31を構成する導電材料は第2のコンタクト電極41に接している。   As shown in FIGS. 8A and 9A, in the pixel 20B, the insulating films 38a and 38b that constitute the optical path adjustment layer 38 are not disposed substantially over the entire surface. Therefore, the conductive material forming the pixel electrode 31 is disposed on the surface of the second contact electrode 41, and the conductive material forming the pixel electrode 31 is in contact with the second contact electrode 41.

このように、画素電極31を構成する導電材料は、第2のコンタクト電極41の上、及び第3の絶縁膜44の上に形成されている。画素分離層29の一部は、第3の絶縁膜44の上に積層されている。図6(a)において、絶縁膜38a,38bが隣り合う画素B間に設けられていたが、図8(a)に示すように、本実施形態では、隣り合う画素B間の光路調整層38は不要になっている。したがって、第3の実施形態の有機EL装置100Bでは、発光機能層32、対向電極33、カラーフィルター層50B等をより平坦の面に形成することができる。   As described above, the conductive material forming the pixel electrode 31 is formed on the second contact electrode 41 and the third insulating film 44. A part of the pixel separation layer 29 is stacked on the third insulating film 44. In FIG. 6A, the insulating films 38a and 38b are provided between the adjacent pixels B. However, as shown in FIG. 8A, in the present embodiment, the optical path adjustment layer 38 between the adjacent pixels B is provided. Is no longer needed. Therefore, in the organic EL device 100B according to the third embodiment, the light emitting function layer 32, the counter electrode 33, the color filter layer 50B, and the like can be formed on a flatter surface.

図8(a)及び図9(b)に示すように、画素20Gにおいて、光路調整層38を構成する絶縁膜38aは、ほぼ全面に亘って配置されていない。そして、絶縁膜38bには設けられたコンタクトホールが設けられ、画素電極31を構成する導電材料がこのコンタクトホール内に配され、画素電極31は第2のコンタクト電極41と接続される。   As shown in FIGS. 8A and 9B, in the pixel 20G, the insulating film 38a constituting the optical path adjustment layer 38 is not disposed substantially over the entire surface. Then, a contact hole provided in the insulating film 38 b is provided, a conductive material forming the pixel electrode 31 is disposed in the contact hole, and the pixel electrode 31 is connected to the second contact electrode 41.

画素20Gにおいて、光路調整層38を構成する絶縁膜38bは、当該コンタクトホールを除き、ほぼ全面に設けられている。より具体的には、光路調整層38を構成する絶縁膜38bは、第2のコンタクト電極41の一部と重なるように設けられており、反射電極35又は埋め込み絶縁膜40の上方において第3の絶縁膜44の上に積層されている。図6(b)において、絶縁膜38aが隣り合う画素G間に設けられていたが、図8(a)に示すように、本実施形態では、隣り合う画素G間の絶縁膜38aは不要になっている。したがって、第3の実施形態の有機EL装置100Bでは、発光機能層32、対向電極33、カラーフィルター層50G等をより平坦の面に形成することができる。   In the pixel 20 </ b> G, the insulating film 38 b forming the light path adjustment layer 38 is provided on almost the entire surface except for the contact hole. More specifically, the insulating film 38 b constituting the optical path adjustment layer 38 is provided so as to overlap with a portion of the second contact electrode 41, and the third insulating film 38 b is formed above the reflective electrode 35 or the buried insulating film 40. It is laminated on the insulating film 44. In FIG. 6B, the insulating film 38a is provided between the adjacent pixels G. However, as shown in FIG. 8A, in the present embodiment, the insulating film 38a between the adjacent pixels G is unnecessary. It has become. Therefore, in the organic EL device 100B of the third embodiment, the light emitting function layer 32, the counter electrode 33, the color filter layer 50G, and the like can be formed on a flatter surface.

図8(a),(b)及び図9(c)に示すように、画素20Rにおいて、絶縁膜38a,38bには設けられたコンタクトホールが設けられ、画素電極31を構成する導電材料がこのコンタクトホール内に配され、画素電極31は第2のコンタクト電極41と接続される。画素20Rにおいて、光路調整層38を構成する絶縁膜38a,38bは、当該コンタクトホールを除き、ほぼ全面に設けられている。より具体的には、光路調整層38を構成する絶縁膜38a,38bは、第2のコンタクト電極41の一部と重なるように設けられており、反射電極35又は埋め込み絶縁膜40の上方において第3の絶縁膜44の上に積層されている。   As shown in FIGS. 8A, 8B and 9C, in the pixel 20R, contact holes provided in the insulating films 38a and 38b are provided, and the conductive material constituting the pixel electrode 31 is the same. The pixel electrode 31 is disposed in the contact hole, and connected to the second contact electrode 41. In the pixel 20R, the insulating films 38a and 38b constituting the light path adjustment layer 38 are provided on almost the entire surface except the contact holes. More specifically, the insulating films 38 a and 38 b constituting the optical path adjustment layer 38 are provided so as to overlap with a part of the second contact electrode 41, and the first upper surface of the reflective electrode 35 or the embedded insulating film 40 is 3 is laminated on the insulating film 44.

なお、図示を省略するが、画素電極31の上には、上述した発光機能層32及び対向電極33が配置され、その上に更に、素子基板10の面上を覆うと共に、有機EL素子30の面上を平坦化する封止層(パッシベーション膜)が配置されることによって、有機EL素子30への水分や酸素等の侵入を抑制している。上述したカラーフィルター層50は、この封止層の面上に配置されている。   Although not shown, the light emitting function layer 32 and the counter electrode 33 described above are disposed on the pixel electrode 31, and the surface of the element substrate 10 is further covered thereon, and the organic EL element 30 is By disposing a sealing layer (passivation film) that planarizes the surface, intrusion of moisture, oxygen, and the like to the organic EL element 30 is suppressed. The color filter layer 50 described above is disposed on the surface of the sealing layer.

ところで、第2の実施形態の有機EL装置100Aでは、上述した保護層37の光路調整層38と接する側の面上が平坦化されているため、画素20毎に光路調整層38の厚みを調整することによって、反射電極35と画素電極31との間の光路調整を正確に行うことが可能である。これにより、上述した共振構造による色再現性の良い有機EL素子30の発光動作を行うことが可能である。   By the way, in the organic EL device 100A of the second embodiment, the thickness of the light path adjustment layer 38 is adjusted for each pixel 20 because the surface of the protective layer 37 in contact with the light path adjustment layer 38 is planarized. By doing this, the optical path adjustment between the reflective electrode 35 and the pixel electrode 31 can be accurately performed. Accordingly, it is possible to perform the light emitting operation of the organic EL element 30 with good color reproducibility by the above-described resonant structure.

また、第2の実施形態の有機EL装置100Aでは、上述した保護層37の面上に配置される光路調整層38も平坦化されるため、この光路調整層38の面上に配置される画素電極31の端部を凹部39aに近づけて配置可能である。これにより、画素20の開口率、すなわち上述した画素20の発光領域を規定する開口29CTの開口面積(発光面積)を大きくすることが可能である。   Further, in the organic EL device 100A of the second embodiment, since the light path adjustment layer 38 disposed on the surface of the protective layer 37 described above is also planarized, the pixels disposed on the surface of the light path adjustment layer 38 The end of the electrode 31 can be placed close to the recess 39a. This makes it possible to increase the aperture ratio of the pixel 20, that is, the aperture area (light emission area) of the aperture 29CT that defines the light emission area of the pixel 20 described above.

また、第2の実施形態の有機EL装置100Aでは、上述した第3の絶縁膜44の面上に光路調整層38(絶縁膜38a,38b)の少なくとも一部の端部が位置するように配置されている。このうち、光路調整層38(絶縁膜38a,38b)及び埋め込み絶縁膜48には、酸化シリコン(SiO)が用いられ、第2の絶縁膜42には、酸化シリコン(SiO)よりもエッチングレートが低い窒化シリコン(SiN)が用いられている。 Further, in the organic EL device 100A of the second embodiment, the end of at least a part of the light path adjustment layer 38 (the insulating films 38a and 38b) is disposed on the surface of the third insulating film 44 described above. It is done. Among these, silicon oxide (SiO 2 ) is used for the optical path adjustment layer 38 (insulation films 38 a and 38 b ) and the embedded insulation film 48, and the second insulation film 42 is etched more than silicon oxide (SiO 2 ). Low rate silicon nitride (SiN) is used.

この場合、例えばフッ素系ガスを用いたドライエッチングによって、窒化シリコンに対して酸化シリコンを選択的にエッチングすることができる。したがって、光路調整層38を所定の形状にパターニングする際に、埋め込み絶縁膜40を保護しながら、第2の絶縁膜42を光路調整層38のエッチングストッパーとして機能させることが可能である。   In this case, silicon oxide can be selectively etched with respect to silicon nitride by dry etching using, for example, a fluorine-based gas. Therefore, when patterning the optical path adjustment layer 38 into a predetermined shape, it is possible to make the second insulating film 42 function as an etching stopper of the optical path adjustment layer 38 while protecting the embedded insulating film 40.

上述の実施形態では、図5(a),(b)に示すように、光路調整層38は、有機EL素子30Rの反射電極35に重なる領域から、埋め込み絶縁膜40又は反射電極35の間隙35CTと重なる領域、さらには、隣り合う有機EL素子30Bの反射電極35と重なる領域に至るように配置されていた。これに対し、第2の実施形態の有機EL装置100Aでは、図8(a),(b)に示すように第3の絶縁膜44を有するため、光路調整層38は、隣り合う有機EL素子30Bの反射電極35とは重ならずに、有機EL素子30Rの反射電極35に重なる領域から埋め込み絶縁膜40の一部と重なる領域に至るように配置可能である。よって、有機EL素子30Bの反射電極35及び光路調整層38が重なる領域が不要となる。ここでは、画素20B・画素20R間について説明したが、画素20R・画素20G間、画素20G・画素20B間においても同様である。したがって、発光に寄与しない領域を縮小でき、各画素20の開口率を高めることが可能である。   In the above-described embodiment, as shown in FIGS. 5A and 5B, the optical path adjustment layer 38 extends from the area overlapping the reflective electrode 35 of the organic EL element 30R to the gap 35CT of the embedded insulating film 40 or the reflective electrode 35. And the region overlapping the reflective electrode 35 of the adjacent organic EL element 30B. On the other hand, in the organic EL device 100A of the second embodiment, since the third insulating film 44 is provided as shown in FIGS. 8 (a) and 8 (b), the light path adjustment layer 38 is an adjacent organic EL element. The reflective electrode 35 can be disposed so as to extend from a region overlapping the reflective electrode 35 of the organic EL element 30R to a region overlapping a part of the embedded insulating film 40 without overlapping the reflective electrode 35B. Therefore, the area | region where the reflective electrode 35 of the organic EL element 30B and the optical path adjustment layer 38 overlap becomes unnecessary. Here, although the description has been made of the pixel 20B and the pixel 20R, the same is true between the pixel 20R and the pixel 20G and between the pixel 20G and the pixel 20B. Therefore, the area not contributing to light emission can be reduced, and the aperture ratio of each pixel 20 can be increased.

[第3の実施形態]
(有機EL装置)
次に、本発明の第3の実施形態として図10及び図11に示す有機EL装置200について説明する。なお、図10は、画素20(画素20B,20G,20R)の構成を示す平面図である。図11は、図10中に示す線分E─E’による画素20Gの断面図である。また、以下の説明では、上記有機EL装置100と同等の部位については、説明を省略すると共に、図面において同じ符号を付すものとする。
Third Embodiment
(Organic EL device)
Next, an organic EL device 200 shown in FIGS. 10 and 11 will be described as a third embodiment of the present invention. FIG. 10 is a plan view showing the configuration of the pixel 20 (pixels 20B, 20G, and 20R). FIG. 11 is a cross-sectional view of the pixel 20G taken along the line segment EE ′ shown in FIG. Moreover, in the following description, while description is abbreviate | omitted about the site | part equivalent to the said organic EL apparatus 100, suppose that the same code | symbol is attached | subjected in drawing.

有機EL装置200は、図10及び図11に示すように、上記画素20毎に分割して配置された反射電極35の代わりに、電源線6の一部により構成された反射電極60を備えている。すなわち、この反射電極60は、各画素20B,20G,20Rに共通して配置されている。   As shown in FIGS. 10 and 11, the organic EL device 200 is provided with a reflective electrode 60 constituted by a part of the power supply line 6 instead of the reflective electrode 35 divided and disposed for each of the pixels 20. There is. That is, the reflective electrode 60 is disposed in common to each of the pixels 20B, 20G, and 20R.

また、図3に示したように、電源線6には、トランジスター121のソース及び容量21の一端が接続されている。したがって、反射電極60は、発光機能層32側からの光を反射すると共に、電源の高位側となる電位Velを画素回路110に供給する役割を果たす。第1のコンタクト電極28と同様、層間絶縁層(絶縁層)34には、コンタクト電極を備える。   Further, as shown in FIG. 3, the source of the transistor 121 and one end of the capacitor 21 are connected to the power supply line 6. Therefore, the reflective electrode 60 plays a role of reflecting the light from the light emitting function layer 32 side and supplying the electric potential Vel at the high power side of the power supply to the pixel circuit 110. Similar to the first contact electrode 28, the interlayer insulating layer (insulating layer) 34 includes a contact electrode.

また、有機EL装置200は、上記第1のコンタクト電極28と電気的に接続される中継電極61を備えている。各画素20には、平面視で矩形状の開口60CTが形成されている。コンタクトホール60CTは、反射電極60を貫通する孔部であり、中継電極61は、この開口60CTの内側に配置されている。   The organic EL device 200 further includes a relay electrode 61 electrically connected to the first contact electrode 28. In each pixel 20, a rectangular opening 60CT is formed in a plan view. The contact hole 60CT is a hole penetrating the reflective electrode 60, and the relay electrode 61 is disposed inside the opening 60CT.

本実施形態では、反射電極60及び中継電極61として、例えば膜厚30nmのチタン(Ti)膜の上に、膜厚100nmのアルミニウム(Al)と銅(Cu)との合金(AlCu)膜を形成している。   In this embodiment, an alloy (AlCu) film of aluminum (Al) and copper (Cu) with a film thickness of 100 nm is formed on a titanium (Ti) film with a film thickness of 30 nm, for example, as the reflective electrode 60 and the relay electrode 61. doing.

また、有機EL装置200は、上記増反射層36が省略されると共に、上記保護層37及び光路調整層38の代わりに、光学調整層62を備えている。光学調整層62は、開口60CTが形成された反射電極60の面上を覆うと共に、開口60CTの内側に形成された凹部63aを有する第1の絶縁膜63と、凹部63aに埋め込まれた埋め込み絶縁膜64と、第1の絶縁膜63の面上に配置された第2の絶縁膜65及び第3の絶縁膜66とを有している。   Further, the organic EL device 200 is provided with an optical adjustment layer 62 instead of the protective layer 37 and the optical path adjustment layer 38 while the increase reflection layer 36 is omitted. The optical adjustment layer 62 covers the surface of the reflective electrode 60 in which the opening 60CT is formed, and also includes a first insulating film 63 having a recess 63a formed inside the opening 60CT, and a buried insulating film embedded in the recess 63a. A film 64 and a second insulating film 65 and a third insulating film 66 disposed on the surface of the first insulating film 63 are provided.

また、有機EL装置200は、上記第2のコンタクト電極41の代わりに、画素電極31と電気的に接続される第2のコンタクト電極67を備えている。第2のコンタクト67電極は、中継電極61と接続される第1のコンタクト部67aと、画素電極31と接続される第2のコンタクト部67bとを有している。コンタクトホール67CTは、光学調整層62(第1の絶縁膜63及び第2の絶縁膜65)を貫通する孔部であり、第1のコンタクト部67aは、コンタクトホール67CTに埋め込まれるように形成されている。第2のコンタクト部67bは、第2の絶縁膜65の面上に配置されている。   The organic EL device 200 further includes a second contact electrode 67 electrically connected to the pixel electrode 31 instead of the second contact electrode 41. The second contact 67 electrode includes a first contact portion 67 a connected to the relay electrode 61 and a second contact portion 67 b connected to the pixel electrode 31. The contact hole 67CT is a hole penetrating the optical adjustment layer 62 (the first insulating film 63 and the second insulating film 65), and the first contact portion 67a is formed to be embedded in the contact hole 67CT. ing. The second contact portion 67 b is disposed on the surface of the second insulating film 65.

光学調整層62のうち、第1の絶縁膜63、埋め込み絶縁膜64及び第2の絶縁膜65は、保護層として機能している。また、第3の絶縁膜66は、光路調整層として機能している。   Of the optical adjustment layer 62, the first insulating film 63, the embedded insulating film 64, and the second insulating film 65 function as a protective layer. The third insulating film 66 also functions as an optical path adjustment layer.

第2の絶縁膜65は、第2のコンタクト部67bと同じ形状にパターニングされている。すなわち、第2の絶縁膜65は、第1の絶縁膜63と第2のコンタクト部67bとの間、若しくは、埋め込み絶縁膜64と第2のコンタクト部67bとの間に配置されると共に、第2のコンタクト部67bとは平面視で一致した形状を有している。   The second insulating film 65 is patterned in the same shape as the second contact portion 67 b. That is, the second insulating film 65 is disposed between the first insulating film 63 and the second contact portion 67 b or between the embedded insulating film 64 and the second contact portion 67 b, and The second contact portion 67 b has a shape that matches in a plan view.

第3の絶縁膜66は、第1の絶縁膜63及び第2のコンタクト部67bの面上を覆うように配置されている。画素電極31は、この第3の絶縁膜66に形成されたコンタクトホール31CTを介してコンタクト電極67(第2のコンタクト部67b)と接続されている。   The third insulating film 66 is arranged to cover the surfaces of the first insulating film 63 and the second contact portion 67 b. The pixel electrode 31 is connected to the contact electrode 67 (second contact portion 67 b) via the contact hole 31 CT formed in the third insulating film 66.

なお、本実施形態では、第1の絶縁膜63として、窒化シリコン(SiN)膜を形成し、埋め込み絶縁膜64、第2の絶縁膜65及び第3の絶縁膜66として、酸化シリコン(SiO)膜を形成している。 In the present embodiment, a silicon nitride (SiN) film is formed as the first insulating film 63, and silicon oxide (SiO 2 ) is used as the embedded insulating film 64, the second insulating film 65, and the third insulating film 66. ) Forming a film.

また、光学調整層62の膜厚は、画素20B、画素20G、画素20Rの順で大きくなっている。すなわち、画素20Bでは、例えば共振波長(輝度が最大となるピーク波長)が470nmとなるように、第1の絶縁膜63が設けられている。画素20Gでは、例えば共振波長が540nmとなるように、第1の絶縁膜63及び第3の絶縁膜66が設けられている。画素20Rでは、例えば共振波長が610nmとなるように、第1の絶縁膜63、第3の絶縁膜66及び第4の絶縁膜(図示せず)が設けられている。   The film thickness of the optical adjustment layer 62 is larger in the order of the pixel 20B, the pixel 20G, and the pixel 20R. That is, in the pixel 20B, the first insulating film 63 is provided such that, for example, the resonance wavelength (peak wavelength at which the luminance is maximum) is 470 nm. In the pixel 20G, for example, the first insulating film 63 and the third insulating film 66 are provided so that the resonance wavelength is 540 nm. In the pixel 20R, for example, the first insulating film 63, the third insulating film 66, and the fourth insulating film (not shown) are provided so that the resonance wavelength is 610 nm.

なお、本実施形態において、増反射層36を省略したが、第1の絶縁膜63と反射電極60との間に増反射層36を備えた構成であってもよい。   Although the reflection enhancing layer 36 is omitted in the present embodiment, the reflection reflecting layer 36 may be provided between the first insulating film 63 and the reflection electrode 60.

以上のような構成を有する有機EL装置200では、中継電極61及びコンタクト電極67を介してトランジスター124と画素電極31とが電気的に接続されている。また、コンタクト電極67は、中継電極61及び開口60CTを覆うように設けられている。そして、コンタクト電極67は、反射電極60の少なくとも一部と平面視重なるように設けられている。そして、コンタクト電極67は遮光性を有している。この構成によれば、開口60CTから入射する光をコンタクト電極67で遮光することによって、表示品質を向上させることが可能である。なお、本実施形態では、コンタクト電極67として、例えば厚みが500nmの窒化チタン(TiN)膜を形成している。   In the organic EL device 200 having the above-described configuration, the transistor 124 and the pixel electrode 31 are electrically connected via the relay electrode 61 and the contact electrode 67. The contact electrode 67 is provided to cover the relay electrode 61 and the opening 60CT. The contact electrode 67 is provided so as to overlap with at least a part of the reflective electrode 60 in plan view. The contact electrode 67 has a light shielding property. According to this configuration, it is possible to improve the display quality by shielding the light incident from the opening 60CT by the contact electrode 67. In the present embodiment, as the contact electrode 67, for example, a titanium nitride (TiN) film having a thickness of 500 nm is formed.

本実施形態の有機EL装置200では、上述した第2のコンタクト電極67を所定の形状にパターニングする際に、第1の絶縁膜63を第2の絶縁膜65のエッチングストッパーとして機能させることが可能である。これにより、第2の絶縁膜65が第2のコンタクト部67bと同じ形状にパターニングされた場合でも、この第2の絶縁膜65の下にある第1の絶縁膜63の厚みにバラツキが生じるのを防ぐことができる。   In the organic EL device 200 of the present embodiment, the first insulating film 63 can function as an etching stopper for the second insulating film 65 when the second contact electrode 67 described above is patterned into a predetermined shape. It is. Thereby, even when the second insulating film 65 is patterned in the same shape as the second contact portion 67 b, the thickness of the first insulating film 63 under the second insulating film 65 has variation. You can prevent.

(有機EL装置の製造方法)
具体的に、本実施形態の有機EL装置200の製造方法について、図12(a)〜(d)を参照して説明する。なお、図12(a)〜(d)は、上記有機EL装置200の構成のうち、光学調整層62及び第2のコンタクト電極67の製造工程を説明するための断面図である。
(Method of manufacturing organic EL device)
Specifically, a method of manufacturing the organic EL device 200 of the present embodiment will be described with reference to FIGS. 12 (a) to 12 (d). 12 (a) to 12 (d) are cross-sectional views for explaining the manufacturing steps of the optical adjustment layer 62 and the second contact electrode 67 in the configuration of the organic EL device 200.

本実施形態では、先ず、図12(a)に示すように、光学調整層62として、反射電極60が配置された面上を覆う第1の絶縁膜63を形成し、凹部63aに埋め込まれた埋め込み絶縁膜64を形成した後に、第1の絶縁膜63の埋め込み絶縁膜64により平坦化された面上を覆う第2の絶縁膜65を形成する。   In the present embodiment, first, as shown in FIG. 12A, as the optical adjustment layer 62, the first insulating film 63 is formed to cover the surface on which the reflective electrode 60 is disposed, and embedded in the recess 63a. After the buried insulating film 64 is formed, a second insulating film 65 covering the surface planarized by the buried insulating film 64 of the first insulating film 63 is formed.

次に、図12(b)に示すように、光学調整層62(第2の絶縁膜65、第4の絶縁膜を図示せず)を貫通するコンタクトホール67CTを形成した後、このコンタクトホール67CTに埋め込まれた状態で、第2の絶縁膜65の面上を覆う導電膜67ELを形成する。なお、本実施形態では、上述したように、導電膜67ELとして、窒化チタン(TiN)膜を形成している。   Next, as shown in FIG. 12B, after forming a contact hole 67CT penetrating the optical adjustment layer 62 (the second insulating film 65 and the fourth insulating film are not shown), the contact hole 67CT is formed. In the embedded state, the conductive film 67EL covering the surface of the second insulating film 65 is formed. In the present embodiment, as described above, a titanium nitride (TiN) film is formed as the conductive film 67EL.

次に、図12(c)に示すように、導電膜67ELの面上にレジストを塗布した後、フォトリソグラフィ技術を用いて第2のコンタクト部67bに対応した形状のマスク層68を形成する。その後、第1の絶縁膜63の表面が露出するまで導電膜67EL及び第2の絶縁膜65をエッチングする。   Next, as shown in FIG. 12C, after applying a resist on the surface of the conductive film 67EL, a mask layer 68 having a shape corresponding to the second contact portion 67b is formed using a photolithography technique. After that, the conductive film 67EL and the second insulating film 65 are etched until the surface of the first insulating film 63 is exposed.

このとき、フッ素系ガスを用いたドライエッチングによって、第1の絶縁膜(窒化シリコン膜)63に対して、この第1の絶縁膜63よりもエッチングレートが低い第2の絶縁膜(酸化シリコン膜)65を選択的にエッチングすることができる。したがって、本実施形態では、第1の絶縁膜63と第2の絶縁膜65とのエッチング選択比(第2の絶縁膜65のエッチングレート/第1の絶縁膜63のエッチングレート)を高めることによって、第1の絶縁膜63を第2の絶縁膜65のエッチングストッパーとして機能させることが可能である。   At this time, a second insulating film (silicon oxide film) having a lower etching rate than the first insulating film 63 with respect to the first insulating film (silicon nitride film) 63 by dry etching using a fluorine-based gas. ) 65 can be selectively etched. Therefore, in the present embodiment, the etching selectivity (the etching rate of the second insulating film 65 / the etching rate of the first insulating film 63) of the first insulating film 63 and the second insulating film 65 is increased. The first insulating film 63 can function as an etching stopper of the second insulating film 65.

次に、図12(d)に示すように、マスク層68を除去する。これにより、コンタクトホール67CTに埋め込まれた状態で反射電極60と接続される第1のコンタクト部67aと、第2の絶縁膜65の面上に配置された状態で画素電極31と接続される第2のコンタクト部67bとを有する第2のコンタクト電極67が形成される。   Next, as shown in FIG. 12D, the mask layer 68 is removed. Thus, the first contact portion 67a connected to the reflective electrode 60 in a state of being buried in the contact hole 67CT, and the pixel electrode 31 being connected on a surface of the second insulating film 65 A second contact electrode 67 having two contact portions 67b is formed.

以上のように、本実施形態の有機EL装置200では、上述した第2の絶縁膜65が第2のコンタクト部67bと同じ形状にパターニングされた場合でも、この第2の絶縁膜65の下にある第1の絶縁膜63の厚みにバラツキが生じるのを防ぐことができる。したがって、この有機EL装置200では、上記有機EL装置100と同様に、光学調整層62の厚みを調整することによって、反射電極60と画素電極31との間の光路調整を正確に行うことができるため、共振構造による色再現性の良い有機EL素子30の発光動作を行うことが可能である。   As described above, in the organic EL device 200 according to the present embodiment, even if the second insulating film 65 described above is patterned into the same shape as the second contact portion 67 b, the second insulating film 65 is formed under the second insulating film 65. It is possible to prevent the occurrence of variations in the thickness of a certain first insulating film 63. Therefore, in the organic EL device 200, similarly to the organic EL device 100, the optical path adjustment between the reflective electrode 60 and the pixel electrode 31 can be accurately performed by adjusting the thickness of the optical adjustment layer 62. Therefore, it is possible to perform the light emitting operation of the organic EL element 30 with good color reproducibility by the resonant structure.

(電子機器)
次に、上記有機EL装置100,200を備えた電子機器の一例として、図13に示すヘッドマウントディスプレイ1000について説明する。なお、図13は、マウントディスプレイ1000の構成を示す概略図である。
(Electronics)
Next, a head mounted display 1000 shown in FIG. 13 will be described as an example of the electronic apparatus provided with the organic EL devices 100 and 200. FIG. 13 is a schematic view showing the configuration of the mount display 1000. As shown in FIG.

ヘッドマウントディスプレイ1000は、図13に示すように、左右の目に対応して設けられた2つの表示部1001を有している。観察者Mはヘッドマウントディスプレイ1000を眼鏡のように頭部に装着することにより、表示部1001に表示された文字や画像などを見ることができる。例えば、左右の表示部1001に視差を考慮した画像を表示すれば、立体的な映像を見て楽しむこともできる。   As shown in FIG. 13, the head mounted display 1000 has two display parts 1001 provided corresponding to the left and right eyes. The observer M can see characters, images and the like displayed on the display unit 1001 by wearing the head mount display 1000 on the head like glasses. For example, when an image in which parallax is taken into consideration is displayed on the left and right display units 1001, it is possible to enjoy watching a stereoscopic image.

表示部1001には、上記有機EL装置100,200が用いられている。上記有機EL装置100,200では、上述した共振構造による色再現性の良い有機EL素子30の発光動作を行うことが可能である。したがって、表示部1001に上記有機EL装置100を搭載することで、点欠陥の発生が抑制され且つ高品位の表示のヘッドマウントディスプレイ1000を提供することが可能である。   The organic EL devices 100 and 200 are used in the display unit 1001. In the organic EL devices 100 and 200, it is possible to perform the light emitting operation of the organic EL element 30 with good color reproducibility by the above-described resonant structure. Therefore, by mounting the organic EL device 100 on the display unit 1001, it is possible to provide a head mounted display 1000 of high quality display in which the occurrence of point defects is suppressed.

なお、本発明は、上記実施形態のものに必ずしも限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
具体的に、本発明を適用した電気光学装置としては、上述した発光素子として有機EL素子を備えた有機EL装置に限定されず、例えば無機EL素子やLEDなどの自発光型の発光素子備えた電気光学装置に対して本発明を幅広く適用することが可能である。
In addition, this invention is not necessarily limited to the thing of the said embodiment, It is possible to add a various change in the range which does not deviate from the meaning of this invention.
Specifically, the electro-optical device to which the present invention is applied is not limited to the organic EL device including the organic EL device as the above-described light emitting device, and includes, for example, a self-luminous light emitting device such as an inorganic EL device The present invention can be widely applied to electro-optical devices.

また、本発明を適用した電子機器としては、上述したヘッドマウントディスプレイ1000に限らず、例えば、ヘッドアップディスプレイや、デジタルカメラの電子ビューファインダー、携帯型情報端末、ナビゲーターなどの表示部に、本発明を適用した電気光学装置を用いた電子機器を挙げることができる。   The electronic apparatus to which the present invention is applied is not limited to the head mount display 1000 described above, and, for example, a head-up display, an electronic view finder of a digital camera, a display unit such as a portable information terminal An electronic apparatus using an electro-optical device to which the present invention is applied can be mentioned.

6…電源線 10…素子基板 20(20B,20G,20R)…画素 28…第1のコンタクト電極 30(30B,30G,30R)…有機EL素子(発光素子) 31…画素電極(第1の電極) 32…発光機能層(発光層) 33…対向電極(第2の電極) 34…層間絶縁層(絶縁層) 35…反射電極 35CT…間隙 36…増反射層 37…保護層 38…光路調整層 39…第1の絶縁膜 39a…凹部 40…埋め込み絶縁膜 41…第2のコンタクト電極 41a…第1のコンタクト部 41b…第2のコンタクト部 41CT…コンタクトホール 41EL…導電膜 42…第2の絶縁膜 43…マスク層 44…第3の絶縁膜 60…反射電極 60CT…開口(孔部) 61…中継電極 62…光学調整層(保護層、光路調整層) 63…第1の絶縁膜 63a…凹部 64…埋め込み絶縁膜 65…第2の絶縁膜 66…第3の絶縁膜 67…第2のコンタクト電極 67a…第1のコンタクト部 67b…第2のコンタクト部 67CT…コンタクトホール 67EL…導電膜 68…マスク層 E…表示領域 100,100A,200…有機EL装置(電気光学装置) 110…画素回路 124…トランジスター 1000…ヘッドマウントディスプレイ(電子機器)   6 Power supply line 10 Element substrate 20 (20B, 20G, 20R) Pixel 28 First contact electrode 30 (30B, 30G, 30R) Organic EL element (light emitting element) 31 Pixel electrode (first electrode) 32: light emitting functional layer (light emitting layer) 33: counter electrode (second electrode) 34: interlayer insulating layer (insulating layer) 35: reflective electrode 35 CT: gap 36: reflective layer 37: protective layer 38: optical path adjustment layer 39 first insulating film 39a recess 40 embedded insulating film 41 second contact electrode 41a first contact portion 41b second contact portion 41CT contact hole 41EL conductive film 42 second insulating Film 43: Mask layer 44: Third insulating film 60: Reflective electrode 60CT: Opening (hole) 61: Relay electrode 62: Optical adjustment layer (protective layer, optical path adjustment layer) 63: first insulating film 63a: recessed portion 64: embedded insulating film 65: second insulating film 66: third insulating film 67: second contact electrode 67a: first contact portion 67b: second contact portion 67CT contact hole 67EL conductive film 68 mask layer E display region 100, 100A, 200 organic EL device (electro-optical device) 110 pixel circuit 124 transistor 1000 head mounted display (electronic device)

Claims (13)

複数の画素がマトリックス状に配列された表示領域を含む素子基板を備え、
前記素子基板は、前記画素毎に、発光素子と、前記発光素子を駆動するトランジスターと、を有し、
前記発光素子は、前記トランジスターの上に絶縁層を介して配置されると共に、反射電極と、保護層と、光路調整層と、第1の電極と、発光層と、第2の電極と、が積層された構造を有し、
前記発光素子は、コンタクト電極を介して前記トランジスターと電気的に接続され、
前記保護層には、前記保護層を貫通するコンタクトホールが形成され、
前記コンタクト電極は、前記コンタクトホールに埋め込まれた状態で配置された第1のコンタクト部と、前記保護層の面上に配置された第2のコンタクト部と、を含み、
前記保護層は、前記反射電極の上に配置された第1の絶縁膜と、前記第1の絶縁膜の面上に配置されると共に、前記第2のコンタクト部と同じ形状にパターニングされた第2の絶縁膜と、を含み、
前記反射電極は、前記画素毎に分割して配置され、
前記コンタクト電極を介して前記反射電極と前記第1の電極とが電気的に接続され、
前記絶縁層を貫通して配置されたコンタクト電極を介して前記トランジスターと前記反射電極とが電気的に接続され、
前記画素毎に分割して配置された前記反射電極の各間に間隙が形成されていることを特徴とする電気光学装置。
An element substrate including a display area in which a plurality of pixels are arranged in a matrix;
The element substrate includes, for each of the pixels, a light emitting element and a transistor for driving the light emitting element.
The light emitting element is disposed on the transistor via an insulating layer, and includes a reflective electrode, a protective layer, an optical path adjustment layer, a first electrode, a light emitting layer, and a second electrode. Has a stacked structure,
The light emitting element is electrically connected to the transistor through a contact electrode,
In the protective layer, a contact hole penetrating the protective layer is formed.
The contact electrode includes a first contact portion disposed in a state of being buried in the contact hole and a second contact portion disposed on the surface of the protective layer,
The protective layer is disposed on a surface of the first insulating film disposed on the reflective electrode and a surface of the first insulating film, and is patterned in the same shape as the second contact portion. And 2 insulating films,
The reflective electrode is divided for each pixel and disposed.
The reflective electrode and the first electrode are electrically connected via the contact electrode,
The transistor and the reflective electrode are electrically connected through a contact electrode disposed through the insulating layer,
An electro-optical device characterized in that a gap is formed between each of the reflective electrodes which are divided and disposed for each pixel.
前記第1の絶縁膜は、前記第2の絶縁膜よりもエッチングレートが低い材料からなることを特徴とする請求項1に記載の電気光学装置。   The electro-optical device according to claim 1, wherein the first insulating film is made of a material having a lower etching rate than the second insulating film. 前記第1の絶縁膜は、窒化シリコンを含み、
前記第2の絶縁膜は、酸化シリコンを含むことを特徴とする請求項2に記載の電気光学装置。
The first insulating film includes silicon nitride,
The electro-optical device according to claim 2, wherein the second insulating film contains silicon oxide.
前記光路調整層の少なくとも一部の端部は、前記第2のコンタクト部の面上に位置することを特徴とする請求項1〜3の何れか一項に記載の電気光学装置。   The electro-optical device according to any one of claims 1 to 3, wherein an end portion of at least a part of the light path adjustment layer is located on a surface of the second contact portion. 前記反射電極に開口が形成され、
前記第1の絶縁膜は、前記開口が形成された前記反射電極の面上を覆うと共に、前記開口の内側に形成された凹部を有し、前記凹部に埋め込まれた埋め込み絶縁膜を含むことを特徴とする請求項1〜4の何れか一項に記載の電気光学装置。
An opening is formed in the reflective electrode,
The first insulating film covers the surface of the reflective electrode in which the opening is formed, has a recess formed inside the opening, and includes a buried insulating film embedded in the recess. The electro-optical device according to any one of claims 1 to 4, which is characterized.
前記光路調整層は、前記埋め込み絶縁膜の面上を覆うと共に、前記第1の絶縁膜の面上に少なくとも一部の端部が位置するように配置されていることを特徴とする請求項5に記載の電気光学装置。   The optical path adjustment layer is disposed so as to cover the surface of the buried insulating film and to position at least a part of the end on the surface of the first insulating film. The electro-optical device according to claim 1. 前記第1の絶縁膜は、窒化シリコンを含み、
前記光路調整層は、酸化シリコンを含むことを特徴とする請求項6に記載の電気光学装置。
The first insulating film includes silicon nitride,
7. The electro-optical device according to claim 6, wherein the light path adjustment layer contains silicon oxide.
前記反射電極の面上に増反射膜が配置されていることを特徴とする請求項1〜7の何れか一項に記載の電気光学装置。   The electro-optical device according to any one of claims 1 to 7, wherein a reflection enhancing film is disposed on the surface of the reflective electrode. 前記反射電極は、電源線の一部により構成され、
前記反射電極には、孔部が形成され、
前記孔部の内側には、中継電極が配置され、
前記コンタクト電極は、前記中継電極を介して前記トランジスターと電気的に接続されていることを特徴とする請求項1〜8の何れか一項に記載の電気光学装置。
The reflective electrode is constituted by a part of a power supply line,
A hole is formed in the reflective electrode,
A relay electrode is disposed inside the hole,
The electro-optical device according to any one of claims 1 to 8, wherein the contact electrode is electrically connected to the transistor through the relay electrode.
請求項1〜9の何れか一項に記載の電気光学装置を備えることを特徴とする電子機器。   An electronic apparatus comprising the electro-optical device according to any one of claims 1 to 9. 複数の画素がマトリックス状に配列された表示領域を含む素子基板を備え、
前記素子基板は、前記画素毎に、発光素子と、前記発光素子を駆動するトランジスターと、を有し、
前記発光素子は、前記トランジスターの上に絶縁層を介して配置されると共に、反射電極と、保護層と、光路調整層と、第1の電極と、発光層と、第2の電極と、が積層された構造を有し、
前記発光素子は、コンタクト電極を介して前記トランジスターと電気的に接続され、
前記保護層には、前記保護層を貫通するコンタクトホールが形成され、
前記コンタクト電極は、前記コンタクトホールに埋め込まれた状態で配置された第1のコンタクト部と、前記保護層の面上に配置された第2のコンタクト部と、を含み、
前記保護層は、前記反射電極の上に配置された第1の絶縁膜と、前記第1の絶縁膜の面上に配置されると共に、前記第2のコンタクト部と同じ形状にパターニングされた第2の絶縁膜と、を含み、
前記反射電極は、前記画素毎に分割して配置され、
前記コンタクト電極を介して前記反射電極と前記第1の電極とが電気的に接続され、
前記絶縁層を貫通して配置されたコンタクト電極を介して前記トランジスターと前記反射電極とが電気的に接続され、
前記画素毎に分割して配置された前記反射電極の各間に間隙が形成されている電気光学装置の製造方法であって、
前記絶縁層の上に前記反射電極を形成する工程と、
前記反射電極の上に前記第1の絶縁膜を形成する工程と、
前記第1の絶縁膜の面上に前記第2の絶縁膜を形成する工程と、
前記第1の絶縁膜及び前記第2の絶縁膜を貫通する前記コンタクトホールを形成する工程と、
前記コンタクトホールに埋め込まれた状態で、前記第2の絶縁膜の面上を覆う導電膜を形成する工程と、
前記導電膜の面上に所定の形状のマスク層を形成する工程と、
前記第1の絶縁膜の表面が露出するまで前記導電膜及び前記第2の絶縁膜をエッチングする工程と、
前記マスク層を除去する工程と、
前記第1の絶縁膜の上方に前記第1の電極を形成する工程と、を含むことを特徴とする電気光学装置の製造方法。
An element substrate including a display area in which a plurality of pixels are arranged in a matrix;
The element substrate includes, for each of the pixels, a light emitting element and a transistor for driving the light emitting element.
The light emitting element is disposed on the transistor via an insulating layer, and includes a reflective electrode, a protective layer, an optical path adjustment layer, a first electrode, a light emitting layer, and a second electrode. Has a stacked structure,
The light emitting element is electrically connected to the transistor through a contact electrode,
In the protective layer, a contact hole penetrating the protective layer is formed.
The contact electrode includes a first contact portion disposed in a state of being buried in the contact hole and a second contact portion disposed on the surface of the protective layer,
The protective layer is disposed on a surface of the first insulating film disposed on the reflective electrode and a surface of the first insulating film, and is patterned in the same shape as the second contact portion. And 2 insulating films,
The reflective electrode is divided for each pixel and disposed.
The reflective electrode and the first electrode are electrically connected via the contact electrode,
The transistor and the reflective electrode are electrically connected through a contact electrode disposed through the insulating layer,
A manufacturing method of an electro-optical device in which a gap is formed between each of the reflective electrodes which are divided and disposed for each pixel.
Forming the reflective electrode on the insulating layer;
Forming the first insulating film on the reflective electrode;
Forming the second insulating film on the surface of the first insulating film;
Forming the contact hole penetrating the first insulating film and the second insulating film;
Forming a conductive film covering the surface of the second insulating film in a state of being buried in the contact hole;
Forming a mask layer of a predetermined shape on the surface of the conductive film;
Etching the conductive film and the second insulating film until the surface of the first insulating film is exposed;
Removing the mask layer;
Forming the first electrode above the first insulating film.
前記第1の絶縁膜には、前記第2の絶縁膜よりもエッチングレートが低い材料を用いることを特徴とする請求項11に記載の電気光学装置の製造方法。   The method of manufacturing an electro-optical device according to claim 11, wherein a material having an etching rate lower than that of the second insulating film is used for the first insulating film. 前記第1の絶縁膜として、窒化シリコン膜を形成し、
前記第2の絶縁膜として、酸化シリコン膜を形成することを特徴とする請求項12に記載の電気光学装置の製造方法。
A silicon nitride film is formed as the first insulating film,
The method of manufacturing an electro-optical device according to claim 12, wherein a silicon oxide film is formed as the second insulating film.
JP2014262961A 2014-12-25 2014-12-25 Electro-optical device, method of manufacturing the same, electronic apparatus Active JP6500433B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014262961A JP6500433B2 (en) 2014-12-25 2014-12-25 Electro-optical device, method of manufacturing the same, electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014262961A JP6500433B2 (en) 2014-12-25 2014-12-25 Electro-optical device, method of manufacturing the same, electronic apparatus

Publications (2)

Publication Number Publication Date
JP2016122138A JP2016122138A (en) 2016-07-07
JP6500433B2 true JP6500433B2 (en) 2019-04-17

Family

ID=56327391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014262961A Active JP6500433B2 (en) 2014-12-25 2014-12-25 Electro-optical device, method of manufacturing the same, electronic apparatus

Country Status (1)

Country Link
JP (1) JP6500433B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6701777B2 (en) 2016-02-15 2020-05-27 セイコーエプソン株式会社 Electro-optical device, electronic equipment
JP6733203B2 (en) 2016-02-15 2020-07-29 セイコーエプソン株式会社 Electro-optical device, electronic equipment
JP6897297B2 (en) 2016-06-06 2021-06-30 セイコーエプソン株式会社 Organic EL equipment, manufacturing methods of organic EL equipment, and electronic devices
JP7690771B2 (en) * 2021-04-30 2025-06-11 セイコーエプソン株式会社 Electro-optical devices and electronic equipment

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008310974A (en) * 2007-06-12 2008-12-25 Casio Comput Co Ltd Display device and manufacturing method thereof
KR101108167B1 (en) * 2010-02-12 2012-02-06 삼성모바일디스플레이주식회사 Organic light emitting display device
JP2013045750A (en) * 2011-08-26 2013-03-04 Mitsubishi Materials Corp Organic electroluminescent element and method for manufacturing the same
JP2013089444A (en) * 2011-10-18 2013-05-13 Seiko Epson Corp Organic light-emitting device, manufacturing method therefor and electronic apparatus
JP5998626B2 (en) * 2012-05-15 2016-09-28 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
JP6074938B2 (en) * 2012-07-27 2017-02-08 セイコーエプソン株式会社 Light emitting device and electronic device
JP6119437B2 (en) * 2013-06-05 2017-04-26 セイコーエプソン株式会社 Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus

Also Published As

Publication number Publication date
JP2016122138A (en) 2016-07-07

Similar Documents

Publication Publication Date Title
JP6332019B2 (en) Electro-optical device, manufacturing method thereof, and electronic apparatus
JP6358078B2 (en) Electro-optical device and electronic apparatus
JP6182985B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
CN110010639A (en) Light emitting device and electronic equipment
CN107086235B (en) Electro-optical device and electronic apparatus
JP6569549B2 (en) Electro-optical device, electronic apparatus, and method of manufacturing electro-optical device
JP6500433B2 (en) Electro-optical device, method of manufacturing the same, electronic apparatus
JP6550750B2 (en) Electro-optical device and electronic apparatus
JP6361181B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP6428822B2 (en) Electro-optical device and electronic apparatus
JP2016170935A (en) Manufacturing method of electro-optical device
JP6665885B2 (en) Electro-optical device, method of manufacturing the same, and electronic equipment
JP6557999B2 (en) LIGHT EMITTING ELEMENT, ELECTRO-OPTICAL DEVICE, ELECTRONIC DEVICE, AND LIGHT EMITTING ELEMENT MANUFACTURING METHOD
JP6620860B2 (en) Electro-optical device, method of manufacturing electro-optical device, and electronic apparatus
JP2021118036A (en) Electro-optical device and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180920

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181002

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20181026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190304

R150 Certificate of patent or registration of utility model

Ref document number: 6500433

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150