Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6502158B2 - Switching power supply - Google Patents
[go: Go Back, main page]

JP6502158B2 - Switching power supply - Google Patents

Switching power supply Download PDF

Info

Publication number
JP6502158B2
JP6502158B2 JP2015089354A JP2015089354A JP6502158B2 JP 6502158 B2 JP6502158 B2 JP 6502158B2 JP 2015089354 A JP2015089354 A JP 2015089354A JP 2015089354 A JP2015089354 A JP 2015089354A JP 6502158 B2 JP6502158 B2 JP 6502158B2
Authority
JP
Japan
Prior art keywords
circuit
diode
reactor
switching
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015089354A
Other languages
Japanese (ja)
Other versions
JP2016208725A (en
Inventor
浩隆 大嶽
浩隆 大嶽
澤田 高志
高志 澤田
鶴谷 守
守 鶴谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
POWER ASSIST TECHNOLOGY LTD.
Rohm Co Ltd
Original Assignee
POWER ASSIST TECHNOLOGY LTD.
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by POWER ASSIST TECHNOLOGY LTD., Rohm Co Ltd filed Critical POWER ASSIST TECHNOLOGY LTD.
Priority to JP2015089354A priority Critical patent/JP6502158B2/en
Publication of JP2016208725A publication Critical patent/JP2016208725A/en
Application granted granted Critical
Publication of JP6502158B2 publication Critical patent/JP6502158B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、スイッチング電源装置に関する。   The present invention relates to a switching power supply.

共振型のスイッチング電源装置は、電流または電圧を正弦波状に制御し、電流及び電圧のいずれかがほぼ0の状態でスイッチング素子をスイッチング(いわゆるソフトスイッチング)させることにより、スイッチング損失及びノイズを劇的に低減することができる。   The resonant switching power supply device dramatically controls switching loss and noise by controlling the current or voltage in a sinusoidal manner and switching the switching element (so-called soft switching) with either current or voltage being approximately zero. Can be reduced to

共振型の絶縁型スイッチング電源装置には、LLC方式と呼ばれ、スイッチング素子の周波数変調制御(PFM[pulse frequency modulation]制御)により出力電圧の調整を行うものがある。ただし、バイポーラ動作するSiベースの高耐圧IGBT[insulated gate bipolar transistor]をスイッチング素子として使用すると、テール電流に起因するスイッチング損失がソフトスイッチングでもゼロにできないため、出力電力を制御する周波数の変動によってスイッチング素子の損失が変動し、場合によっては高周波動作によって大きな発熱が発生する問題がある。このことから、Siベースの中耐圧MOSFET[metal-oxide-semiconductor field effect transistor]が使用される方式が一般的になり、高電圧・大電力を取り扱う分野への適用が困難であった。   Among the resonance type isolated switching power supply devices, there is one called an LLC method, which performs adjustment of an output voltage by frequency modulation control (PFM (pulse frequency modulation) control) of a switching element. However, when using a Si-based high-voltage IGBT [insulated gate bipolar transistor] that operates in bipolar as a switching element, switching loss due to the tail current can not be made zero even by soft switching, so switching due to frequency fluctuation controlling output power There is a problem that element loss fluctuates, and in some cases, high-frequency operation generates a large amount of heat. From this, a method in which a Si-based medium-voltage MOSFET [metal-oxide-semiconductor field effect transistor] is used becomes common, and it has been difficult to apply to the field of handling high voltage and high power.

一方、位相制御方式のスイッチング電源装置では、位相制御により出力電圧の調整が行われる。同制御方式のスイッチング電源装置では、LLC方式のスイッチング電源装置と異なりスイッチング周波数が一定のため、その素子耐圧が比較的高いSiベースのIGBTをスイッチング素子として用いることができる。そのため、同方式のスイッチング電源装置は、高電圧・大電力を取り扱いながら高効率を実現することのできる回路として、産業機器向け電源など多くの分野に導入されている。   On the other hand, in the phase control type switching power supply device, the output voltage is adjusted by phase control. Unlike the switching power supply apparatus of the LLC system, the switching power supply apparatus of the same control system has a constant switching frequency. Therefore, a Si-based IGBT having a relatively high element withstand voltage can be used as a switching element. Therefore, switching power supply devices of the same type are introduced in many fields such as power supplies for industrial equipment as circuits capable of realizing high efficiency while handling high voltage and large power.

特開平1−295675号公報(第3図)Japanese Patent Laid-Open No. 1-295675 (FIG. 3) 特開平10−308510号公報Japanese Patent Application Laid-Open No. 10-308510 特開2012−213260号公報JP, 2012-213260, A 特許第3981181号明細書Patent No. 3981181 Specification

”低損失スナバを用いたDC/DCコンバータ”、オリジンテクニカルジャーナル、No.66 (2003)、p19-28.“DC / DC converter using low loss snubber”, Origin Technical Journal, No. 66 (2003), p19-28.

位相制御方式のスイッチング電源装置において、注意すべき点は、主に2つある。1点目は、絶縁トランスの二次側に平滑リアクトル(チョークコイル)を必要とすることである。2点目は、絶縁トランスの二次側に設けられた整流ダイオードの逆回復電流発生時に絶縁トランスの二次巻線が瞬間的に短絡して一次側から大電流が流れる影響により、その時点で絶縁トランスに蓄積されていた余剰エネルギーが整流ダイオードの両端間に大きなサージ電圧となって現れることである。   There are two main points to be noted in a phase control type switching power supply. The first point is that a smoothing reactor (choke coil) is required on the secondary side of the isolation transformer. The second point is that the secondary winding of the isolation transformer is momentarily shorted when a reverse recovery current occurs in the rectification diode provided on the secondary side of the isolation transformer, and a large current flows from the primary side, The excess energy stored in the isolation transformer appears as a large surge voltage across the rectifying diode.

なお、特許文献1には、二次側の整流ダイオードにスナバ回路を並列接続することにより、上記のサージ電圧をコンデンサで吸収して抵抗で消費させる手法が開示されている。   Patent Document 1 discloses a method in which a surge voltage is absorbed by a capacitor and consumed by a resistor by connecting a snubber circuit in parallel to a rectification diode on the secondary side.

ここで、一次側のスイッチング素子や二次側の整流ダイオードとして、Siデバイスよりもワイドバンドギャップで絶縁破壊電界の大きいSiCデバイス(特許文献2を参照)などを用いることにより、さらなる高電圧・大電力を取り扱う場合を考える。この場合、入力電圧や出力電圧の上昇に伴い、二次側のサージ電圧も高くなる。そのため、サージ電圧抑制用のスナバ回路を設けることはもちろん、二次側の整流ダイオードとしては、より安全を見て、トランス定格出力の2倍以上のサージ電圧にも耐え得る素子設計を行う必要がある。   Here, as the switching element on the primary side and the rectifying diode on the secondary side, by using a SiC device (see Patent Document 2) or the like which has a larger dielectric breakdown field in a wide band gap than a Si device, a further high voltage / large Consider the case of handling power. In this case, the surge voltage on the secondary side also increases as the input voltage and the output voltage rise. Therefore, it is necessary to provide a snubber circuit for surge voltage suppression as well as to design an element that can withstand a surge voltage more than twice the transformer rated output as a secondary side rectification diode for safety. is there.

しかしながら、整流ダイオードの耐圧を高めると背反的にオン抵抗値が高くなるので、導通損失が増大してしまう。また、オン抵抗値を下げるために半導体チップ面積を大きくすると、寄生容量が増加してスナバ回路での消費エネルギーが増大するので、電力変換効率が低下してしまう。   However, if the breakdown voltage of the rectifying diode is increased, the on-resistance value is contradictoryly increased, so that the conduction loss is increased. In addition, if the semiconductor chip area is increased to reduce the on resistance value, the parasitic capacitance is increased and the energy consumption in the snubber circuit is increased, so that the power conversion efficiency is lowered.

また、スナバ回路でサージ電圧を吸収・消費しているということは、入力電力の一部を損失しているということに他ならない。特に、高周波動作に適したSiCデバイスを用いてスイッチング周波数を高めるほど、スナバ回路の動作頻度が高くなるので、その電力損失が顕在化してしまう。   Also, the fact that the snubber circuit absorbs and consumes the surge voltage is nothing but that it loses part of the input power. In particular, as the switching frequency is increased by using a SiC device suitable for high frequency operation, the operation frequency of the snubber circuit becomes higher, so that the power loss becomes apparent.

なお、特許文献3には、電力損失の少ないスナバ回路を備えたスイッチング電源装置が開示されている。しかしながら、本従来手法では、スナバコンデンサに掛かる電圧がスイッチング周波数の2倍の周波数で振動するので、インピーダンスの観点から、スナバコンデンサの容量値を大きくすることができない。従って、スナバ回路で取り扱うエネルギーが増えるほど、振動が大きくかつ高周波で発生する懸念があり、これを解消するための対策は別途必要である。   Patent Document 3 discloses a switching power supply device provided with a snubber circuit with little power loss. However, in the conventional method, since the voltage applied to the snubber capacitor vibrates at a frequency twice the switching frequency, the capacitance value of the snubber capacitor can not be increased from the viewpoint of impedance. Therefore, as the energy handled by the snubber circuit is increased, there is a concern that vibration may be generated at a large frequency and at a high frequency, and a countermeasure for eliminating this may be required separately.

また、特許文献4及び非特許文献1には、ステップリカバリダイオードを用いることにより、二次側の整流ダイオードに生じるサージ電圧を抑制し、かつ、ステップリカバリダイオードの逆回復電流を還流させて電力損失を低減したスイッチング電源装置が開示されている。しかしながら、本従来手法は、1石のスイッチング素子を用いたフォワード型またはフライバック型のスイッチング電源装置(特にその一次側に設けられるスナバ回路)に適用されるものであり、位相制御方式のスイッチング電源装置にそのまま適用することはできなかった。   Further, Patent Document 4 and Non-Patent Document 1 use a step recovery diode to suppress a surge voltage generated in a secondary side rectification diode, and return a reverse recovery current of the step recovery diode to reduce power loss. A switching power supply with reduced power is disclosed. However, this conventional method is applied to a forward type or flyback type switching power supply device (in particular, a snubber circuit provided on the primary side thereof) using a single switching element, and a phase control type switching power supply It could not be applied to the device as it was.

本明細書中に開示されている発明は、本願の発明者らにより見出された上記の課題に鑑み、サージ電圧を抑制しつつ電力損失を低減することのできる位相制御方式のスイッチング電源装置を提供することを目的とする。   In view of the above problems found by the present inventors of the present invention, the invention disclosed in the present specification provides a phase control switching power supply device capable of reducing power loss while suppressing surge voltage. Intended to be provided.

本明細書中に開示されているスイッチング電源装置は、複数のスイッチング素子を含むフルブリッジ回路と、前記フルブリッジ回路を位相制御方式で駆動する制御回路と、前記フルブリッジ回路に接続された一次巻線とこれに磁気結合された二次巻線とを含む絶縁トランスと、前記二次巻線に接続された複数の整流素子を含む整流回路と、第1端が前記整流回路の正側出力端に接続された第1リアクトルと、前記第1リアクトルの第2端と前記整流回路の負側出力端との間に接続された第1コンデンサと、前記第1リアクトルに対して並列に接続されたスナバ回路と、を有し、前記スナバ回路は、アノードが前記第1リアクトルの第1端に接続された第1ダイオードと、前記第1ダイオードのカソードと前記第1リアクトルの第2端との間に接続されたCR回路部とを含み、前記第1ダイオードは、ステップリカバリダイオードである構成(第1の構成)とされている。   The switching power supply disclosed in the present specification includes a full bridge circuit including a plurality of switching elements, a control circuit for driving the full bridge circuit in a phase control method, and a primary winding connected to the full bridge circuit. , An isolation transformer including a wire and a secondary winding magnetically coupled thereto, a rectifier circuit including a plurality of rectifying elements connected to the secondary winding, and a first output end of the positive side of the rectifier circuit Connected in parallel to the first reactor, the first capacitor connected between the second end of the first reactor and the negative output end of the rectifier circuit, and the first reactor And a snubber circuit, the snubber circuit being connected between a first diode of which the anode is connected to the first end of the first reactor, a cathode of the first diode and a second end of the first reactor. To And a connection has been CR circuit portion, said first diode has a structure is a step recovery diode (first configuration).

なお、上記第1の構成から成るスイッチング電源装置において、前記スナバ回路は、アノードが前記第1ダイオードのカソードに接続されてカソードが前記CR回路部に接続された第2ダイオードと、前記第2ダイオードに対して並列に接続された第2リアクトルとをさらに含む構成(第2の構成)にするとよい。   In the switching power supply device having the first configuration, the snubber circuit includes a second diode having an anode connected to a cathode of the first diode and a cathode connected to the CR circuit portion, and the second diode. It is preferable that the second reactor further includes a second reactor connected in parallel with the second reactor.

また、上記第1の構成から成るスイッチング電源装置において、前記制御回路は、スイッチング周波数を固定したまま位相制御により前記絶縁トランスの二次側出力時間を所定の下限値を下回らない範囲で負荷に応じて調整する第1モードと、前記二次側出力時間を前記下限値に固定したまま前記スイッチング周波数を負荷に応じて調整する第2モードとを備え、前記下限値は、前記第1ダイオードの動作時間よりも長い値に設定されている構成(第3の構成)にしてもよい。   Further, in the switching power supply device having the first configuration, the control circuit performs phase control on the secondary side output time of the isolation transformer while keeping the switching frequency fixed, in accordance with the load within a range that does not fall below a predetermined lower limit. A second mode in which the switching frequency is adjusted according to the load while the secondary side output time is fixed to the lower limit value, and the lower limit value is the operation of the first diode The configuration (third configuration) may be set to a value longer than time.

また、上記第1〜第3いずれかの構成から成るスイッチング電源装置において、前記複数のスイッチング素子及び前記複数の整流素子の少なくとも一方は、SiCベースの半導体素子である構成(第4の構成)にするとよい。   Further, in the switching power supply device having any one of the first to third configurations, at least one of the plurality of switching elements and the plurality of rectifying elements is a configuration (fourth configuration) that is a SiC-based semiconductor device. It is good to do.

また、上記第1〜第4いずれかの構成から成るスイッチング電源装置において、前記フルブリッジ回路に入力される入力電圧は、DC600V以上である構成(第5の構成)にするとよい。   Further, in the switching power supply having any one of the first to fourth configurations, the input voltage input to the full bridge circuit may be configured to have DC 600 V or more (fifth configuration).

また、上記第1〜第4いずれかの構成から成るスイッチング電源装置において、前記フルブリッジ回路に入力される入力電圧は、AC400Vの交流電圧を、PFC[Power-Factor-Correction]回路を通して平滑した電圧である構成(第6の構成)にするとよい。   Further, in the switching power supply having the first to fourth configurations, the input voltage input to the full bridge circuit is a voltage obtained by smoothing an AC voltage of AC 400 V through a PFC [Power-Factor-Correction] circuit. It is preferable that the configuration is the sixth configuration.

また、上記第1〜第6いずれかの構成から成るスイッチング電源装置において、前記CR回路部は、互いに並列接続された第2コンデンサと抵抗を含む構成(第7の構成)にするとよい。   Further, in the switching power supply device having any one of the first to sixth configurations, the CR circuit portion may have a configuration (seventh configuration) including a second capacitor and a resistor connected in parallel to each other.

また、上記第2の構成から成るスイッチング電源装置において、前記第1ダイオードと前記第2ダイオードは、双方が単一のパッケージに封止されている構成(第8の構成)にするとよい。   Further, in the switching power supply having the second configuration, the first diode and the second diode may both be sealed in a single package (eighth configuration).

また、上記第8の構成から成るスイッチング電源装置において、前記パッケージは、端子部を除いてリードフレームが全面樹脂封止されているフルモールド型である構成(第9の構成)にするとよい。   Further, in the switching power supply having the eighth configuration, it is preferable that the package is a full mold type in which the lead frame is entirely resin-sealed except for the terminal portion (a ninth configuration).

本明細書中に開示されている発明によれば、サージ電圧を抑制しつつ電力損失を低減することのできる位相制御方式のスイッチング電源装置を提供することが可能となる。   According to the invention disclosed in the present specification, it is possible to provide a phase control type switching power supply capable of reducing power loss while suppressing surge voltage.

スイッチング電源装置1の第1実施形態を示す回路図Circuit diagram showing a first embodiment of the switching power supply device 1 ステップリカバリダイオードの逆回復特性図Reverse recovery characteristics of step recovery diode スイッチング動作の一例を示すタイミングチャートTiming chart showing an example of switching operation 時刻t11での動作状態図Operation state diagram at time t11 時刻t12での動作状態図Operation state diagram at time t12 時刻t13での動作状態図Operation state diagram at time t13 時刻t14での動作状態図Operation state diagram at time t14 時刻t15での動作状態図Operation state diagram at time t15 スナバ動作波形図(SRD適用なし)Snubber operation waveform diagram (without SRD applied) スナバ動作波形図(SRD適用あり)Snubber operation waveform diagram (with SRD applied) スイッチング電源装置1の第2実施形態を示す回路図A circuit diagram showing a second embodiment of the switching power supply device 1 時刻t14での動作状態図(D動作時)Operation state diagram at time t14 (during operation) 時刻t15での動作状態図(L動作時)Operation state diagram at time t15 (during L operation) スナバ動作波形図(D+L追加)Snubber operation waveform diagram (D + L added) パッケージ100の一構成例を示す模式図A schematic diagram showing one configuration example of the package 100 パッケージ100の外観図(表面)External view of package 100 (surface) パッケージ100の外観図(裏面)External view of package 100 (back side) 第3実施形態で実施されるスイッチング制御の一例を示す図A diagram showing an example of switching control implemented in the third embodiment

<第1実施形態>
図1は、スイッチング電源装置1の第1実施形態を示す回路図である。第1実施形態のスイッチング電源装置1は、一次回路系1pの直流電源2から入力電圧Vin(例えば800V)の供給を受け、二次回路系1sの負荷3に所望の出力電圧Vout(例えば800V)を出力する絶縁型DC/DCコンバータであり、フルブリッジ回路10と、制御回路20と、絶縁トランス30と、整流回路40と、第1リアクトル50と、第1コンデンサ60と、スナバ回路70と、を有する。
First Embodiment
FIG. 1 is a circuit diagram showing a first embodiment of the switching power supply device 1. The switching power supply device 1 according to the first embodiment receives the supply of the input voltage Vin (for example, 800 V) from the DC power supply 2 of the primary circuit system 1 p, and outputs a desired output voltage Vout (for example, 800 V) An isolation type DC / DC converter that outputs the full bridge circuit 10, the control circuit 20, the isolation transformer 30, the rectification circuit 40, the first reactor 50, the first capacitor 60, and the snubber circuit 70; Have.

フルブリッジ回路10は、スイッチング素子11〜14と共振コンデンサ15〜18を含む。スイッチング素子11及び12は、フルブリッジ回路10の第1アームとして、直流電源2の正極端(=入力電圧Vinの入力端)と負極端(=一次回路系1pの接地端)との間に直列接続されている。一方、スイッチング素子13及び14は、フルブリッジ回路10の第2アームとして、直流電源2の正極端と負極端との間に直列接続されている。スイッチング素子11及び12相互間の接続ノードは、フルブリッジ回路10の第1出力端に相当し、スイッチング素子13及び14相互間の接続ノードは、フルブリッジ回路10の第2出力端に相当する。   The full bridge circuit 10 includes switching elements 11 to 14 and resonant capacitors 15 to 18. Switching elements 11 and 12 are, as the first arm of full bridge circuit 10, in series between the positive terminal (= input terminal of input voltage Vin) and the negative terminal (= ground terminal of primary circuit system 1p) of DC power supply 2 It is connected. On the other hand, switching elements 13 and 14 are connected in series between the positive electrode end and the negative electrode end of DC power supply 2 as a second arm of full bridge circuit 10. A connection node between the switching elements 11 and 12 corresponds to a first output end of the full bridge circuit 10, and a connection node between the switching elements 13 and 14 corresponds to a second output end of the full bridge circuit 10.

なお、入力電圧Vinが高電圧(例えば、DC600V以上の直流電圧、ないしは、AC400Vの交流電圧を、PFC回路を通して平滑した直流電圧)である場合には、スイッチング素子11〜14として、高耐圧(例えば1200V耐圧)かつ低オン抵抗のSiCデバイス(例えばSiCベースのMOSFET)を用いることが望ましい。このような構成とすることにより、スイッチング電源装置1で高電圧を取り扱う場合であっても、スイッチング素子11〜14の破壊を防ぐとともに、フルブリッジ回路10での電力損失を低減することが可能となる。ただし、入力電圧Vinがそれほど高くない場合には、SiベースのMOSFETやIGBTなどをスイッチング素子11〜14として用いても構わない。   When the input voltage Vin is a high voltage (for example, a DC voltage of DC 600 V or higher, or a DC voltage obtained by smoothing an AC voltage of 400 V AC through the PFC circuit), the switching elements 11 to 14 have high withstand voltage (for example, It is desirable to use SiC devices (e.g., SiC-based MOSFETs) with a low on-resistance of 1200 V). With such a configuration, even when the switching power supply 1 handles a high voltage, it is possible to prevent the destruction of the switching elements 11 to 14 and reduce the power loss in the full bridge circuit 10. Become. However, if the input voltage Vin is not so high, Si-based MOSFETs or IGBTs may be used as the switching elements 11-14.

共振コンデンサ15〜18(例えばそれぞれ1nF)は、スイッチング素子11〜14にそれぞれ並列接続されている。このような共振コンデンサ15〜18を設けることにより、共振による電圧変動をより遅くしてソフトターンオフ(ゼロ電圧スイッチング)を実現しやすくすることができるので、フルブリッジ回路10で生じるスイッチング損失及びノイズを劇的に低減することが可能となる。なお、共振コンデンサ15〜18としては、スイッチング素子11〜14に付随する寄生コンデンサを流用しても構わない。   The resonant capacitors 15 to 18 (e.g., 1 nF, respectively) are connected in parallel to the switching elements 11 to 14, respectively. By providing such resonant capacitors 15 to 18, voltage fluctuation due to resonance can be made slower to facilitate soft turn-off (zero voltage switching), so that switching loss and noise generated in the full bridge circuit 10 can be reduced. It is possible to reduce dramatically. As the resonant capacitors 15 to 18, parasitic capacitors attached to the switching elements 11 to 14 may be used.

制御回路20は、出力電圧Voutが目標値と一致するように、フルブリッジ回路10を位相制御方式(詳細は後述)で駆動する。なお、制御回路20における出力電圧Voutの監視手法としては、例えば、フォトカプラなどを介して二次回路系1sから一次回路系1pへ出力電圧Voutに応じた帰還信号を返し、これを制御回路20で監視する手法が挙げられる。   The control circuit 20 drives the full bridge circuit 10 by a phase control method (details will be described later) such that the output voltage Vout matches the target value. As a method of monitoring the output voltage Vout in the control circuit 20, for example, a feedback signal corresponding to the output voltage Vout is returned from the secondary circuit system 1s to the primary circuit system 1p via a photocoupler or the like. The method to monitor with can be mentioned.

絶縁トランス30は、互いに磁気結合された一次巻線31と二次巻線32を含み、一次回路系1pと二次回路系1sとの間を電気的に絶縁しつつ、一次回路系1pから二次回路系1sに電力を伝達する。一次巻線31は、一次回路系1pのフルブリッジ回路10に接続されている。二次巻線32は、二次回路系1sの整流回路40に接続されている。   Insulating transformer 30 includes a primary winding 31 and a secondary winding 32 magnetically coupled to each other, and electrically isolates primary circuit system 1p from secondary circuit system 1s while maintaining isolation from primary circuit system 1p. The power is transmitted to the next circuit system 1s. The primary winding 31 is connected to the full bridge circuit 10 of the primary circuit system 1 p. The secondary winding 32 is connected to the rectifier circuit 40 of the secondary circuit system 1s.

整流回路40は、整流素子(例えばダイオード)41〜44を含む。整流素子41のアノードと整流素子42のカソードは、二次巻線32の第1端に接続されている。整流素子43のアノードと整流素子44のカソードは、二次巻線32の第2端に接続されている。整流素子41及び43のカソードは、整流回路40の正側出力端に相当する。整流素子42及び44のアノードは、整流回路40の負側出力端に相当する。   The rectifying circuit 40 includes rectifying elements (for example, diodes) 41 to 44. The anode of the rectifying element 41 and the cathode of the rectifying element 42 are connected to the first end of the secondary winding 32. The anode of the rectifying element 43 and the cathode of the rectifying element 44 are connected to the second end of the secondary winding 32. The cathodes of the rectifying elements 41 and 43 correspond to the positive output end of the rectifying circuit 40. The anodes of the rectifying elements 42 and 44 correspond to the negative output terminal of the rectifying circuit 40.

なお、入力電圧Vinが高電圧(例えば、DC600V以上の直流電圧、ないしは、AC400Vの交流電圧を、PFC回路を通して平滑した直流電圧)である場合には、それぞれの整流素子41〜44として、高耐圧(例えば1700V耐圧)のSiCデバイス(例えば、SiCベースのショットキーバリアダイオード)を用いることが望ましい。   When the input voltage Vin is a high voltage (for example, a DC voltage of DC 600 V or higher, or a DC voltage obtained by smoothing an AC voltage of 400 V AC through the PFC circuit), the high breakdown voltage is used as the rectifying elements 41 to 44. It is desirable to use a SiC device (eg, a SiC-based Schottky barrier diode) (eg, 1700 V withstand voltage).

第1リアクトル50は、第1端が整流回路40の正側出力端に接続されて、第2端が出力電圧Voutの出力端に接続された平滑リアクトル(例えば850μH)である。   The first reactor 50 is a smoothing reactor (e.g., 850 μH) whose first end is connected to the positive output end of the rectifier circuit 40 and whose second end is connected to the output end of the output voltage Vout.

第1コンデンサ60は、第1端が出力電圧Voutの出力端に接続されて、第2端が整流回路40の負側出力端に接続された平滑コンデンサ(例えば840μF)である。   The first capacitor 60 is a smoothing capacitor (for example, 840 μF) whose first end is connected to the output end of the output voltage Vout and whose second end is connected to the negative output end of the rectifier circuit 40.

このように接続された整流回路40、第1リアクトル50、及び、第2コンデンサ60は、二次巻線32に現れる誘起電圧から出力電圧Voutを生成する全波整流型の整流平滑部として機能する。ただし、整流平滑部の構成は、必ずしもこれに限定されるものではなく、例えば、半波整流型を採用しても構わない。   The rectifying circuit 40, the first reactor 50, and the second capacitor 60 connected in this manner function as a full-wave rectifying type rectifying and smoothing unit that generates an output voltage Vout from an induced voltage that appears in the secondary winding 32. . However, the configuration of the rectifying and smoothing unit is not necessarily limited to this, and for example, a half wave rectification type may be adopted.

スナバ回路70は、第1リアクトル50に対して並列に接続されたサージ電圧吸収回路であり、第1ダイオード71と、第2コンデンサ72と、抵抗73と、を含む。   The snubber circuit 70 is a surge voltage absorbing circuit connected in parallel to the first reactor 50, and includes a first diode 71, a second capacitor 72, and a resistor 73.

第1ダイオード71は、整流回路40の正側出力端に出力電圧Voutを超えるサージ電圧が現れたときに順バイアス状態となってスナバ回路70を動作させるためのスナバダイオード(例えば1600V耐圧)である。第2コンデンサ72は、サージ電圧によるエネルギーを吸収するためのスナバコンデンサ(例えば0.1μF)である。抵抗73は、サージ電圧によるエネルギーを消費するためのスナバ抵抗(例えば2.5kΩ)である。   The first diode 71 is a snubber diode (for example, 1600 V withstand voltage) for operating the snubber circuit 70 in a forward bias state when a surge voltage exceeding the output voltage Vout appears at the positive output terminal of the rectifier circuit 40. . The second capacitor 72 is a snubber capacitor (for example, 0.1 μF) for absorbing energy due to the surge voltage. The resistor 73 is a snubber resistor (for example, 2.5 kΩ) for consuming energy due to a surge voltage.

第1ダイオード71のアノードは、第1リアクトル50の第1端(=整流回路40の正側出力端)に接続されている。第1ダイオード71のカソードは、第2コンデンサ72の第1端と抵抗73の第1端にそれぞれ接続されている。第2コンデンサ72の第2端と抵抗73の第2端は、いずれも第1リアクトル50の第2端(=出力電圧Voutの出力端)に接続されている。このように、互いに並列接続された第2コンデンサ72と抵抗73は、第1ダイオード71のカソードと第1リアクトル50の第2端との間に接続されたCR回路部として機能する。   The anode of the first diode 71 is connected to the first end of the first reactor 50 (= the positive output end of the rectification circuit 40). The cathode of the first diode 71 is connected to the first end of the second capacitor 72 and the first end of the resistor 73, respectively. The second end of the second capacitor 72 and the second end of the resistor 73 are both connected to the second end of the first reactor 50 (= the output end of the output voltage Vout). Thus, the second capacitor 72 and the resistor 73 connected in parallel to each other function as a CR circuit unit connected between the cathode of the first diode 71 and the second end of the first reactor 50.

上記構成から成るスナバ回路70は、第1ダイオード71としてステップリカバリダイオードが用いられていることを特徴とする。以下では、図2を参照しながら、ステップリカバリダイオードの逆回復特性について説明する。   The snubber circuit 70 configured as described above is characterized in that a step recovery diode is used as the first diode 71. The reverse recovery characteristics of the step recovery diode will be described below with reference to FIG.

図2は、第1ダイオード71として用いられるステップリカバリダイオードの逆回復特性図である。本図の横軸は時間tを示しており、縦軸は第1ダイオード71に流れるダイオード電流I71を示している。なお、ダイオード電流I71については、アノードからカソードに向けて流れる順方向電流Ifを正とし、カソードからアノードに向けて流れる逆回復電流Irを負として定義する。   FIG. 2 is a reverse recovery characteristic diagram of the step recovery diode used as the first diode 71. As shown in FIG. The horizontal axis of this figure shows the time t, and the vertical axis shows the diode current I71 flowing through the first diode 71. The diode current I71 is defined as a forward current If flowing from the anode to the cathode as positive, and a reverse recovery current Ir flowing from the cathode to the anode as negative.

ステップリカバリダイオードは、少数キャリアの寿命(いわゆるキャリアライフタイムτ)が通常のダイオードよりも長く、順方向伝導期間Tf(=順方向電流Ifが流れる期間)に大きな電荷を蓄積することができる。そのため、時刻t1において、ステップリカバリダイオードが順バイアスから逆バイアスに切り替わると、その後、比較的長いリカバリ期間Tr(=時刻t1〜t2)に亘り逆回復電流Irが流れ続ける。   The step recovery diode has a life of minority carriers (so-called carrier lifetime τ) longer than that of a normal diode, and can store a large charge in the forward conduction period Tf (= period in which the forward current If flows). Therefore, when the step recovery diode switches from forward bias to reverse bias at time t1, the reverse recovery current Ir continues to flow for a relatively long recovery period Tr (= time t1 to t2).

通常のダイオードでは、リカバリ期間Trが長いほど逆回復電流Irが0Aに戻るまでの遷移期間Ttも長くなる。一方、ステップリカバリダイオードでは、リカバリ期間Trと比べて十分に短い遷移期間Tt(=時刻t2〜t3)を呈するようにその素子設計が行われている。   In a normal diode, the longer the recovery period Tr, the longer the transition period Tt until the reverse recovery current Ir returns to 0A. On the other hand, in the step recovery diode, the element is designed to exhibit a transition period Tt (= time t2 to t3) sufficiently short as compared with the recovery period Tr.

すなわち、ステップリカバリダイオードは、リカバリ期間Trを長くして遷移期間Ttを短くするように設計されており、順バイアスから逆バイアスへの切替時において、比較的大きな逆回復電流Irを比較的長期間に亘って流すことのできるダイオードであると言える。以下では、このようなステップリカバリダイオードを第1ダイオード71として採用することの技術的意義について詳述する。   That is, the step recovery diode is designed to extend the recovery period Tr and shorten the transition period Tt, and at the time of switching from the forward bias to the reverse bias, the relatively large reverse recovery current Ir is relatively long It can be said that the diode can flow through the The technical significance of adopting such a step recovery diode as the first diode 71 will be described in detail below.

図3は、スイッチング電源装置1におけるスイッチング動作の一例を示すタイミングチャートであり、上から順に、スイッチング素子11〜14にそれぞれ印加されるゲート・ソース間電圧Vgs11〜Vgs14、スイッチング素子11〜14にそれぞれ流れるドレイン電流Id11〜Id14、整流素子41及び42にそれぞれ印加される逆バイアス電圧V41及びV42、整流素子41及び42にそれぞれ流れるダイオード電流I41及びI42、第1ダイオード71に流れるダイオード電流I71、並びに、絶縁トランス30の二次巻線32に現れる二次側出力電圧V32が描写されている。   FIG. 3 is a timing chart showing an example of the switching operation in the switching power supply device 1. The gate-source voltages Vgs11 to Vgs14 applied to the switching elements 11 to 14 and the switching elements 11 to 14 sequentially from the top Drain currents Id11 to Id14 flowing, reverse bias voltages V41 and V42 applied to the rectifying elements 41 and 42, diode currents I41 and I42 flowing to the rectifying elements 41 and 42, diode current I71 flowing to the first diode 71, and The secondary side output voltage V32 appearing in the secondary winding 32 of the isolation transformer 30 is depicted.

なお、ドレイン電流Id11〜Id14については、ドレインからソースに向けて流れる順方向電流を正とし、ソースからドレインに向けて流れる逆方向電流を負として定義している。また、ダイオード電流I41及びI42、並びに、ダイオード電流I71については、アノードからカソードに向けて流れる順方向電流を正とし、カソードからアノードに向けて流れる逆回復電流を負として定義している。また、二次側出力電圧V30については、二次巻線32の第1端が第2端よりも高電位であるときを正とし、二次巻線32の第1端が第2端よりも低電位であるときを負として定義している。   As for the drain currents Id11 to Id14, the forward current flowing from the drain to the source is positive, and the reverse current flowing from the source to the drain is negative. With regard to the diode currents I41 and I42 and the diode current I71, the forward current flowing from the anode to the cathode is positive, and the reverse recovery current flowing from the cathode to the anode is negative. Further, with regard to the secondary side output voltage V30, when the first end of the secondary winding 32 has a potential higher than that of the second end is positive, and the first end of the secondary winding 32 is more than the second end. The low potential is defined as negative.

制御回路20にて採用されている位相制御方式では、スイッチング素子11〜14のゲート・ソース間電圧Vgs11〜Vgs14が一定のデューティ比(例えば50%)で駆動される。また、第1アーム側のゲート・ソース間電圧Vgs11と第2アーム側のゲート・ソース間電圧Vgs14、第1アーム側のゲート・ソース間電圧Vgs12と第2アーム側のゲート・ソース間電圧Vgs13の間には、シフト時間Tshift(=位相差)が設けられている。このシフト時間Tshiftを可変制御することにより、絶縁トランス30の二次側出力時間Toutが変化する。従って、この位相制御方式によれば、基本的に、スイッチング周波数fsw(延いてはスイッチング周期Tsw)を一定値に固定したまま、出力電圧Voutの帰還制御を行われる。   In the phase control method adopted by the control circuit 20, the gate-source voltages Vgs11 to Vgs14 of the switching elements 11 to 14 are driven at a constant duty ratio (for example, 50%). The gate-source voltage Vgs11 on the first arm side, the gate-source voltage Vgs14 on the second arm side, the gate-source voltage Vgs12 on the first arm side, and the gate-source voltage Vgs13 on the second arm side A shift time Tshift (= phase difference) is provided between them. By variably controlling the shift time Tshift, the secondary side output time Tout of the isolation transformer 30 changes. Therefore, according to this phase control method, feedback control of the output voltage Vout is basically performed while the switching frequency fsw (and hence the switching cycle Tsw) is fixed at a constant value.

また、第1アームのスイッチング動作では、スイッチング素子11及び12がそれぞれ相補的にオン/オフされる。同様に、第2アームのスイッチング動作では、スイッチング素子13及び14がそれぞれ相補的にオン/オフされる。なお、本明細書中の「相補的」という文言は、各アームを形成する上側スイッチと下側スイッチのオン/オフ状態が完全に逆転している場合のみを意味するのではなく、上側スイッチと下側スイッチのオン/オフ遷移タイミングに所定の遅延が与えられている場合(上側スイッチと下側スイッチの同時オフ時間(デッドタイム)Tdが設けられている場合)も含む。この同時オフ時間Tdを設けることにより、両スイッチを介して流れる過大な貫通電流を防止することが可能となる。   Further, in the switching operation of the first arm, the switching elements 11 and 12 are complementarily turned on / off. Similarly, in the switching operation of the second arm, switching elements 13 and 14 are complementarily turned on / off. Note that the term "complementary" in the present specification does not mean only when the on / off states of the upper and lower switches forming each arm are completely reversed, and the upper switch and Also included is a case where a predetermined delay is given to the ON / OFF transition timing of the lower switch (when the simultaneous OFF time (dead time) Td of the upper switch and the lower switch is provided). By providing this simultaneous off time Td, it becomes possible to prevent an excessive through current flowing through both switches.

以下では、時刻t11〜t15におけるスイッチング電源装置1の動作状態について、図4〜図8を参照しながら具体的に説明する。   Hereinafter, the operation state of the switching power supply 1 at times t11 to t15 will be specifically described with reference to FIGS. 4 to 8.

図4〜図8は、それぞれ、先出の図3における時刻t11〜t15での動作状態図である。時刻t11では、図4で示したように、スイッチング素子11及び14がオンとなっており、スイッチング素子12及び13がオフとなっている。このとき、一次回路系1pでは、細破線で示した電流経路(直流電源2の正極端→スイッチング素子11→一次巻線31→スイッチング素子14→直流電流2の負極端)を介して一次電流が流れる。また、このとき、二次回路系1sでは、同じく細破線で示した電流経路(二次巻線32の第1端→整流素子41→第1リアクトル50→負荷3→整流素子44→二次巻線32の第2端)を介して二次電流が流れる。   4 to 8 are operation state diagrams at time t11 to t15 in FIG. 3 described above, respectively. At time t11, as shown in FIG. 4, the switching elements 11 and 14 are on, and the switching elements 12 and 13 are off. At this time, in the primary circuit system 1p, the primary current is supplied via the current path (a positive terminal of the DC power supply 2 → switching element 11 → primary winding 31 → switching element 14 → negative terminal of DC current 2) indicated by a thin broken line. Flow. Also, at this time, in the secondary circuit system 1s, a current path similarly indicated by a thin broken line (first end of secondary winding 32 → rectifying element 41 → first reactor 50 → load 3 → rectifying element 44 → secondary winding A secondary current flows through the second end of the line 32).

時刻t12では、図5で示したように、スイッチング素子11とスイッチング素子12のオン/オフ状態が入れ替わっている。すなわち、時刻t12では、スイッチング素子12及び14がオンとなっており、スイッチング素子11及び13がオフとなっている。時刻t11と時刻12の間において、スイッチング素子11がまずオフすると、一次回路系1pでは、それまで流れていた一次電流が一次巻線31により維持される。その結果、図5の細破線で示した電流経路(一次巻線31の第2端→スイッチング素子14→スイッチング素子12→一次巻線31の第1端)を介して一次電流が流れる。このとき、スイッチング素子12をオンさせることでソフトターンオンが実現できる。また、このとき、二次回路系1sでは、それまで流れていた二次電流が第1リアクトル50により維持される。その結果、細破線で示した第1電流経路(二次巻線32の第1端→整流素子41→第1リアクトル50→負荷3→整流素子44→二次巻線32の第2端)、及び、細実線で示した第2電流経路(二次巻線32の第2端→整流素子43→第1リアクトル50→負荷3→整流素子42→二次巻線32の第1端)を介して二次電流が流れる。このように、時刻t12では、第1リアクトル50の起電力により整流素子41及び44が順バイアス状態となる。   At time t12, as shown in FIG. 5, the on / off states of the switching element 11 and the switching element 12 are switched. That is, at time t12, the switching elements 12 and 14 are on, and the switching elements 11 and 13 are off. When the switching element 11 is first turned off between time t11 and time 12, in the primary circuit system 1p, the primary current that has been flowing is maintained by the primary winding 31. As a result, a primary current flows through the current path (second end of primary winding 31 → switching element 14 → switching element 12 → first end of primary winding 31) indicated by the thin broken line in FIG. At this time, by turning on the switching element 12, soft turn-on can be realized. At this time, in the secondary circuit system 1s, the secondary current which has been flowing is maintained by the first reactor 50. As a result, the first current path (first end of secondary winding 32 → rectifying element 41 → first reactor 50 → load 3 → rectifying element 44 → second end of secondary winding 32) indicated by a thin broken line, And a second current path (second end of secondary winding 32 → rectifying element 43 → first reactor 50 → load 3 → rectifying element 42 → first end of secondary winding 32) indicated by a thin solid line Secondary current flows. Thus, at time t12, the rectifying elements 41 and 44 are forward biased by the electromotive force of the first reactor 50.

時刻t13では、図6で示したように、スイッチング素子13とスイッチング素子14のオン/オフ状態が入れ替わっている。すなわち、時刻t13では、スイッチング素子12及び13がオンとなっており、スイッチング素子11及び14がオフとなっている。このとき、一次回路系1pでは、細破線で示した電流経路(直流電源2の正極端→スイッチング素子13→一次巻線31→スイッチング素子12→直流電流2の負極端)を介して一次電流が流れる。すなわち、時刻t11〜t12と比べて、一次巻線31に掛かる電圧と一次電流の向きが逆転する。その結果、二次回路系1sでも二次巻線32に発生する電圧(絶縁トランス30の二次側出力電圧V30)と二次電流の向きが逆転し、それまで順バイアス状態とされていた整流素子41及び44が逆バイアス状態に切り替わる。このとき、整流素子41及び44は、ごく短期間ながら、カソードからアノードに向けて逆回復電流が流れるリカバリ状態(=逆回復状態)となる。   At time t13, as shown in FIG. 6, the on / off states of the switching element 13 and the switching element 14 are switched. That is, at time t13, the switching elements 12 and 13 are on, and the switching elements 11 and 14 are off. At this time, in the primary circuit system 1p, the primary current is obtained via the current path (a positive terminal of the DC power supply 2 → switching element 13 → primary winding 31 → switching element 12 → negative terminal of DC current 2) indicated by a thin broken line. Flow. That is, as compared with times t11 to t12, the directions of the voltage applied to the primary winding 31 and the primary current are reversed. As a result, even in the secondary circuit system 1s, the direction of the voltage (secondary output voltage V30 of the insulating transformer 30) generated in the secondary winding 32 and the direction of the secondary current are reversed, and the rectification was previously in a forward biased state Elements 41 and 44 switch to the reverse bias state. At this time, the rectifying elements 41 and 44 are in a recovery state (= reverse recovery state) in which a reverse recovery current flows from the cathode to the anode for a very short time.

リカバリ状態の整流素子41及び44は、第1リアクトル50と比べて極めて低インピーダンスである。従って、二次回路系1sでは、第1リアクトル50や負荷3を介する通常の電流経路ではなく、細破線で示した第1短絡経路(二次巻線32の第2端→整流素子43→整流素子41→二次巻線32の第1端)、及び、細実線で示した第2短絡経路(二次巻線32の第2端→整流素子44→整流素子42→二次巻線32の第1端)を介して、短絡電流が流れる。   The rectifying elements 41 and 44 in the recovery state have extremely low impedance compared to the first reactor 50. Therefore, in the secondary circuit system 1s, the first short circuit path indicated by the thin broken line (not the first current path through the first reactor 50 or the load 3) (the second end of the secondary winding 32 → rectifying element 43 → rectifying Element 41 → first end of secondary winding 32), and a second short circuit path indicated by a thin solid line (second end of secondary winding 32 → rectifying element 44 → rectifying element 42 → secondary winding 32 A short circuit current flows through the first end).

すなわち、時刻t13では、二次巻線32の両端間が瞬間的に短絡した状態となる。従ってこの際、一次回路系1pから二次回路系1sに電流が供給され、それによって一次巻線31に余剰に蓄積されたエネルギーが二次回路系1sに伝送されるが、第1リアクトル50がパルス信号に対して高インピーダンスであることから負荷3にエネルギーを逃がすことができず、整流素子41及び44の両端間に過大なサージ電圧となって現れ、破壊に至るおそれがある。これは、位相制御方式を採用したスイッチング電源装置1の二次回路系1sで特段の対策を講じていない場合、不可避的に生じる課題である。   That is, at time t13, both ends of the secondary winding 32 are instantaneously shorted. Therefore, at this time, a current is supplied from the primary circuit system 1p to the secondary circuit system 1s, whereby the energy accumulated in excess in the primary winding 31 is transmitted to the secondary circuit system 1s. Because of the high impedance to the pulse signal, energy can not be released to the load 3, and an excessive surge voltage appears across the ends of the rectifying elements 41 and 44, which may lead to destruction. This is a problem that inevitably occurs when no special measures are taken in the secondary circuit system 1 s of the switching power supply 1 adopting the phase control method.

上記の課題を解決するための手段として、第1実施形態のスイッチング電源装置1は、スナバ回路70を有する。以下では、図7及び図8を参照しながら、時刻t14以降におけるスナバ回路70の動作について詳述する。   The switching power supply 1 according to the first embodiment has a snubber circuit 70 as means for solving the above-mentioned problems. Hereinafter, the operation of the snubber circuit 70 after time t14 will be described in detail with reference to FIGS. 7 and 8.

整流素子41に逆回復電流が流れて逆バイアス電圧V41が上昇し、出力電圧Voutを上回ると、第1ダイオード71が順バイアス状態となり、スナバ回路70が動作状態となる。その結果、時刻t14では、図7で示したように、細破線で示した電流経路(二次巻線32の第2端→整流素子43→第1ダイオード71→第2コンデンサ72→負荷3→整流素子42→二次巻線32の第1端)を介してスナバ回路70に電流が引き込まれる。その結果、余剰なエネルギーが第2コンデンサ72により吸収されるので、整流素子41の両端間に現れるサージ電圧を抑制することが可能となる。なお、時刻t14では、第1リアクトル50を介する電流経路により、負荷3にも電流が供給される。   When the reverse recovery current flows through the rectifying element 41 and the reverse bias voltage V41 rises and exceeds the output voltage Vout, the first diode 71 is forward biased, and the snubber circuit 70 is activated. As a result, at time t14, as shown in FIG. 7, the current path indicated by the thin broken line (second end of secondary winding 32 → rectifying element 43 → first diode 71 → second capacitor 72 → load 3 → A current is drawn into the snubber circuit 70 via the rectifying element 42 → the first end of the secondary winding 32. As a result, since the excess energy is absorbed by the second capacitor 72, it is possible to suppress the surge voltage that appears between both ends of the rectifying element 41. At time t14, the current is also supplied to the load 3 by the current path via the first reactor 50.

ただし、第2コンデンサ72で吸収した電荷を抵抗73で全て消費してしまうと、その消費分はスイッチング電源装置1での電力損失に他ならない。そこで、時刻t15では、図8の細実線で示したように、第1ダイオード71のリカバリ時における逆回復電流として、第2コンデンサ72で吸収した電荷の一部が71→43→32→42→3を介して回生され、一次回路系1pに13→2→12→31を介して還流されている。特に、第1ダイオード71としてステップリカバリダイオードを用いれば、通常のダイオードを用いるよりも大きな逆回復電流を流すことができるので、より多くの電力を回生させることが可能となる。従って、上記の電力損失を抑えることが可能となり、延いては、スイッチング電源装置1の電力変換効率を高めることが可能となる。   However, when all the charge absorbed by the second capacitor 72 is consumed by the resistor 73, the consumed amount is nothing but the power loss in the switching power supply device 1. Therefore, at time t15, as indicated by the thin solid line in FIG. 8, as the reverse recovery current at the time of recovery of the first diode 71, part of the charge absorbed by the second capacitor 72 is 71 → 43 → 32 → 42 → It is regenerated via 3 and returned to the primary circuit system 1p via 13 → 2 → 12 → 31. In particular, if a step recovery diode is used as the first diode 71, a larger reverse recovery current can flow than when a normal diode is used, so that more power can be regenerated. Therefore, it is possible to suppress the above-mentioned power loss, and as a result, it is possible to improve the power conversion efficiency of the switching power supply device 1.

図9及び図10は、いずれもスナバ動作波形図であり、それぞれ、上から順に、第1ダイオード71に流れるダイオード電流I71と、整流回路40の正側出力電圧(=整流素子41の逆バイアス電圧V41と整流素子42の逆バイアス電圧V42とを足し合わせた電圧)が描写されている。なお、図10には第1ダイオード71としてステップリカバリダイオードを用いた場合の挙動が示されており、図9には第1ダイオード71としてステップリカバリダイオードを用いていない場合(=通常のダイオードを用いた場合)の挙動が比較参照用として示されている。   FIGS. 9 and 10 are both snubber operation waveform diagrams, and the diode current I 71 flowing through the first diode 71 and the positive side output voltage of the rectifying circuit 40 (= reverse bias voltage of the rectifying element 41) in order from the top A voltage obtained by adding V41 and the reverse bias voltage V42 of the rectifying element 42 is depicted. Note that FIG. 10 shows the behavior when a step recovery diode is used as the first diode 71, and FIG. 9 shows a case where a step recovery diode is not used as the first diode 71 (= a normal diode is used). Behavior is shown for comparative reference.

両図から明らかなように、第1ダイオード71としてステップリカバリダイオードを用いた場合には、通常のダイオードを用いた場合と比べて、整流回路40の正側出力端に現れるサージ電圧をより効果的に抑制することができる。また、先にも述べたように、第1ダイオード71としてステップリカバリダイオードを用いた場合には、通常のダイオードを用いた場合と比べて、スナバ回路70からより多くの電力を回生させることができる。   As is apparent from the two figures, when a step recovery diode is used as the first diode 71, the surge voltage appearing at the positive output end of the rectifier circuit 40 is more effective than when a normal diode is used. Can be suppressed. Further, as described above, when the step recovery diode is used as the first diode 71, more power can be regenerated from the snubber circuit 70 compared to the case where a normal diode is used. .

すなわち、第1実施形態のスイッチング電源装置1によれば、二次回路系1sのサージ電圧を効果的に抑制しつつ、スナバ回路70での電力損失を低減することが可能となる。   That is, according to the switching power supply device 1 of the first embodiment, it is possible to reduce the power loss in the snubber circuit 70 while effectively suppressing the surge voltage of the secondary circuit system 1s.

ただし、第1ダイオード71のリカバリ時における逆回復電流が大き過ぎると、スイッチング素子11〜14や整流素子41〜44の破壊を招くおそれがある。特に、フルブリッジ回路10の位相制御条件により、第1ダイオード71のリカバリ期間中に絶縁トランス30の二次側出力電圧V30が0Vになると、第1ダイオード71の逆回復電流が流れているときに、二次側巻線32の両端間が短絡した状態となり、一次回路系1pに過大な電流が還流されてしまうので、スイッチング素子11〜14の破壊を招くおそれがある。以下では、このような懸念を払拭するための創意工夫について、第2実施形態ないし第3実施形態を例に挙げながら詳細に説明する。   However, if the reverse recovery current at the time of recovery of the first diode 71 is too large, the switching elements 11 to 14 and the rectifying elements 41 to 44 may be destroyed. In particular, when the secondary side output voltage V30 of the isolation transformer 30 becomes 0 V during the recovery period of the first diode 71 due to the phase control condition of the full bridge circuit 10, the reverse recovery current of the first diode 71 is flowing Since both ends of the secondary winding 32 are short-circuited and an excessive current is returned to the primary circuit system 1p, the switching elements 11 to 14 may be destroyed. In the following, the inventive idea for eliminating such a concern will be described in detail by taking the second to third embodiments as an example.

<第2実施形態>
図11は、スイッチング電源装置1の第2実施形態を示す回路図である。第2実施形態は、先出の第1実施形態を基礎としつつ、スナバ回路70の構成要素として、第2ダイオード74と第2リアクトル75を追加した点に特徴を有する。そこで、第1実施形態と同様の構成要素については、図1と同一の符号を付すことにより重複した説明を割愛し、以下では、第2実施形態の特徴部分について重点的な説明を行う。
Second Embodiment
FIG. 11 is a circuit diagram showing a second embodiment of the switching power supply device 1. The second embodiment is characterized in that a second diode 74 and a second reactor 75 are added as components of the snubber circuit 70 based on the first embodiment described above. Therefore, the same components as those in the first embodiment will be assigned the same reference numerals as those in FIG. 1 to omit redundant descriptions, and in the following, the main features of the second embodiment will be mainly described.

第2ダイオード74は、アノードが第1ダイオード71のカソードに接続されて、カソードが第2コンデンサ72及び抵抗73の各第1端に接続された整流ダイオードである。第2ダイオード74としては、高耐圧(例えば1200V耐圧)でかつ逆回復時間の短いSiCデバイス(例えば、SiCベースのショットキーバリアダイオード)を用いることが望ましい。   The second diode 74 is a rectifying diode having an anode connected to the cathode of the first diode 71 and a cathode connected to the first ends of the second capacitor 72 and the resistor 73. As the second diode 74, it is desirable to use a SiC device (eg, a SiC-based Schottky barrier diode) having a high withstand voltage (eg, 1200 V withstand voltage) and a short reverse recovery time.

第2リアクトル75は、第2ダイオード74に対して並列に接続されたスナバリアクトル(例えば100μH)である。   The second reactor 75 is a snubber reactor (for example, 100 μH) connected in parallel to the second diode 74.

これらの第2ダイオード74と第2リアクトル75は、第1ダイオード71のリカバリ期間中に絶縁トランス30の二次側出力電圧V30が0Vになった場合であっても、そのときに流れる短絡電流の過度な増大を抑制する働きを持つ。   Even when the secondary side output voltage V30 of the isolation transformer 30 becomes 0 V during the recovery period of the first diode 71, the second diode 74 and the second reactor 75 generate a short circuit current at that time. It works to suppress excessive growth.

なお、第2実施形態においても、スイッチング電源装置1のスイッチング動作自体は、第1実施形態のそれと基本的に同一である。そこで、以下では、先出の図3とともに、図12及び図13を参照しながら、スナバ回路70による短絡電流の抑制動作について詳細な説明を行う。   Also in the second embodiment, the switching operation itself of the switching power supply device 1 is basically the same as that of the first embodiment. Therefore, the suppression operation of the short circuit current by the snubber circuit 70 will be described in detail below with reference to FIGS. 12 and 13 together with FIG. 3 described above.

図12及び図13は、それぞれ、先出の図3における時刻t14及びt15での動作状態図である。なお、スナバ回路70の非動作時(時刻t11〜t13)については、先の第1実施形態(図4〜図6)と特に変わるところがないので、重複した説明を割愛する。   12 and 13 are operation state diagrams at time t14 and t15 in FIG. 3 described above, respectively. The non-operation time (time t11 to t13) of the snubber circuit 70 is the same as that of the first embodiment (FIG. 4 to FIG. 6), and thus the redundant description will be omitted.

整流素子41に逆回復電流が流れて逆バイアス電圧V41が上昇すると、第1ダイオード71が順バイアス状態となり、スナバ回路70が動作状態となる。その結果、時刻t14では、図12で示したように、細破線で示した電流経路(二次巻線32の第2端→整流素子43→第1ダイオード71→第2ダイオード74→第2コンデンサ72→負荷3→整流素子42→二次巻線32の第1端)を介して、スナバ回路70に電流が引き込まれる。すなわち、第2実施形態では、スナバ回路70に電流が流入する際、第2ダイオード74を介して第2コンデンサ72が充電される。従って、第2ダイオード74の導通損失が小さい場合は、先出の第1実施形態(図7)と何ら変わりなく、余剰な電流が第2コンデンサ72により吸収されるので、整流素子41の両端間に現れるサージ電圧を抑制することが可能となる。   When the reverse recovery current flows through the rectifying element 41 and the reverse bias voltage V41 rises, the first diode 71 is in a forward bias state, and the snubber circuit 70 is in an operating state. As a result, at time t14, as shown in FIG. 12, the current path indicated by the thin broken line (second end of secondary winding 32 → rectifying element 43 → first diode 71 → second diode 74 → second capacitor A current is drawn into the snubber circuit 70 through 72 → load 3 → rectifying element 42 → first end of the secondary winding 32). That is, in the second embodiment, when the current flows into the snubber circuit 70, the second capacitor 72 is charged via the second diode 74. Therefore, when the conduction loss of the second diode 74 is small, the excess current is absorbed by the second capacitor 72 in the same manner as in the first embodiment (FIG. 7) described above. It is possible to suppress the surge voltage appearing on the

一方、スナバ回路70から電力が回生されるときには、第2ダイオード74が逆バイアス状態となる。従って、時刻t15では、図13の細実線で示した電流経路(第2リアクトル75→第1ダイオード71→整流素子43→二次巻線32→整流素子42→負荷3)を介して、第2コンデンサ72が放電される。すなわち、第1ダイオード71に流れる逆回復電流の大きさは、第2リアクトル75のインピーダンス成分により制限される。従って、第1ダイオード71のリカバリ期間中に絶縁トランス30の二次側出力電圧V30が0Vになった場合であっても、そのときに流れる短絡電流の過度な増大を抑制することが可能となる。   On the other hand, when the power is regenerated from the snubber circuit 70, the second diode 74 is in the reverse bias state. Therefore, at time t15, the second current path shown by the thin solid line in FIG. 13 (the second reactor 75 → the first diode 71 → the rectifying element 43 → the secondary winding 32 → the rectifying element 42 → the load 3) The capacitor 72 is discharged. That is, the magnitude of the reverse recovery current flowing through the first diode 71 is limited by the impedance component of the second reactor 75. Therefore, even if the secondary side output voltage V30 of the isolation transformer 30 becomes 0 V during the recovery period of the first diode 71, it is possible to suppress an excessive increase in the short circuit current flowing at that time. .

図14は、第2実施形態におけるスナバ動作波形図であり、上から順に、第1ダイオード71に流れるダイオード電流I71と、整流回路40の正側出力電圧(=整流素子41の逆バイアス電圧V41と整流素子42の逆バイアス電圧V42とを足し合わせた電圧)が描写されている。本図から分かるように、第2実施形態においても、先出の第1実施形態(図10)と同じく、整流回路40の正側出力端に現れるサージ電圧が効果的に抑制されている。本図は二次巻線32正常動作時のものであるが、第1ダイオード71に流れるダイオード電流I71の逆回復電流の負側ピーク値が図10と比較してわずかに低減していることから、第2リアクトル75の効果が現れていることが分かる。   FIG. 14 is a snubber operation waveform chart according to the second embodiment, showing, in order from the top, the diode current I71 flowing through the first diode 71, the positive side output voltage of the rectifying circuit 40 (= the reverse bias voltage V41 of the rectifying element 41 A voltage obtained by adding the reverse bias voltage V42 of the rectifying element 42) is depicted. As can be seen from this figure, also in the second embodiment, the surge voltage appearing at the positive output terminal of the rectifier circuit 40 is effectively suppressed as in the first embodiment (FIG. 10) described above. The figure shows the secondary winding 32 during normal operation, but the negative peak value of the reverse recovery current of the diode current I71 flowing through the first diode 71 is slightly reduced compared to FIG. It can be seen that the effects of the second reactor 75 appear.

なお、第2リアクトル75に流れる電流は、時間の経過とともに増大していく。そのため、第2リアクトル75は、第1ダイオード71のリカバリ期間が数μs以内(例えば10μs以下)の範囲(=第2リアクトル75の電流があまり増加しない範囲)において、その電流抑制効果を発揮する。   The current flowing through the second reactor 75 increases with the passage of time. Therefore, the second reactor 75 exerts the current suppressing effect in the range where the recovery period of the first diode 71 is within several μs (for example, 10 μs or less) (= the range in which the current of the second reactor 75 does not increase much).

すなわち、第2リアクトル75は、第1ダイオード71のリカバリ期間中において、二次巻線32の瞬間的な短絡により過大な短絡電流が生じた場合にはこれを効果的に抑制する一方、スイッチング電源装置1の定常動作時には、第1ダイオード71の逆回復電流をほとんど抑制することなく通過させることができる。従って、スイッチング電源装置1の定常動作時には、先の第1実施形態と同じく、スナバ回路70での電力損失を抑えてスイッチング電源装置1の電力変換効率を高めることが可能となる。   That is, the second reactor 75 effectively suppresses an excessive short circuit current caused by the instantaneous short circuit of the secondary winding 32 during the recovery period of the first diode 71, while the switching power supply At the time of steady operation of the device 1, the reverse recovery current of the first diode 71 can be passed through with almost no suppression. Therefore, at the time of steady operation of the switching power supply device 1, it is possible to suppress the power loss in the snubber circuit 70 and improve the power conversion efficiency of the switching power supply device 1 as in the first embodiment.

なお、第2実施形態のスナバ回路70は、第1ダイオード71と第2ダイオード72を必要とするが、これら2つのダイオードについては、放熱フィンを1つにまとめることができるので双方を単一のパッケージ100に封止することが望ましい。   Although the snubber circuit 70 of the second embodiment requires the first diode 71 and the second diode 72, the heat dissipating fins can be combined into one for these two diodes, so that both are single. It is desirable to seal the package 100.

図15は、第1ダイオード71と第2ダイオード72の双方を封止したパッケージ100の一構成例を示す模式図である。また、図16及び図17は、それぞれ、パッケージ100の外観図(図16は表面側、図17は裏面側)である。   FIG. 15 is a schematic view showing a configuration example of the package 100 in which both the first diode 71 and the second diode 72 are sealed. 16 and 17 are external views of the package 100 (FIG. 16 is the front side, and FIG. 17 is the back side).

パッケージ100は、3本の端子部101〜103と1つのネジ穴104を有する。第1ダイオード71のアノードは、端子部101に接続されている。第1ダイオード71のカソードと第2ダイオード74のアノードは、いずれも端子部102に接続されている。第2ダイオード74のカソードは、端子部103に接続されている。   The package 100 has three terminal portions 101 to 103 and one screw hole 104. The anode of the first diode 71 is connected to the terminal portion 101. The cathode of the first diode 71 and the anode of the second diode 74 are both connected to the terminal portion 102. The cathode of the second diode 74 is connected to the terminal portion 103.

このように、第1ダイオード71と第2ダイオード72の双方を単一のパッケージ100に封止することにより、両素子の冷却を一括して行うことができるので、省スペース化に貢献することが可能となる。   As described above, by sealing both the first diode 71 and the second diode 72 in a single package 100, cooling of both elements can be performed collectively, thus contributing to space saving. It becomes possible.

なお、パッケージ100は、3本の端子部101〜103を除いてリードフレームが全面樹脂封止されている3ピンのフルモールド型とされている。このように、パッケージ100の表面だけでなく、パッケージ100の裏面も確実に絶縁されているフルモールド型であれば、その放熱性は多少犠牲になるものの、パッケージ100をシャーシやヒートシンクに対して安全にネジ止めすることが可能となる。特に、高電圧を取り扱うスイッチング電源装置1への適用に際しては、パッケージ100の絶縁性を確保することが重要となるので、パッケージ100をフルモールド型とすることが望ましいと言える。なお、入出力電圧の値を鑑みて必要な沿面距離を有するパッケージを選択することが望ましい。   The package 100 is a 3-pin full mold type in which the lead frame is entirely resin-sealed except for the three terminal portions 101 to 103. As described above, if the full mold type in which not only the front surface of the package 100 but also the back surface of the package 100 is reliably insulated, the heat dissipation is somewhat sacrificed, but the package 100 is safe against the chassis or heat sink It is possible to screw it on. In particular, in the case of application to the switching power supply 1 that handles high voltage, it is important to ensure the insulation of the package 100, so it can be said that it is desirable to make the package 100 a full mold type. It is desirable to select a package having a necessary creepage distance in consideration of the value of the input / output voltage.

<第3実施形態>
先出の第2実施形態(図11)では、スナバ回路70に第2ダイオード74と第2リアクトル75を追加することにより、第1ダイオード71のリカバリ期間中に生じるおそれのある短絡電流を効果的に抑制することのできる構成を提案した。
Third Embodiment
In the above-described second embodiment (FIG. 11), by adding the second diode 74 and the second reactor 75 to the snubber circuit 70, a short circuit current that may occur during the recovery period of the first diode 71 is effectively achieved. Proposed a configuration that can be suppressed.

一方、以下では、第3実施形態として、先出の第1実施形態(図1)と同様の構成を採用しながら、制御回路20のスイッチング制御を工夫することにより、上記の短絡電流が発生する状況(=第1ダイオード71のリカバリ期間中に絶縁トランス30の二次側出力電圧V30が0Vとなって二次巻線32が瞬間的に短絡してしまう状況)自体を未然に回避することのできる構成を提案する。   On the other hand, in the following, as the third embodiment, the above-mentioned short circuit current is generated by devising the switching control of the control circuit 20 while adopting the same configuration as the first embodiment (FIG. 1) described above. The situation (= the situation in which the secondary side output voltage V30 of the isolation transformer 30 becomes 0 V during the recovery period of the first diode 71 and the secondary winding 32 instantaneously shorts) itself in advance Suggest a configuration that can be

図18は、第3実施形態で実施されるスイッチング制御の一例を示す図である。本図には、負荷3の重さ条件に応じた二次側出力時間Toutとスイッチング周波数fswの可変制御例と、各負荷状態でのスイッチング駆動波形(ゲート・ソース間電圧Vgs11〜Vgs14)が描写されている。   FIG. 18 is a diagram showing an example of switching control implemented in the third embodiment. In this figure, a variable control example of the secondary side output time Tout and the switching frequency fsw according to the weight condition of the load 3 and switching drive waveforms (gate-source voltages Vgs11 to Vgs14) in each load state are depicted. It is done.

第3実施形態のスイッチング電源装置1において、制御回路20は、2種類の動作モード、すなわち、第1モード(MODE1)と第2モード(MODE2)を備えている。   In the switching power supply 1 of the third embodiment, the control circuit 20 has two operation modes, that is, a first mode (MODE1) and a second mode (MODE2).

第1モードの制御回路20は、スイッチング周波数fswを定常値fsw0(例えば100kHz)に固定したまま、先述の位相制御により絶縁トランス30の二次側出力時間Toutを負荷3の重さ条件に応じて出力電圧Voutが一定になるように調整する。具体的に述べると、第1モードの制御回路20は、負荷3が重くなるほど二次側出力時間Toutを延長するように、逆に、負荷3が軽くなるほど二次側出力時間Toutを短縮するように、ゲート・ソース間電圧Vgs11及びVgs12とゲート・ソース間電圧Vgs13及びVgs14との位相差を可変制御する。すなわち、第1モードの制御回路20では、先出の第1実施形態と何ら変わるところのない出力帰還制御が行われる。   The control circuit 20 in the first mode sets the secondary side output time Tout of the isolation transformer 30 according to the weight condition of the load 3 by the above-described phase control while fixing the switching frequency fsw to the steady value fsw0 (for example 100 kHz). The output voltage Vout is adjusted to be constant. Specifically, the control circuit 20 in the first mode extends the secondary side output time Tout as the load 3 increases, and conversely reduces the secondary side output time Tout as the load 3 decreases. In addition, the phase difference between the gate-source voltages Vgs11 and Vgs12 and the gate-source voltages Vgs13 and Vgs14 is variably controlled. That is, in the control circuit 20 of the first mode, the output feedback control which is the same as the first embodiment described above is performed.

ただし、二次側出力時間Toutが短くなるほど、第1ダイオード71のリカバリ期間中に絶縁トランス30の二次側出力電圧V30が0Vとなり二次巻線32が短絡しやすくなる。そのため、第1モードにおける二次側出力時間Toutの調整は、二次側出力時間Toutが所定の下限値ToutLを下回らない範囲で実施される。   However, as the secondary side output time Tout becomes shorter, the secondary side output voltage V30 of the isolation transformer 30 becomes 0 V during the recovery period of the first diode 71, and the secondary winding 32 is likely to be shorted. Therefore, the adjustment of the secondary side output time Tout in the first mode is performed in a range in which the secondary side output time Tout does not fall below the predetermined lower limit value ToutL.

なお、上記の下限値ToutLは、第1ダイオード71の動作時間(=第1ダイオード71の順方向電流が流れる時間と逆回復電流が流れる時間の和、例えば1μs)よりも長い値(例えば2μs)に設定しておくとよい。   The above lower limit value ToutL is a value (for example, 2 μs) longer than the operation time of the first diode 71 (= the sum of the time in which the forward current of the first diode 71 flows and the time in which the reverse recovery current flows) It is good to set to.

一方、二次側出力時間Toutを下限値ToutLまで短縮してもなお、出力電圧Voutの上昇が続くような軽負荷状態に至ると、制御回路20は、二次側出力時間Toutがこれ以上短くならないように、第1モードから第2モードに切り替わる。   On the other hand, even if the secondary side output time Tout is shortened to the lower limit value ToutL, when the light load state where the increase of the output voltage Vout continues is reached, the control circuit 20 further shortens the secondary side output time Tout. Switching from the first mode to the second mode.

第2モードの制御回路20は、二次側出力時間Toutを下限値ToutLに固定したまま、スイッチング周波数fswを負荷3の重さ条件に応じて調整する。具体的に述べると、第2モードの制御回路20は、負荷3が軽くなるほどスイッチング周波数fswを定常値fsw0から引き下げていくように、ゲート・ソース間電圧Vgs11〜Vgs14の駆動を行う。   The control circuit 20 in the second mode adjusts the switching frequency fsw according to the weight condition of the load 3 while fixing the secondary side output time Tout to the lower limit value ToutL. Specifically, the control circuit 20 of the second mode drives the gate-source voltages Vgs11 to Vgs14 so that the switching frequency fsw is lowered from the steady value fsw0 as the load 3 becomes lighter.

図18には、3つの負荷状態RL1〜RL3(負荷3の重さはRL1<RL2<RL3とする)が例示されている。   FIG. 18 exemplifies three load states RL1 to RL3 (the load 3 has a weight of RL1 <RL2 <RL3).

負荷状態RL1では、制御回路20が第1モードとなる。このとき、スイッチング周波数fsw1(=1/Tsw1)が定常値fsw0に固定されたまま、二次側出力時間Tout1が負荷3の重さに応じて調整される。従って、絶縁トランス30の出力デューティD1(=Tout1/Tsw1)は、二次側出力時間Tout1に応じた可変値となる。   In the load state RL1, the control circuit 20 is in the first mode. At this time, the secondary side output time Tout1 is adjusted according to the weight of the load 3 while the switching frequency fsw1 (= 1 / Tsw1) is fixed to the steady value fsw0. Therefore, the output duty D1 (= Tout1 / Tsw1) of the isolation transformer 30 becomes a variable value according to the secondary side output time Tout1.

負荷状態RL2は、第1モードと第2モードの切り替わりポイントに相当する。このとき、スイッチング周波数fsw2(=1/Tsw2)は定常値fsw0となり、二次側出力時間Tout2は下限値ToutLとなる。従って、絶縁トランス30の出力デューティD2(=Tout2/Tsw2)は、出力デューティD1よりも小さい固定値となる。   The load state RL2 corresponds to a switching point between the first mode and the second mode. At this time, the switching frequency fsw2 (= 1 / Tsw2) becomes the steady value fsw0, and the secondary side output time Tout2 becomes the lower limit value ToutL. Therefore, the output duty D2 (= Tout2 / Tsw2) of the isolation transformer 30 becomes a fixed value smaller than the output duty D1.

負荷状態RL3では、制御回路20が第2モードとなる。このとき、二次側出力電圧Vout3が下限値ToutLに固定されたまま、スイッチング周波数fsw3(=1/Tsw3)が負荷3の重さに応じて調整される。従って、絶縁トランス30の出力デューティD3(=Tout3/Tsw3)は、出力D2よりもさらに小さく、スイッチング周波数fsw3に応じた可変値となる。   In the load state RL3, the control circuit 20 is in the second mode. At this time, the switching frequency fsw3 (= 1 / Tsw3) is adjusted according to the weight of the load 3 while the secondary side output voltage Vout3 is fixed at the lower limit value ToutL. Therefore, the output duty D3 (= Tout3 / Tsw3) of the isolation transformer 30 is smaller than the output D2 and becomes a variable value according to the switching frequency fsw3.

このように、第3実施形態のスイッチング電源装置1であれば、先の第2実施形態(図11)と異なり、スナバ回路70に第2ダイオード74と第2リアクトル75を追加せずに済むので、回路規模を縮小することが可能となる。   Thus, in the case of the switching power supply device 1 of the third embodiment, unlike the second embodiment (FIG. 11), the second diode 74 and the second reactor 75 need not be added to the snubber circuit 70. The circuit scale can be reduced.

<その他の変形例>
なお、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。すなわち、上記実施形態は、全ての点で例示であって制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。
<Other Modifications>
In addition to the embodiments described above, various technical features disclosed in the present specification can be modified in various ways without departing from the scope of the technical creation. That is, the above embodiment should be considered as illustrative in all points and not restrictive, and the technical scope of the present invention is shown by the claims rather than the description of the above embodiment. It is to be understood that the present invention includes all modifications that fall within the meaning and scope equivalent to the claims.

本明細書中に開示されている発明は、例えば、一般産業機器向けやインフラ向けの絶縁DC/DCコンバータに利用することが可能である。   The invention disclosed in the present specification can be used, for example, in isolated DC / DC converters for general industrial equipment and infrastructures.

1 スイッチング電源装置
1p 一次回路系
1s 二次回路系
2 直流電源
3 負荷
10 フルブリッジ回路
11〜14 スイッチング素子
15〜18 共振コンデンサ
20 制御回路
30 絶縁トランス
31 一次巻線
32 二次巻線
40 整流回路
41〜44 整流素子
50 第1リアクトル
60 第1コンデンサ
70 スナバ回路
71 第1ダイオード(ステップリカバリダイオード)
72 第2コンデンサ
73 抵抗
74 第2ダイオード
75 第2リアクトル
100 パッケージ
101〜103 端子部
104 ネジ穴
DESCRIPTION OF SYMBOLS 1 switching power supply device 1p primary circuit system 1s secondary circuit system 2 DC power supply 3 load 10 full bridge circuit 11-14 switching element 15-18 resonance capacitor 20 control circuit 30 insulation transformer 31 primary winding 32 secondary winding 40 rectification circuit 41 to 44 Rectifying element 50 1st reactor 60 1st capacitor 70 Snubber circuit 71 1st diode (step recovery diode)
72 second capacitor 73 resistance 74 second diode 75 second reactor 100 package 101 to 103 terminal portion 104 screw hole

Claims (5)

複数のスイッチング素子を含むフルブリッジ回路と、
前記フルブリッジ回路を位相制御方式で駆動する制御回路と、
前記フルブリッジ回路に接続された一次巻線とこれに磁気結合された二次巻線とを含む絶縁トランスと、
前記二次巻線に接続された複数の整流素子を含む整流回路と、
第1端が前記整流回路の正側出力端に接続された第1リアクトルと、
前記第1リアクトルの第2端と前記整流回路の負側出力端との間に接続された第1コンデンサと、
前記第1リアクトルに対して並列に接続されたスナバ回路と、
を有し、
前記スナバ回路は、
アノードが前記第1リアクトルの第1端に接続された第1ダイオードと、
前記第1ダイオードのカソードと前記第1リアクトルの第2端との間に接続されたCR回路部と、
を含み、
前記第1ダイオードは、ステップリカバリダイオードであり、
前記スナバ回路は、
アノードが前記第1ダイオードのカソードに接続されてカソードが前記CR回路部に接続された第2ダイオードと、
前記第2ダイオードに対して並列に接続された第2リアクトルと、
をさらに含む
ことを特徴とするスイッチング電源装置。
A full bridge circuit including multiple switching elements,
A control circuit for driving the full bridge circuit by a phase control method;
An isolation transformer including a primary winding connected to the full bridge circuit and a secondary winding magnetically coupled thereto;
A rectifying circuit including a plurality of rectifying elements connected to the secondary winding;
A first reactor whose first end is connected to the positive output end of the rectifier circuit;
A first capacitor connected between the second end of the first reactor and the negative output end of the rectifier circuit;
A snubber circuit connected in parallel to the first reactor;
Have
The snubber circuit is
A first diode whose anode is connected to the first end of the first reactor;
A CR circuit unit connected between the cathode of the first diode and the second end of the first reactor;
Including
Said first diode, Ri Oh in step recovery diode,
The snubber circuit is
A second diode having an anode connected to the cathode of the first diode and a cathode connected to the CR circuit portion;
A second reactor connected in parallel to the second diode;
Further include ,
Switching power supply characterized in that.
複数のスイッチング素子を含むフルブリッジ回路と、
前記フルブリッジ回路を位相制御方式で駆動する制御回路と、
前記フルブリッジ回路に接続された一次巻線とこれに磁気結合された二次巻線とを含む絶縁トランスと、
前記二次巻線に接続された複数の整流素子を含む整流回路と、
第1端が前記整流回路の正側出力端に接続された第1リアクトルと、
前記第1リアクトルの第2端と前記整流回路の負側出力端との間に接続された第1コンデンサと、
前記第1リアクトルに対して並列に接続されたスナバ回路と、
を有し、
前記スナバ回路は、
アノードが前記第1リアクトルの第1端に接続された第1ダイオードと、
前記第1ダイオードのカソードと前記第1リアクトルの第2端との間に接続されたCR回路部と、
を含み、
前記第1ダイオードは、ステップリカバリダイオードであり、
前記制御回路は、
スイッチング周波数を固定したまま位相制御により前記絶縁トランスの二次側出力時間を所定の下限値を下回らない範囲で負荷に応じて調整する第1モードと、
前記二次側出力時間を前記下限値に固定したまま前記スイッチング周波数を負荷に応じて調整する第2モードと、
を備え、
前記下限値は、前記第1ダイオードの動作時間よりも長い値に設定されている、
ことを特徴とするスイッチング電源装置。
A full bridge circuit including multiple switching elements,
A control circuit for driving the full bridge circuit by a phase control method;
An isolation transformer including a primary winding connected to the full bridge circuit and a secondary winding magnetically coupled thereto;
A rectifying circuit including a plurality of rectifying elements connected to the secondary winding;
A first reactor whose first end is connected to the positive output end of the rectifier circuit;
A first capacitor connected between the second end of the first reactor and the negative output end of the rectifier circuit;
A snubber circuit connected in parallel to the first reactor;
Have
The snubber circuit is
A first diode whose anode is connected to the first end of the first reactor;
A CR circuit unit connected between the cathode of the first diode and the second end of the first reactor;
Including
Said first diode, Ri Oh in step recovery diode,
The control circuit
A first mode in which the secondary side output time of the isolation transformer is adjusted according to the load within a range not falling below a predetermined lower limit value by phase control while fixing the switching frequency;
A second mode in which the switching frequency is adjusted according to a load while the secondary side output time is fixed to the lower limit value;
Equipped with
The lower limit, that is set to a value longer than the operating time of the first diode,
Switching power supply characterized in that.
前記複数のスイッチング素子及び前記複数の整流素子の少なくとも一方は、SiCベースの半導体素子であることを特徴とする請求項1または請求項に記載のスイッチング電源装置。 At least one of the switching power supply device according to claim 1 or claim 2 characterized in that it is a semiconductor device of the SiC base of said plurality of switching elements and said plurality of rectifying elements. 前記フルブリッジ回路に入力される入力電圧は、DC600V以上であることを特徴とする請求項1〜請求項のいずれか一項に記載のスイッチング電源装置。 The switching power supply device according to any one of claims 1 to 3 , wherein an input voltage input to the full bridge circuit is DC 600 V or more. 前記フルブリッジ回路に入力される入力電圧は、AC400Vの交流電圧をPFC回路を通して平滑した電圧である請求項1〜請求項のいずれか一項に記載のスイッチング電源装置。 The switching power supply device according to any one of claims 1 to 3 , wherein the input voltage input to the full bridge circuit is a voltage obtained by smoothing an AC voltage of AC 400 V through a PFC circuit.
JP2015089354A 2015-04-24 2015-04-24 Switching power supply Active JP6502158B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015089354A JP6502158B2 (en) 2015-04-24 2015-04-24 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015089354A JP6502158B2 (en) 2015-04-24 2015-04-24 Switching power supply

Publications (2)

Publication Number Publication Date
JP2016208725A JP2016208725A (en) 2016-12-08
JP6502158B2 true JP6502158B2 (en) 2019-04-17

Family

ID=57490840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015089354A Active JP6502158B2 (en) 2015-04-24 2015-04-24 Switching power supply

Country Status (1)

Country Link
JP (1) JP6502158B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019033654A (en) * 2017-08-10 2019-02-28 新電元工業株式会社 Power supply circuit and method of controlling the same
DE112022005749T5 (en) 2022-02-03 2024-09-26 Rohm Co., Ltd. SWITCHING DEVICE AND POWER SUPPLY DEVICE
JPWO2023190208A1 (en) 2022-03-31 2023-10-05
CN118163643A (en) * 2022-12-08 2024-06-11 台达电子工业股份有限公司 Mixed Mode Control Method

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3981181B2 (en) * 1997-04-16 2007-09-26 オリジン電気株式会社 Charge storage diode
DE102005030601A1 (en) * 2005-06-30 2007-01-11 Siemens Ag Österreich Power supply with full bridge circuit and large control range
JP5690654B2 (en) * 2011-05-25 2015-03-25 株式会社日立製作所 DC power supply

Also Published As

Publication number Publication date
JP2016208725A (en) 2016-12-08

Similar Documents

Publication Publication Date Title
JP4966249B2 (en) Switching power supply
JP4824524B2 (en) Unidirectional DC-DC converter and control method thereof
US9124190B2 (en) Isolated switched mode power supply
KR101298437B1 (en) Dc power supply
US20100220500A1 (en) Power converter and method for controlling power converter
US9559602B2 (en) Magnetizing current based control of resonant converters
WO2012105112A1 (en) Dc-dc converter
JPWO2016139745A1 (en) Power converter
JP6201586B2 (en) DC / DC converter
WO2010083511A9 (en) Controller for a power converter
CN105932879A (en) Power conversion apparatus
JP2009011013A (en) Power converter
JP6502158B2 (en) Switching power supply
JP6840032B2 (en) Insulated switching power supply
JP5930978B2 (en) DC / DC converter
JP2004032937A (en) Control circuit for synchronous rectification MOSFET
CN104052268A (en) DC voltage conversion circuit
US9479049B2 (en) Semiconductor module and boost rectifier circuit
JP4265356B2 (en) DC-DC converter
Wydzgowski et al. DC-DC power converter with galium nitride gate injection transistors
JP7456095B2 (en) power converter
JP6394094B2 (en) Power supply circuit and power factor correction circuit
JP2015057028A (en) Two-transistor forward switching power-supply device
US9276476B1 (en) Forced commutating a current through a diode
Mohite et al. A review of zero-voltage switching and its importance to voltage regulation

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190320

R150 Certificate of patent or registration of utility model

Ref document number: 6502158

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250