JP6503687B2 - プリント配線板 - Google Patents
プリント配線板 Download PDFInfo
- Publication number
- JP6503687B2 JP6503687B2 JP2014216387A JP2014216387A JP6503687B2 JP 6503687 B2 JP6503687 B2 JP 6503687B2 JP 2014216387 A JP2014216387 A JP 2014216387A JP 2014216387 A JP2014216387 A JP 2014216387A JP 6503687 B2 JP6503687 B2 JP 6503687B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor
- opening
- printed wiring
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/095—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers of vias therein
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
- H05K1/183—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC] associated with components mounted in and supported by recessed areas of the PCBs
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
- H05K2203/107—Using laser light
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
Description
図1(A)は実施形態のプリント配線板10を示す。実施形態のプリント配線板10は、第1面Sと第1面と反対側の第2面Fとを有する第1回路基板30と第3面Vと第3面と反対側の第4面Wとを有する第2回路基板55Fを有する。
第2回路基板の樹脂絶縁層は樹脂と無機粒子で形成されている。さらに、樹脂絶縁層50F、150F、250Fはガラスクロス等の補強部材を含んでも良い。樹脂絶縁層50F、150F、250Fが補強部材を含むことで第2回路基板のクラックが抑制される。
各樹脂絶縁層はビア導体用の開口を有し、各開口は第4面W側から第3面V側に向かってテーパーしている。
各樹脂絶縁層の開口にビア導体60F、160F、260Fが形成されている。各ビア導体の側壁は第4面W側から第3面V側に向かってテーパーしている。ビア導体により隣接する導体層が接続されている。
第2回路基板55Fは第3面Vの略中央部分に図1(B)に示される実装エリアSMFを有する。図1(B)のX1−X1断面が図1(A)に対応する。実装エリアは第1回路基板の開口(キャビティ)26により露出されている。実装エリア上にICチップ等の電子部品が実装される。
第1の樹脂絶縁層50F上に第2回路基板内の導体層58Fが形成されている。
ビア導体60F用の開口70Fにビア導体60Fが形成されている。ビア導体60Fは、導体層(第2回路基板内の導体層)58Fと第2導体層34Fを接続している接続用ビア導体60FOと電子部品を実装するための実装用ビア導体60FIを有する。接続用ビア導体60FOは第1回路基板内のスルーホール導体のランド36Lに直接接続されることが好ましい。ランド36Lはスルーホール導体を覆っている導体とスルーホール導体の周りの導体で形成されていて、第2導体層34Fに含まれる。
実装用ビア導体は実装エリアSMF内に形成されている。実装用ビア導体60FIは、第1の樹脂絶縁層50Fのビア導体用の開口70FI内に形成されている。実装用ビア導体60FIのボトム(C4パッド)73SIは開口70FIにより露出される。また、ボトム73SIは、第1回路基板の開口26により露出される。実装用ビア導体のボトム(C4パッド)は、開口26と開口70FIにより露出される。
接続用ビア導体60FOは、第1の樹脂絶縁層50Fの開口70FO内に形成されている。接続用ビア導体60FOのボトム73FOはスルーホール導体のランド36Lに直接接続している。
第2の樹脂絶縁層150F上に第2回路基板内の第2の導体層158Fが形成されている。
第2のビア導体160F用の開口170Fに第2のビア導体160Fが形成されている。第2のビア導体160Fは、導体層(第2回路基板内の第2の導体層)158Fと導体層58Fを接続している。
第2の樹脂絶縁層150Fと第2の導体層158F上に第3の樹脂絶縁層250Fが形成されている。第3の樹脂絶縁層250Fに樹脂絶縁層250Fを貫通する第3のビア導体260F用の開口270Fが形成されている。
第3の樹脂絶縁層250F上に第2回路基板内の第3の導体層258Fが形成されている。
第3のビア導体用の開口270Fに第3のビア導体260Fが形成されている。第3のビア導体260Fは、導体層(第2回路基板内の第3導体層)258Fと導体層158Fを接続している。第3の導体層258Fはプリント配線板10の最下の導体層である。
パッド73F上に表面処理層(保護膜)72Fを形成することができる。表面処理層は、パッドの酸化を防止するための保護膜である。保護膜は、例えば、Ni/Pd/Au、Ni/Au、Pd/AuやOSP(Organic Solderability Preservative)膜で形成される。
それに対し、特許文献1の図2の電子部品内蔵基板は接続部28Mを有していない。そのため、樹脂層の角とコアレス基板の接点のみにストレスが集中すると考えられる。接点からコアレス基板にクラックが入りやすい。
パッケージ基板120では、第1回路基板30の開口26内にICチップなどの電子部品90が収容されている。ICチップ等の電子部品90は、開口26から露出するC4パッド73SIに半田バンプ76SIにより実装される。
第1のパッケージ基板120と第2のパッケージ基板130との間にモールド樹脂102が形成されている。上基板110上に電子部品190を封止するモールド樹脂202が形成されている。
実施形態のプリント配線板10の製造方法が図3〜図5に示される。
出発基板が準備される。出発基板は、絶縁基板20zと絶縁基板20zの両面に積層されている銅箔22S、22Fで形成されている(図3(A))。絶縁基板は、補強部材と樹脂と無機粒子を含む。補強部材の例は、ガラスクロスやガラス繊維やアラミド繊維である。樹脂の例は、エポキシ樹脂やBT(ビスマレイミドトリアジン)樹脂である。
絶縁基板は第1面Sと第1面と反対側の第2面Fを有する。絶縁基板の第1面Sに積層されている銅箔22Sは第1銅箔であり、絶縁基板の第2面Fに積層されている銅箔22Fは第2銅箔である。
実装用ビア導体のボトムはダミーパターン34FI上に形成される。実装用ビア導体のボトムはダミーパターンに接している。
第2の樹脂絶縁層150F上に導体層158Fが形成される。同時に、第2ビア導体用の開口に第2のビア導体160Fが形成される。導体層158Fやビア導体160Fはセミアディティブ法で形成される。
第3の樹脂絶縁層250Fは熱硬化タイプである。第2回路基板に含まれる樹脂絶縁層50F、150F、250Fは熱硬化タイプである。
図7(D)に開口26の形成方法の例が示される。上側の樹脂絶縁層50Sを介して絶縁基板の第2面にレーザが照射される。最初に図7(D)中のスタート位置にレーザが照射される。レーザは絶縁基板を貫通しダミーパターンに至る。その後、図7(D)に示される矢印に沿って、隣接する貫通孔が重なるように、レーザの照射位置は順に移動する。ダミーパターン上の絶縁基板が除去される。ダミーパターンを露出する開口26が形成される(図5(B))。図7(D)の方法では、複数の貫通孔で開口26が形成される。重なる部分を多くすることで開口26の外周は略真っ直ぐになる。開口26から露出するダミーパターンがエッチングで除去される。開口26によりC4パッドを形成するビア導体60FIのボトム70SIが露出される(図5(C))。図1(D1)に示されるように、ビア導体60FIのボトム73SIが樹脂絶縁層50Fの表面よりもa1(0.1〜5μm)分凹むようにエッチングが調整される。
下側の樹脂絶縁層74Fに、レーザによりパッド73Fを露出する開口71Fが形成される。下側の樹脂絶縁層74Fは、ソルダーレジスト層でも良い。その場合、露光処理と現像処理によりパッド73Fを露出する開口71Fが形成される。
ここで、パッド73F、パッド53SO上にはOSP(Organic Solderability Preservative)膜で保護膜を形成することもできる。
図6(A)に実施形態の第1改変例が示されている。第1改変例のプリント配線板では、開口26は第1面Sから第2面Fに向かってテーパーしている。開口26から露出する第1回路基板の側壁26Wは第1面Sから第2面Fに向かってテーパーしている。それに対し、第2回路基板に形成されているビア導体用の開口は第4面W側から第3面V側にテーパーしている。各樹脂絶縁層に形成されているビア導体用の開口は下面から上面に向かってテーパーしている。第2回路基板に形成されている開口と第1回路基板に形成されている開口が逆向きのテーパーを有する。第2回路基板と第1回路基板で開口の向きが逆なので、反りが相殺される。第1回路基板と第2回路基板で形成されるプリント配線板の反りが小さくなる。
図7(E)に実施形態の第2改変例が示されている。
図5(B)でダミーパターンの外周と開口26の外周が一致すると、凹部55Ffを有していない第2改変例のプリント配線板が得られる。第2改変例のプリント配線板では、接点CMと第1回路基板の側壁26Wがほぼ直線上に位置する。第1回路基板30と第2回路基板55Fの接点CMと接点CMに近い第1回路基板と第2回路基板が図6(C)に示されている。
26 開口(キャビティ)
30 第1回路基板
36 スルーホール導体
50F 樹脂絶縁層
50S 樹脂絶縁層
55F 第2回路基板
58F 導体層
72SI 表面処理層
78a Ni層
78b Pd層
78c Au層
60F ビア導体
90 ICチップ
Claims (10)
- 第1面と該第1面と反対側の第2面とを備える基材と、
前記基材の第1面に形成された第1導体層と、
前記基材の第2面に形成された第2導体層と、
前記基材を貫通して、前記第1導体層と前記第2導体層とを接続するスルーホール導体と、
前記基材の第2面側に導体層と絶縁層とが交互に積層され、上下の導体層をビア導体が接続するビルドアップ層と、
前記基材の第1面側に形成された第1絶縁層と、
前記第1絶縁層及び前記基材を貫通して前記基材の第2面に積層された前記ビルドアップ層を露出させるキャビティとを備えたプリント配線板であって、
前記キャビティの底面に露出するビア導体の底部が、前記ビルドアップ層の最下層の絶縁層表面よりも凹んでいて、
前記ビア導体の底部がパッドを構成する。 - 請求項1のプリント配線板であって、
前記ビア導体の底部の前記最下層の絶縁層表面からの凹み量は0.1〜5μmである。 - 請求項1のプリント配線板であって、
前記ビア導体の底部には、Ni/Pd/Au、Ni/Au、又は、Pd/Auの表面処理層が設けられている。 - 請求項3のプリント配線板であって、
前記表面処理層は、前記最下層の絶縁層表面から3〜10μm突出する。 - 請求項3のプリント配線板であって、
前記表面処理層は、前記ビア導体の底部及び側面の一部を被覆している。 - 請求項3のプリント配線板であって、
前記表面処理層は、無電解Ni/Pd/Auであって、Ni層は5.0〜10.0μm、Pd層は0.02〜0.10μm、Au層は0.02〜0.10μmに形成されている。 - 請求項1のプリント配線板であって、
前記ビルドアップ層の絶縁層は芯材を含有せず、無機フィラーが40〜80wt%含有されている。 - 請求項1のプリント配線板であって、
前記スルーホール導体は、前記第1面から前記第2面に向かってテーパー状になると共に、前記第2面から前記第1面に向かってテーパー状になっている。 - 請求項1のプリント配線板であって、
前記スルーホール導体と基材の第2面側のビルドアップ層に形成されたビア導体の少なくとも一部がスタック状となっている。 - 請求項1のプリント配線板であって、
前記のキャビティは、前記基材の第1面から第2面に向かってテーパーしている。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014216387A JP6503687B2 (ja) | 2014-10-23 | 2014-10-23 | プリント配線板 |
| US14/920,974 US9723729B2 (en) | 2014-10-23 | 2015-10-23 | Printed wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014216387A JP6503687B2 (ja) | 2014-10-23 | 2014-10-23 | プリント配線板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016086024A JP2016086024A (ja) | 2016-05-19 |
| JP6503687B2 true JP6503687B2 (ja) | 2019-04-24 |
Family
ID=55793140
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014216387A Active JP6503687B2 (ja) | 2014-10-23 | 2014-10-23 | プリント配線板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9723729B2 (ja) |
| JP (1) | JP6503687B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE47600E1 (en) | 2003-11-10 | 2019-09-10 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
| US10580749B2 (en) | 2005-03-25 | 2020-03-03 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming high routing density interconnect sites on substrate |
Families Citing this family (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160099381A (ko) * | 2015-02-12 | 2016-08-22 | 삼성전기주식회사 | 인쇄회로기판 및 인쇄회로기판의 제조 방법 |
| JP2017123459A (ja) * | 2016-01-08 | 2017-07-13 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | プリント回路基板 |
| US11355427B2 (en) * | 2016-07-01 | 2022-06-07 | Intel Corporation | Device, method and system for providing recessed interconnect structures of a substrate |
| TWI595812B (zh) * | 2016-11-30 | 2017-08-11 | 欣興電子股份有限公司 | 線路板結構及其製作方法 |
| FR3069127B1 (fr) * | 2017-07-13 | 2019-07-26 | Safran Electronics & Defense | Carte electronique comprenant des cms brases sur des plages de brasage enterrees |
| JP7085328B2 (ja) * | 2017-09-29 | 2022-06-16 | 日東電工株式会社 | 配線回路基板、その製造方法および撮像装置 |
| KR102397905B1 (ko) | 2017-12-27 | 2022-05-13 | 삼성전자주식회사 | 인터포저 기판 및 반도체 패키지 |
| JP2019121763A (ja) | 2018-01-11 | 2019-07-22 | イビデン株式会社 | プリント配線板およびその製造方法 |
| KR102029099B1 (ko) * | 2018-02-05 | 2019-10-07 | 삼성전자주식회사 | 반도체 패키지 |
| CN114286514A (zh) * | 2018-03-20 | 2022-04-05 | 欣兴电子股份有限公司 | 内埋式元件结构及其制造方法 |
| US11164814B2 (en) * | 2019-03-14 | 2021-11-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package structure and method of manufacturing the same |
| TWI701979B (zh) | 2019-05-17 | 2020-08-11 | 欣興電子股份有限公司 | 線路板及其製作方法 |
| KR102723475B1 (ko) | 2019-06-24 | 2024-10-30 | 엘지이노텍 주식회사 | 인쇄회로기판, 패키지 기판 및 이의 제조 방법 |
| US10804205B1 (en) | 2019-08-22 | 2020-10-13 | Bridge Semiconductor Corp. | Interconnect substrate with stiffener and warp balancer and semiconductor assembly using the same |
| US11581870B2 (en) * | 2019-09-27 | 2023-02-14 | Skyworks Solutions, Inc. | Stacked acoustic wave resonator package with laser-drilled VIAS |
| KR102710005B1 (ko) * | 2019-10-21 | 2024-09-26 | 엘지이노텍 주식회사 | 회로기판 |
| KR20210070439A (ko) * | 2019-12-04 | 2021-06-15 | 주식회사 심텍 | 딥 캐비티 구조의 다층 인쇄회로기판 및 그 제조 방법과, 그 반도체 패키지 |
| JP7443092B2 (ja) * | 2020-03-04 | 2024-03-05 | 日東電工株式会社 | 配線回路基板 |
| KR20220031398A (ko) * | 2020-09-04 | 2022-03-11 | 삼성전기주식회사 | 인쇄회로기판 |
| KR102854172B1 (ko) * | 2020-09-09 | 2025-09-03 | 삼성전기주식회사 | 인쇄회로기판 및 전자부품 내장기판 |
| KR20220058187A (ko) * | 2020-10-30 | 2022-05-09 | 삼성전기주식회사 | 인쇄회로기판 |
| EP4443500A4 (en) * | 2021-11-29 | 2025-11-19 | Lg Innotek Co Ltd | PRINTED ROUTE MAP |
| JP2024543746A (ja) * | 2021-12-13 | 2024-11-25 | エルジー イノテック カンパニー リミテッド | 回路基板 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4066522B2 (ja) * | 1998-07-22 | 2008-03-26 | イビデン株式会社 | プリント配線板 |
| JP2005054267A (ja) * | 2003-07-24 | 2005-03-03 | Electroplating Eng Of Japan Co | 無電解金めっき方法 |
| KR100688833B1 (ko) * | 2005-10-25 | 2007-03-02 | 삼성전기주식회사 | 인쇄회로기판의 도금층 형성방법 및 이로부터 제조된인쇄회로기판 |
| JP2007123524A (ja) | 2005-10-27 | 2007-05-17 | Shinko Electric Ind Co Ltd | 電子部品内蔵基板 |
| JP2009289853A (ja) * | 2008-05-28 | 2009-12-10 | Kyocera Corp | 配線基板の製造方法及び実装構造体の製造方法 |
| JP5561460B2 (ja) * | 2009-06-03 | 2014-07-30 | 新光電気工業株式会社 | 配線基板および配線基板の製造方法 |
| JP6166879B2 (ja) * | 2011-09-06 | 2017-07-19 | 株式会社 大昌電子 | 片面プリント配線板およびその製造方法 |
| US20130192879A1 (en) * | 2011-09-22 | 2013-08-01 | Ibiden Co., Ltd. | Multilayer printed wiring board |
| US9215805B2 (en) * | 2012-04-27 | 2015-12-15 | Ibiden Co., Ltd. | Wiring board with built-in electronic component and method for manufacturing the same |
| JP6083152B2 (ja) * | 2012-08-24 | 2017-02-22 | ソニー株式会社 | 配線基板及び配線基板の製造方法 |
| KR101420537B1 (ko) * | 2012-12-14 | 2014-07-16 | 삼성전기주식회사 | 전자부품 내장기판 및 전자부품 내장기판의 제조방법 |
| JP6291714B2 (ja) * | 2013-03-22 | 2018-03-14 | 味の素株式会社 | 絶縁樹脂シート |
| US9305853B2 (en) * | 2013-08-30 | 2016-04-05 | Apple Inc. | Ultra fine pitch PoP coreless package |
-
2014
- 2014-10-23 JP JP2014216387A patent/JP6503687B2/ja active Active
-
2015
- 2015-10-23 US US14/920,974 patent/US9723729B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE47600E1 (en) | 2003-11-10 | 2019-09-10 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming electrical interconnect with stress relief void |
| US10580749B2 (en) | 2005-03-25 | 2020-03-03 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming high routing density interconnect sites on substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2016086024A (ja) | 2016-05-19 |
| US20160120033A1 (en) | 2016-04-28 |
| US9723729B2 (en) | 2017-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6503687B2 (ja) | プリント配線板 | |
| JP6081044B2 (ja) | パッケージ基板ユニットの製造方法 | |
| US9917025B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
| JP2015106615A (ja) | プリント配線板、プリント配線板の製造方法 | |
| JP5389770B2 (ja) | 電子素子内蔵印刷回路基板及びその製造方法 | |
| US9793200B2 (en) | Printed wiring board | |
| JP5989814B2 (ja) | 埋め込み基板、印刷回路基板及びその製造方法 | |
| CN101315917A (zh) | 配线基板及其制造方法 | |
| US9338886B2 (en) | Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device | |
| JP6699043B2 (ja) | 印刷回路基板、その製造方法、及び電子部品モジュール | |
| US20160113110A1 (en) | Printed wiring board | |
| CN105517344A (zh) | 嵌入式电路板以及制造该嵌入式电路板的方法 | |
| KR20150135048A (ko) | 인쇄회로기판, 인쇄회로기판의 제조 방법 및 이를 포함하는 적층형 패키지 | |
| KR102380834B1 (ko) | 인쇄회로기판, 반도체 패키지 및 이들의 제조방법 | |
| JP2016082143A (ja) | プリント配線板 | |
| JP2011029287A (ja) | プリント配線基板、半導体装置及びプリント配線基板の製造方法 | |
| JP2015201594A (ja) | プリント配線板 | |
| JP2016082089A (ja) | プリント配線板 | |
| JP2016066732A (ja) | プリント配線板 | |
| JP2016086088A (ja) | 積層基板およびその製造方法 | |
| JP2016066733A (ja) | プリント配線板 | |
| JP2014123592A (ja) | プリント配線板の製造方法及びプリント配線板 | |
| KR101067063B1 (ko) | 인쇄회로기판 제조용 캐리어와 그 제조방법 및 이를 이용한 인쇄회로기판의 제조방법 | |
| JP2017011156A (ja) | 半導体装置、プリント配線板およびプリント配線板の製造方法 | |
| JP2016225443A (ja) | プリント配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171011 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180717 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180918 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190226 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190311 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6503687 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |