JP6509580B2

JP6509580B2 - Amplifier and radiation detector and radiation imaging panel including the same

Info

Publication number: JP6509580B2
Application number: JP2015031103A
Authority: JP
Inventors: 飯塚　邦彦; 邦彦飯塚; 田口　滋也; 滋也田口; 剛宏進藤
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2015-02-19
Filing date: 2015-02-19
Publication date: 2019-05-08
Anticipated expiration: 2035-02-19
Also published as: JP2016152613A

Description

本発明は、増幅器およびそれを備える放射線検出器と放射線撮像パネル、特にＸ線検出器とＸ線撮像パネルとに関し、より詳細には光子数の計測機能を備えた放射線検出器と放射線検出パネルとを実現する技術に関するものである。 The present invention relates to an amplifier and a radiation detector and a radiation imaging panel including the same, and more particularly to an X-ray detector and an X-ray imaging panel, and more particularly to a radiation detector and a radiation detection panel having a photon number measurement function. Relates to the technology for realizing

入射した放射線の光子数を計測する、フォトンカウンティング型の放射線検出器として、光子に応じた電気信号を出力するセンサ素子とＣＭＯＳ集積回路で作られた増幅器とを利用したものが知られている。（非特許文献１、２）
光子に応じた電気信号を出力するセンサ素子としては、放射線を直接電気信号に変換する直接変換型や、放射線をシンチレーターにより光に変換してから光電変換素子により電気信号に変換する間接変換型のものが使われている。 As a photon counting type radiation detector for measuring the number of photons of incident radiation, one using a sensor element that outputs an electric signal according to the photon and an amplifier made of a CMOS integrated circuit is known. (Non-patent documents 1 and 2)
As a sensor element that outputs an electrical signal corresponding to a photon, a direct conversion type in which radiation is directly converted into an electrical signal, or an indirect conversion type in which radiation is converted into light by a scintillator and then converted into an electrical signal by a photoelectric conversion element Things are used.

センサ素子からの電気信号を増幅器により増幅してパルスを作り、発生したパルスの数を一定時間カウントして放射線検出を行うことができる。 The electric signal from the sensor element can be amplified by an amplifier to form a pulse, and the number of generated pulses can be counted for a certain period of time to perform radiation detection.

R. Ballabriga, et.al., “The Medipix3 Prototype, a Pixel Readout Chip Working in Single Photon Counting Mode With Improved Spectrometric Performance,”IEEE Transactions on NUCLEAR SCIENCE, VOL. 54, NO. 5, OCTOBER 2007R. Ballabriga, et. Al., “The Medipix3 Prototype, a Pixel Readout Chip Working in Single Photon Counting Mode with Improved Spectrometric Performance,” IEEE Transactions on NUCLEAR SCIENCE, VOL. 54, NO. 5, OCTOBER 2007 B. Dierickx, et.al., “Indirect X-ray Photon-Counting Image Sensor with 27T Pixel and 15erms Accurate Threshold,” IEEE ISSCC, February 2011.B. Dierickx, et. Al., “Indirect X-ray Photon-Counting Image Sensor with 27T Pixel and 15 erms Accurate Threshold,” IEEE ISSCC, February 2011.

上記非特許文献１、２に記載の放射線検出器（Ｍｅｄｉｐｉｘ１〜３，ｏｕｒｐｉｘｅｌ）はＣＭＯＳ（相補型金属酸化膜半導体）集積回路により作製されているので、回路素子が小さく、移動度が大きい。このため、撮像パネルのピクセルあたりの回路素子の数が大きく、ピクセルの備える増幅器の増幅率が大きい。このように、上記非特許文献１、２に記載の放射線検出器の増幅器についてはＣＭＯＳ回路を構成するＭＯＳトランジスタ以外のトランジスタで構成されることが想定されていない。 The radiation detectors (Medipix 1 to 3, our pixel) described in Non-Patent Documents 1 and 2 are manufactured by a CMOS (complementary metal oxide semiconductor) integrated circuit, so the circuit elements are small and the mobility is large. Therefore, the number of circuit elements per pixel of the imaging panel is large, and the amplification factor of the amplifier provided in the pixel is large. As described above, the amplifier of the radiation detector described in Non-Patent Documents 1 and 2 is not assumed to be configured with a transistor other than the MOS transistor that configures the CMOS circuit.

本発明の目的は、ＭＯＳトランジスタ以外のトランジスタを用いることが可能な増幅器を提供することである。 An object of the present invention is to provide an amplifier that can use a transistor other than a MOS transistor.

本発明の増幅器は、上記課題を解決するために奇数段縦続接続された反転器からなる反転器群と、上記反転器群の入力部と出力部とを接続する帰還トランジスタと、上記帰還トランジスタの制御端子に印加される電圧を上記反転器群の発振が停止するように調整する調整回路と、上記帰還トランジスタの制御端子に印加される電圧を保持する電圧保持部と、を備え、上記帰還トランジスタと上記反転器群に含まれるトランジスタとが全て薄膜トランジスタであることを特徴としている。 In order to solve the above problems, the amplifier according to the present invention comprises: an inverter group consisting of inverters connected in an odd number of stages; a feedback transistor connecting an input portion and an output portion of the inverter group; The feedback transistor includes: an adjustment circuit that adjusts a voltage applied to a control terminal to stop oscillation of the inverter group; and a voltage holding unit that holds a voltage applied to a control terminal of the feedback transistor, the feedback transistor a transistor included in the inverter group is characterized by all TFTs der Rukoto with.

本発明の一態様によれば、ＭＯＳトランジスタ以外の薄膜トランジスタを用いた増幅器を実現できる。 According to one aspect of the present invention, it can be realized amplifier using a thin-film transistor other than MOS transistors.

本発明の一実施形態に係る調整回路付き増幅器の概略構成を示す回路図である。It is a circuit diagram showing a schematic structure of an amplifier with a regulation circuit concerning one embodiment of the present invention. 図１に示した調整回路付き増幅器の制御を概略的に示す信号図である。It is a signal figure which shows roughly control of the amplifier with a regulation circuit shown in FIG. 本発明の一実施形態に係る増幅器の概略構成を示す回路図である。It is a circuit diagram showing a schematic structure of an amplifier concerning one embodiment of the present invention. 本発明の一実施形態に係る増幅器の概略構成を示す回路図である。It is a circuit diagram showing a schematic structure of an amplifier concerning one embodiment of the present invention. 図１に示した調整回路付き増幅器を備える放射線検出器の概略構成を示す回路図である。It is a circuit diagram which shows schematic structure of a radiation detector provided with the amplifier with a conditioning circuit shown in FIG. 図１に示した増幅器を備えるピクセルの概略構成を示す回路図である。It is a circuit diagram which shows schematic structure of a pixel provided with the amplifier shown in FIG. 図６に示したピクセルを備える撮像パネルの概略構成を示すブロック図である。It is a block diagram which shows schematic structure of an imaging panel provided with the pixel shown in FIG. 図７に示した撮像パネルの制御を概略的に示すタイミング図である。FIG. 8 is a timing chart schematically showing control of the imaging panel shown in FIG. 7;

以下、図面に基づいて本発明の実施の形態について詳しく説明する。ただし、この実施の形態に記載されている構成部品の寸法、材質、形状、その相対配置などはあくまで一実施形態に過ぎず、これらによってこの発明の範囲が限定解釈されるべきではない。 Hereinafter, embodiments of the present invention will be described in detail based on the drawings. However, the dimensions, materials, shapes, relative positions, etc. of components described in this embodiment are merely an example, and the scope of the present invention should not be construed as limited by these.

本発明の実施の形態を図１〜図８に基づいて説明すれば以下のとおりである。 It will be as follows if embodiment of this invention is described based on FIGS. 1-8.

〔実施の形態１〕
以下、本発明の一実施形態について、図１〜図２に基づいて説明する。 First Embodiment
Hereinafter, an embodiment of the present invention will be described based on FIGS. 1 and 2.

（調整回路つき増幅器の構成）
図１は、本発明の一実施形態に係る調整回路付き増幅器２６の概略構成を示す回路図である。 (Configuration of amplifier with adjustment circuit)
FIG. 1 is a circuit diagram showing a schematic configuration of an adjusting circuit-equipped amplifier 26 according to an embodiment of the present invention.

調整回路付き増幅器２６は切り替え器１１、緩衝器１２、増幅器２１、および調整回路２４を備える。そして、増幅器２１の出力端子と調整回路２４の入力端子との間には、切り替え器１１と緩衝器１２とが介在する。 The amplifier with adjustment circuit 26 includes a switch 11, a buffer 12, an amplifier 21, and an adjustment circuit 24. The switch 11 and the buffer 12 are interposed between the output terminal of the amplifier 21 and the input terminal of the adjustment circuit 24.

切り替え器１１（スイッチ）は調整回路２４を作動させるか否かを切り替える。詳しく述べると、第１制御信号Ｃ１がハイレベルのとき、切り替え器１１は通電状態になり、第１制御信号Ｃ１がローレベルのとき、切り替え器１１は遮断状態になる。 The switch 11 (switch) switches whether to operate the adjustment circuit 24 or not. Specifically, when the first control signal C1 is at a high level, the switch 11 is in a conducting state, and when the first control signal C1 is at a low level, the switch 11 is in a blocking state.

緩衝器１２（バッファー）は後段の調整回路２４に入力される信号のレベルが低下することを防止するために設けられている。また、緩衝器１２は緩衝器出力信号Ｂｕｆｆｅｒを調整回路２４へ出力する。 The buffer 12 (buffer) is provided to prevent the level of the signal input to the adjustment circuit 24 in the subsequent stage from being reduced. Also, the buffer 12 outputs a buffer output signal Buffer to the adjustment circuit 24.

増幅器２１は、調整回路付き増幅器２６に入力された電圧を増幅して出力する。そして増幅器２１の出力が、調整回路付き増幅器２６の出力となる。また、増幅器２１の出力は、切り替え器１１を介して、緩衝器１２へ入力される。 The amplifier 21 amplifies and outputs the voltage input to the amplifier with adjustment circuit 26. Then, the output of the amplifier 21 is the output of the amplifier with adjustment circuit 26. Also, the output of the amplifier 21 is input to the buffer 12 via the switch 11.

調整回路２４は、増幅器２１の帰還量を調整する。詳しく述べると、増幅器２１の出力が発振状態にあるか否かに基づき、増幅器２１の帰還量を調整する信号Ｒａｍｐを出力する。このため、増幅器２１は出力が発振しない状態に調整される。 The adjustment circuit 24 adjusts the feedback amount of the amplifier 21. More specifically, a signal Ramp for adjusting the feedback amount of the amplifier 21 is output based on whether the output of the amplifier 21 is in an oscillating state. Thus, the amplifier 21 is adjusted to a state in which the output does not oscillate.

（増幅器の構成）
増幅器２１は、第１反転器１、第２反転器２、第３反転器３、帰還トランジスタ４、切り替えトランジスタ５、および蓄積容量素子６（電圧保持部、第１静電容量）を備える。また以降、第１反転器１、第２反転器２および第３反転器３を纏めて、反転器１〜３（反転器群）と総称する。 (Amplifier configuration)
The amplifier 21 includes a first inverter 1, a second inverter 2, a third inverter 3, a feedback transistor 4, a switching transistor 5, and a storage capacitor element 6 (voltage holding unit, first electrostatic capacity). Also, hereinafter, the first inverter 1, the second inverter 2, and the third inverter 3 are collectively referred to as inverters 1-3 (inverter group).

反転器１〜３は縦続接続されており、増幅器２１の入力部が第１反転器１の入力部になり、第３反転器３の出力部が増幅器２１の出力部になる。詳しく述べると、第１反転器１の出力は第２反転器２へ入力され、第２反転器２の出力は第３反転器３へ入力される。 The inverters 1 to 3 are cascaded, and the input of the amplifier 21 is the input of the first inverter 1, and the output of the third inverter 3 is the output of the amplifier 21. Specifically, the output of the first inverter 1 is input to the second inverter 2, and the output of the second inverter 2 is input to the third inverter 3.

反転器１〜３は、アンバッファードタイプのインバータである。入出力信号が反転される閾値付近の線形な反転器１〜３の入出力特性を利用して、入力電圧が増幅される。 The inverters 1 to 3 are unbuffered inverters. The input voltage is amplified using the input and output characteristics of the linear inverters 1 to 3 near the threshold at which the input and output signals are inverted.

なお、増幅器２１の備える反転器は奇数段縦続接続されるが、その段数は、奇数段であれば何段でもよい。また、反転器の増幅率と反転器の縦続接続の段数とが主に、増幅器２１の増幅率を決定する。従って、増幅器２１の増幅率を大きくするためには、反転器の縦続接続の段数を増やすことが好ましい。同時に、反転器の縦続接続の段数を増やすと、増幅器２１が不安定になりやすい。従って、増幅器２１を発振させないためには、反転器の縦続接続の段数を増やさないことが好ましい。本実施の形態においては、増幅器２１の増幅率と安定性とを考慮して、反転器の縦続接続の段数を３段にした。 Although the inverters included in the amplifier 21 are cascaded in an odd number of stages, the number of stages may be any number as long as it is an odd number. Also, the amplification factor of the inverter and the number of stages of cascade connection of the inverter mainly determine the amplification factor of the amplifier 21. Therefore, in order to increase the amplification factor of the amplifier 21, it is preferable to increase the number of cascaded stages of inverters. At the same time, increasing the number of cascaded inverter stages tends to make the amplifier 21 unstable. Therefore, in order not to cause the amplifier 21 to oscillate, it is preferable not to increase the number of stages of cascade connection of the inverters. In the present embodiment, in consideration of the amplification factor and the stability of the amplifier 21, the number of stages of the cascade connection of the inverters is three.

帰還トランジスタ４は反転器１〜３の出力を入力に帰還（フィードバック）する。具体的には、帰還トランジスタ４のドレイン電極は第３反転器の出力端子に接続され、帰還トランジスタ４のソース電極は第１反転器の入力端子に接続されている。従って、帰還トランジスタ４のドレイン‐ソース間の抵抗値の調整により、第３反転器３の出力端子から第１反転器１の入力端子への帰還量が調整される。 The feedback transistor 4 feeds back the outputs of the inverters 1 to 3 to the input. Specifically, the drain electrode of the feedback transistor 4 is connected to the output terminal of the third inverter, and the source electrode of the feedback transistor 4 is connected to the input terminal of the first inverter. Therefore, the amount of feedback from the output terminal of the third inverter 3 to the input terminal of the first inverter 1 is adjusted by adjusting the resistance value between the drain and the source of the feedback transistor 4.

なお、反転器１〜３の縦続接続の段数は奇数段なので、位相遅れを無視すると、反転器１〜３と帰還トランジスタ４とは負帰還増幅器を形成する。また、帰還トランジスタ４による帰還が位相遅れを考慮すると正帰還になる周波成分において、正帰還の利得（ゲイン）が１以上になる場合、増幅器２１の出力が発振する。 Since the number of stages of the cascade connection of the inverters 1 to 3 is an odd number, the inverters 1 to 3 and the feedback transistor 4 form a negative feedback amplifier when the phase delay is ignored. Further, in a frequency component in which the feedback by the feedback transistor 4 is a positive feedback considering the phase delay, the output of the amplifier 21 oscillates when the gain of the positive feedback is 1 or more.

切り替えトランジスタ５は帰還トランジスタ４のゲート電極の電圧を書き込む。具体的には、切り替えトランジスタ５のドレイン電極へは調整回路２４の出力が入力され、切り替えトランジスタ５のソース電極は帰還トランジスタ４のゲート電極に接続され、切り替えトランジスタ５のゲート電極へは第１制御信号Ｃ１が入力される。そして、第１制御信号Ｃ１がハイレベルのとき切り替えトランジスタ５は通電状態になり、第１制御信号Ｃ１がローレベルのとき切り替えトランジスタ５は遮断状態になる。 The switching transistor 5 writes the voltage of the gate electrode of the feedback transistor 4. Specifically, the output of the adjustment circuit 24 is input to the drain electrode of the switching transistor 5, the source electrode of the switching transistor 5 is connected to the gate electrode of the feedback transistor 4, and the gate electrode of the switching transistor 5 is subjected to the first control. A signal C1 is input. When the first control signal C1 is at the high level, the switching transistor 5 is in the conductive state, and when the first control signal C1 is at the low level, the switching transistor 5 is in the blocking state.

この構成により、切り替えトランジスタ５が通電状態であるとき、帰還トランジスタ４のゲート電極の電圧が調整回路２４により調整されるので、帰還トランジスタ４のドレイン‐ソース間の抵抗値が調整される。これにより、第３反転器３の出力端子から第１反転器１の入力端子への帰還量が、増幅器２１の出力が発振しないように調整される。 With this configuration, when the switching transistor 5 is in the conductive state, the voltage of the gate electrode of the feedback transistor 4 is adjusted by the adjustment circuit 24, and the resistance value between the drain and source of the feedback transistor 4 is adjusted. Thus, the feedback amount from the output terminal of the third inverter 3 to the input terminal of the first inverter 1 is adjusted so that the output of the amplifier 21 does not oscillate.

蓄積容量素子６の一方の電極は帰還トランジスタ４のゲート電極に接続され、蓄積容量素子６の他方の電極は接地されている。この構成により、切り替えトランジスタ５が通電状態の間に、蓄積容量素子６に電荷が蓄えられるので、切り替えトランジスタ５が遮断状態の間は、蓄えられた電荷により蓄積容量素子６の電極間の電圧差、すなわち帰還トランジスタ４のゲート電圧が保持される。これにより、切り替えトランジスタ５が遮断状態のとき、増幅器２１が発振しない状態が保持される。 One electrode of the storage capacitor element 6 is connected to the gate electrode of the feedback transistor 4, and the other electrode of the storage capacitor element 6 is grounded. With this configuration, charges are stored in the storage capacitor element 6 while the switching transistor 5 is in the energized state. Therefore, while the switching transistor 5 is in the blocking state, a voltage difference between the electrodes of the storage capacitor element 6 is caused by the stored charge. That is, the gate voltage of the feedback transistor 4 is held. Thereby, when the switching transistor 5 is in the cutoff state, the state in which the amplifier 21 does not oscillate is maintained.

増幅器２１の時間的分解能は、帰還トランジスタ４のドレイン‐ソース間の抵抗値に依存する。詳しく述べると、帰還トランジスタ４の抵抗値が低いほど、高周波成分が第３反転器３の出力端子から第１反転器１の入力端子に帰還しやすいので、増幅器２１の入力に対する出力応答の復帰が早くなる。逆に、帰還トランジスタ４の抵抗値が高いほど、高周波成分が第３反転器３の出力端子から第１反転器１の入力端子に帰還しにくいので、増幅器２１の入力に対する出力応答の復帰が遅くなる。従って、増幅器２１に連続して入力された入力パルスを分離して検知するためには、帰還トランジスタ４のドレイン‐ソース間の抵抗値は、増幅器２１が発振しない範囲でなるべく低いことが望ましい。 The temporal resolution of the amplifier 21 depends on the resistance value between the drain and source of the feedback transistor 4. Specifically, as the resistance value of the feedback transistor 4 is lower, the high frequency component is more likely to be fed back from the output terminal of the third inverter 3 to the input terminal of the first inverter 1, so that the output response to the input of the amplifier 21 is restored. It gets faster. Conversely, as the resistance value of the feedback transistor 4 is higher, the high frequency component is less likely to be fed back from the output terminal of the third inverter 3 to the input terminal of the first inverter 1, so recovery of the output response to the input of the amplifier 21 is delayed. Become. Therefore, in order to separate and detect the input pulse continuously input to the amplifier 21, it is desirable that the resistance value between the drain and the source of the feedback transistor 4 be as low as possible within the range in which the amplifier 21 does not oscillate.

なお、増幅器２１の時間的分解能とは、増幅器２１に時間的に連続して入力された入力パルスを分離（分解）して、増幅できる限度（能力）のことである。従って、増幅器２１の時間的分解能よりも短い時間間隔で連続して、増幅器２１に入力パルスが入力された場合、入力パルスは歪んだ状態で増幅される。 The temporal resolution of the amplifier 21 refers to the limit (capability) of separating (disassembling) an input pulse input to the amplifier 21 continuously in time. Therefore, when an input pulse is input to the amplifier 21 continuously at a time interval shorter than the temporal resolution of the amplifier 21, the input pulse is amplified in a distorted state.

増幅器２１の発振しやすさも、同様に、帰還トランジスタ４のドレイン‐ソース間の抵抗値に依存する。詳しく述べると、帰還トランジスタ４の抵抗値が低いほど、帰還トランジスタ４による帰還が位相遅れを考慮すると正帰還になる周波数において、正帰還の利得が１以上になりやすい。従って、増幅器２１の出力を発振させないためには、帰還トランジスタ４のドレイン‐ソース間の抵抗値は高いことが望ましい。 The oscillation easiness of the amplifier 21 also depends on the resistance value between the drain and source of the feedback transistor 4. Specifically, as the resistance value of the feedback transistor 4 is lower, the gain of the positive feedback tends to be 1 or more at a frequency at which the feedback by the feedback transistor 4 is a positive feedback in consideration of the phase delay. Therefore, in order not to oscillate the output of the amplifier 21, it is desirable that the resistance value between the drain and source of the feedback transistor 4 be high.

（調整回路の構成）
調整回路２４は、発振検出器１３と傾斜波発生器１４とを備える。 (Configuration of adjustment circuit)
The adjustment circuit 24 includes an oscillation detector 13 and a ramp generator 14.

発振検出器１３は切り替え器１１と緩衝器１２とを介して、増幅器２１の出力が発振しているか否かを監視し、傾斜波発生器１４を制御する。また発振検出器１３は、傾斜波発生器１４による傾斜波信号Ｒａｍｐの出力を制御するための傾斜波制御信号を、傾斜波発生器１４へ出力する。 The oscillation detector 13 monitors, via the switch 11 and the buffer 12, whether or not the output of the amplifier 21 is oscillating, and controls the ramp generator 14. The oscillation detector 13 also outputs a ramp control signal to the ramp generator 14 to control the output of the ramp signal Ramp by the ramp generator 14.

傾斜波発生器１４は発振検出器１３を介して、増幅器２１の出力が発振しているか否かに応じて、帰還トランジスタ４のゲート電極の電圧を調整する。また、傾斜波発生器１４は、帰還トランジスタ４による増幅器２１の帰還量を調整するための傾斜波信号Ｒａｍｐを、切り替えトランジスタ５のドレイン電極へ出力する。 The ramp generator 14 adjusts the voltage of the gate electrode of the feedback transistor 4 according to whether or not the output of the amplifier 21 is oscillating through the oscillation detector 13. The ramp generator 14 also outputs a ramp signal Ramp for adjusting the feedback amount of the amplifier 21 by the feedback transistor 4 to the drain electrode of the switching transistor 5.

具体的には、緩衝器出力信号Ｂｕｆｆｅｒが発振状態にあるとき、発振検出器１３は傾斜波制御信号をハイレベルにする。そして、傾斜波発生器１４は傾斜波信号Ｒａｍｐを変化させて、帰還トランジスタ４の帰還量を減少させる。一方、緩衝器出力信号Ｂｕｆｆｅｒが発振状態でなくなると、発振検出器１３は傾斜波制御信号をローレベルにする。そして所定時間後、傾斜波発生器１４は傾斜波信号Ｒａｍｐの変化を停止させて、帰還トランジスタ４の帰還量を保持する。 Specifically, when the buffer output signal Buffer is in an oscillating state, the oscillation detector 13 sets the ramp wave control signal to a high level. The ramp generator 14 changes the ramp signal Ramp to reduce the feedback amount of the feedback transistor 4. On the other hand, when the buffer output signal Buffer is not in the oscillation state, the oscillation detector 13 sets the ramp wave control signal to the low level. After a predetermined time, the ramp generator 14 stops the change of the ramp signal Ramp and holds the feedback amount of the feedback transistor 4.

傾斜波信号Ｒａｍｐについて詳しく述べると、傾斜波発生器１４は傾斜波制御信号がハイレベルの間、帰還トランジスタ４のドレイン‐ソース間の抵抗値が十分に低くなるような帰還トランジスタ４のゲート電圧から、帰還トランジスタ４のドレイン‐ソース間の抵抗値が十分に高くなるような帰還トランジスタ４のゲート電圧へ向かって、傾斜波信号Ｒａｍｐの電圧を徐々に変化させる。そして、傾斜波制御信号がハイレベルからローレベルに立ち下がってから所定時間の間、同様に傾斜波発生器１４は傾斜波信号Ｒａｍｐの電圧を徐々に変化させる。そして所定時間後、傾斜波発生器１４は傾斜波信号Ｒａｍｐの電圧の変化を停止させ、傾斜波信号Ｒａｍｐの電圧を保持する。 Describing in detail the ramp wave signal Ramp, while the ramp wave control signal is at high level, the ramp wave generator 14 generates the gate voltage of the feedback transistor 4 such that the resistance value between the drain and source of the feedback transistor 4 is sufficiently low. The voltage of the ramp wave signal Ramp is gradually changed toward the gate voltage of the feedback transistor 4 such that the resistance value between the drain and the source of the feedback transistor 4 is sufficiently high. Then, during a predetermined time after the ramp wave control signal falls from the high level to the low level, the ramp wave generator 14 similarly gradually changes the voltage of the ramp wave signal Ramp. After a predetermined time, the ramp generator 14 stops the change of the voltage of the ramp signal Ramp and holds the voltage of the ramp signal Ramp.

この構成により、傾斜波制御信号がハイレベルであるとき、傾斜波発生器１４は一定の傾きで傾斜した電圧波形（ランプ電圧）を示す傾斜波信号Ｒａｍｐを出力する。また、傾斜波制御信号がハイレベルからローレベルに変わると、所定時間傾斜波の電圧波形を出力した後、所定時間後の電圧を保持して、定電圧を出力する。 With this configuration, when the ramp wave control signal is at a high level, the ramp wave generator 14 outputs a ramp wave signal Ramp indicating a voltage waveform (ramp voltage) tilted at a constant slope. When the ramp wave control signal changes from high level to low level, the voltage waveform of the ramp wave is output for a predetermined time, and then the voltage after the predetermined time is held to output a constant voltage.

なお、傾斜波制御信号がハイレベルであるときの傾斜波信号Ｒａｍｐは、徐々に変化すればよく、傾きが一定でなくてもよい。 The slope wave signal Ramp when the slope wave control signal is at a high level may be gradually changed, and the slope may not be constant.

第１制御信号Ｃ１は、増幅器２１を調整回路２４により調整するか否かを切り替える。まず、第１制御信号Ｃ１はハイレベルになり、切り替えトランジスタ５および切り替え器１１が同時に通電状態になる。そして、調整回路２４が増幅器２１の帰還量を調整し、増幅器２１が発振を停止した後、第１制御信号Ｃ１はローレベルになり、切り替えトランジスタ５および切り替え器１１が同時に遮断状態になる。 The first control signal C1 switches whether the amplifier 21 is adjusted by the adjustment circuit 24 or not. First, the first control signal C1 is at high level, and the switching transistor 5 and the switch 11 are simultaneously energized. Then, after the adjustment circuit 24 adjusts the feedback amount of the amplifier 21 and the amplifier 21 stops oscillation, the first control signal C1 becomes low level, and the switching transistor 5 and the switching device 11 are simultaneously cut off.

（調整回路による増幅器の調整）
図２は図１に示した調整回路付き増幅器２６の制御を概略的に示す信号図である。図２においては、上から順に第１制御信号Ｃ１、傾斜波信号Ｒａｍｐ、緩衝器出力信号Ｂｕｆｆｅｒ、および傾斜波制御信号の信号波形の概形を示し、縦軸が電圧を示し、横軸が時間を示す。 (Adjustment of amplifier by adjustment circuit)
FIG. 2 is a signal diagram schematically showing control of the adjusting circuit-equipped amplifier 26 shown in FIG. In FIG. 2, the signal waveforms of the first control signal C 1, the ramp wave signal Ramp, the buffer output signal Buffer, and the ramp control signal are shown in order from the top, and the vertical axis represents voltage and the horizontal axis represents time. Indicates

調整回路付き増幅器２６の制御は、調整フェーズ（キャリブレーションフェーズ）および感知フェーズ（センシングフェーズ）から成り、調整フェーズは発振期間、余裕期間、待機期間から成る。 The control of the amplifier with adjustment circuit 26 includes an adjustment phase (calibration phase) and a sensing phase (sensing phase), and the adjustment phase includes an oscillation period, a margin period, and a waiting period.

調整フェーズにおいて、第１制御信号Ｃ１がハイレベルであるので、調整回路２４が増幅器２１の帰還量を調整する。具体的には、帰還トランジスタ４による帰還量が大きい状態にすることにより、増幅器２１の出力を発振させる。そして、帰還トランジスタ４による帰還量を徐々に小さくすることにより、増幅器２１の出力の発振を抑制する。そして、増幅器２１の帰還量の調整が完了すると、調整回路付き増幅器２６の制御は感知フェーズに移る。 In the adjustment phase, since the first control signal C1 is at high level, the adjustment circuit 24 adjusts the feedback amount of the amplifier 21. Specifically, by setting the amount of feedback by the feedback transistor 4 to be large, the output of the amplifier 21 is oscillated. Then, the amount of feedback by the feedback transistor 4 is gradually reduced to suppress the oscillation of the output of the amplifier 21. Then, when the adjustment of the feedback amount of the amplifier 21 is completed, the control of the amplifier with adjustment circuit 26 shifts to the sensing phase.

調整フェーズのうち、増幅器２１の出力が発振している期間を、発振期間と称する。また、調整フェーズのうち、増幅器２１の出力の発振が停止したけれども、増幅器２１に動作上の余裕（マージン）を持たせるために、傾斜波信号Ｒａｍｐを変化させている期間を余裕期間と称する。また、調整フェーズのうち、増幅器２１の調整が終了し、第１制御信号Ｃ１がローレベルになるのを待っている期間を待機期間と称する。 A period in which the output of the amplifier 21 oscillates in the adjustment phase is referred to as an oscillation period. In addition, although the oscillation of the output of the amplifier 21 is stopped in the adjustment phase, a period in which the ramp wave signal Ramp is changed in order to give the amplifier 21 an operation margin is referred to as a margin period. Further, in the adjustment phase, a period in which the adjustment of the amplifier 21 is finished and the first control signal C1 is in a low level is called a standby period.

感知フェーズにおいて、第１制御信号Ｃ１がローレベルであるので、調整回路２４が増幅器２１から電気的に遮断される。これにより、増幅器２１のみが動作して、調整回路付き増幅器２６が増幅器として動作する。 In the sensing phase, the adjustment circuit 24 is electrically disconnected from the amplifier 21 because the first control signal C1 is at a low level. As a result, only the amplifier 21 operates and the amplifier with adjustment circuit 26 operates as an amplifier.

以下に、調整フェーズにおける、調整回路付き増幅器２６の動作を詳細に説明する。 Hereinafter, the operation of the amplifier with adjustment circuit 26 in the adjustment phase will be described in detail.

（発振期間）
傾斜波発生器１４は、最初、帰還トランジスタ４のドレイン‐ソース間の抵抗値が最も低くなるような、帰還トランジスタ４のゲートの動作する電圧範囲内の電圧を、傾斜波信号Ｒａｍｐの開始電圧として出力する。従って、帰還トランジスタ４による帰還量は、発振期間の最初において最大である。これにより、第３反転器３の出力端子から第１反転器１の入力端子への高周波成分の帰還が、利得が１以上の正帰還となる。このため、増幅器２１の出力は発振し、調整フェーズは発振期間から始まる。また、高周波成分が帰還しやすいので、増幅器２１の時間分解能も高い。 (Oscillation period)
The ramp generator 14 first uses, as the start voltage of the ramp signal Ramp, a voltage within the operating voltage range of the gate of the feedback transistor 4 such that the resistance value between the drain and source of the feedback transistor 4 is the lowest. Output. Therefore, the amount of feedback by the feedback transistor 4 is maximum at the beginning of the oscillation period. Thereby, the feedback of the high frequency component from the output terminal of the third inverter 3 to the input terminal of the first inverter 1 becomes a positive feedback having a gain of 1 or more. Therefore, the output of the amplifier 21 oscillates, and the adjustment phase starts from the oscillation period. Further, since the high frequency component is easily fed back, the time resolution of the amplifier 21 is also high.

発振期間において、緩衝器１２が出力する緩衝器出力信号Ｂｕｆｆｅｒは発振している。発振検出器１３は、緩衝器出力信号Ｂｕｆｆｅｒの発振状態を検出して、傾斜波制御信号をハイレベルにする。そして、傾斜波発生器１４は、傾斜波信号Ｒａｍｐの電圧を徐々に変化させる。 During the oscillation period, the buffer output signal Buffer output from the buffer 12 oscillates. The oscillation detector 13 detects the oscillation state of the buffer output signal Buffer and sets the ramp wave control signal to the high level. Then, the ramp generator 14 gradually changes the voltage of the ramp signal Ramp.

傾斜波信号Ｒａｍｐの電圧が変化するに従い、帰還トランジスタ４のゲート電圧も変化する。これにより、帰還トランジスタ４のドレイン‐ソース間の抵抗値が増大し、第３反転器３の出力から第１反転器１の入力への帰還の高周波成分の帰還量が減少する。また、高周波成分が帰還しにくくなるので、増幅器２１の時間分解能も低下していく。 As the voltage of the ramp wave signal Ramp changes, the gate voltage of the feedback transistor 4 also changes. As a result, the resistance value between the drain and the source of the feedback transistor 4 increases, and the feedback amount of the high frequency component of the feedback from the output of the third inverter 3 to the input of the first inverter 1 decreases. In addition, since it becomes difficult for the high frequency component to be fed back, the time resolution of the amplifier 21 also decreases.

そして、帰還トランジスタ４のドレイン‐ソース間の抵抗値がある抵抗値を超えると、第３反転器３の出力端子から第１反転器１の入力端子へ正帰還する全ての周波成分の正帰還の利得が１未満になる。これにより、増幅器２１の出力の発振が停止し、緩衝器出力信号Ｂｕｆｆｅｒの発振も停止する。 Then, when the resistance value between the drain and source of the feedback transistor 4 exceeds a certain resistance value, positive feedback of all frequency components positively fed back from the output terminal of the third inverter 3 to the input terminal of the first inverter 1 is The gain is less than one. Thereby, the oscillation of the output of the amplifier 21 is stopped, and the oscillation of the buffer output signal Buffer is also stopped.

従って、調整回路付き増幅器２６の制御は調整フェーズの発振期間から、余裕期間に移行する。 Therefore, the control of the amplifier with adjustment circuit 26 shifts from the oscillation period of the adjustment phase to the margin period.

なお、増幅器２１の出力の発振が停止するような、帰還トランジスタ４のドレイン‐ソース間の抵抗値は、増幅器２１の動作条件（温度、電源電圧など）により変動する。また、傾斜波信号Ｒａｍｐの開始電圧は、上述に限らず、帰還トランジスタ４のドレイン‐ソース間の抵抗値が十分に低くなればよい。 The resistance value between the drain and the source of the feedback transistor 4, which causes the oscillation of the output of the amplifier 21 to stop, varies depending on the operating conditions (temperature, power supply voltage, etc.) of the amplifier 21. Further, the starting voltage of the ramp wave signal Ramp is not limited to that described above, as long as the resistance value between the drain and the source of the feedback transistor 4 is sufficiently low.

（余裕期間）
余裕期間において、増幅器２１の出力の発振が停止しているので、緩衝器１２が出力する緩衝器出力信号Ｂｕｆｆｅｒは発振しておらず、発振検出器１３は、傾斜波制御信号をローレベルにする。しかし、傾斜波発生器１４は、傾斜波信号Ｒａｍｐの電圧を徐々に降下させている。 (Slack period)
In the margin period, oscillation of the output of the amplifier 21 is stopped, so the buffer output signal Buffer output from the buffer 12 is not oscillated, and the oscillation detector 13 sets the ramp wave control signal to low level. . However, the ramp generator 14 gradually drops the voltage of the ramp signal Ramp.

これは、増幅器２１の帰還トランジスタ４のゲート電圧に動作上の余裕（マージン）をとるためである。詳しく述べると、発振検出器１３が発振の停止を検出した瞬間に、傾斜波信号Ｒａｍｐの電圧の降下を停止すると、増幅器２１の動作条件（温度、電源電圧など）が変動した場合に、増幅器２１の出力が発振する恐れがある。このような発振の恐れを低減するために、余裕として、帰還トランジスタ４のゲート電圧を少し余分に下げる。 This is to provide an operational margin to the gate voltage of the feedback transistor 4 of the amplifier 21. More specifically, if the voltage drop of the ramp wave signal Ramp is stopped at the moment when the oscillation detector 13 detects the stop of the oscillation, the amplifier 21 is changed when the operating conditions (temperature, power supply voltage, etc.) of the amplifier 21 change. Output may oscillate. In order to reduce the possibility of such oscillation, the gate voltage of the feedback transistor 4 is slightly lowered as a margin.

従って、帰還トランジスタ４のゲート電圧の余裕が大きいほど、増幅器２１は動作条件の変動に対して、発振しにくくなる。 Therefore, as the margin of the gate voltage of the feedback transistor 4 is larger, the amplifier 21 is less likely to oscillate against the fluctuation of the operating condition.

ただし、帰還トランジスタ４のゲート電圧の余裕が大きいほど、増幅器２１の入力に対する出力応答の復帰が遅くなる。従って、増幅器２１の時間分解能が低くならないように、帰還トランジスタ４のゲート電極の電圧の余裕は小さいことが好ましい。 However, as the margin of the gate voltage of the feedback transistor 4 is larger, the recovery of the output response to the input of the amplifier 21 is delayed. Therefore, it is preferable that the voltage margin of the gate electrode of the feedback transistor 4 be small so that the time resolution of the amplifier 21 does not decrease.

なお、余裕期間の長さは、帰還トランジスタ４のゲート電圧の余裕に応じて、予め設定される。 The length of the margin period is preset according to the margin of the gate voltage of the feedback transistor 4.

また、傾斜波信号Ｒａｍｐを変化させる傾きは、余裕期間の長さを設定しやすいように、緩やかであることが好ましい。例えば、傾斜波信号Ｒａｍｐの開始電圧が１０Ｖの場合、傾斜波信号Ｒａｍｐを変化させる傾きを−１０Ｖ／１００ｍｓｅｃにする。 Further, it is preferable that the slope for changing the ramp wave signal Ramp be gentle so that the length of the margin period can be easily set. For example, when the start voltage of the ramp wave signal Ramp is 10 V, the slope for changing the ramp wave signal Ramp is set to -10 V / 100 msec.

なお、余裕期間の長さではなく、帰還トランジスタ４のゲート電極の電圧の余裕を設定してもよい。 The margin of the voltage of the gate electrode of the feedback transistor 4 may be set instead of the length of the margin period.

（待機期間）
余裕期間が終わると、調整回路付き増幅器２６の制御は待機期間に移行する。 (Waiting period)
When the margin period is over, the control of the amplifier with adjustment circuit 26 shifts to a standby period.

待機期間において、第１制御信号Ｃ１はハイレベルを維持している。そして、緩衝器１２の出力する緩衝器出力信号Ｂｕｆｆｅｒは発振しておらず、発振検出器１３の出力する傾斜波制御信号はローレベルであり、傾斜波発生器１４の出力する傾斜波信号Ｒａｍｐは余裕期間の終了時の電圧を維持している。 During the standby period, the first control signal C1 is maintained at high level. The buffer output signal Buffer output from the buffer 12 does not oscillate, the ramp control signal output from the oscillation detector 13 is at a low level, and the ramp signal Ramp output from the ramp generator 14 is The voltage at the end of the margin is maintained.

従って、調整回路２４による増幅器２１の帰還量の調整は完了しているので、感知フェーズに移行可能である。 Accordingly, since the adjustment of the feedback amount of the amplifier 21 by the adjustment circuit 24 is completed, it is possible to shift to the sensing phase.

なお、単一の調整回路付き増幅器２６の制御において、調整フェーズに待機期間は省略されてよい。つまり、調整フェーズの余裕期間から、直接、感知フェーズに移行してもよい。なぜならば、待機期間は、複数の調整回路付き増幅器２６を、一斉に制御するために必要となる期間だからである。 Note that in the control of a single amplifier with adjustment circuit 26, the waiting period may be omitted in the adjustment phase. That is, the margin phase of the adjustment phase may shift directly to the sensing phase. The reason is that the waiting period is a period required to control the plurality of regulating amplifiers 26 simultaneously.

複数の調整回路付き増幅器２６を一斉に制御する場合、調整回路付き増幅器２６それぞれにおいて、調整回路２４が増幅器２１の帰還量を調整に要する時間（図２の発振期間と余裕期間とに相当）は異なる。従って、調整回路２４が増幅器２１の帰還量を調整に要する時間の最大値を、調整フェーズの長さに設定し、複数の調整回路付き増幅器２６の切り替えトランジスタ５と切り替え器１１とを一斉に制御する。 When controlling the plurality of amplifiers 26 with adjustment circuit simultaneously, in each of the amplifiers 26 with adjustment circuit, the time required for the adjustment circuit 24 to adjust the feedback amount of the amplifier 21 (corresponding to the oscillation period and margin period in FIG. 2) is It is different. Therefore, the maximum value of the time required for the adjustment circuit 24 to adjust the feedback amount of the amplifier 21 is set to the length of the adjustment phase, and the switching transistors 5 of the plurality of adjustment circuit-equipped amplifiers 26 and the switch 11 are simultaneously controlled. Do.

そして、調整回路付き増幅器２６それぞれにおいて、調整回路２４が増幅器２１の帰還量を調整し終えてから、調整フェーズが終わるまでの間が、待機期間になる。 Then, in each of the amplifiers 26 with the adjustment circuit, after the adjustment circuit 24 has adjusted the feedback amount of the amplifier 21, the period from the end of the adjustment phase to the end is a standby period.

なお、調整回路２４が増幅器２１の帰還量の調整に要する時間の最大値は、少なくとも、次の２つの時間を合計した時間よりも長い。１つは、傾斜波信号Ｒａｍｐの開始電圧から、帰還トランジスタ４のドレイン‐ソース間の抵抗値が最も高くなるような帰還トランジスタ４のゲートの動作する電圧範囲内の電圧まで、傾斜波発生器１４が傾斜波信号Ｒａｍｐを変化させるのに要する時間である。もう１つは、調整フェーズにおける余裕期間である。 The maximum value of the time required for the adjustment circuit 24 to adjust the feedback amount of the amplifier 21 is longer than at least the sum of the following two times. One is a ramp wave generator 14 from the start voltage of the ramp wave signal Ramp to a voltage within the operating voltage range of the gate of the feedback transistor 4 such that the drain-source resistance of the feedback transistor 4 is the highest. Is the time required to change the ramp wave signal Ramp. The other is a margin period in the adjustment phase.

（効果）
以上のように、調整回路２４により、帰還トランジスタ４のゲート電圧が調整されことで、増幅器２１の帰還量が調整される。これにより、増幅器２１の時間分解能は、増幅器２１の増幅率を維持したまま、増幅器２１が発振しない最高の分解能に調整される。この調整は、反転器１〜３に含まれるトランジスタと帰還トランジスタ４との閾値電圧と移動度とが変動した場合であっても、反転器１〜３に含まれるトランジスタと帰還トランジスタ４との閾電圧と移動度とがばらついている場合であっても、増幅器２１の時間分解能を、増幅器２１の増幅率を維持したまま、増幅器２１が発振しないように行われる。 (effect)
As described above, the adjustment circuit 24 adjusts the gate voltage of the feedback transistor 4 to adjust the feedback amount of the amplifier 21. Thus, the time resolution of the amplifier 21 is adjusted to the highest resolution at which the amplifier 21 does not oscillate while maintaining the amplification factor of the amplifier 21. Even if the threshold voltage and mobility of the transistors included in the inverters 1 to 3 and the feedback transistor 4 fluctuate, the adjustment is performed on the thresholds of the transistors included in the inverters 1 to 3 and the feedback transistor 4. Even when the voltage and mobility vary, the time resolution of the amplifier 21 is performed so that the amplifier 21 does not oscillate while maintaining the amplification factor of the amplifier 21.

従って、反転器１〜３に含まれるトランジスタと帰還トランジスタ４とに、ＭＯＳトランジスタ以外の閾値電圧と移動度とがばらつきやすいトランジスタＴＦＴ（ＴｈｉｎＦｉｌｍＴｒａｎｓｉｓｔｏｒ、薄膜トランジスタ）を用いることが可能になる。 Therefore, it is possible to use, as the transistors included in the inverters 1 to 3 and the feedback transistor 4, transistor TFTs (Thin Film Transistors) in which the threshold voltage and the mobility other than the MOS transistors easily vary.

また、ＭＯＳトランジスタ以外のトランジスタを用いることで、ＭＯＳトランジスタでは構成できない、帰還量の制御が難しい３段縦続接続の反転器１〜３を用いているので、少ない回路素子（トランジスタなど）で増幅器２１の増幅率を大きくすることが可能である。 Further, by using a transistor other than the MOS transistor, since the inverters 1 to 3 of three-stage cascade connection, which can not be configured by the MOS transistor and whose control of feedback amount is difficult, are used, It is possible to increase the amplification factor of

また、反転器１〜３にアンバッファードタイプのインバータを用いているので、少ない回路素子（トランジスタなど）で増幅器２１の増幅率を大きくすることが可能である。 Moreover, since the unbuffered type inverter is used for the inverters 1 to 3, it is possible to increase the amplification factor of the amplifier 21 with a small number of circuit elements (such as transistors).

〔実施の形態２〕
以下、本発明の別の一実施形態について、図３に基づいて説明する。なお、説明の便宜上、前記実施の形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。 Second Embodiment
Hereinafter, another embodiment of the present invention will be described based on FIG. In addition, about the member which has the same function as the member demonstrated in the said embodiment for convenience of explanation, the same code | symbol is appended and the description is abbreviate | omitted.

図３は、本発明の一実施形態に係る増幅器２２の概略構成を示す回路図である。増幅器２２は、実施の形態１の増幅器２１と同様に、第１反転器１、第２反転器２、第３反転器３、帰還トランジスタ４、切り替えトランジスタ５、および蓄積容量素子６を備える。さらに、増幅器２２は、帰還容量素子７を備える。 FIG. 3 is a circuit diagram showing a schematic configuration of the amplifier 22 according to an embodiment of the present invention. Similar to the amplifier 21 of the first embodiment, the amplifier 22 includes a first inverter 1, a second inverter 2, a third inverter 3, a feedback transistor 4, a switching transistor 5, and a storage capacitor element 6. Furthermore, the amplifier 22 includes a feedback capacitive element 7.

帰還容量素子７（第２静電容量）は増幅器２２の入力に対する増幅器２２の出力の増幅率および増幅する周波数帯域を調整する。また、帰還容量素子７の一方の電極は第３反転器３の出力端子と接続され、他方の電極は第１反転器１の入力端子と接続されている。 The feedback capacitance element 7 (second capacitance) adjusts the amplification factor of the output of the amplifier 22 with respect to the input of the amplifier 22 and the frequency band to be amplified. Further, one electrode of the feedback capacitive element 7 is connected to the output terminal of the third inverter 3, and the other electrode is connected to the input terminal of the first inverter 1.

例えば、前記実施の形態の増幅器２１の出力パルスの時間幅が狭すぎるために、計数器が増幅器２１の出力パルスのパルス数を計数（カウント）できない場合を想定する。この場合、前記実施の形態１の増幅器２１を、本実施の形態の増幅器２２に交換すると、計数器は増幅器２２の出力のパルス数を計数可能になる。 For example, it is assumed that the counter can not count the number of output pulses of the amplifier 21 because the time width of the output pulse of the amplifier 21 of the embodiment is too narrow. In this case, when the amplifier 21 of the first embodiment is replaced with the amplifier 22 of the present embodiment, the counter can count the number of pulses of the output of the amplifier 22.

なぜならば、本実施の形態の増幅器２２においては、帰還容量素子７が増幅器２２の出力パルスの時間幅を広げるからである。これにより、計数器が増幅器２２の出力パルスのパルス数を計数可能になる。 The reason is that, in the amplifier 22 of the present embodiment, the feedback capacitive element 7 widens the time width of the output pulse of the amplifier 22. This allows the counter to count the number of output pulses of the amplifier 22.

ただし、増幅器２２の出力パルスの時間幅を広げる一方で、帰還容量素子７は増幅器２２の出力パルスの波高を下げ、増幅器２２の増幅率を下げる。また増幅器２２の出力電圧のパルスの時間幅が広がるので、増幅器２２の時間分解能が低下する。なお、増幅器２２の時間分解能とは、増幅器２２に時間的に連続して入力された入力パルスを、分離して増幅する増幅器２２の限界である。 However, while increasing the time width of the output pulse of the amplifier 22, the feedback capacitance element 7 lowers the wave height of the output pulse of the amplifier 22 and lowers the amplification factor of the amplifier 22. Also, since the time width of the pulse of the output voltage of the amplifier 22 is expanded, the time resolution of the amplifier 22 is reduced. The time resolution of the amplifier 22 is the limit of the amplifier 22 that separates and amplifies the input pulse that is continuously input to the amplifier 22 in time.

このように、帰還容量素子７の静電容量が大きいほど、帰還容量素子７は増幅器２２の出力パルスの時間幅を広げ、増幅器２２の出力パルスの波高を下げる。従って、帰還容量素子７の静電容量は、増幅器２２の増幅率および時間的分解能を考慮して、適切に設定する必要がある。 Thus, as the electrostatic capacitance of the feedback capacitive element 7 is larger, the feedback capacitive element 7 widens the time width of the output pulse of the amplifier 22 and lowers the wave height of the output pulse of the amplifier 22. Therefore, the capacitance of the feedback capacitive element 7 needs to be set appropriately in consideration of the amplification factor and the temporal resolution of the amplifier 22.

（効果）
増幅器２２において、帰還容量素子７により増幅器２２の入力に対する増幅器２２の出力の増幅率および増幅帯域が調整される。 (effect)
In the amplifier 22, the feedback capacitive element 7 adjusts the amplification factor and amplification band of the output of the amplifier 22 with respect to the input of the amplifier 22.

また、調整回路２４および増幅器２２を備える調整回路付き増幅器においては、前記実施の形態の調整回路付き増幅器２６と同様に、増幅器２２の増幅率を維持したまま、増幅器２２が発振しないように増幅器２２が調節される。 Further, in the amplifier with regulator circuit including the regulator circuit 24 and the amplifier 22, the amplifier 22 is prevented from oscillating while maintaining the amplification factor of the amplifier 22 as in the amplifier with regulator circuit 26 of the above embodiment. Is adjusted.

〔実施の形態３〕
以下、本発明の別の一実施形態について、図４に基づいて説明する。なお、説明の便宜上、前記実施の形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。 Third Embodiment
Hereinafter, another embodiment of the present invention will be described based on FIG. In addition, about the member which has the same function as the member demonstrated in the said embodiment for convenience of explanation, the same code | symbol is appended and the description is abbreviate | omitted.

図４は、本発明の一実施形態に係る増幅器２３の概略構成を示す回路図である。増幅器２３は、前記実施の形態１と同様に、第１反転器１、第２反転器２、第３反転器３、帰還トランジスタ４、および切り替えトランジスタ５を備える。 FIG. 4 is a circuit diagram showing a schematic configuration of the amplifier 23 according to an embodiment of the present invention. The amplifier 23 includes a first inverter 1, a second inverter 2, a third inverter 3, a feedback transistor 4, and a switching transistor 5 as in the first embodiment.

本実施の形態の増幅器２３は、前記実施の形態の増幅器２１と比較して、蓄積容量素子６を備えない。切り替えトランジスタ５が遮断状態のときに、蓄積容量素子６がなくても、帰還トランジスタ４のゲート電極の電圧が保持されるならば、蓄積容量素子６は必要ない。 The amplifier 23 of the present embodiment does not include the storage capacitance element 6 as compared with the amplifier 21 of the above embodiment. When the voltage of the gate electrode of the feedback transistor 4 is held even when the switching transistor 5 is in the cutoff state, even if the storage capacitor 6 is not present, the storage capacitor 6 is not necessary.

増幅器２３においては、帰還トランジスタ４のゲートの寄生容量が十分に大きいので、切り替えトランジスタ５が遮断状態のときに帰還トランジスタ４のゲート電極の電圧が保持される。 In the amplifier 23, since the parasitic capacitance of the gate of the feedback transistor 4 is sufficiently large, the voltage of the gate electrode of the feedback transistor 4 is held when the switching transistor 5 is in the cutoff state.

（効果）
増幅器２３において、蓄積容量素子６が存在しないことにより、増幅器２３の素子数が減少し、増幅器２３の回路面積の削減が可能になる。 (effect)
In the amplifier 23, the absence of the storage capacitance element 6 reduces the number of elements of the amplifier 23, which makes it possible to reduce the circuit area of the amplifier 23.

また、調整回路２４および増幅器２３を備える調整回路付き増幅器においては、前記実施の形態の調整回路付き増幅器２６と同様に、増幅器２３の増幅率を維持したまま、増幅器２３が発振しないように増幅器２３が調節される。 Further, in the amplifier with regulator circuit including the regulator circuit 24 and the amplifier 23, as in the amplifier with regulator circuit 26 of the embodiment, the amplifier 23 is prevented from oscillating while maintaining the amplification factor of the amplifier 23. Is adjusted.

〔実施の形態４〕
以下、本発明の別の一実施形態について、図５に基づいて説明する。なお、説明の便宜上、前記実施の形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。 Fourth Embodiment
Hereinafter, another embodiment of the present invention will be described based on FIG. In addition, about the member which has the same function as the member demonstrated in the said embodiment for convenience of explanation, the same code | symbol is appended and the description is abbreviate | omitted.

図５は、図１に示した調整回路付き増幅器２６を備える検出器３１の概略構成を示す回路図である。検出器３１は光子計数型（フォトンカウンティング型）放射線検出器であるまた、検出器３１はセンサ素子１５、調整回路付き増幅器２６、比較器１６および計数器１７を備える。 FIG. 5 is a circuit diagram showing a schematic configuration of the detector 31 including the adjusting circuit-equipped amplifier 26 shown in FIG. The detector 31 is a photon counting (photon counting) radiation detector, and the detector 31 includes a sensor element 15, an amplifier with adjustment circuit 26, a comparator 16 and a counter 17.

センサ素子１５は放射線センサ素子であり、放射線が入射した線量に基づいた電気信号を発生する。具体的には、センサ素子１５の一方の端子は調整回路付き増幅器２６の入力端子に接続され、他方の端子にはバイアス電圧Ｖｓ＿ｂが印加されている。この構成により、センサ素子１５は、放射線が入射したときに電気信号を調整回路付き増幅器２６に出力する。 The sensor element 15 is a radiation sensor element, and generates an electrical signal based on the dose of incident radiation. Specifically, one terminal of the sensor element 15 is connected to the input terminal of the amplifier with adjustment circuit 26, and the bias voltage Vs_b is applied to the other terminal. With this configuration, the sensor element 15 outputs an electrical signal to the amplifier with conditioning circuit 26 when radiation is incident.

調整回路付き増幅器２６の出力は比較器１６の非反転入力端子へ入力される。この構成により、増幅器２６はセンサ素子１５において発生した電気信号を増幅して、比較器１６に出力する。 The output of the amplifier with adjustment circuit 26 is input to the non-inverting input terminal of the comparator 16. With this configuration, the amplifier 26 amplifies the electrical signal generated in the sensor element 15 and outputs the signal to the comparator 16.

なお、調整回路付き増幅器２６の増幅器２１は、前記実施の形態の増幅器２２または増幅器２３に置換されてよい。 The amplifier 21 of the amplifier with adjustment circuit 26 may be replaced with the amplifier 22 or the amplifier 23 of the above embodiment.

比較器１６は２値出力の比較器であり、センサ素子１５が放射線の入射により出力した電気信号に応じて、矩形状のバルスを出力する。また、比較器１６の反転入力端子には固定電圧Ｖｒが印加され、比較器１６の出力は計数器１７へ入力される。この構成により、比較器１６は、調整回路付き増幅器２６の出力電圧が固定電圧Ｖｒ以上であるとき、ハイレベルの比較信号を出力し、調整回路付き増幅器２６の出力電圧が固定電圧Ｖｒ未満であるとき、ローレベルの比較信号を出力する。従って、調整回路付き増幅器２６の出力電圧が固定電圧Ｖｒ以上であれば一定振幅のパルスを出力する。 The comparator 16 is a binary output comparator, and outputs a rectangular pulse in response to the electrical signal output from the sensor element 15 upon incidence of radiation. The fixed voltage Vr is applied to the inverting input terminal of the comparator 16, and the output of the comparator 16 is input to the counter 17. With this configuration, the comparator 16 outputs a high level comparison signal when the output voltage of the adjusting circuit amplifier 26 is higher than the fixed voltage Vr, and the output voltage of the adjusting circuit amplifier 26 is less than the fixed voltage Vr. When the low level comparison signal is output. Therefore, when the output voltage of the amplifier with adjustment circuit 26 is equal to or higher than the fixed voltage Vr, a pulse with a constant amplitude is output.

なお、固定電圧Ｖｒは、調整回路付き増幅器２６の出力電圧のノイズの最大値よりも大きいことが好ましい。なぜならば、極大値が固定電圧Ｖｒ未満であるパルスは、比較器１６により遮断されるからである。従って、固定電圧Ｖｒが、調整回路付き増幅器２６の出力電圧のノイズの最大値よりも大きい場合、計数器１７に調整回路付き増幅器２６の出力電圧のノイズが入力されない。つまり、検出器３１のＮＳ比（ノイズ／シグナル比）を下げることが可能になる。 The fixed voltage Vr is preferably larger than the maximum value of the noise of the output voltage of the amplifier with adjustment circuit 26. The reason is that the pulse whose maximum value is less than the fixed voltage Vr is blocked by the comparator 16. Therefore, when the fixed voltage Vr is larger than the maximum value of the noise of the output voltage of the amplifier with adjustment circuit 26, the noise of the output voltage of the amplifier with adjustment circuit 26 is not input to the counter 17. That is, it is possible to reduce the NS ratio (noise / signal ratio) of the detector 31.

計数器１７は入力されたパルス列のパルス数を数える。従って、計数器１７は、比較器１６の出力パルス列のパルス数を計数した数（以降、計数値Ｃｏｕｎｔと称する）を、出力する。また、計数値Ｃｏｕｎｔは検出器３１の出力として、出力される。 The counter 17 counts the number of pulses of the input pulse train. Therefore, the counter 17 outputs the number obtained by counting the number of pulses of the output pulse train of the comparator 16 (hereinafter referred to as a count value Count). Further, the count value Count is output as an output of the detector 31.

そして、計数器１７が出力する計数値Ｃｏｕｎｔが、センサ素子１５に入射して電気信号に変換された放射線の光子の数であると推定される。 Then, it is estimated that the count value Count output from the counter 17 is the number of photons of radiation incident on the sensor element 15 and converted into an electrical signal.

〔実施の形態５〕
以下、本発明の別の一実施形態について、図５〜図７に基づいて説明する。なお、説明の便宜上、前記実施の形態にて説明した部材と同じ機能を有する部材については、同じ符号を付記し、その説明を省略する。 Fifth Embodiment
Hereinafter, another embodiment of the present invention will be described based on FIGS. 5 to 7. In addition, about the member which has the same function as the member demonstrated in the said embodiment for convenience of explanation, the same code | symbol is appended and the description is abbreviate | omitted.

（ピクセル）
図６は、本発明の一実施形態に係るピクセル３２の概略構成を示す回路図である。ピクセル３２はアクティブピクセルであり、センサ素子１５、増幅器２１、切り替え器１１、緩衝器１２、比較器１６、および計数器１７を備える。また、ピクセル３２は、第１制御端子３４、第２制御端子３５、傾斜波信号端子３６、緩衝器出力端子３７、および計数器出力端子３８を備える。なお、ピクセル３２は、増幅器２１の代わりに、増幅器２２または増幅器２３を備えてよい。 (pixel)
FIG. 6 is a circuit diagram showing a schematic configuration of the pixel 32 according to an embodiment of the present invention. The pixel 32 is an active pixel and comprises a sensor element 15, an amplifier 21, a switch 11, a buffer 12, a comparator 16 and a counter 17. The pixel 32 also comprises a first control terminal 34, a second control terminal 35, a ramp signal terminal 36, a buffer output terminal 37 and a counter output terminal 38. Note that the pixel 32 may include the amplifier 22 or the amplifier 23 instead of the amplifier 21.

第１制御端子３４は、増幅器２１の切り替えトランジスタ５のゲート電極および切り替え器１１の制御端子に接続されている。この構成により第１制御端子３４から入力される第１制御信号Ｃ１に応じて、切り替えトランジスタ５および切り替え器１１は両方同時に、通電状態または遮断状態になる。 The first control terminal 34 is connected to the gate electrode of the switching transistor 5 of the amplifier 21 and the control terminal of the switch 11. With this configuration, in response to the first control signal C1 input from the first control terminal 34, both the switching transistor 5 and the switch 11 are simultaneously turned on or off.

第２制御端子３５は、計数器１７の制御端子に接続されている。この構成により第２制御端子３５から入力される第２制御信号Ｃ２に応じて、計数器１７は計数値Ｃｏｕｎｔを、計数器出力端子３８に出力する。詳しく述べると、第２制御信号Ｃ２が立ち上がると、計数器１７は計数値Ｃｏｕｎｔを出力し、計数値Ｃｏｕｎｔを０にリセットする。計数器１７は計数値Ｃｏｕｎｔを０にリセットすると、再度０から、比較器１６の出力するパルス列のパルス数を計数し始める。 The second control terminal 35 is connected to the control terminal of the counter 17. With this configuration, the counter 17 outputs the count value Count to the counter output terminal 38 in response to the second control signal C2 input from the second control terminal 35. Specifically, when the second control signal C2 rises, the counter 17 outputs the count value Count, and resets the count value Count to zero. When the counter 17 resets the count value Count to 0, it starts counting the number of pulses of the pulse train output from the comparator 16 from 0 again.

傾斜波信号端子３６は、増幅器２１の切り替えトランジスタ５のドレイン電極に接続され、切り替えトランジスタ５を介して帰還トランジスタ４のゲート電極に傾斜波信号Ｒａｍｐが入力される。この構成により、傾斜波信号Ｒａｍｐに従って、帰還トランジスタ４のゲート電圧が調整される。これにより、増幅器２１の帰還量が調整される。 The ramp wave signal terminal 36 is connected to the drain electrode of the switching transistor 5 of the amplifier 21, and the ramp wave signal Ramp is input to the gate electrode of the feedback transistor 4 via the switching transistor 5. With this configuration, the gate voltage of the feedback transistor 4 is adjusted in accordance with the ramp wave signal Ramp. Thereby, the feedback amount of the amplifier 21 is adjusted.

緩衝器出力端子３７は、緩衝器１２の出力端子に接続され、緩衝器出力信号Ｂｕｆｆｅｒを出力する出力端子になる。 The buffer output terminal 37 is connected to the output terminal of the buffer 12 and becomes an output terminal for outputting a buffer output signal Buffer.

計数器出力端子３８は、計数器１７の出力端子に接続され、計数値Ｃｏｕｎｔを出力する出力端子になる。また、計数器出力端子３８はピクセル３２の出力端子でもある。 The counter output terminal 38 is connected to the output terminal of the counter 17 and serves as an output terminal for outputting the count value Count. The counter output 38 is also the output of the pixel 32.

ピクセル３２の大きさは、ピクセル３２の備えるトランジスタすなわち、反転器１〜３の備えるトランジスタ、帰還トランジスタ４、切り替えトランジスタ５、切り替え器１１、緩衝器１２に含まれるトランジスタ、比較器１６に含まれるトランジスタ、および計数器１７に含まれるトランジスタがＴＦＴである場合、およそ１００〜２００μｍ角が可能である。また、１００〜２００μｍ角のピクセルの中に、加工精度およそ５μｍで、３０〜４０個のトランジスタが配置されている。 The size of the pixel 32 is a transistor included in the pixel 32, that is, a transistor included in the inverters 1 to 3, a feedback transistor 4, a switching transistor 5, a switch 11, a transistor included in the buffer 12, and a transistor included in the comparator 16 And, if the transistor included in the counter 17 is a TFT, approximately 100 to 200 μm square is possible. In addition, 30 to 40 transistors are disposed in a 100 to 200 μm square pixel with a processing accuracy of approximately 5 μm.

なお、同程度の大きさであるＭｅｄｉｐｉｘ１（非特許文献１に記載の放射線検出器）のピクセルと比べると、ピクセルの備えるトランジスタの数が１桁少ない。これは加工精度の悪いＴＦＴを用いるために、ピクセルの回路を工夫してトランジスタの数を減らしたためである。詳しく述べると、３段の縦続接続したアンバッファードタイプのインバータである反転器１〜３により増幅することで、少ない回路素子で増幅器２１の増幅率が大きくなるようにした。 In addition, compared with the pixel of Medipix 1 (a radiation detector described in Non-Patent Document 1) having the same size, the number of transistors included in the pixel is smaller by one digit. This is because the number of transistors has been reduced by devising a pixel circuit in order to use a TFT with poor processing accuracy. In particular, amplification is performed with a small number of circuit elements so as to increase the amplification factor of the amplifier 21 by amplifying with the inverters 1 to 3 which are unbuffered type inverters connected in three stages.

なお、ＣＭＯＳで増幅器を構成する場合（非特許文献１、２に記載の放射線検出器の場合）、回路素子が小さく、移動度が高いので、位相補償を内蔵した差動アンプ（オペアンプ、差分増幅器）および位相補償が不要な１段アンプなどの増幅器が用いられる。 In addition, when it comprises an amplifier by CMOS (in the case of the radiation detector of a nonpatent literature 1, 2), since a circuit element is small and mobility is high, the differential amplifier (op-amp, difference amplifier) which incorporated phase compensation And amplifiers such as single-stage amplifiers that do not require phase compensation.

（撮像パネル）
図７は、図６に示したピクセル３２を備える撮像パネル４１の概略構成を示す配線図である。撮像パネル４１は放射線撮像パネルであり、複数のピクセル３２、Ｎ個の調整回路２４、制御回路３３、Ｍ本の第１制御信号線３４＿１〜３４＿Ｍ、Ｍ本の第２制御信号線３５＿１〜３５＿Ｍ、Ｎ本の傾斜波信号線３６＿１〜３６＿Ｎ、Ｎ本の緩衝器出力線３７＿１〜３７＿Ｎ、Ｎ本の計数器出力線３８＿１〜３８＿Ｎ、および基板３９を備える。ただし、ＮおよびＭは自然数である。 (Imaging panel)
FIG. 7 is a wiring diagram showing a schematic configuration of the imaging panel 41 provided with the pixel 32 shown in FIG. The imaging panel 41 is a radiation imaging panel, and includes a plurality of pixels 32, N adjustment circuits 24, a control circuit 33, M first control signal lines 34_1 to 34_M, M second control signal lines 35_1 to 35_M, The N inclined wave signal lines 36_1 to 36_N, the N buffer output lines 37_1 to 37_N, the N counter output lines 38_1 to 38_N, and the substrate 39 are provided. However, N and M are natural numbers.

基板３９の上には、複数のピクセル３２がＭ行Ｎ列の行列状に、複数配置されている。また、基板３９の上には、制御回路３３、およびＮ個の調整回路２４が配置されている。 A plurality of pixels 32 are arranged in a matrix of M rows and N columns on the substrate 39. Further, on the substrate 39, a control circuit 33 and N adjustment circuits 24 are disposed.

図面上側からｍ番目（ｍ≦Ｍ：自然数）の図面横方向に並ぶピクセル３２（ｍ行）は第１制御信号線３４＿ｍおよび第２制御信号線３５＿ｍを介して、制御回路３３に接続される。また、図面左側からｎ番目（ｎ≦Ｎ：自然数）の図面縦方向に並ぶピクセル３２（ｎ列）は傾斜波信号線３６＿ｎおよび緩衝器出力線３７＿ｎを介して、図面左側からｎ番目の調整回路２４に接続される。また、ｎ列であるピクセル３２は計数器出力線３８＿ｎを介して撮像パネル４１の出力端子４２に接続される。調整回路２４は、列毎にピクセル３２に共有されている。あるいは、調整回路２４は、図示はしないが、行毎にピクセル３２に共有されていてもよい。 The m-th (m ≦ M: natural number) horizontal pixels in the drawing (m rows) from the top of the drawing are connected to the control circuit 33 via the first control signal line 34 _m and the second control signal line 35 _m. In addition, the n-th (n N N: natural number) pixels 32 (n-th row) aligned in the vertical direction from the left side of the drawing are the n-th adjustment circuit from the left side of the drawing through the ramp wave signal line 36_n and the buffer output line 37_n. Connected to 24. In addition, the pixels 32 which are n columns are connected to the output terminal 42 of the imaging panel 41 via the counter output line 38 — n. The adjustment circuit 24 is shared by the pixels 32 for each column. Alternatively, although not shown, the adjustment circuit 24 may be shared by the pixels 32 row by row.

図面上側からｍ番目かつ図面左側からｎ番目にあるピクセル３２（ｍ行ｎ列）においては、第１制御端子３４、第２制御端子３５、傾斜波信号端子３６、緩衝器出力端子３７、計数器出力端子３８はそれぞれ、第１制御信号線３４＿ｍ、第２制御信号３５＿ｍ、傾斜波信号線３６＿ｎ、緩衝器出力線３７＿ｎ、計数器出力線３８＿ｎに接続される。 The first control terminal 34, the second control terminal 35, the ramp wave signal terminal 36, the buffer output terminal 37, and the counter are provided for the pixel 32 (m row n column) which is m from the top of the drawing and n from the left in the drawing. The output terminals 38 are respectively connected to the first control signal line 34 _m, the second control signal 35 _m, the ramp wave signal line 36 _n, the buffer output line 37 _n, and the counter output line 38 _n.

図面左側からｎ番目の調整回路２４において、調整回路２４の入力端子は緩衝器出力線３７＿ｎを介して、ｎ列であるピクセル３２の緩衝器出力端子３７に接続される。また、図面左側からｎ番目の調整回路２４において、調整回路２４の出力端子は傾斜波信号線３６＿ｎを介して、ｎ列であるピクセル３２の傾斜波信号端子３６に接続される。 In the nth adjustment circuit 24 from the left side of the drawing, the input terminal of the adjustment circuit 24 is connected to the buffer output terminal 37 of the pixel 32 which is the n-th column via the buffer output line 37 — n. In addition, in the nth adjustment circuit 24 from the left side of the drawing, the output terminal of the adjustment circuit 24 is connected to the tilt wave signal terminal 36 of the pixel 32 which is the n-th column via the tilt wave signal line 36 — n.

制御回路３３は、第１制御信号Ｃ１＿１〜Ｃ１＿Ｍを生成する。さらに、制御回路３３は、第２制御信号Ｃ２＿１〜Ｃ２＿Ｍを生成する。そして、制御回路３３は第１制御信号Ｃ１＿ｍを、第１制御信号線３４＿ｍを介してｍ行に並ぶピクセル３２の第１制御端子３４に第１制御信号Ｃ１として出力する。また、制御回路３３は第２制御信号Ｃ２＿ｍを、第２制御信号線３５＿ｍを介してｍ行に並ぶピクセル３２の第２制御端子３５に第２制御信号Ｃ２として出力する。 The control circuit 33 generates first control signals C1_1 to C1_M. Furthermore, the control circuit 33 generates second control signals C2_1 to C2_M. Then, the control circuit 33 outputs the first control signal C1_m as a first control signal C1 to the first control terminal 34 of the pixels 32 arranged in m rows via the first control signal line 34_m. Further, the control circuit 33 outputs the second control signal C2_m as a second control signal C2 to the second control terminal 35 of the pixels 32 arranged in m rows via the second control signal line 35_m.

（撮像パネルの制御）
図８は、図７に示した撮像パネル４１の制御を概略的に示すタイミング図である。図８においては、上から順に、第１制御信号Ｃ１＿１、Ｃ１＿２、……、Ｃ１＿Ｎ、および、第２制御信号Ｃ２＿１、Ｃ２＿２、……、Ｃ２＿Ｎの信号波形の概形を示し、縦軸が電圧を示し、横軸が時間を示す。 (Control of imaging panel)
FIG. 8 is a timing chart schematically showing control of the imaging panel 41 shown in FIG. In FIG. 8, the signal waveforms of the first control signals C1_1, C1_2,..., C1_N, and the second control signals C2_1, C2_2,. The horizontal axis shows time.

撮像パネル４１の制御は、調整フェーズおよび感知フェーズから成る。そして、感知フェーズは複数回繰り返し行われる。 Control of the imaging panel 41 consists of an adjustment phase and a sensing phase. And, the sensing phase is repeated several times.

調整フェーズにおいて、第１制御信号Ｃ１＿１、Ｃ１＿２、……、Ｃ１＿Ｎが順にハイレベルになる。これにより、撮像パネル４１が備えるすべてのピクセル３２において、増幅器２１の帰還量が順に調整される。細かくは、第１制御信号Ｃ１＿ｍがハイレベルであるとき、ｍ行に並ぶＮ個のピクセル３２が同時にＮ個の調整回路２４に接続され、それぞれ調整される。また、第１制御信号Ｃ１＿ｍがハイレベルであるとき、ｍ行以外の行に並ぶピクセル３２は調整回路２４から遮断されている。 In the adjustment phase, the first control signals C1_1, C1_2,..., C1_N sequentially become high level. Thereby, the feedback amount of the amplifier 21 is sequentially adjusted in all the pixels 32 included in the imaging panel 41. In detail, when the first control signal C1_m is at the high level, N pixels 32 arranged in m rows are simultaneously connected to N adjustment circuits 24 and adjusted respectively. In addition, when the first control signal C1_m is at the high level, the pixels 32 aligned in rows other than the m rows are blocked from the adjustment circuit 24.

調整フェーズ終了後、撮像パネル４１の制御は感知フェーズに移行する。 After the adjustment phase, the control of the imaging panel 41 shifts to the sensing phase.

１回の感知フェーズにおいて、第２制御信号Ｃ２＿１、Ｃ２＿２、……、Ｃ２＿Ｎが順にハイレベルになる。これにより、撮像パネル４１の備えるすべてのピクセル３２において、計数器１７の計数値Ｃｏｕｎｔが順に出力され、０にリセットされる。細かくは、第２制御信号Ｃ２＿ｍがハイレベルであるとき、ｍ行に並ぶＮ個のピクセル３２の計数器１７が同時に計数値Ｃｏｕｎｔを出力する。また、第２制御信号Ｃ２＿ｍがハイレベルであるとき、ｍ行以外の行に並ぶピクセル３２の計数器１７は計数値Ｃｏｕｎｔを出力しない。 In one sensing phase, the second control signals C2_1, C2_2,..., C2_N sequentially go high. Thereby, in all the pixels 32 provided in the imaging panel 41, the count value Count of the counter 17 is sequentially output and reset to 0. Specifically, when the second control signal C2_m is at the high level, the counters 17 of the N pixels 32 arranged in the m rows simultaneously output the count value Count. Further, when the second control signal C2_m is at the high level, the counters 17 of the pixels 32 arranged in rows other than the m rows do not output the count value Count.

調整フェーズ後最初の感知フェーズ（図８のframe_0）における、撮像パネル４１の出力は有意な画像情報にならない。なぜならば、最初の感知フェーズの計数値Ｃｏｕｎｔの出力以前には、計数器１７がリセットされていないからである。そして、調整フェーズ後リセットされていない計数器１７の計数値Ｃｏｕｎｔは、センサ素子１５に入射して電気信号に変換された放射線の光子数に対応していない。 The output of the imaging panel 41 in the first sensing phase (frame_0 in FIG. 8) after the adjustment phase does not become significant image information. The reason is that the counter 17 is not reset before the output of the count value Count of the first sensing phase. The count value Count of the counter 17 not reset after the adjustment phase does not correspond to the number of photons of radiation incident on the sensor element 15 and converted into an electrical signal.

一方、調整フェーズ後２回目以降の感知フェーズ（図８のframe_1〜frame_4）における、撮像パネル４１の出力は有意な画像情報である。なぜならば、前回の感知フェーズ（図８のframe_0〜frame_3）において計数器１７がリセットされているからである。従って、調整フェーズ後リセットされた計数器１７の計数値Ｃｏｕｎｔは、前回のリセット後にセンサ素子１５に入射して電気信号に変換された放射線の光子数に対応する。 On the other hand, the output of the imaging panel 41 in the second and subsequent sensing phases (frame_1 to frame_4 in FIG. 8) after the adjustment phase is significant image information. The reason is that the counter 17 is reset in the previous sensing phase (frame_0 to frame_3 in FIG. 8). Thus, the count value Count of the counter 17 reset after the adjustment phase corresponds to the number of photons of radiation incident on the sensor element 15 after the previous reset and converted into an electrical signal.

（参考例）
非特許文献１、２に記載の放射線検出器（Ｍｅｄｉｐｉｘ１〜３、ｏｕｒｐｉｘｅｌ）の撮像パネルは、ＣＭＯＳ（相補型金属酸化膜半導体）集積回路により作製されている。このため、回路素子が小さく、移動度が大きい。従って、撮像パネルのピクセルあたりの回路素子の数の上限が高く、ピクセルの備える増幅器の増幅率が大きい。 (Reference example)
The imaging panel of the radiation detectors (Medipix 1 to 3, our pixel) described in Non-Patent Documents 1 and 2 is manufactured by a CMOS (complementary metal oxide semiconductor) integrated circuit. Therefore, the circuit element is small and the mobility is large. Therefore, the upper limit of the number of circuit elements per pixel of the imaging panel is high, and the amplification factor of the amplifier provided in the pixel is large.

同時に、ＣＭＯＳのウェハサイズの制約により、撮像パネルの受光面積（露光面積）を広げることが困難である。そして、可視光を用いる光学機器と異なり、放射線を用いる光学機器においては、レンズなどを用いた光学系による撮像対象とする領域の拡大縮小が困難である。従って、上記非特許文献１、２に記載の放射線検出器の撮像パネルの構成においては、撮像対象とする領域を広げることが困難である。 At the same time, it is difficult to expand the light receiving area (exposure area) of the imaging panel due to the restriction of the wafer size of the CMOS. And, unlike an optical apparatus using visible light, in an optical apparatus using radiation, it is difficult to expand or reduce an area to be imaged by an optical system using a lens or the like. Therefore, in the configuration of the imaging panel of the radiation detector described in Non-Patent Documents 1 and 2, it is difficult to widen the area to be imaged.

（効果）
これに対し、本実施の形態は、大型の撮像パネルを提供することが可能である。 (effect)
On the other hand, this embodiment can provide a large imaging panel.

なぜならば、ピクセル３２の備えるトランジスタがＴＦＴである場合、基板３９にガラスなどの絶縁基板を用いることが可能になるからである。これにより、撮像パネル４１の大きさの上限はシリコンウェハの大きさに制約されなくなる。 This is because when the transistor included in the pixel 32 is a TFT, it is possible to use an insulating substrate such as glass for the substrate 39. Thus, the upper limit of the size of the imaging panel 41 is not restricted by the size of the silicon wafer.

〔まとめ〕
本発明の態様１における増幅器は、奇数段縦続接続された反転器からなる反転器群と、上記反転器群の入力部と出力部とを接続する帰還トランジスタと、上記帰還トランジスタの制御端子に印加される電圧を上記反転器群の発振が停止するように調整する調整回路と、上記帰還トランジスタの制御端子に印加される電圧を保持する電圧保持部と、を備えることを特徴としている。 [Summary]
The amplifier according to aspect 1 of the present invention comprises: an inverter group consisting of inverters connected in an odd number of stages; a feedback transistor connecting the input and output of the inverter group; and the control terminal of the feedback transistor. And a voltage holding unit for holding the voltage applied to the control terminal of the feedback transistor.

上記構成によれば、上記増幅器の出力が発振しない、最高の分解能に上記増幅器の分解能は調整される。この調整は、上記反転器群に含まれるトランジスタと上記帰還トランジスタとの閾値電圧と移動度とが変動した場合であっても、上記反転器群に含まれるトランジスタと上記帰還トランジスタとの閾値電圧と移動度とがばらついている場合であっても、上記増幅器の時間分解能を、上記増幅器の増幅率を維持したまま、上記増幅器が発振しないように行われる。 According to the above configuration, the resolution of the amplifier is adjusted to the highest resolution at which the output of the amplifier does not oscillate. This adjustment is performed even if the threshold voltage and the mobility of the transistor included in the inverter group and the feedback transistor fluctuate, the threshold voltage of the transistor included in the inverter group and the feedback transistor may be adjusted. Even when the mobility varies, the time resolution of the amplifier is performed so that the amplifier does not oscillate while maintaining the amplification factor of the amplifier.

従って、反転器群に含まれるトランジスタと帰還トランジスタとに、ＭＯＳトランジスタ以外の閾値電圧と移動度とがばらつきやすいトランジスタを用いることが可能になる。 Therefore, it is possible to use, as the transistors included in the inverter group and the feedback transistors, transistors in which the threshold voltage and the mobility other than the MOS transistors are easily dispersed.

また、ＭＯＳトランジスタ以外のトランジスタを用いることで、ＭＯＳトランジスタでは構成できない、帰還量の制御が難しい奇数段縦続接続の反転器を用いても、少ない回路素子（トランジスタなど）で増幅器の増幅率を大きくすることが可能である。 In addition, by using a transistor other than a MOS transistor, even if an inverter with odd-stage cascade connection, which can not be configured with a MOS transistor and whose feedback amount is difficult to control, is used, the amplification factor of the amplifier is increased with a small number of circuit elements (such as transistors). It is possible.

本発明の態様２における増幅器は、上記態様１において、上記帰還トランジスタと上記反転器群に含まれるトランジスタとが全て薄膜トランジスタであることが好ましい。 In the amplifier according to aspect 2 of the present invention, preferably, in the aspect 1 above, all of the feedback transistor and the transistors included in the group of inverters are thin film transistors.

上記構成によれば、閾値電圧と移動度とがばらつきやすい薄膜トランジスタによって構成された上記増幅器をＭＯＳトランジスタが形成されるシリコン基板以外の絶縁基板上に設けることが可能になる。 According to the above configuration, it is possible to provide the above-described amplifier composed of thin film transistors, in which the threshold voltage and the mobility easily vary, on the insulating substrate other than the silicon substrate on which the MOS transistor is formed.

本発明の態様３における増幅器は、上記態様１または２において、上記電圧保持部として第１静電容量を備えることが好ましい。 The amplifier in aspect 3 of the present invention is preferably provided with a first capacitance as the voltage holding portion in aspect 1 or 2 above.

本発明の態様４における増幅器は、上記態様１〜３のいずれか１態様において、上記反転器群の入力部と出力部とを接続する第２静電容量を備えることが好ましい。 In the amplifier according to aspect 4 of the present invention, it is preferable that the amplifier according to any one of the aspects 1 to 3 further includes a second capacitance connecting the input portion and the output portion of the inverter group.

上記構成によれば、上記第２静電容量により上記増幅器の増幅率および増幅帯域が調整される。 According to the above configuration, the amplification factor and the amplification band of the amplifier are adjusted by the second capacitance.

本発明の態様５における増幅器は、上記態様１〜４のいずれか１態様において、上記電圧保持部が上記帰還トランジスタの寄生容量であることが好ましい。 In the amplifier according to aspect 5 of the present invention according to any one of aspects 1 to 4, the voltage holding portion is preferably a parasitic capacitance of the feedback transistor.

上記構成によれば、上記電圧保持部に含まれる素子数が減少するので、上記増幅器の回路面積の削減が可能になる。 According to the above configuration, the number of elements included in the voltage holding unit is reduced, so that the circuit area of the amplifier can be reduced.

本発明の態様６における放射線検出器は、入射した放射線の線量に基づいた電気信号を発生させるセンサ素子と、上記電気信号が入力される上記態様１〜５の何れか１態様に記載の増幅器と、を備えることを特徴とする。 The radiation detector according to aspect 6 of the present invention includes a sensor element for generating an electrical signal based on a dose of incident radiation, and the amplifier according to any one of aspects 1 to 5 above, into which the electrical signal is input. , And.

上記構成によれば、絶縁基板上に設けることができる放射線検出器を実現できる。 According to the above configuration, it is possible to realize a radiation detector that can be provided on the insulating substrate.

本発明の態様７における放射線撮像パネルは、上記態様６に記載の放射線検出器が基板の上に、行列状に複数配置されていることを特徴とする。 The radiation imaging panel according to aspect 7 of the present invention is characterized in that a plurality of the radiation detectors according to aspect 6 are arranged in a matrix on a substrate.

上記構成によれば、絶縁基板上に設けることができる放射線撮像パネルを実現できる。 According to the above configuration, a radiation imaging panel that can be provided on the insulating substrate can be realized.

本発明の態様８における放射線撮像パネルは、上記態様７において、上記調整回路が行毎または列毎に上記放射線検出器に共有されていることが好ましい。 In the radiation imaging panel according to aspect 8 of the present invention, in the aspect 7, the adjustment circuit is preferably shared by the radiation detector for each row or each column.

上記構成によれば、上記調整回路の数を減らすことにより、放射線撮像パネルの小型化が可能になる。 According to the above configuration, the radiation imaging panel can be miniaturized by reducing the number of adjustment circuits.

本発明の態様９における放射線撮像パネルは、上記態様７または８において、上記基板が絶縁基板であることが好ましい。 In the radiation imaging panel according to aspect 9 of the present invention, in the above aspect 7 or 8, the substrate is preferably an insulating substrate.

上記構成によれば、放射線撮像パネルが、シリコンウェハなどのウェハサイズの制約を超えて、大型化することが可能になる。 According to the above configuration, the radiation imaging panel can be increased in size beyond the limitations of the wafer size such as a silicon wafer.

尚、本発明は、上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。さらに、各実施形態にそれぞれ開示された技術的手段を組み合わせることにより、新しい技術的特徴を形成することができる。 The present invention is not limited to the above-described embodiments, and various modifications can be made within the scope of the claims, and the technical means disclosed in different embodiments can be combined as appropriate. The embodiments of the present invention are also included in the technical scope of the present invention. Furthermore, new technical features can be formed by combining the technical means disclosed in each embodiment.

本発明は、増幅器、増幅器を備える放射線検出器、および増幅器を備える撮像パネルに好適に用いることができる。 The present invention can be suitably used for an amplifier, a radiation detector including an amplifier, and an imaging panel including an amplifier.

１第１反転器（反転器）
２第２反転器（反転器）
３第３反転器（反転器）
４帰還トランジスタ
５切り替えトランジスタ
６蓄積容量素子（電圧保持部、第１静電容量）
７帰還容量素子（第２静電容量）
１１切り替え器
１２緩衝器
１３発振検出器
１４傾斜波発生器
１５センサ素子
１６比較器
１７計数器
２１〜２３増幅器
２４調整回路
２６調整回路付き増幅器（増幅器）
３１検出器（放射線検出器）
３２ピクセル（放射線検出器）
３３制御回路
３４第１制御端子
３４＿１〜３４＿Ｍ第１制御信号線
３５第２制御端子
３５＿１〜３５＿Ｍ第２制御信号線
３６傾斜波信号端子
３６＿１〜３６＿Ｎ傾斜波信号線
３７緩衝器出力端子
３７＿１〜３７＿Ｎ緩衝器出力線
３８計数器出力端子
３８＿１〜３８＿Ｎ計数器出力線
３９基板
４１撮像パネル（放射線撮像パネル）
Ｃ１，Ｃ１＿１〜Ｃ１＿Ｍ第１制御信号
Ｃ２，Ｃ２＿１〜Ｃ２＿Ｍ第２制御信号
Ｂｕｆｆｅｒ緩衝器出力信号
Ｃｏｕｎｔ計数値
Ｒａｍｐ傾斜波信号 1 1st inverter (inverter)
2 2nd inverter (inverter)
3 3rd inverter (inverter)
4 feedback transistor 5 switching transistor 6 storage capacitance element (voltage holding unit, first capacitance)
7 Feedback capacitance element (second capacitance)
11 switch 12 buffer 13 oscillation detector 14 ramp wave generator 15 sensor element 16 comparator 17 counter 21 to 23 amplifier 24 adjustment circuit 26 amplifier with adjustment circuit (amplifier)
31 Detector (radiation detector)
32 pixels (radiation detector)
33 control circuit 34 first control terminal 34_1 to 34_M first control signal line 35 second control terminal 35_1 to 35_M second control signal line 36 ramp wave signal terminal 36_1 to 36_N ramp wave signal line 37 buffer output terminal 37_1 to 37_N buffer Output Line 38 Counter Output Terminal 38_1 to 38_N Counter Output Line 39 Substrate 41 Imaging Panel (Radiation Imaging Panel)
C1, C1_1 to C1_M first control signal C2, C2_1 to C2_M second control signal Buffer buffer output signal Count count value Ramp ramp wave signal

Claims

An inverter group consisting of inverters connected in an odd number of stages;
A feedback transistor for connecting the input portion and the output portion of the group of inverters;
An adjustment circuit for adjusting a voltage applied to a control terminal of the feedback transistor so that oscillation of the inverter group is stopped;
A voltage holding unit for holding a voltage applied to the control terminal of the feedback transistor ;
Amplifier, wherein the transistor and all thin film transistors der Rukoto included in the feedback transistor and the inverter unit.

A sensor element that generates an electrical signal based on the dose of incident radiation;
A radiation detector comprising: the amplifier according to claim 1 to which the electrical signal is input.

A radiation imaging panel, wherein a plurality of radiation detectors according to claim 2 are arranged in a matrix on a substrate.

The radiation imaging panel according to claim 3 , wherein the adjustment circuit is shared with the radiation detector row by row or column by row.