Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6512985B2 - Silicon substrate processing method - Google Patents
[go: Go Back, main page]

JP6512985B2 - Silicon substrate processing method - Google Patents

Silicon substrate processing method Download PDF

Info

Publication number
JP6512985B2
JP6512985B2 JP2015153104A JP2015153104A JP6512985B2 JP 6512985 B2 JP6512985 B2 JP 6512985B2 JP 2015153104 A JP2015153104 A JP 2015153104A JP 2015153104 A JP2015153104 A JP 2015153104A JP 6512985 B2 JP6512985 B2 JP 6512985B2
Authority
JP
Japan
Prior art keywords
silicon substrate
etching
hole
stopper layer
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015153104A
Other languages
Japanese (ja)
Other versions
JP2017030258A (en
Inventor
福本 能之
能之 福本
敦則 寺崎
敦則 寺崎
亮二 柬理
亮二 柬理
篤司 平本
篤司 平本
豊志 寺西
豊志 寺西
久保田 雅彦
雅彦 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2015153104A priority Critical patent/JP6512985B2/en
Publication of JP2017030258A publication Critical patent/JP2017030258A/en
Application granted granted Critical
Publication of JP6512985B2 publication Critical patent/JP6512985B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、シリコン基板の基板面を貫通する孔部(貫通孔という)を形成したシリコン基板の加工方法及び該加工方法を用いて得られるシリコン基板を用いた液体吐出ヘッドに関する。   The present invention relates to a method of processing a silicon substrate in which a hole (referred to as a through hole) penetrating a substrate surface of a silicon substrate is formed, and a liquid discharge head using the silicon substrate obtained by using the processing method.

シリコン基板に貫通孔を形成することで、多くのMEMS(Micro Electro Mechanical Systems)デバイスが作製されている。その一例として、液体を吐出する液体吐出ヘッドが挙げられる。   By forming through holes in a silicon substrate, many MEMS (Micro Electro Mechanical Systems) devices are manufactured. One example is a liquid discharge head that discharges a liquid.

液体吐出ヘッドの例としては、インクジェット記録ヘッドが挙げられる。インクジェット記録ヘッドにおいては、インクを吐出するためのエネルギーを与えるエネルギー発生素子が基板表面上に形成される。また、前記基板表面上には吐出口形成部材が形成され、エネルギー発生素子の上面にはインクを吐出する開口(吐出口)が形成される。さらに、前記基板には貫通孔が形成され、該貫通孔を通して基板の裏面側から表面に向かってインクが供給される。   Examples of the liquid discharge head include an ink jet recording head. In the ink jet recording head, an energy generating element for giving energy for discharging ink is formed on the substrate surface. Further, a discharge port forming member is formed on the surface of the substrate, and an opening (discharge port) for discharging the ink is formed on the upper surface of the energy generating element. Furthermore, a through hole is formed in the substrate, and the ink is supplied from the back side to the front side of the substrate through the through hole.

近年、吐出口とエネルギー発生素子とを高密度に配置するために、二段の貫通孔からなる液体供給路が用いられている。二段の貫通孔とは、基板の裏面からは単一の溝(裏面孔部:共通液室)が基板の途中まで形成され、基板の表面には複数の小さな穴(表面孔部:個別供給口)が形成され、表面孔部と裏面孔部とがシリコン基板中で連通して構成される貫通孔である。   In recent years, in order to arrange the discharge port and the energy generating element at high density, a liquid supply path consisting of two stages of through holes has been used. In the two-step through hole, a single groove (back hole: common liquid chamber) is formed halfway of the substrate from the back surface of the substrate, and a plurality of small holes (surface holes: individual supply) on the surface of the substrate A through hole is formed, and the front surface hole and the back surface hole are in communication in the silicon substrate.

二段の貫通孔を形成したインクジェット記録ヘッドは、基板表面においてエネルギー発生素子と電気接続するための配線(典型的にはフォトリソグラフィ技術により形成される)を、複数の貫通孔の間を這わせて、チップ端部にある電極パッド、或いは、回路領域まで引き回すことができる。そのため、より多くのエネルギー発生素子と吐出口を配置することが可能となる。   In an inkjet recording head having a two-step through hole, a wiring (typically formed by photolithography) for electrically connecting to an energy generating element on the substrate surface is laid between a plurality of through holes. Thus, it is possible to lead to an electrode pad at the end of the chip or a circuit area. Therefore, it is possible to arrange more energy generating elements and discharge ports.

このような二段の貫通孔を形成する方法として、特許文献1および特許文献2では、基板の表面側と裏面側からドライエッチングを用いて表面孔部と裏面孔部を個別に形成し、基板中で連通させる手法が開示されている。   As a method of forming such a two-step through hole, in Patent Document 1 and Patent Document 2, the surface hole portion and the back surface hole portion are individually formed using dry etching from the front surface side and the back surface side of the substrate. There is disclosed a method of communicating inside.

特開2004−237734号公報JP 2004-237734 A 米国特許第7334875号明細書U.S. Pat. No. 7,334,875

図1に、特許文献1および特許文献2に記載の製法を用いて作製した液体吐出ヘッドの断面図を示す。シリコン基板101には、裏面側から、裏面孔部106として溝がエッチングされ、さらに表面側からは、表面孔部105として複数の小さな穴がエッチングされて、二段の貫通孔を形成している。この方法は、ドライエッチングによって高精度に貫通孔を形成することができる点で有利である。しかし、ウエハ上に多数個のチップを形成する場合、ウエハサイズの増加に伴いドライエッチングのエッチングレート分布が大きくなり、各孔部のエッチング深さの制御が問題となる。   FIG. 1 shows a cross-sectional view of a liquid discharge head manufactured using the manufacturing method described in Patent Document 1 and Patent Document 2. As shown in FIG. In the silicon substrate 101, a groove is etched as a back surface hole portion 106 from the back surface side, and a plurality of small holes are etched as a front surface hole portion 105 from the front surface side to form a two-step through hole. . This method is advantageous in that through holes can be formed with high accuracy by dry etching. However, when a large number of chips are formed on a wafer, the etching rate distribution of dry etching becomes large as the wafer size increases, and the control of the etching depth of each hole becomes a problem.

エッチングレート分布αは、エッチングされる領域のうち最もエッチングレートが遅い部分の深さをdmin、最もエッチングレートが速い部分の深さをdmaxとすると、以下の式で定義される。
α=(dmax−dmin)/{(dmax+dmin)/2} (式1)
The etching rate distribution α is defined by the following equation, where dmin is the depth of the slowest portion of the etched region, and dmax is the depth of the fastest etching rate.
α = (dmax−dmin) / {(dmax + dmin) / 2} (Expression 1)

ここで、エッチング深さは、(dmax+dmin)/2で定義され、エッチング深さ分布は、(dmax−dmin)で定義される。エッチングレート分布αは、シリコン基板全体におけるレート分布と、単一のエッチング穴内部でのレート分布によって決まり、エッチング中は一定と見なすことができる。また、式1より、エッチング深さ分布は、エッチング深さにエッチングレート分布αを乗じた値であり、エッチング深さが深くなるほどエッチング深さ分布は大きくなる。   Here, the etching depth is defined by (dmax + dmin) / 2, and the etching depth distribution is defined by (dmax−dmin). The etching rate distribution α is determined by the rate distribution over the entire silicon substrate and the rate distribution inside a single etching hole, and can be regarded as constant during etching. Further, according to Equation 1, the etching depth distribution is a value obtained by multiplying the etching depth by the etching rate distribution α, and the etching depth distribution becomes larger as the etching depth becomes deeper.

図1に示すように、裏面孔部106となる溝の深さがばらつくと、同時に表面孔部105の深さもばらつく。また、溝のエッチング深さ分布(dmax−dmin)が大きくなりすぎると、溝の一部が表面側に貫通してしまい、二段の貫通孔が形成できなくなる問題が発生する。   As shown in FIG. 1, when the depth of the groove to be the back surface hole portion 106 varies, the depth of the front surface hole portion 105 also varies. In addition, when the etching depth distribution (dmax−dmin) of the groove becomes too large, a part of the groove penetrates to the surface side, which causes a problem that two-step through holes can not be formed.

また別の観点として、吐出口104をより高密度化する場合においては、表面孔部105の開口断面積を小さくする必要がある。表面孔部105の開口断面積が小さくなるとインクが受ける流抵抗が増えるため、流抵抗を減らすために表面孔部105を浅くする必要がある。そのためには、裏面孔部106となる溝をより深くする必要がある。しかし、前述のとおり、エッチング深さ分布はエッチング深さに比例して大きくなるため、溝の一部でシリコン基板101を貫通して二段の貫通孔が形成できなくなる問題が生じ、溝を深くすることができない。その結果、表面孔部105の開口断面積を小さくして、エネルギー発生素子107や吐出口104の密度を上げることが難しくなる。   As another viewpoint, in the case of densifying the discharge ports 104, it is necessary to reduce the cross-sectional area of the surface hole 105. When the opening cross-sectional area of the surface hole portion 105 decreases, the flow resistance to which the ink is subjected increases, and therefore, the surface hole portion 105 needs to be shallow in order to reduce the flow resistance. For this purpose, it is necessary to make the groove to be the back surface hole 106 deeper. However, as described above, since the etching depth distribution increases in proportion to the etching depth, there arises a problem that two-step through holes can not be formed by penetrating the silicon substrate 101 at a part of the grooves. Can not do it. As a result, it is difficult to reduce the opening cross-sectional area of the surface hole portion 105 and to increase the density of the energy generating element 107 and the discharge port 104.

本発明は、シリコン基板中に段を有する貫通孔を形成する際に発生する上記問題を解決するためになされたものであって、表面孔部の深さ分布を低減する方法を提供することを目的とする。   The present invention has been made to solve the above-mentioned problems that occur when forming through holes having steps in a silicon substrate, and to provide a method for reducing the depth distribution of surface holes. To aim.

本発明の一形態は、シリコン基板に貫通孔を形成するシリコン基板の加工方法であって、
(A)第一のシリコン基板と、第二のシリコン基板と、前記第一のシリコン基板と前記第二のシリコン基板との間に設けられたストッパー層と、の組を用意する工程と、
(B)前記第二のシリコン基板において、前記ストッパー層と前記第二のシリコン基板との界面とは反対の面から前記第二のシリコン基板をエッチングする第一エッチングにより、前記ストッパー層を露出させて第一の孔部を形成する工程と、
(C)前記露出したストッパー層の少なくとも一部を除去して、前記第一のシリコン基板を露出させる工程と、
(D)前記露出した第一のシリコン基板をエッチングする第二エッチングを行い、前記第一のシリコン基板中で前記第二エッチングを停止させることによって第二の孔部を形成する工程と、
(E)前記第一のシリコン基板において、前記第二の孔部の側の面とは反対の面から前記第一のシリコン基板をエッチングする第三エッチングを行い、前記第一のシリコン基板中で前記第三エッチングを停止させることによって第三の孔部を形成する工程と、
を含み、
前記第二エッチングまたは前記第三エッチングのいずれかを行った後に、前記第二の孔部と前記第三の孔部とを連通させ、前記貫通孔を形成することを特徴とする。
One embodiment of the present invention is a method of processing a silicon substrate in which a through hole is formed in a silicon substrate,
(A) preparing a set of a first silicon substrate, a second silicon substrate, and a stopper layer provided between the first silicon substrate and the second silicon substrate;
(B) In the second silicon substrate, the stopper layer is exposed by the first etching for etching the second silicon substrate from the surface opposite to the interface between the stopper layer and the second silicon substrate. Forming the first hole portion;
(C) removing at least a part of the exposed stopper layer to expose the first silicon substrate;
(D) forming a second hole by performing a second etching to etch the exposed first silicon substrate, and stopping the second etching in the first silicon substrate;
(E) In the first silicon substrate, a third etching for etching the first silicon substrate is performed from the surface opposite to the surface on the side of the second hole, in the first silicon substrate Forming a third hole by stopping the third etching;
Including
After performing either the second etching or the third etching, the second hole and the third hole are communicated with each other to form the through hole.

表面孔部の深さ分布が改善された結果、シリコン基板中に段を有する貫通孔を歩留り良く形成することが可能となり、生産性が向上する。また、液体吐出ヘッドにおいては、前記表面孔部の深さ分布を低減させることによって、表面孔部を浅く形成することが可能となり、表面孔部の開口断面積を微細化すること、及び、吐出口をより高密度に配列することが可能になる。   As a result of the improvement in the depth distribution of the surface holes, it becomes possible to form through holes having steps in the silicon substrate with good yield, and the productivity is improved. Further, in the liquid discharge head, it is possible to form the surface holes shallowly by reducing the depth distribution of the surface holes, and to make the cross-sectional area of the surface holes finer, and It is possible to arrange the outlets more densely.

従来の方法を用いて作製した液体吐出ヘッドの断面図である。It is sectional drawing of the liquid discharge head produced using the conventional method. 本発明の第1の実施形態に係る液体吐出ヘッドの製造方法の一例を示す断面図である。FIG. 7 is a cross-sectional view showing an example of a method of manufacturing a liquid discharge head according to the first embodiment of the present invention. 第一のシリコン基板の薄加工厚さと破壊荷重との関係を示す図である。It is a figure which shows the relationship between the thin process thickness of a 1st silicon substrate, and a breaking load. 表面孔部の深さと深さ分布との関係を示す図である。It is a figure which shows the relationship between the depth of a surface hole, and depth distribution. 本発明の第1の実施形態に係る液体吐出ヘッドの製造方法の一例を示す断面図である。FIG. 7 is a cross-sectional view showing an example of a method of manufacturing a liquid discharge head according to the first embodiment of the present invention. 本発明の第2の実施形態に係る液体吐出ヘッドの製造方法の一例を示す断面図である。FIG. 14 is a cross-sectional view showing an example of a method of manufacturing a liquid discharge head according to a second embodiment of the present invention. エッチングにおける開口率とエッチングレート分布との関係を示す図である。It is a figure which shows the relationship of the aperture ratio and etching rate distribution in etching. 本発明の第2の実施形態によって加工したシリコン基板の一例を示す断面図である。It is sectional drawing which shows an example of the silicon substrate processed by the 2nd Embodiment of this invention. 本発明の第2の実施形態によって加工したシリコン基板の一例を示す(A)平面図および(B)A−A’断面図である。It is (A) top view and (B) A-A 'sectional drawing which show an example of the silicon substrate processed by the 2nd Embodiment of this invention. 本発明の第2の実施形態に係る液体吐出ヘッドの製造方法の一例を示す断面図である。FIG. 14 is a cross-sectional view showing an example of a method of manufacturing a liquid discharge head according to a second embodiment of the present invention.

本発明に係るシリコン基板の加工方法は、液体吐出ヘッド用基板の製造方法の他、加速度センサー等のマイクロマシーンの製造に応用可能である。以下、本発明の実施形態を液体吐出ヘッド用基板の製造方法について説明しつつ、本発明を詳細に説明する。   The method of processing a silicon substrate according to the present invention is applicable to the manufacture of a micromachine such as an acceleration sensor, in addition to the method of manufacturing a substrate for a liquid discharge head. Hereinafter, the present invention will be described in detail while describing a method of manufacturing a liquid discharge head substrate according to an embodiment of the present invention.

(第1の実施形態)
図2は、本発明の第1の実施形態に係る液体吐出ヘッドの製造方法の一例を示す断面図である。以下、図2を参照して、本実施形態に係る二段の貫通孔の形成方法を説明する。
First Embodiment
FIG. 2 is a cross-sectional view showing an example of a method of manufacturing a liquid discharge head according to the first embodiment of the present invention. Hereinafter, with reference to FIG. 2, the formation method of the two-step through-hole based on this embodiment is demonstrated.

まず、表面にエネルギー発生素子(ヒーター)107が形成された第一のシリコン基板131を用意する(図2(A))。第一のシリコン基板131の表面(第1の面)には、配線や層間絶縁膜等から構成される表面メンブレン層103が形成されている。次に、第二のシリコン基板132を用意し、第一のシリコン基板131と第二のシリコン基板132を、ストッパー層111を介して接合する。この際、第一のシリコン基板131と第二のシリコン基板132を接合する前に、第一のシリコン基板131を薄加工(薄化)することが好ましい。また、薄加工処理において基板表面を保護し、薄化したウエハを支持する目的から、第一のシリコン基板131の表面に、接着剤を用いてサポート部材110を貼り合わせることが好ましい(図2(B))。   First, a first silicon substrate 131 having an energy generating element (heater) 107 formed on its surface is prepared (FIG. 2A). On the surface (first surface) of the first silicon substrate 131, a surface membrane layer 103 composed of wiring, an interlayer insulating film, and the like is formed. Next, the second silicon substrate 132 is prepared, and the first silicon substrate 131 and the second silicon substrate 132 are bonded via the stopper layer 111. At this time, it is preferable to process (thin) the first silicon substrate 131 before bonding the first silicon substrate 131 and the second silicon substrate 132. Further, for the purpose of protecting the substrate surface in the thin processing process and supporting the thinned wafer, it is preferable to bond the support member 110 to the surface of the first silicon substrate 131 using an adhesive (FIG. B)).

サポート部材110としては、無機材料から構成された剛性基板等が挙げられる。具体的には、シリコン基板や、石英などのガラス基板が挙げられる。剛性基板の厚さは、300〜730μmが好ましい。サポート部材110をシリコン基板に接着するための接着剤としては、熱によって軟化して接着力が変わる熱可塑性樹脂や、紫外線を照射することで接着力が低下する紫外線硬化樹脂等が挙げられる。接着剤は、第一のシリコン基板131の表面の凹凸を埋めるのに十分な厚さであればよく、2〜100μmが好ましい。   The support member 110 may, for example, be a rigid substrate made of an inorganic material. Specifically, a silicon substrate or a glass substrate such as quartz may be mentioned. The thickness of the rigid substrate is preferably 300 to 730 μm. Examples of the adhesive for bonding the support member 110 to the silicon substrate include a thermoplastic resin which is softened by heat to change its adhesive strength, and an ultraviolet curable resin whose adhesive strength is reduced by irradiation of ultraviolet light. The adhesive may have a thickness sufficient to fill the irregularities on the surface of the first silicon substrate 131, and is preferably 2 to 100 μm.

サポート部材110としてシリコン基板やガラス基板を用いる場合は、基板などの消耗部材の価格が高いことや、製造工程が長く複雑になることによって製造コストが高くなるという課題がある。それを解決する手段として、サポート部材110に安価な樹脂材料を使用する方法が挙げられる。樹脂材料から構成されるサポート部材110としては、接着層付きのテープが挙げられる。具体的には、熱によって接着力が低下する熱剥離テープや、紫外線を照射することで接着剤の接着力が低下する紫外線硬化テープが挙げられる。テープの厚さは、20〜700μmが好ましい。   In the case where a silicon substrate or a glass substrate is used as the support member 110, there is a problem that the cost of consumable members such as a substrate is high and the manufacturing cost is long due to the long and complicated manufacturing process. As a means for solving the problem, there is a method of using an inexpensive resin material for the support member 110. Examples of the support member 110 made of a resin material include a tape with an adhesive layer. Specifically, a thermal peeling tape in which the adhesive force is lowered by heat, and an ultraviolet ray curable tape in which the adhesive force of the adhesive is lowered by irradiating the ultraviolet ray can be mentioned. The thickness of the tape is preferably 20 to 700 μm.

必要に応じてサポート部材110を第一のシリコン基板131に貼り合わせた後、サポート部材110を設けた面とは反対の面側から薄加工をする。薄加工の方法としては、研削装置による機械加工や、フッ酸と硝酸の混合液を用いて、シリコンをウエットエッチングする化学的加工が挙げられる。ここで、第一のシリコン基板131を薄加工する際は、薄加工後に十分な機械的強度を維持できる厚さにすることが必要である。なぜなら、薄加工後に研磨や洗浄、接合等、薄化基板に機械的負荷が加えられる工程を多く実施する必要があり、基板の機械的強度が不足している場合には、基板が割れて、上記工程を実施できず、歩留まりが低下してしまうためである。特に、サポート部材110として樹脂を使用する場合は、サポート部材110の剛性が低いため、薄化されたウエハに機械的な負荷がかかりやすくなる。   After bonding the support member 110 to the first silicon substrate 131 as necessary, thin processing is performed from the side opposite to the side on which the support member 110 is provided. Examples of the method of thin processing include mechanical processing using a grinding apparatus and chemical processing in which silicon is wet etched using a mixed solution of hydrofluoric acid and nitric acid. Here, when the first silicon substrate 131 is thin-processed, it is necessary to make the thickness sufficient to maintain sufficient mechanical strength after the thin-processing. This is because it is necessary to carry out many steps such as polishing, cleaning, bonding, etc. where mechanical load is applied to the thinned substrate after thinning, and if the mechanical strength of the substrate is insufficient, the substrate will crack, This is because the above steps can not be performed, and the yield is reduced. In particular, when a resin is used as the support member 110, the rigidity of the support member 110 is low, so that the thinned wafer is likely to be mechanically stressed.

図3は、シリコン基板の薄加工厚さと破壊荷重の関係を示す実験結果である。本実験では、研削面と反対側の基板面に、厚さ120μmの紫外線硬化テープ(サポート部材)を貼り合わせたシリコン基板を使用して、研削装置によって薄加工を行った。基板との接触部が直径1mmの円形状である加圧治具によって、シリコン基板表面(研削面)の一点を加圧して、同時に荷重を計測した。荷重を増やしていき、基板が割れた時の荷重を破壊荷重として定義した。なお、加圧時に基板裏面は浮いた状態にして評価した。破壊荷重は、基板上面からの加圧に対する基板の機械的強度とみなすことができ、破壊荷重が大きいほど基板の機械的強度が高くなる。   FIG. 3 is an experimental result showing the relationship between the thin processing thickness of the silicon substrate and the breaking load. In this experiment, thin processing was performed by a grinding apparatus using a silicon substrate in which an ultraviolet curing tape (support member) having a thickness of 120 μm was bonded to a substrate surface opposite to the grinding surface. A load was measured at the same time by pressing one point of the silicon substrate surface (grind surface) with a pressure jig whose contact portion with the substrate was a circular shape having a diameter of 1 mm. The load was increased, and the load when the substrate was broken was defined as the breaking load. In addition, it evaluated by making the back surface of a substrate float at the time of pressurization. The breaking load can be regarded as the mechanical strength of the substrate against pressure from the top surface of the substrate, and the larger the breaking load, the higher the mechanical strength of the substrate.

図3に示すように、薄加工前のシリコン基板(厚さ730μm)の破壊荷重は95.1N(9.7kgf)である。シリコン基板の薄加工厚さが薄くなるほど破壊荷重は小さくなり、薄加工厚さ150μmにおける破壊荷重は10.8N(1.1kgf)となる。また、薄加工厚さが150μmより薄くなると破壊荷重は急激に低下し、薄加工厚さ50μmにおいて、破壊荷重は1.37N(0.14kgf)まで低下する。   As shown in FIG. 3, the breaking load of the silicon substrate (thickness: 730 μm) before thin processing is 95.1 N (9.7 kgf). As the thin processed thickness of the silicon substrate becomes thinner, the breaking load becomes smaller, and the breaking load at a thin processed thickness of 150 μm becomes 10.8 N (1.1 kgf). In addition, when the thin processing thickness is thinner than 150 μm, the breaking load decreases rapidly, and at a thin processing thickness of 50 μm, the breaking load decreases to 1.37 N (0.14 kgf).

シリコン基板の薄加工厚さが150μmよりも薄くなると、薄加工前のシリコン基板に対する破壊荷重が、1/10以下となる。破壊荷重、すなわち、基板の機械的強度が一桁下がると、強度不足に起因する割れなどが発生する場合がある。   When the thin processing thickness of the silicon substrate is smaller than 150 μm, the breaking load on the silicon substrate before thin processing becomes 1/10 or less. When the breaking load, that is, the mechanical strength of the substrate is lowered by one digit, a crack or the like due to the insufficient strength may occur.

実際に、発明者らの実験でも、サポート部材110として図3に示す実験と同じテープを用いて、シリコン基板厚さを150μmよりも薄く加工した場合に、薄加工後の研磨や洗浄、接合等の各工程においてウエハ割れが急激に増加することを確認している。さらに、機械的強度が低下することで基板自身が自重で撓んでしまい、装置での搬送も困難になる場合がある。したがって、特にサポート部材に樹脂を用いた場合は、第一のシリコン基板131の薄加工厚さを150μm以上に設定することが好ましい。   In fact, also in the experiments of the inventors, when the silicon substrate thickness is processed to be thinner than 150 μm using the same tape as the experiment shown in FIG. 3 as the support member 110, polishing, cleaning, bonding, etc. after thin processing It has been confirmed that wafer cracking rapidly increases in each process of Furthermore, as the mechanical strength decreases, the substrate itself may be bent by its own weight, which may make it difficult to transport the apparatus. Therefore, when using resin for the support member, it is preferable to set the thin processing thickness of the first silicon substrate 131 to 150 μm or more.

サポート部材110として無機材料からなる剛性基板を使用した場合は、シリコン基板を150μmよりも薄く加工しても、剛性基板によってシリコン基板が強固に支持されているため、機械的強度はある程度維持される。しかしその場合においても、シリコン基板の厚さが非常に薄くなると破壊荷重が大幅に低下する。その結果、サポート部材として樹脂を用いた場合と同様に、機械的強度を保つことができず、薄加工後の工程において基板が割れてしまう場合がある。発明者らの実験では、サポート部材110として無機材料である石英ガラスを用いた場合は、シリコン基板の薄加工厚さが30μmよりも薄くなったときに、強度が比較的弱いウエハエッジ部分が割れてしまう問題が見られた。したがって、サポート部材110に無機材料を使用する場合には、シリコン基板の薄加工厚さを30μm以上に設定することが好ましい。   When a rigid substrate made of an inorganic material is used as the support member 110, mechanical strength is maintained to some extent because the silicon substrate is firmly supported by the rigid substrate even if the silicon substrate is processed to be thinner than 150 μm. . Even in such a case, however, the breaking load is significantly reduced when the thickness of the silicon substrate becomes very thin. As a result, as in the case of using a resin as the support member, the mechanical strength can not be maintained, and the substrate may be broken in the process after the thin processing. In the experiments of the inventors, when quartz glass which is an inorganic material is used as the support member 110, when the thin processed thickness of the silicon substrate becomes thinner than 30 μm, the wafer edge portion having relatively weak strength is broken. The problem was seen. Therefore, when using an inorganic material for the support member 110, it is preferable to set the thin processing thickness of a silicon substrate to 30 micrometers or more.

また、前記第一のシリコン基板の薄加工を行う際には、シリコン基板の厚さ分布(最大厚さ−最小厚さ)を小さくすることが好ましく、具体的には、数μm程度にすることが好ましい。例えば、研削装置を用いて薄加工する場合は、基板を削る厚さに依存せず、装置の各部材の平行度を向上させることにより、基板厚さ分布を小さくすることができるため好ましい。   In addition, when the first silicon substrate is thin-processed, it is preferable to reduce the thickness distribution (maximum thickness-minimum thickness) of the silicon substrate, specifically, to about several μm. Is preferred. For example, in the case of performing thin processing using a grinding apparatus, it is preferable because the substrate thickness distribution can be reduced by improving the parallelism of each member of the apparatus regardless of the thickness of scraping the substrate.

第一のシリコン基板131を薄化した後、基板裏面を平滑化する。平滑化する理由は、次工程で、第二のシリコン基板132と接合するためである。平滑化の方法としては、CMP(Chemical Mechanical Polishing)や、前記ウエットエッチングによってシリコンを溶解する方法が挙げられる。   After thinning the first silicon substrate 131, the back surface of the substrate is smoothed. The reason for smoothing is to bond to the second silicon substrate 132 in the next step. As a method of smoothing, CMP (Chemical Mechanical Polishing) or a method of dissolving silicon by the wet etching may be mentioned.

次に、第一のシリコン基板131と第二のシリコン基板132とを、ストッパー層111を介して接合する(図2(C))。第二のシリコン基板132の厚さは、第一のシリコン基板と接合した後の基板厚さを勘案して設定すればよく、例えば、200〜700μmである。ストッパー層111は、第一のシリコン基板131、または、第二のシリコン基板132のいずれかの接合面に接合する前に形成される。ストッパー層111は、後に行うエッチングを停止する役割を担う層である。   Next, the first silicon substrate 131 and the second silicon substrate 132 are bonded via the stopper layer 111 (FIG. 2C). The thickness of the second silicon substrate 132 may be set in consideration of the substrate thickness after bonding to the first silicon substrate, and is, for example, 200 to 700 μm. The stopper layer 111 is formed before bonding to the bonding surface of either the first silicon substrate 131 or the second silicon substrate 132. The stopper layer 111 is a layer responsible for stopping the etching to be performed later.

ストッパー層111の材料としては、有機膜が挙げられる。有機膜は接着剤としての機能も有しており、成膜後にそのまま第一のシリコン基板と第二のシリコン基板とを接合できるため好ましい。有機膜の材料としては、例えば、アクリル系樹脂、ポリイミド系樹脂、シリコン系樹脂、フッ素系樹脂、エポキシ系樹脂、ポリエーテルアミド系樹脂等が挙げられる。   Examples of the material of the stopper layer 111 include an organic film. The organic film also has a function as an adhesive, and is preferable because the first silicon substrate and the second silicon substrate can be bonded as they are after film formation. Examples of the material of the organic film include acrylic resins, polyimide resins, silicon resins, fluorine resins, epoxy resins, and polyether amide resins.

エポキシ系樹脂としては、具体的に、化薬マイクロケム製のSU−8(商品名)が挙げられる。ポリエーテルアミド系樹脂としては、例えば、日立化成製のHIMAL(商品名)、BCB(Benzocyclobutene)、HSQ(Hydrogen Silsesquioxane)等が挙げられる。これらの材料は、300℃以下の低温で接着が可能であり、例えば第一のシリコン基板131の表面に存在する配線層を壊さずに接合することができるため好ましい。   Specific examples of epoxy resins include SU-8 (trade name) manufactured by Kayaku Microchem. Examples of polyether amide resins include HIMAL (trade name) manufactured by Hitachi Chemical Co., Ltd., BCB (Benzocyclobutene), HSQ (Hydrogen Silsesquioxane), and the like. These materials are preferable because they can be bonded at a low temperature of 300 ° C. or less and, for example, they can be bonded without breaking the wiring layer present on the surface of the first silicon substrate 131.

有機膜(ストッパー層)の成膜手段としては、スピン塗布、スリット塗布等が挙げられる。有機膜は、第一のシリコン基板131、または、第二のシリコン基板132のいずれかの接合面に形成する。接合面に有機膜を形成した後はベークし、熱圧着などの手段により、第一のシリコン基板131と第二のシリコン基板132とを接合する。さらに、熱処理を行い、有機膜を硬化させることによって、接合が完了する。   Examples of film formation means of the organic film (stopper layer) include spin coating and slit coating. The organic film is formed on the bonding surface of either the first silicon substrate 131 or the second silicon substrate 132. After the organic film is formed on the bonding surface, baking is performed, and the first silicon substrate 131 and the second silicon substrate 132 are bonded by means such as thermocompression bonding. Further, the bonding is completed by heat treatment to cure the organic film.

ストッパー層111の材料として、無機膜を用いてもよい。具体的には、酸化シリコン膜、窒化シリコン膜、炭化シリコン膜などのセラミックや、タンタル、金、ニッケル等の金属膜が挙げられる。無機膜の形成方法としては、スパッタリング法、CVD(Chemical Vapor Deposition)法、蒸着法、メッキ法等が挙げられる。これらの方法を用いた場合には、100〜300℃程度の比較的低温で成膜できるため好ましい。   As a material of the stopper layer 111, an inorganic film may be used. Specifically, a ceramic such as a silicon oxide film, a silicon nitride film, or a silicon carbide film, or a metal film such as tantalum, gold, nickel or the like can be mentioned. As a method of forming the inorganic film, a sputtering method, a CVD (Chemical Vapor Deposition) method, a vapor deposition method, a plating method and the like can be mentioned. When these methods are used, it is preferable because a film can be formed at a relatively low temperature of about 100 to 300 ° C.

また、無機膜として、第二のシリコン基板132を酸化雰囲気中で高温(800〜1100℃)に加熱することで、ウエハ表裏面に形成した熱酸化膜を用いてもよい。熱酸化膜は、表面が平滑であり、且つ、膜が緻密であるため接合性に優れ、化学的にも安定であるため好ましい。   Alternatively, as the inorganic film, a thermal oxide film formed on the front and back surfaces of the wafer may be used by heating the second silicon substrate 132 to a high temperature (800 to 1100 ° C.) in an oxidizing atmosphere. The thermal oxide film is preferable because the surface is smooth and the film is dense, so it is excellent in bonding property and chemically stable.

以上の手段により形成した無機膜(ストッパー層)を介して、第一のシリコン基板131と第二のシリコン基板132とを接合する。無機膜を介した接合方法としては、低温で実施可能であり、且つ、強固な接合が可能な接合手段が適している。具体的には、接合面をプラズマに晒してヒドロキシ基を形成し、ヒドロキシ基からの水の脱離反応を起こすことで共有結合を形成するプラズマ活性化接合が挙げられる。また、高真空中で表面をアルゴンプラズマ等でエッチングして、原子の結合手を出して接合させる常温接合も好ましい。   The first silicon substrate 131 and the second silicon substrate 132 are bonded via the inorganic film (stopper layer) formed by the above means. As a bonding method via an inorganic film, a bonding method which can be carried out at low temperature and enables strong bonding is suitable. Specifically, plasma activated bonding may be mentioned, in which the bonding surface is exposed to plasma to form a hydroxy group, and a detachment reaction of water from the hydroxy group is caused to form a covalent bond. In addition, it is also preferable to perform normal temperature bonding in which the surface is etched by argon plasma or the like in a high vacuum to expose atomic bond hands for bonding.

プラズマ活性化接合または常温接合により接合する場合は、接合前に接合面を十分に平滑化(典型的には表面粗さ1nm以下)しておく必要がある。また、ボイドの原因となる異物が接合面に残らないように、洗浄により異物を除去する必要がある。   When bonding is performed by plasma activation bonding or normal temperature bonding, it is necessary to sufficiently smooth the bonding surface (typically, the surface roughness is 1 nm or less) before bonding. In addition, it is necessary to remove the foreign matter by cleaning so that the foreign matter that causes the void does not remain on the bonding surface.

ストッパー層111は、エッチングを止めるのに十分な厚さであればよく、シリコンとのエッチング選択比を勘案して設計される。およそ0.01〜10μmが好ましい。   The stopper layer 111 may have a thickness sufficient to stop the etching, and is designed in consideration of the etching selectivity to silicon. Approximately 0.01 to 10 μm is preferred.

また、ストッパー層111を介して第一のシリコン基板131と第二のシリコン基板132を接合する以外に、シリコン基板中に予め酸化膜が埋め込まれたSOI基板を用いてもよい。その場合、酸化膜がストッパー層111として機能する。そして、SOI基板の表面にエネルギー発生素子107や回路を作製していく。   In addition to bonding the first silicon substrate 131 and the second silicon substrate 132 via the stopper layer 111, an SOI substrate in which an oxide film is embedded in advance in the silicon substrate may be used. In that case, the oxide film functions as the stopper layer 111. Then, the energy generating element 107 and the circuit are manufactured on the surface of the SOI substrate.

第一のシリコン基板131と第二のシリコン基板132とを接合した後、サポート部材110を除去する。次いで、エッチング中に第一のシリコン基板131の表面を保護する表面保護部材117を貼り合わせる。表面保護部材117としては、テープやガラス基板等が挙げられる。なお、表面保護部材117を用いなくともよいが、第一のシリコン基板の表面を保護する観点から、表面保護部材117を貼り合わせた後にエッチングすることが好ましい。また、サポート部材110を剥がさずに、そのまま表面保護部材117として使用することもできる。   After bonding the first silicon substrate 131 and the second silicon substrate 132, the support member 110 is removed. Next, a surface protection member 117 for protecting the surface of the first silicon substrate 131 is attached during etching. The surface protective member 117 may, for example, be a tape or a glass substrate. Although it is not necessary to use the surface protection member 117, it is preferable to etch after bonding the surface protection member 117 from the viewpoint of protecting the surface of the first silicon substrate. Also, the support member 110 can be used as it is as the surface protection member 117 without peeling it off.

表面保護部材117を貼り合わせた後、第二のシリコン基板132の、ストッパー層111との界面とは反対の面(裏面)側に裏面エッチングマスク116を形成する。そして、該裏面エッチングマスクを設けた裏面側から、第二のシリコン基板132をエッチングし、第一の孔部(第一の供給口112)を形成する(図2(D))。エッチング方法としては、ドライエッチングが好ましい。特に反応性イオンエッチングが好ましく、その中でもシリコンの深掘エッチングで優れているボッシュプロセスが好ましい。ボッシュプロセスとは、炭素を主成分とするデポ膜の形成と、SF6ガスなどによるエッチングとを交互に繰り返してシリコンを異方的にエッチングしていく手法である。 After the surface protection member 117 is bonded, a back surface etching mask 116 is formed on the side (back side) of the second silicon substrate 132 opposite to the interface with the stopper layer 111. Then, the second silicon substrate 132 is etched from the back surface side provided with the back surface etching mask to form a first hole (first supply port 112) (FIG. 2D). As an etching method, dry etching is preferable. In particular, reactive ion etching is preferable, and among them, the Bosch process excellent in deep etching of silicon is preferable. The Bosch process is a method in which silicon is anisotropically etched by alternately repeating the formation of a carbon-based deposited film and the etching using SF 6 gas or the like.

第二のシリコン基板132をエッチングして第一の供給口112を形成していき、エッチングがストッパー層111に到達すると、エッチングは停止する。エッチングがストッパー層111で一旦停止することによって、エッチング深さ分布が均一化される。通常、第一の供給口112は最も深くエッチングする必要があるが、最終的には、ストッパー層111でエッチングを停止することが可能であるため、深さ分布に寄与しなくなる。本発明はこのような利点を有しているため、例えばエッチングレート分布を犠牲にして、エッチングレートが大きいエッチング条件を用いて生産性を向上させることも可能である。   The second silicon substrate 132 is etched to form the first supply port 112, and when the etching reaches the stopper layer 111, the etching is stopped. By stopping etching once at the stopper layer 111, the etching depth distribution is made uniform. Usually, the first supply port 112 needs to be etched to the deepest, but eventually it is possible to stop the etching at the stopper layer 111, so it does not contribute to the depth distribution. Since the present invention has such an advantage, it is possible to improve productivity by using etching conditions with a large etching rate, for example, at the expense of the etching rate distribution.

ウエハ内の全ての場所で第一の供給口112の形成が完了したら、エッチングを停止する。この時点で、全ての第一の供給口112の底にストッパー層111が露出する。そして、露出したストッパー層111の少なくとも一部を除去することにより、第一のシリコン基板131を露出させる。本実施形態では、第一の供給口112の底に露出したストッパー層111の全てを除去する。なお、ストッパー層111は、ドライエッチングやウエットエッチングなどの手段によって除去することができる。   When the formation of the first supply port 112 is completed at all places in the wafer, the etching is stopped. At this point, the stopper layer 111 is exposed at the bottom of all the first supply ports 112. Then, by removing at least a part of the exposed stopper layer 111, the first silicon substrate 131 is exposed. In the present embodiment, all of the stopper layer 111 exposed at the bottom of the first supply port 112 is removed. The stopper layer 111 can be removed by means such as dry etching or wet etching.

第一のシリコン基板131を露出させたら、再び同じ面側からエッチング(第二エッチング)を行い、第二の孔部(第二の供給口113)を形成する(図2(E))。エッチング方法としては、ドライエッチングが好ましい。特に反応性イオンエッチングが好ましく、その中でも、シリコンの深掘エッチングで優れているボッシュプロセスが好ましい。第二の供給口113の開口断面積は、第一の供給口112の底に露出したストッパー層111の全てを除去しているため、第一の供給口112の開口断面積と同じである。なお、開口断面積とは、シリコン基板の基板面と平行の面における開口部の開口断面積である。第二の供給口113は深さ精度を要求されるため、エッチングレートが小さく、且つ、エッチングレート分布が小さい条件でエッチングすることが好ましい。第二の供給口113を所望の深さまで形成したら、エッチングを停止する。その後、形成した溝内部の堆積物を酸素アッシングや薬液等の手段を用いて除去し、さらに裏面エッチングマスク116を剥離液等で除去した後、裏面側を薬液で洗浄する。   After the first silicon substrate 131 is exposed, etching (second etching) is performed again from the same side to form a second hole (second supply port 113) (FIG. 2E). As an etching method, dry etching is preferable. In particular, reactive ion etching is preferable, and among them, the Bosch process excellent in deep etching of silicon is preferable. The opening cross-sectional area of the second supply port 113 is the same as the opening cross-sectional area of the first supply port 112 because all the stopper layers 111 exposed at the bottom of the first supply port 112 are removed. The opening cross-sectional area is the opening cross-sectional area of the opening in the plane parallel to the substrate surface of the silicon substrate. Since the second supply port 113 is required to have depth accuracy, it is preferable to perform etching under the condition that the etching rate is small and the etching rate distribution is small. After the second supply port 113 is formed to a desired depth, the etching is stopped. Thereafter, the deposit inside the formed groove is removed using means such as oxygen ashing or a chemical solution, and the back surface etching mask 116 is further removed with a peeling solution or the like, and then the back surface side is cleaned with a chemical solution.

次に、第二のシリコン基板132の裏面に、該裏面を保護する裏面保護部材120を貼り合わせ、表面保護部材117を除去する(図2(F))。なお、裏面保護部材120を設けなくともよいが、裏面保護部材120は、表面保護部材117と同じく、表面をエッチング中に裏面側を保護するために使用されるものであり、裏面保護部材を設けることが好ましい。   Next, the back surface protection member 120 for protecting the back surface is attached to the back surface of the second silicon substrate 132, and the surface protection member 117 is removed (FIG. 2F). Although the back surface protection member 120 may not be provided, the back surface protection member 120 is used to protect the back surface side during etching, like the surface protection member 117, and the back surface protection member is provided. Is preferred.

続いて、第一のシリコン基板131の、第二の供給口113の側の面とは反対の面(表面)側にエッチングマスクを形成する。そして該エッチングマスクを形成した表面側から第一のシリコン基板131をエッチング(第三エッチング)することにより、第三の孔部(第三の供給口114)を形成する。エッチング方法としては、ドライエッチングが好ましい。その中でもシリコンの深掘エッチングで優れているボッシュプロセスが好ましい。第三の供給口114は、複数の微小な穴から構成されており、その開口断面積は、供給口深さを勘案して決められる。第三の供給口114と第二の供給口113とが連通したところで、エッチングを停止する。以上により、二段の貫通孔が形成されたシリコン基板が得られる。   Subsequently, an etching mask is formed on the side (surface) of the first silicon substrate 131 opposite to the surface on the side of the second supply port 113. Then, the first silicon substrate 131 is etched (third etching) from the surface side on which the etching mask is formed, thereby forming a third hole (third supply port 114). As an etching method, dry etching is preferable. Among them, the Bosch process which is superior in deep etching of silicon is preferable. The third supply port 114 is composed of a plurality of minute holes, and the opening cross-sectional area is determined in consideration of the supply port depth. When the third supply port 114 and the second supply port 113 communicate with each other, the etching is stopped. Thus, the silicon substrate having the two-step through holes is obtained.

エッチングを停止した後、第三の供給口114内部の堆積物を除去し、表面のエッチングマスクを除去する。次いで、裏面保護部材120を剥離し、シリコン基板の表裏面と供給口内壁を洗浄する。その後、二段の貫通孔が形成されたシリコン基板上に吐出口形成部材102を形成する。まず、吐出口形成部材の壁118を形成する。フィルム基材上に感光性樹脂が塗布されたドライフィルムレジストをシリコン基板上に貼り合わせた後、露光・現像することによって吐出口形成部材の壁118をパターニングする。同様に、ドライフィルムレジストを貼り合わせ、露光・現像を行いパターニングすることにより、吐出口形成部材の天板119を形成する。以上により、図2(G)に示す液体吐出ヘッドが完成する。   After stopping the etching, the deposit inside the third supply port 114 is removed, and the etching mask on the surface is removed. Next, the back surface protection member 120 is peeled off, and the front and back surfaces of the silicon substrate and the inner wall of the supply port are cleaned. Thereafter, the discharge port forming member 102 is formed on the silicon substrate in which the two-step through holes are formed. First, the wall 118 of the discharge port forming member is formed. A dry film resist in which a photosensitive resin is coated on a film substrate is bonded onto a silicon substrate, and then exposed and developed to pattern the wall 118 of the discharge port forming member. Similarly, the top plate 119 of the discharge port forming member is formed by bonding a dry film resist, performing exposure and development, and patterning. Thus, the liquid discharge head shown in FIG. 2 (G) is completed.

図4は、表面孔部の深さ(表面孔部深さ)とその分布を示す図である。ここで、グラフ横軸の表面孔部深さは設計値(設計表面孔部深さ)であり、図4は、エッチングレート分布αに基づいて、表面孔部深さが設計値となるようにエッチングした際の表面孔部深さ分布を示している。表面孔部深さの最大値と最小値は、設計表面孔部深さを中心とする深さの最大値と最小値である。また、表面孔部深さの最大値と最小値との差分を設計表面孔部深さで除した値を百分率で示したものを、表面孔部深さ分布としてグラフの縦軸に示した。   FIG. 4 is a view showing the depth of the surface hole (surface hole depth) and the distribution thereof. Here, the surface hole depth on the horizontal axis of the graph is a design value (design surface hole depth), and FIG. 4 shows that the surface hole depth becomes a design value based on the etching rate distribution α. The surface pore depth distribution at the time of etching is shown. The maximum value and the minimum value of the surface hole depth are the maximum value and the minimum value of the depth centered on the design surface hole depth. Further, a value obtained by dividing the difference between the maximum value and the minimum value of the surface hole depth by the design surface hole depth by a percentage is shown as the surface hole depth distribution on the vertical axis of the graph.

図4において、図1に示す従来の方法によって貫通孔を形成したシリコン基板(比較例、試料1)と、本実施形態の製法により貫通孔を形成したシリコン基板(試料2〜試料4)とを比較した。いずれの場合も裏面からのエッチングレート分布αを40%とし、比較例では基板の厚さを730μmとし、設計表面孔部深さとなるまでエッチングした。本発明の基板に関しては、第二のシリコン基板132及びストッパー層111のエッチング分布は無視できるため、第一のシリコン基板131に対する設計表面孔部深さとなるまでのエッチングで評価した。なお、第一のシリコン基板131の薄加工厚さを300μm(試料4)、150μm(試料3)、60μm(試料2)としているため、薄加工厚さより大きな設計表面孔部深さは考慮していない。   In FIG. 4, a silicon substrate (comparative example, sample 1) in which through holes are formed by the conventional method shown in FIG. 1 and a silicon substrate (samples 2 to 4) in which through holes are formed by the method of this embodiment Compared. In each case, the etching rate distribution α from the back surface was 40%, and in the comparative example, the thickness of the substrate was 730 μm, and etching was performed until the design surface hole depth was reached. Since the etching distribution of the second silicon substrate 132 and the stopper layer 111 can be neglected with respect to the substrate of the present invention, the etching was evaluated by the etching to the design surface hole depth with respect to the first silicon substrate 131. In addition, since the thin processing thickness of the first silicon substrate 131 is 300 μm (sample 4), 150 μm (sample 3), and 60 μm (sample 2), the designed surface hole depth larger than the thin processing thickness is taken into consideration. Absent.

図4より、本発明の方法を用いて形成した貫通孔の表面孔部深さ分布は、従来例と比べて非常に小さくなることが分かる。例えば、比較例の試料1では、設計表面孔部深さが150μmになると、表面孔部深さは34μmから266μmまで広範囲に分布し、その結果、表面孔部深さ分布は155%になる。一方で、本発明の試料4(基板厚300μm)において設計表面孔部深さが150μmである場合は、表面孔部深さは120μmから180μmまで分布し、表面孔部深さ分布は40%と低くなっている。   It can be seen from FIG. 4 that the surface hole depth distribution of the through holes formed using the method of the present invention is extremely small compared to the conventional example. For example, in sample 1 of the comparative example, when the design surface hole depth is 150 μm, the surface hole depth is widely distributed from 34 μm to 266 μm, and as a result, the surface hole depth distribution is 155%. On the other hand, when the design surface pore depth is 150 μm in sample 4 of the present invention (substrate thickness 300 μm), the surface pore depth is distributed from 120 μm to 180 μm and the surface pore depth distribution is 40% It's getting lower.

また、比較例の試料1において設計表面孔部深さを120μm以下にしようとすると、表面孔部の最も浅い部分の深さ(深さの最小値)がゼロになる。すなわち、裏面からのエッチングによってシリコン基板が貫通してしまうため、そのような表面孔部の形成ができない。それに対して、本発明の試料では、裏面からのエッチングによってシリコン基板の一部が貫通してしまう時の設計表面孔部深さは、試料4では50μm、試料3では25μm、試料2では10μmである。実際には、第二の供給口113を、エッチングレートが小さく、且つ、エッチングレート分布が小さい条件でエッチングすることで、表面孔部(第三の供給口)の深さをさらに浅くすることができる。このように、本発明の方法を用いることで、表面孔部深さを非常に浅くすることが可能となる。その結果、貫通孔の流抵抗を大幅に下げることができ、表面孔部(第三の供給口)を微小化して吐出口を高密度化する上で有利となる。   Further, in the sample 1 of the comparative example, when the design surface hole depth is set to 120 μm or less, the depth (minimum value of the depth) of the shallowest part of the surface hole becomes zero. That is, since the silicon substrate is penetrated by the etching from the back surface, such surface holes can not be formed. On the other hand, in the sample of the present invention, the design surface hole depth is 50 μm for sample 4, 25 μm for sample 3, and 10 μm for sample 2 when part of the silicon substrate penetrates by etching from the back surface. is there. In practice, the depth of the surface hole (third supply port) can be made shallower by etching the second supply port 113 under the condition that the etching rate is small and the etching rate distribution is small. it can. Thus, by using the method of the present invention, it is possible to make the surface hole depth very shallow. As a result, the flow resistance of the through hole can be significantly reduced, which is advantageous in miniaturizing the surface hole portion (third supply port) and densifying the discharge port.

以上のように、第一のシリコン基板131の薄加工による基板強度の低下の影響を抑えることができるのであれば、第一のシリコン基板131を薄くすることにより、表面孔部深さ分布を小さくし、表面孔部深さを浅くすることができる。   As described above, if it is possible to suppress the influence of the reduction in substrate strength due to the thin processing of the first silicon substrate 131, the first silicon substrate 131 is made thinner to reduce the surface hole depth distribution. And the surface hole depth can be made shallow.

また、本実施形態では、第一の供給口112のエッチング手法としてドライエッチングの例を挙げたが、シリコンを深掘エッチングできるドライエッチング以外の方法、例えば、強アルカリを用いた異方性ウエットエッチング、サンドブラスト加工によるエッチング、レーザー加工によるエッチングなどの手段を用いることも可能である。このようなエッチング手法を用いた場合においても、第一の供給口112を形成し、ストッパー層111でエッチングを止められるようにストッパー層111の材料を選択することが必要である。エッチングを一旦止めることで、ドライエッチングの場合と同様に、エッチング深さに比例した第一の供給口112の深さ分布を解決することができる。   Further, in the present embodiment, an example of dry etching is described as the etching method of the first supply port 112, but a method other than dry etching capable of deep etching of silicon, for example, anisotropic wet etching using a strong alkali It is also possible to use means such as etching by sand blasting and etching by laser processing. Even in the case of using such an etching method, it is necessary to form the first supply port 112 and select the material of the stopper layer 111 so that the etching can be stopped by the stopper layer 111. By stopping the etching once, it is possible to solve the depth distribution of the first supply port 112 in proportion to the etching depth as in the case of the dry etching.

第一の供給口112(第一の孔部)及び第二の供給口113(第二の孔部)は、図2に示すように、互いに独立した複数の第三の供給口114(第三の孔部)と連通する開口断面積の大きな単一の溝の形態である必要はない。例えば、図5に示すように、第一の供給口と第二の供給口が複数の個別の孔部から構成され、各々の孔部がそれぞれ独立して一つの第三の供給口と連通した構成であってもよい。   The first supply port 112 (first hole) and the second supply port 113 (second hole) are, as shown in FIG. 2, a plurality of third supply ports 114 (third Need not be in the form of a single groove with a large open cross-sectional area in communication with the For example, as shown in FIG. 5, the first supply port and the second supply port are composed of a plurality of individual holes, and each of the holes independently communicates with one third supply port. It may be a configuration.

図5に示す液体吐出ヘッドの製造方法においては、図5(A)に示すように、第一の供給口112が複数の孔部として形成され、ストッパー層111でエッチングが停止する。次に、第二の供給口113が、第一の供給口112と同じ開口形状で第一のシリコン基板131に形成され、所定の深さでエッチングを停止する(図5(B))。次いで、第三の供給口114を、それぞれ第二の供給口113と独立して連通することにより、二段の貫通孔を形成する(図5(C))。最後に、吐出口形成部材の壁118および吐出口形成部材の天板119(吐出口形成部材)を形成することにより、液体吐出ヘッドが完成する(図5(D))。   In the method of manufacturing the liquid discharge head shown in FIG. 5, as shown in FIG. 5A, the first supply port 112 is formed as a plurality of holes, and the etching is stopped at the stopper layer 111. Next, the second supply port 113 is formed in the first silicon substrate 131 with the same opening shape as the first supply port 112, and the etching is stopped at a predetermined depth (FIG. 5B). Next, the third supply port 114 is independently communicated with the second supply port 113 to form a two-stage through hole (FIG. 5C). Finally, by forming the wall 118 of the discharge port forming member and the top plate 119 (discharge port forming member) of the discharge port forming member, the liquid discharge head is completed (FIG. 5D).

また、本実施形態では、第二の供給口113を形成した後に、第三の供給口114を形成する例を挙げたが、第一の供給口112を形成した後に、ストッパー層111を除去せずに、第三の供給口114を形成し、最後に第二の供給口113を形成してもよい。したがって、第二エッチングまたは第三エッチングのいずれかを行った後に、第二の供給口と第三の供給口が連通し、二段の貫通孔が形成される。   Further, in the present embodiment, although the example in which the third supply port 114 is formed after the second supply port 113 is formed, the stopper layer 111 is removed after the first supply port 112 is formed. Instead, the third supply port 114 may be formed and finally the second supply port 113 may be formed. Therefore, after performing either the second etching or the third etching, the second supply port and the third supply port communicate with each other to form a two-step through hole.

(第2の実施形態)
本実施形態により得られるシリコン基板は、図6に示すように、第一の供給口(第一の孔部)112の開口断面積よりも、第二の供給口(第二の孔部)113の開口断面積が小さいことが特徴である。以下、図6を参照して、本実施形態に係る貫通孔の形成方法を説明する。
Second Embodiment
As shown in FIG. 6, the silicon substrate obtained by the present embodiment has a second supply port (second hole) 113 more than the opening cross-sectional area of the first supply port (first hole) 112. It is characterized in that the opening cross-sectional area of is small. Hereinafter, with reference to FIG. 6, the formation method of the through-hole which concerns on this embodiment is demonstrated.

図6において、第一のシリコン基板131の表面にサポート部材110を貼り合わせ、第一のシリコン基板131を薄加工する工程(図6(A)、(B))は、第1の実施形態と同様である。本実施形態においては、図6(C)に示すストッパー層111を形成する工程において、ストッパー層111がパターン加工されることが特徴である。すなわち、ストッパー層111が、第二の供給口113を形成するためのエッチングマスクになるように、ハーフエッチングによりストッパー層111にパターニング部121を形成する。なお、ストッパー層111の材料や形成方法については、第1の実施形態と同様である。   6A and 6B, the step of bonding the support member 110 to the surface of the first silicon substrate 131 and thinning the first silicon substrate 131 (FIGS. 6A and 6B) corresponds to the first embodiment. It is similar. The present embodiment is characterized in that the stopper layer 111 is patterned in the step of forming the stopper layer 111 shown in FIG. 6 (C). That is, the patterning portion 121 is formed on the stopper layer 111 by half etching so that the stopper layer 111 becomes an etching mask for forming the second supply port 113. The material and formation method of the stopper layer 111 are the same as in the first embodiment.

パターニングされたストッパー層111を介して、第一のシリコン基板131と第二のシリコン基板132とが接合される。接合後に、第二のシリコン基板132の裏面側に裏面エッチングマスク116を形成し、第二のシリコン基板132の裏面側からエッチングを行い、第一の供給口112を形成する(第一エッチング)。このエッチングは、ストッパー層111によって停止する。ウエハ内の全ての場所で第一の供給口112の形成が終了したらエッチングを停止し(図6(D))、ドライエッチングまたはウエットエッチングによって、第一の供給口112の底に露出したストッパー層111の全面をエッチングする。   The first silicon substrate 131 and the second silicon substrate 132 are bonded via the patterned stopper layer 111. After bonding, a back surface etching mask 116 is formed on the back surface side of the second silicon substrate 132, and etching is performed from the back surface side of the second silicon substrate 132 to form a first supply port 112 (first etching). This etching is stopped by the stopper layer 111. The etching is stopped when the formation of the first supply port 112 is completed at all places in the wafer (FIG. 6D), and the stopper layer exposed at the bottom of the first supply port 112 by dry etching or wet etching. Etch the entire surface of 111.

ストッパー層111をエッチングしていき、ハーフエッチングされた部分の底部に第一のシリコン基板131が露出したところで、エッチングを停止する。以上により、ストッパー層111の一部、すなわち、パターニングされたストッパー層が選択的に除去される。次いで、ストッパー層111越しに第一のシリコン基板131をエッチング(第二エッチング)して、第二の供給口113を形成する。所望の深さまで第二の供給口113を形成したら、エッチングを停止する(図6(E))。ストッパー層111の厚さとハーフエッチングの深さは、第二の供給口113のエッチングに耐えられるように適宜設定される。   The stopper layer 111 is etched, and the etching is stopped when the first silicon substrate 131 is exposed at the bottom of the half-etched portion. Thus, part of the stopper layer 111, that is, the patterned stopper layer is selectively removed. Next, the first silicon substrate 131 is etched (second etching) through the stopper layer 111 to form a second supply port 113. After the second supply port 113 is formed to the desired depth, the etching is stopped (FIG. 6E). The thickness of the stopper layer 111 and the depth of the half etching are appropriately set to withstand the etching of the second supply port 113.

第二の供給口113の開口形状が小さくなると、開口率(エッチングされる面積/ウエハ面積)が減少する。特に、開口率が大きいエッチングでは、開口率が減少することでエッチングレート分布は改善する。これは、エッチング作用を有する物質(エッチャント)は開口率が大きいほど多く消費されて不足しやすくなるが、開口率が低下することでエッチャント不足が解消し、ウエハ中央部とウエハ外周部とのエッチャントの量が均一化されるためである。図7に、開口率とエッチングレート分布との関係を示した。例えば、第二の供給口113の開口率が35%である場合、エッチングレート分布は40%である。一方、第二の供給口113の開口断面積を半分にして開口率を17%まで下げた場合、エッチングレート分布は20%まで減少する。その結果、第二の供給口113の深さ分布も半分まで改善することができる。   When the opening shape of the second supply port 113 becomes smaller, the aperture ratio (area to be etched / wafer area) decreases. In particular, in the case of etching having a large aperture ratio, the etching rate distribution is improved by the reduction of the aperture ratio. This is because the substance having an etching action (etchant) is consumed more and becomes more deficient as the opening ratio increases, but the shortage of etchant is eliminated by the decrease of the opening ratio, and the etchant between the central portion of the wafer and the peripheral portion of the wafer The amount of is equalized. FIG. 7 shows the relationship between the aperture ratio and the etching rate distribution. For example, when the opening ratio of the second supply port 113 is 35%, the etching rate distribution is 40%. On the other hand, when the opening cross-sectional area of the second supply port 113 is halved to reduce the aperture ratio to 17%, the etching rate distribution is reduced to 20%. As a result, the depth distribution of the second supply port 113 can also be improved to half.

第二の供給口113を形成するエッチングを停止した後の工程は、第1の実施形態と同様である。すなわち、裏面を保護する裏面保護部材120を貼り合わせ、表面保護部材117を除去する。そして、第一のシリコン基板131の表面側にエッチングマスクを形成し、第三の供給口114(第三の孔部)を形成して、第二の供給口113と連通したところでエッチング(第三エッチング)を停止する(図6(F))。以上により、三段の貫通孔が形成されたシリコン基板が得られる。その後、吐出口形成部材の壁118および吐出口形成部材の天板119(吐出口形成部材)を第一のシリコン基板131表面に形成することにより、液体吐出ヘッドが完成する(図6(G))。   The steps after stopping the etching for forming the second supply port 113 are the same as in the first embodiment. That is, the back surface protection member 120 which protects a back surface is bonded together, and the surface protection member 117 is removed. Then, an etching mask is formed on the surface side of the first silicon substrate 131, a third supply port 114 (third hole) is formed, and when it is in communication with the second supply port 113, etching (third The etching) is stopped (FIG. 6F). Thus, a silicon substrate in which three stages of through holes are formed can be obtained. Thereafter, the wall 118 of the discharge port forming member and the top plate 119 (discharge port forming member) of the discharge port forming member are formed on the surface of the first silicon substrate 131 to complete the liquid discharge head (FIG. 6G) ).

第二の供給口113の開口形状に関して、開口部の基板面内方向のアスペクト比は小さい方が、エッチングレート分布を改善する上で好ましい。プラズマドライエッチングにおいては、通常、アスペクト比が大きい供給口は、長手方向の両端部のエッチングレートが下がってしまうためである。エッチングレートが低下する理由は、アスペクト比が大きい溝の端部ではエッチング時のプラズマシースが歪み、エッチャントが底部に入りにくくなるためである。ここで、アスペクト比とは、任意の二次元形状に対して、直交する二つの軸方向について各々の方向に関する幅を計測したとき、長い方の幅を短い方の幅で除した数値の最大値である。   With regard to the opening shape of the second supply port 113, it is preferable to reduce the aspect ratio in the substrate in-plane direction of the opening in order to improve the etching rate distribution. In plasma dry etching, a supply port with a large aspect ratio usually lowers the etching rate at both ends in the longitudinal direction. The reason why the etching rate decreases is that the plasma sheath at the time of etching is distorted at the end of the groove having a large aspect ratio, and the etchant is less likely to enter the bottom. Here, the aspect ratio is the maximum value of the value obtained by dividing the longer width by the shorter width when the width in each direction is measured in two orthogonal axial directions for an arbitrary two-dimensional shape. It is.

開口部のアスペクト比を下げるために、図8に示すように、複数の第三の供給口114の各々に対して、複数の第二の供給口113を個別に連通させてもよい。また、図9に示すように、第二の供給口113のアスペクト比が1に近くなるように、第一の供給口及び第二の供給口が、互いに独立した複数の第三の供給口と連通し、前記第一の供給口は、互いに独立した複数の前記第二の孔部と連通する構成であってもよい。このような構成にすることで、第二の供給口113のエッチング深さ分布を良化させることができる。また、本実施形態においては、開口部の基板面内方向の開口形状に関するアスペクト比が、第一の供給口よりも第二の供給口の方が小さいことが好ましい。   In order to reduce the aspect ratio of the opening, as shown in FIG. 8, the plurality of second supply ports 113 may be separately communicated to each of the plurality of third supply ports 114. Further, as shown in FIG. 9, the first supply port and the second supply port are provided with a plurality of independent third supply ports such that the aspect ratio of the second supply port 113 is close to 1. The first supply port may be in communication with the plurality of second holes independent of each other. With such a configuration, the etching depth distribution of the second supply port 113 can be improved. Further, in the present embodiment, it is preferable that the aspect ratio of the opening shape in the substrate in-plane direction is smaller in the second supply port than in the first supply port.

また、第二の供給口113を形成する方法として、図10に示すように、二種類以上の材料でストッパー層111を形成してもよい。例えば、第一のストッパー層122と第二のストッパー層123からストッパー層111を形成することもできる。まず、第一のストッパー層122を貫通する窪み124を形成し(図10(B))、その窪み124を埋めるために第二のストッパー層123を成膜した後(図10(C))、CMPや全面エッチングなどによって平坦化することで、第二のストッパー層123を窪み124に埋め込む(図10(D))。ここで、第二のストッパー層123によって、窪み124を完全に埋める必要はなく、窪み124を十分な厚さで閉塞していればよい。   Further, as a method of forming the second supply port 113, as shown in FIG. 10, the stopper layer 111 may be formed of two or more kinds of materials. For example, the stopper layer 111 can also be formed from the first stopper layer 122 and the second stopper layer 123. First, a recess 124 penetrating the first stopper layer 122 is formed (FIG. 10 (B)), and a second stopper layer 123 is formed to fill the recess 124 (FIG. 10 (C)), The second stopper layer 123 is embedded in the depression 124 by planarization by CMP, whole surface etching, or the like (FIG. 10D). Here, it is not necessary to completely fill the recess 124 with the second stopper layer 123, as long as the recess 124 is closed with a sufficient thickness.

続いて、図10(E)に示すように、第一のシリコン基板131と第二のシリコン基板132とを接合した後、第二のシリコン基板132の裏面側から第一の供給口112をエッチングで形成し、上記二つのストッパー層で停止させる。そして、第二のストッパー層123のみを除去することで第一のシリコン基板131を露出させ、さらに第二の供給口113を、第一のストッパー層122をマスクにしてエッチングで形成する(図10(F))。   Subsequently, as shown in FIG. 10E, after bonding the first silicon substrate 131 and the second silicon substrate 132, the first supply port 112 is etched from the back surface side of the second silicon substrate 132. And stop at the above two stopper layers. Then, the first silicon substrate 131 is exposed by removing only the second stopper layer 123, and the second supply port 113 is formed by etching using the first stopper layer 122 as a mask (FIG. 10). (F)).

第一のストッパー層122及び第二のストッパー層123の材料としては、第1の実施形態のストッパー層111の材料として例示したものから選択して使用できる。ただし、第二のストッパー層123は、第一のストッパー層122に対して選択的に除去できるようにする必要があるため、第一のストッパー層122とは異なる材料を使用する必要がある。すなわち、ストッパー層のパターニングされた部分は、二種類以上の材料から構成されていることが好ましい。また、ストッパー層には、エッチングに対しても十分に耐性のある材料を用いることが必要である。   The materials of the first stopper layer 122 and the second stopper layer 123 can be selected from those exemplified as the material of the stopper layer 111 of the first embodiment. However, since the second stopper layer 123 needs to be able to be selectively removed with respect to the first stopper layer 122, it is necessary to use a material different from the first stopper layer 122. That is, the patterned portion of the stopper layer is preferably composed of two or more types of materials. In addition, it is necessary to use a material sufficiently resistant to etching for the stopper layer.

フォトリソグラフィ工程により、第一のシリコン基板131として8インチシリコン基板(厚さ:730μm)上に、アルミニウム配線、酸化シリコン膜及び窒化シリコン膜の層間絶縁膜等のメンブレン層103、窒化タンタルのヒータ薄膜パターンからなるエネルギー発生素子107、および外部の制御部と導通させるコンタクトパッドを形成した(図2(A))。   Membrane layer 103 such as aluminum wiring, interlayer insulating film of silicon oxide film and silicon nitride film, heater thin film of tantalum nitride on an 8-inch silicon substrate (thickness: 730 μm) as a first silicon substrate 131 by photolithography process A contact pad electrically connected to an energy generating element 107 formed of a pattern and an external control unit was formed (FIG. 2A).

次に、第一のシリコン基板131の表面に、サポート部材110として厚さ120μmの紫外線硬化テープを貼り合わせ、シリコン基板裏面を研削装置によって厚さ300μmまで薄加工した(図2(B))。その後、研削した面を平滑化するためにCMP装置によって表面を研磨した。CMP装置によって、コロイダルシリカを主成分とするスラリーと不織布の研磨パッドを用いて、表面粗さを0.3nmまで平滑化した後に、アンモニア8質量%、過酸化水素8質量%、純水84質量%との混合液からなる洗浄液を用いて研磨面を洗浄した。   Next, an ultraviolet curing tape with a thickness of 120 μm was attached as the support member 110 to the surface of the first silicon substrate 131, and the back surface of the silicon substrate was thin-processed to a thickness of 300 μm by a grinding device (FIG. 2 (B)). Thereafter, the surface was polished by a CMP apparatus in order to smooth the ground surface. After smoothing the surface roughness to 0.3 nm using a slurry composed mainly of colloidal silica and a non-woven polishing pad by a CMP apparatus, 8 mass% of ammonia, 8 mass% of hydrogen peroxide, 84 mass of pure water The polished surface was cleaned using a cleaning solution consisting of a mixture of 1% and 10%.

一方、ストッパー層111として、表面に厚さ1μmの熱酸化膜を形成した熱酸化膜付きシリコン基板(基板厚さ430μm、第二のシリコン基板132)を準備し、接合面を濃度1質量%のフッ化水素酸液で洗浄した後、上記薄化した第一のシリコン基板131と接合した(図2(C))。接合は、接合面を窒素プラズマに晒し、接合アライメント装置でウエハを位置合わせしてウエハを固定した後、接合機を用いて室温で直接接合させることにより行った。   On the other hand, a silicon substrate with a thermal oxide film (substrate thickness 430 μm, second silicon substrate 132) having a thermal oxide film with a thickness of 1 μm formed on the surface as the stopper layer 111 is prepared. After cleaning with a hydrofluoric acid solution, bonding was performed with the thinned first silicon substrate 131 (FIG. 2C). Bonding was performed by exposing the bonding surface to nitrogen plasma, aligning the wafer with a bonding alignment device and fixing the wafer, and then bonding directly at room temperature using a bonding machine.

接合後、紫外線硬化テープ(サポート部材110)を除去し、オーブン中で300℃1時間の熱処理を実施した。その後、接合基板の表面に保護部材117として保護テープを貼り、基板裏面側に第一の供給口の裏面エッチングマスク116をポジ型レジストにより形成した。その後、第一の供給口112(第一の孔部)を、シリコンドライエッチング装置によって、ボッシュプロセスを用いてエッチングで形成した。ストッパー層111である1μmの熱酸化膜が露出した時点でエッチングを停止した(図2(D))。   After bonding, the ultraviolet curing tape (support member 110) was removed, and heat treatment was performed in an oven at 300 ° C. for 1 hour. Thereafter, a protective tape as a protective member 117 is attached to the surface of the bonded substrate, and a back surface etching mask 116 of the first supply port is formed of a positive resist on the back surface side of the substrate. Thereafter, a first supply port 112 (first hole) was formed by etching using a silicon dry etching apparatus using a Bosch process. The etching was stopped when the 1 μm thermal oxide film as the stopper layer 111 was exposed (FIG. 2 (D)).

その後、酸化膜ドライエッチング装置によって、CF4を主成分とするエッチングガスを用いて、ストッパー層111を異方性エッチングにより除去した。次いで、シリコンドライエッチング装置を用いて、ボッシュプロセスにより第二の供給口113(第二の孔部)をエッチング形成した。150μmの深さまで第二の供給口を形成した所でエッチングを停止した。その後、剥離液による洗浄と酸素プラズマアッシングを組み合わせることで、裏面エッチングマスク116と供給口内部のエッチング堆積物を除去した(図2(E))。 Thereafter, the stopper layer 111 was removed by anisotropic etching using an etching gas containing CF 4 as a main component by an oxide film dry etching apparatus. Then, using a silicon dry etching apparatus, the second supply port 113 (second hole) was etched by Bosch process. The etching was stopped at the point where the second supply port was formed to a depth of 150 μm. After that, the etching deposit in the back surface etching mask 116 and the supply port was removed by combining cleaning with a stripping solution and oxygen plasma ashing (FIG. 2E).

続いて、基板裏面側に、裏面保護部材120として保護テープを貼り合わせた後、基板表面側の表面保護部材117を剥離した。その後、基板表面側にレジストマスクを形成し、酸化膜ドライエッチング装置によってシリコン基板表面のメンブレン層103(酸化シリコン膜及び窒化シリコン膜)を加工した。さらに、その下の第一のシリコン基板131をシリコンドライエッチング装置によって加工して、開口形状が50×50μm2の正方形である第三の供給口114(第三の孔部)を形成した(図2(F))。第三の供給口114が第二の供給口113と連通したところでエッチングを停止し、裏面保護部材120を剥離し、基板全体を剥離液で洗浄することにより、二段の貫通孔を有する基板を形成した。 Subsequently, a protective tape was attached as the back surface protective member 120 to the back surface side of the substrate, and then the surface protective member 117 on the front surface side of the substrate was peeled off. Thereafter, a resist mask was formed on the substrate surface side, and the membrane layer 103 (silicon oxide film and silicon nitride film) on the surface of the silicon substrate was processed by an oxide film dry etching apparatus. Furthermore, the first silicon substrate 131 therebelow was processed by a silicon dry etching apparatus to form a third supply port 114 (third hole) having a square shape of 50 × 50 μm 2 (see FIG. 2 (F)). The etching is stopped when the third supply port 114 communicates with the second supply port 113, the back surface protection member 120 is peeled off, and the entire substrate is cleaned with a peeling solution, whereby a substrate having two stages of through holes is obtained. It formed.

次に、厚さ20μmのネガ型のドライフィルムレジスト(東京応化工業製、商品名TMMF(登録商標))を、テープラミネーターによって、上記二段の貫通孔を有する基板表面に貼り合わせた。次いで露光装置を用いて露光・現像を行い、吐出口形成部材の壁118をパターニングした。さらに吐出口形成部材の壁118の上に、前記ドライフィルムレジストをラミネートし、露光・現像することで、吐出口が設けられた吐出口形成部材の天板119を形成した。その後、オーブン中で200℃1時間の条件でベークして、図2(G)に示す液体吐出ヘッドを作製した。   Next, a negative dry film resist (trade name TMMF (trade name) manufactured by Tokyo Ohka Kogyo Co., Ltd.) having a thickness of 20 μm was attached to the surface of the substrate having the two-step through holes by a tape laminator. Next, exposure and development were performed using an exposure apparatus, and the wall 118 of the discharge port forming member was patterned. Further, the dry film resist was laminated on the wall 118 of the discharge port forming member, exposed and developed to form the top plate 119 of the discharge port forming member provided with the discharge port. After that, baking was performed in an oven under conditions of 200 ° C. for 1 hour to produce a liquid discharge head shown in FIG.

101 シリコン基板
102 吐出口形成部材
103 メンブレン層
104 吐出口
105 表面孔部
106 裏面孔部
107 エネルギー発生素子
110 サポート部材
111 ストッパー層
112 第一の供給口(第一の孔部)
113 第二の供給口(第二の孔部)
114 第三の供給口(第三の孔部)
116 裏面エッチングマスク
117 表面保護部材
118 吐出口形成部材の壁
119 吐出口形成部材の天板
120 裏面保護部材
121 パターニング部
122 第一のストッパー層
123 第二のストッパー層
124 窪み
131 第一のシリコン基板
132 第二のシリコン基板
DESCRIPTION OF SYMBOLS 101 Silicon substrate 102 Discharge opening formation member 103 Membrane layer 104 Discharge opening 105 Surface hole part 106 Back surface hole part 107 Energy generating element 110 Support member 111 Stopper layer 112 First supply port (first hole)
113 Second supply port (second hole)
114 Third supply port (third hole)
116 back surface etching mask 117 surface protecting member 118 wall of discharge port forming member 119 top plate 120 of discharge port forming member back surface protecting member 121 patterning portion 122 first stopper layer 123 second stopper layer 124 recess 131 first silicon substrate 132 Second silicon substrate

Claims (13)

シリコン基板に貫通孔を形成するシリコン基板の加工方法であって、
(A)第一のシリコン基板と、第二のシリコン基板と、前記第一のシリコン基板と前記第二のシリコン基板との間に設けられたストッパー層と、の組を用意する工程と、
(B)前記第二のシリコン基板において、前記ストッパー層と前記第二のシリコン基板との界面とは反対の面から前記第二のシリコン基板をエッチングする第一エッチングにより、前記ストッパー層を露出させて第一の孔部を形成する工程と、
(C)前記露出したストッパー層の少なくとも一部を除去して、前記第一のシリコン基板を露出させる工程と、
(D)前記露出した第一のシリコン基板をエッチングする第二エッチングを行い、前記第一のシリコン基板中で前記第二エッチングを停止させることによって第二の孔部を形成する工程と、
(E)前記第一のシリコン基板において、前記第二の孔部の側の面とは反対の面から前記第一のシリコン基板をエッチングする第三エッチングを行い、前記第一のシリコン基板中で前記第三エッチングを停止させることによって第三の孔部を形成する工程と、
を含み、
前記第二エッチングまたは前記第三エッチングのいずれかを行った後に、前記第二の孔部と前記第三の孔部とを連通させ、前記貫通孔を形成することを特徴とするシリコン基板の加工方法。
A method of processing a silicon substrate, wherein a through hole is formed in the silicon substrate,
(A) preparing a set of a first silicon substrate, a second silicon substrate, and a stopper layer provided between the first silicon substrate and the second silicon substrate;
(B) In the second silicon substrate, the stopper layer is exposed by the first etching for etching the second silicon substrate from the surface opposite to the interface between the stopper layer and the second silicon substrate. Forming the first hole portion;
(C) removing at least a part of the exposed stopper layer to expose the first silicon substrate;
(D) forming a second hole by performing a second etching to etch the exposed first silicon substrate, and stopping the second etching in the first silicon substrate;
(E) In the first silicon substrate, a third etching for etching the first silicon substrate is performed from the surface opposite to the surface on the side of the second hole, in the first silicon substrate Forming a third hole by stopping the third etching;
Including
After the second etching or the third etching is performed, the second hole and the third hole are communicated with each other to form the through hole. Method.
前記第一、第二及び第三エッチングは、ドライエッチングである、請求項1に記載のシリコン基板の加工方法。   The method of processing a silicon substrate according to claim 1, wherein the first, second and third etchings are dry etchings. 前記工程(A)は、前記第一のシリコン基板を薄加工する工程を経た後に、前記第一のシリコン基板を、前記ストッパー層を介して前記第二のシリコン基板と接合する工程を含む、請求項1または2に記載のシリコン基板の加工方法。   The step (A) includes the step of bonding the first silicon substrate to the second silicon substrate through the stopper layer after the step of thinning the first silicon substrate. A method of processing a silicon substrate according to item 1 or 2. 前記第一のシリコン基板を薄加工する工程において、薄加工後の前記第一のシリコン基板の厚さが150μm以上である、請求項3に記載のシリコン基板の加工方法。   The method of processing a silicon substrate according to claim 3, wherein in the step of thin processing the first silicon substrate, the thickness of the first silicon substrate after thin processing is 150 μm or more. 前記第一のシリコン基板を薄加工する工程において、前記第一のシリコン基板に樹脂を含むサポート部材を貼り合わせた後に薄加工する、請求項3または4に記載のシリコン基板の加工方法。   5. The method for processing a silicon substrate according to claim 3, wherein, in the step of processing the first silicon substrate, the support member containing a resin is attached to the first silicon substrate and then processing is performed. 前記工程(C)において、前記第一の孔部の底に露出する前記ストッパー層を全て除去する、請求項1〜5のいずれか一項に記載のシリコン基板の加工方法。   The method for processing a silicon substrate according to any one of claims 1 to 5, wherein in the step (C), the stopper layer exposed to the bottom of the first hole is completely removed. 前記工程(C)において、前記第一の孔部の底に露出する前記ストッパー層の一部を除去し、前記工程(D)の前記第二エッチングにより、前記第一の孔部の開口断面積よりも小さい開口断面積の前記第二の孔部を形成する、請求項1〜5のいずれか一項に記載のシリコン基板の加工方法。   In the step (C), part of the stopper layer exposed to the bottom of the first hole is removed, and the opening cross-sectional area of the first hole is formed by the second etching in the step (D). The method of processing a silicon substrate according to any one of claims 1 to 5, wherein the second hole having a smaller opening cross sectional area is formed. 前記ストッパー層は、前記工程(A)においてパターニングされており、前記ストッパー層の一部を除去する工程は、前記パターニングされた前記ストッパー層を選択的に除去することを特徴とする、請求項7に記載のシリコン基板の加工方法。   8. The method according to claim 7, wherein the stopper layer is patterned in the step (A), and the step of removing a portion of the stopper layer selectively removes the patterned stopper layer. The processing method of the silicon substrate as described in. 前記ストッパー層のパターニングされた部分は、二種類以上の材料から構成されていることを特徴とする、請求項8に記載のシリコン基板の加工方法。   9. The method of processing a silicon substrate according to claim 8, wherein the patterned portion of the stopper layer is composed of two or more kinds of materials. 基板面内方向の開口形状に関するアスペクト比が、前記第一の孔部よりも前記第二の孔部の方が小さい、請求項7〜9のいずれか一項に記載のシリコン基板の加工方法。   The method for processing a silicon substrate according to any one of claims 7 to 9, wherein an aspect ratio regarding an opening shape in a substrate in-plane direction is smaller in the second hole than in the first hole. 前記第一及び第二の孔部は、互いに独立した複数の前記第三の孔部と連通している、請求項1〜10のいずれか一項に記載のシリコン基板の加工方法。   The method for processing a silicon substrate according to any one of claims 1 to 10, wherein the first and second holes communicate with a plurality of independent third holes. 前記第一の孔部は、互いに独立した複数の前記第二の孔部と連通している、請求項11に記載のシリコン基板の加工方法。   The method of processing a silicon substrate according to claim 11, wherein the first hole communicates with the plurality of second holes independent of each other. 前記第一及び第二の孔部は、一つの前記第三の孔部と連通している、請求項1〜10のいずれか一項に記載のシリコン基板の加工方法。   The method for processing a silicon substrate according to any one of claims 1 to 10, wherein the first and second holes communicate with one of the third holes.
JP2015153104A 2015-08-03 2015-08-03 Silicon substrate processing method Active JP6512985B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015153104A JP6512985B2 (en) 2015-08-03 2015-08-03 Silicon substrate processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015153104A JP6512985B2 (en) 2015-08-03 2015-08-03 Silicon substrate processing method

Publications (2)

Publication Number Publication Date
JP2017030258A JP2017030258A (en) 2017-02-09
JP6512985B2 true JP6512985B2 (en) 2019-05-15

Family

ID=57987396

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015153104A Active JP6512985B2 (en) 2015-08-03 2015-08-03 Silicon substrate processing method

Country Status (1)

Country Link
JP (1) JP6512985B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7242220B2 (en) * 2018-09-03 2023-03-20 キヤノン株式会社 Bonded wafer, manufacturing method thereof, and through-hole forming method
JP7562310B2 (en) * 2020-06-25 2024-10-07 キヤノン株式会社 Method for manufacturing liquid ejection head substrate

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09216368A (en) * 1996-02-13 1997-08-19 Seiko Epson Corp INKJET NOZZLE PLATE AND METHOD OF MANUFACTURING THE SAME
TW553837B (en) * 2002-09-23 2003-09-21 Nanodynamics Inc Piezoelectric inkjet head and formation method of vibration layer thereof
JP2004347407A (en) * 2003-05-21 2004-12-09 Seiko Epson Corp Droplet discharge head, manufacturing method thereof, priming method and cleaning method thereof, microarray manufacturing apparatus and microarray inspection apparatus
JP4936880B2 (en) * 2006-12-26 2012-05-23 株式会社東芝 Nozzle plate, nozzle plate manufacturing method, droplet discharge head, and droplet discharge apparatus
JP5612819B2 (en) * 2008-11-14 2014-10-22 セイコーエプソン株式会社 Nozzle substrate, droplet discharge head, and manufacturing method of droplet discharge apparatus
JP5709536B2 (en) * 2010-01-14 2015-04-30 キヤノン株式会社 Silicon substrate processing method
JP2012076439A (en) * 2010-10-06 2012-04-19 Canon Inc Processing method of silicon substrate and method for producing liquid ejection head
JP2015036202A (en) * 2013-08-12 2015-02-23 富士フイルム株式会社 Inkjet head manufacturing method
JP6328025B2 (en) * 2014-10-10 2018-05-23 キヤノン株式会社 Silicon substrate processing method, liquid discharge head substrate manufacturing method, and liquid discharge head manufacturing method

Also Published As

Publication number Publication date
JP2017030258A (en) 2017-02-09

Similar Documents

Publication Publication Date Title
CN102741155B (en) Structure manufacturing method and liquid discharge head substrate manufacturing method
US10661566B2 (en) Bonded substrate body, method for manufacturing bonded substrate body, liquid discharge head, and method for manufacturing liquid discharge head
US10245834B2 (en) Manufacturing method for a fluid-ejection device, and fluid-ejection device
US10343403B2 (en) Method for forming film and method for manufacturing inkjet print head
JP7098282B2 (en) Manufacturing method of wafer bonding body, manufacturing method of liquid discharge head, substrate bonding body and liquid discharge head
JP6512985B2 (en) Silicon substrate processing method
US10479084B2 (en) Method for manufacturing liquid ejection head
JP2016117174A (en) Silicon substrate processing method and liquid discharge head
CN105097447A (en) Substrate processing method and method of manufacturing substrate for liquid discharge head
JP6456049B2 (en) Formation method of through-hole substrate
JP6328025B2 (en) Silicon substrate processing method, liquid discharge head substrate manufacturing method, and liquid discharge head manufacturing method
JP5657034B2 (en) Method for manufacturing liquid discharge head and method for processing substrate
US11087970B2 (en) Bonded wafer, a method of manufacturing the same, and a method of forming through hole
TW480621B (en) Method for producing high density chip
JP7289710B2 (en) Method for manufacturing liquid ejection head, and liquid ejection head
JP5925064B2 (en) Method for manufacturing liquid discharge head
JP2005072489A (en) Semiconductor device manufacturing method and semiconductor device
JP2007160625A (en) Silicon substrate etching method, ink jet recording head and manufacturing method thereof
JP2007245588A (en) Device manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180521

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190409

R151 Written notification of patent or utility model registration

Ref document number: 6512985

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151