JP6514904B2

JP6514904B2 - Optical semiconductor device

Info

Publication number: JP6514904B2
Application number: JP2015021386A
Authority: JP
Inventors: 早川　明憲; 明憲早川
Original assignee: Fujitsu Ltd; Photonics Electronics Technology Research Association
Current assignee: Fujitsu Ltd; Photonics Electronics Technology Research Association
Priority date: 2015-02-05
Filing date: 2015-02-05
Publication date: 2019-05-15
Anticipated expiration: 2035-02-05
Also published as: JP2016143866A

Description

本発明は、光半導体素子に関するものである。 The present invention relates to an optical semiconductor device.

近年、安価で大規模集積が可能なシリコン電子回路製造技術を利用したシリコン基板上の光機能素子が注目を集めている。高性能サーバやスーパーコンピュータ等では要求される演算能力の増大に対し、ＣＰＵ（Central Processing Unit）のマルチコア化等により高性能化が図られている。一方、チップ間、ボード間の通信においては、高速化する演算能力に対して電気信号での通信は物理的な距離の問題から限界を迎えつつある。低損失かつ小型なシリコン細線導波路をベースとした大規模なシリコン基板上に形成される光通信素子、所謂、シリコンフォトニクスはこのような高速化する情報処理機器の通信容量不足の問題を解決する技術として期待されている。中でも通信用途として実用化されている波長多重（Wavelength Division Multiplexer：ＷＤＭ）技術のシリコンフォトニクスへの応用は伝送容量の高密度化や光ケーブルの削減の効果が見込まれ、広く研究開発が進められている。 In recent years, an optical functional device on a silicon substrate using silicon electronic circuit manufacturing technology that is inexpensive and capable of large-scale integration has attracted attention. In response to the increase in computing capacity required for high-performance servers, supercomputers, etc., higher performance has been achieved by making the CPU (Central Processing Unit) multi-core or the like. On the other hand, in communication between chips and boards, communication with electrical signals is reaching its limit due to the problem of physical distance with respect to high-speed computing capability. An optical communication element formed on a large-scale silicon substrate based on a low loss and small silicon wire waveguide, so-called silicon photonics solves the problem of communication capacity shortage of such high-speed information processing equipment It is expected as a technology. Among them, the application of Wavelength Division Multiplexer (WDM) technology, which has been put to practical use for communication applications, to silicon photonics is expected to be effective in increasing transmission capacity and reducing optical cables, and research and development is being promoted widely .

シリコンフォトニクスを用いた光送受信機は、光送信機部は光源、光変調器等からなり、光受信機部は、フォトディテクタ等からなる。シリコンフォトニクスにおけるフォトディテクタとしては、例えば、非特許文献１、２に開示されているような導波路型のｐ−ｉ−ｎ型Ｇｅフォトダイオードからなるフォトディテクタがある。 In the optical transceiver using silicon photonics, the optical transmitter unit comprises a light source, an optical modulator, etc., and the optical receiver unit comprises a photodetector etc. As a photodetector in silicon photonics, for example, there is a photodetector composed of a waveguide type p-i-n-type Ge photodiode as disclosed in Non-Patent Documents 1 and 2.

J. Fujikata et al., "Si Waveguide-Integrated Metal-Semiconductor-Metal and p-i-n-Type Ge Photodiodes Using Si-Capping Layer", Jpn. J. of App. Phys., 52, 04CG10-1-5, 2013.J. Fujikata et al., "Si Waveguide-Integrated Metal-Semiconductor-Metal and p-i-n-type Ge Photodiodes Using Si-Capping Layer", Jpn. J. of App. Phys., 52, 04CG10-1-5, 2013. T. Y. Liow et al., "Silicon Modulators and Germanium Photodetectors on SOI: Monolithic Integration, Compatibility, and Performance Optimization", IEEE J. of Selected Topics in Quantum Electoronics, Vol. 16, No. 1, 2010.T. Y. Liow et al., "Silicon Modulators and Germanium Photodetectors on SOI: Monolithic Integration, Compatibility, and Performance Optimization", IEEE J. of Selected Topics in Quantum Electoronics, Vol. 16, No. 1, 2010. Lucas B. Soldano and Erik C. M. Pennings, JOURNAL OF LIGHTWAVE TECHNOLOGY, VOL. 13, NO. 4, APRIL 1995.Lucas B. Soldano and Erik C. M. Pennings, JOURNAL OF LIGHTWAVE TECHNOLOGY, VOL. 13, NO. 4, APRIL 1995.

光受信機部は、小型であることや通信の高速化が求められていることから、上述したような導波路型のフォトディテクタにおいても、小型化及び高速応答性が求められている。 Since the optical receiver unit is required to be compact and to speed up communication, the waveguide type photodetector as described above is also required to be compact and have high-speed response.

本実施の形態の一観点によれば、基板の上に形成された入力光導波路と、一方の側において前記入力光導波路が接続されているディテクタ部と、前記ディテクタ部において、前記一方の側に対向する他方の側の端面に形成された反射膜と、を有し、前記ディテクタ部は、前記入力光導波路より入力された光を検出するものであって、前記入力光導波路は、前記ディテクタ部の一方の側の中央部分に接続されており、前記入力光導波路より前記ディテクタ部の一方の側に入力された光は、前記他方の側の端面に形成された前記反射膜により反射され、前記ディテクタ部の一方の側において、前記入力光導波路が接続されている領域の両側に各々像を結像することを特徴とする。
According to one aspect of the present embodiment, the input optical waveguide formed on the substrate, the detector unit to which the input optical waveguide is connected on one side, and the detector unit on the one side And a reflective film formed on the other end face facing the other, wherein the detector detects light input from the input optical waveguide, and the input optical waveguide is the detector. is connected to a central portion of one side of the, while the light input to the side of the detector unit from the input optical waveguide is reflected by the reflective film formed on the end surface of the other side, the in one side of the detector unit, and wherein the imaging to Rukoto each image on both sides of a region where the input optical waveguide is connected.

開示の光半導体素子によれば、光半導体素子を小型化にすることができ、応答性を高速にすることができる。 According to the disclosed optical semiconductor device, the optical semiconductor device can be miniaturized, and the response can be made faster.

光半導体素子の説明図Explanation of optical semiconductor device 第１の実施の形態における光半導体素子の説明図Explanatory drawing of the optical semiconductor element in 1st Embodiment １×２型ＭＭＩ導波路の説明図Illustration of 1 × 2 MMI waveguide 反射型ＭＭＩフォトディテクタの説明図An illustration of a reflective MMI photodetector 第１の実施の形態における光半導体素子の製造方法の工程図（１）Process diagram (1) of manufacturing method of optical semiconductor device in the first embodiment 第１の実施の形態における光半導体素子の製造方法の工程図（２）Process drawing (2) of manufacturing method of optical semiconductor device in the first embodiment 第１の実施の形態における光半導体素子の製造方法の工程図（３）Process drawing (3) of manufacturing method of optical semiconductor device in the first embodiment 第１の実施の形態における光半導体素子の製造方法の工程図（４）Process drawing of the manufacturing method of the optical semiconductor element in 1st Embodiment (4) 第１の実施の形態における光半導体素子の製造方法の工程図（５）Step diagram of manufacturing method of optical semiconductor device in the first embodiment (5) 第１の実施の形態における光半導体素子の製造方法の工程図（６）Step diagram of manufacturing method of optical semiconductor device in the first embodiment (6) 第１の実施の形態における光半導体素子の製造方法の工程図（７）Process drawing of manufacturing method of optical semiconductor device in the first embodiment (7) 第１の実施の形態における光半導体素子の製造方法の工程図（８）Process drawing of manufacturing method of optical semiconductor device in the first embodiment (8) 第１の実施の形態における光半導体素子の製造方法の工程図（９）Process drawing of manufacturing method of optical semiconductor device in the first embodiment (9) 第１の実施の形態における光半導体素子の製造方法の工程図（１０）Step diagram of manufacturing method of optical semiconductor device in the first embodiment (10) 第１の実施の形態における光半導体素子の製造方法の工程図（１１）Step diagram of manufacturing method of optical semiconductor device in the first embodiment (11) 第１の実施の形態における光半導体素子の製造方法の工程図（１２）Step diagram of manufacturing method of optical semiconductor device in the first embodiment (12) 第２の実施の形態における光半導体素子の説明図Explanatory drawing of the optical semiconductor element in 2nd Embodiment 第２の実施の形態における光半導体素子の製造方法の工程図（１）Process diagram (1) of manufacturing method of optical semiconductor device in the second embodiment 第２の実施の形態における光半導体素子の製造方法の工程図（２）Process drawing of the manufacturing method of the optical semiconductor element in 2nd Embodiment (2) 第２の実施の形態における光半導体素子の製造方法の工程図（３）Step diagram of manufacturing method of optical semiconductor device in the second embodiment (3) 第２の実施の形態における光半導体素子の製造方法の工程図（４）Step diagram of manufacturing method of optical semiconductor device in the second embodiment (4) 第２の実施の形態における光半導体素子の製造方法の工程図（５）Step diagram of manufacturing method of optical semiconductor device in the second embodiment (5) 第２の実施の形態における光半導体素子の製造方法の工程図（６）Process diagram of manufacturing method of optical semiconductor device in the second embodiment (6)

実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。 A mode for carrying out will be described below. In addition, about the same member etc., the same code | symbol is attached | subjected and description is abbreviate | omitted.

〔第１の実施の形態〕
最初に、代表的な導波路型のｐ−ｉ−ｎ型Ｇｅフォトディテクタの構造について、図１に基づき説明する。尚、図１（ａ）はフォトディテクタの上面図であり、図１（ｂ）は図１（ａ）における一点鎖線１Ａ−１Ｂにおいて切断した断面図であり、図１（ｃ）は図１（ａ）における一点鎖線１Ｃ−１Ｄにおいて切断した断面図である。 First Embodiment
First, the structure of a typical waveguide-type p-i-n-type Ge photodetector will be described based on FIG. 1 (a) is a top view of the photo detector, FIG. 1 (b) is a cross-sectional view cut along a dashed dotted line 1A-1B in FIG. 1 (a), and FIG. A cross-sectional view taken along a dashed-dotted line 1C-1D in FIG.

このような導波路型のｐ−ｉ−ｎ型Ｇｅフォトディテクタは、１．５５μｍ帯の信号光に対し高い吸収係数を有することから、高感度なフォトディテクタとして期待されている。しかしながら、導波路型のフォトディテクタは、通常、信号光を十分吸収するためには、素子の長さがある程度必要となることから小型化が求められており、また、高速通信の要望等から高速応答性が求められている。 Such a waveguide-type p-i-n-type Ge photodetector is expected as a highly sensitive photodetector because it has a high absorption coefficient for signal light in the 1.55 μm band. However, the waveguide type photodetector is usually required to be miniaturized because the element length is required to a certain extent in order to sufficiently absorb the signal light, and high speed response is required due to the demand for high speed communication and the like. Sex is required.

図１に示される構造のフォトディテクタは、ＳＯＩ（Silicon on Insulator）基板を用いて作製されている。ＳＯＩ基板は、Ｓｉ基板９１１の上に、ＢＯＸ層９１２、ｐ⁻−Ｓｉ層９２０が積層されている。フォトディテクタ部からｐ側電極９４２が形成される領域までのｐ⁻−Ｓｉ層９２０には、ｐ型となる不純物元素をドープすることによりｐ−Ｓｉ領域９２１が形成されている。ｐ−Ｓｉ領域９２１の上の中央部分には、ｉ−Ｇｅ層９３０が形成されており、ｉ−Ｇｅ層９３０の上部には、ｎ型となる不純物元素をドープすることによりｎ−Ｇｅ領域９３１が形成されている。ｎ−Ｇｅ領域９３１の上には、Ａｌによりｎ側電極９４１が形成されており、ｉ−Ｇｅ層９３０が形成されている領域の両側において露出しているｐ−Ｓｉ領域９２１の上には、Ａｌによりｐ側電極９４２が形成されている。また、ｎ側電極９４１及びｐ側電極９４２が形成されている部分を除き、ｐ−Ｓｉ領域９２１及びｉ−Ｇｅ層９３０等の上は、ＳｉＯ_２により形成されたクラッド層９５０により覆われている。フォトディテクタ部は、ｐ−Ｓｉ領域９２１、ｉ−Ｇｅ層９３０、ｎ−Ｇｅ領域９３１により形成されており、フォトディテクタ部には、ｐ⁻−Ｓｉ層９２０を加工することにより形成された入力光導波路９６０が接続されている。入力光導波路９６０より入力された光は、フォトディテクタ部におけるｉ−Ｇｅ層９３０において吸収され検出される。 The photodetector having the structure shown in FIG. 1 is manufactured using an SOI (Silicon on Insulator) substrate. In the SOI substrate, a BOX layer 912 and a p ⁻ -Si layer 920 are stacked on a Si substrate 911. ^P up to the region p-side electrode 942 is formed from the photodetector unit - to -Si layer 920, p-Si region 921 is formed by doping an impurity element to be a p-type. An i-Ge layer 930 is formed in a central portion above the p-Si region 921, and an n-Ge region 931 is doped on the upper portion of the i-Ge layer 930 by doping an impurity element that becomes an n-type. Is formed. An n-side electrode 941 is formed of Al on the n-Ge region 931, and on the p-Si region 921 exposed on both sides of the region where the i-Ge layer 930 is formed, The p-side electrode 942 is formed of Al. Further, except for the portion where the n-side electrode 941 and the p-side electrode 942 are formed, the top of the p-Si region 921 and the i-Ge layer 930 etc. is covered by a cladding layer 950 formed of SiO ₂ . . The photodetector portion is formed of a p-Si region 921, an i-Ge layer 930, and an n-Ge region 931, and the photodetector portion is an input optical waveguide 960 formed by processing the p ⁻ -Si layer 920. Is connected. The light input from the input optical waveguide 960 is absorbed and detected in the i-Ge layer 930 in the photodetector section.

フォトディテクタ部におけるｉ−Ｇｅ層９３０及びｎ側電極９４１は、長手方向の長さが約３０μｍ、短手方向の長さが約１０μｍとなる略長方形となるように形成されている。入力光導波路９６０は、対向する短手方向の辺のうち、一方の辺の中央部分に接続されている。このような図１に示す構造の導波路型のフォトディテクタにおいては、前述したように、小型化及び高速応答性が求められている。 The i-Ge layer 930 and the n-side electrode 941 in the photodetector portion are formed in a substantially rectangular shape having a length in the longitudinal direction of about 30 μm and a length in the lateral direction of about 10 μm. The input optical waveguide 960 is connected to the central portion of one of the sides in the opposite short direction. In the waveguide type photodetector having the structure shown in FIG. 1, as described above, miniaturization and high-speed response are required.

（光半導体素子）
次に、本実施の形態における光半導体素子である導波路型のフォトディテクタについて、図２に基づき説明する。尚、図２（ａ）は本実施の形態における光半導体素子の上面図であり、図２（ｂ）は図２（ａ）における一点鎖線２Ａ−２Ｂにおいて切断した断面図であり、図２（ｃ）は図２（ａ）における一点鎖線２Ｃ−２Ｄにおいて切断した断面図である。 (Optical semiconductor device)
Next, a waveguide type photo detector which is an optical semiconductor device according to the present embodiment will be described based on FIG. 2 (a) is a top view of the optical semiconductor device according to the present embodiment, and FIG. 2 (b) is a cross-sectional view taken along the dashed dotted line 2A-2B in FIG. 2 (a). c) is a cross-sectional view cut along a dashed-dotted line 2C-2D in FIG.

本実施の形態における光半導体素子は、ＳＯＩ基板を用いて作製されている。ＳＯＩ基板は、Ｓｉ（シリコン）基板１１の上に、ＳｉＯ_２（酸化シリコン）により形成されたＢＯＸ層１２、ｐ⁻−Ｓｉ層２０が積層されている。フォトディテクタ部からｐ側電極４２が形成される領域までのｐ⁻−Ｓｉ層２０には、ｐ型となる不純物元素をドープすることによりｐ−Ｓｉ領域２１が形成されている。ｐ−Ｓｉ領域２１の上の中央部分には、ｉ−Ｇｅ（ゲルマニウム）層３０が形成されており、ｉ−Ｇｅ層３０の上部にはｎ型となる不純物元素をドープすることによりｎ−Ｇｅ領域３１が形成されている。ｎ−Ｇｅ領域３１の上には、Ａｌによりｎ側電極４１が形成されており、ｉ−Ｇｅ層３０の両側において露出しているｐ−Ｓｉ領域２１の上には、Ａｌによりｐ側電極４２が形成されている。また、ｎ側電極４１及びｐ側電極４２が形成されている領域を除き、ｐ⁻−Ｓｉ層２０及びｉ−Ｇｅ層３０等は、ＳｉＯ_２（酸化シリコン）により形成されたクラッド層５０により覆われている。 The optical semiconductor element in the present embodiment is manufactured using an SOI substrate. In the SOI substrate, a BOX layer 12 made of SiO ₂ (silicon oxide) and a p ⁻ -Si layer 20 are stacked on a Si (silicon) substrate 11. P up to the region p-side electrode 42 is formed from the photodetector unit ^- to -Si layer 20, p-Si region 21 is formed by doping an impurity element to be a p-type. An i-Ge (germanium) layer 30 is formed in the central portion above the p-Si region 21, and the upper portion of the i-Ge layer 30 is doped with an n-Ge impurity element to be an n-type. Region 31 is formed. An n-side electrode 41 is formed of Al on the n-Ge region 31, and a p-side electrode 42 of Al is formed on the p-Si region 21 exposed on both sides of the i-Ge layer 30. Is formed. Further, except for the region where the n-side electrode 41 and the p-side electrode 42 are formed, the p ^-- Si layer 20 and the i-Ge layer 30 etc. are covered by the cladding layer 50 formed of SiO ₂ (silicon oxide). It is

ディテクタ部におけるｉ−Ｇｅ層３０は、幅Ｗ、長さＬの略長方形の形状となるように形成されている。略長方形のｉ−Ｇｅ層３０における幅Ｗの対向する２辺のうち、一方の辺に対応するディテクタ部の一方の側３０ａには入力光導波路６０が接続されており、他方の辺に対応するディテクタ部の他方の側３０ｂには、端面７０が形成されている。また、ディテクタ部の他方の側３０ｂの端面７０には反射膜７１が形成されている。 The i-Ge layer 30 in the detector portion is formed to have a substantially rectangular shape with a width W and a length L. The input optical waveguide 60 is connected to one side 30a of the detector portion corresponding to one side of the two sides of the substantially rectangular i-Ge layer 30 which have the width W, and corresponds to the other side. An end surface 70 is formed on the other side 30 b of the detector unit. In addition, a reflection film 71 is formed on the end surface 70 of the other side 30 b of the detector portion.

入力光導波路６０は、ｐ⁻−Ｓｉ層２０を加工することにより形成されており、ディテクタ部の一方の側３０ａの中央部分において、ｉ−Ｇｅ層３０の下のｐ⁻−Ｓｉ層２０に接続されている。また、ディテクタ部の他方の側３０ｂにおいては、ｎ−Ｇｅ領域３１、ｉ−Ｇｅ層３０、ｐ−Ｓｉ領域２１、ｐ⁻−Ｓｉ層２０、ＢＯＸ層１２、Ｓｉ基板１１の一部をドライエッチング等により除去することにより端面７０が形成されている。本実施の形態においては、ディテクタ部の他方の側３０ｂに形成された端面７０を覆うように、誘電体多層膜を成膜することにより反射膜７１が形成されている。 Input optical waveguide ^60, p - is formed by processing the -Si layer 20, at one central portion of the side 30a of the detector portion, under i-Ge layer 30 ^p - connected to -Si layer 20 It is done. Further, on the other side 30b of the detector portion, the n-Ge region 31, the i-Ge layer 30, the p-Si region 21, the p ^-- Si layer 20, the BOX layer 12, and part of the Si substrate 11 are dry etched. The end face 70 is formed by removing by the like. In the present embodiment, the reflective film 71 is formed by forming a dielectric multilayer film so as to cover the end face 70 formed on the other side 30 b of the detector section.

従って、入力光導波路６０よりディテクタ部の一方の側３０ａに入射した光は、ｉ−Ｇｅ層３０において吸収されながら、ｉ−Ｇｅ層３０及びｐ⁻−Ｓｉ層２０を伝播し、ディテクタ部の他方の側３０ｂの端面７０における反射膜７１により反射される。反射膜７１により反射された光は、再びｉ−Ｇｅ層３０において吸収されながら、ｉ−Ｇｅ層３０及びｐ⁻−Ｓｉ層２０を伝播した後、ディテクタ部の一方の側３０ａにおいて、入力光導波路６０が接続されている領域とは、異なる領域において像を結像させる。具体的には、一方の側３０ａと他方の側３０ｂとの間の長さＬを所定の長さにすることにより、ディテクタ部の一方の側３０ａにおいて、入力光導波路６０が接続されている領域とは異なる領域において、反射膜７１により反射された光を結像させることができる。本実施の形態においては、ディテクタ部における一方の側３０ａと他方の側３０ｂとの間の長さＬは、反射膜７１により反射された光が、一方の側３０ａの入力光導波路６０が接続されている領域の両側の２カ所で像が結像するような長さで形成されている。 Therefore, light incident on one side 30 a of the detector from the input optical waveguide 60 propagates through the i-Ge layer 30 and the p ⁻ -Si layer 20 while being absorbed in the i-Ge layer 30, and the other of the detector The light is reflected by the reflection film 71 at the end face 70 of the side 30b of the The light reflected by the reflective film 71 propagates through the i-Ge layer 30 and the p ^-- Si layer 20 while being absorbed again by the i-Ge layer 30, and then, at one side 30a of the detector portion, the input optical waveguide The region where 60 is connected forms an image in a different region. Specifically, by setting the length L between one side 30a and the other side 30b to a predetermined length, the area where the input optical waveguide 60 is connected on one side 30a of the detector section The light reflected by the reflective film 71 can be imaged in an area different from In the present embodiment, for the length L between one side 30a and the other side 30b in the detector section, the light reflected by the reflective film 71 is connected to the input optical waveguide 60 on one side 30a. The image is formed in such a length that an image is formed at two places on both sides of the area.

このように、反射膜７１により反射された光をディテクタ部の一方の側３０ａにおいて、入力光導波路６０が接続されている領域とは異なる領域に像を結像させることにより、入力光導波路６０に戻り光が入射することを防ぐことができる。入力光導波路６０に戻り光が入射すると、入力光導波路６０に接続されている光源がレーザ光源の場合には、光源におけるレーザ発振が不安定となり好ましくないからである。 As described above, the light reflected by the reflection film 71 is imaged on an area different from the area to which the input optical waveguide 60 is connected on one side 30 a of the detector unit, thereby forming the light on the input optical waveguide 60. It is possible to prevent return light from entering. When return light is incident on the input optical waveguide 60, when the light source connected to the input optical waveguide 60 is a laser light source, the laser oscillation in the light source becomes unstable, which is not preferable.

次に、ディテクタ部の一方の側３０ａにおいて、入力光導波路６０が接続されている領域とは異なる領域において、反射膜７１により反射された光により像を結像させる方法について説明する。 Next, a method of forming an image by light reflected by the reflective film 71 in a region different from the region to which the input optical waveguide 60 is connected on one side 30 a of the detector unit will be described.

図３は、上記の内容を説明するための１×２型ＭＭＩ（Ｍｕｌｔｉ−ＭｏｄｅＩｎｔｅｒｆｅｒｏｍｅｔｅｒ：多モード干渉計）導波路の構造を示す。この１×２型ＭＭＩ導波路１１０には、一方の側１１０ａの中央部分に１つの入力光導波路１２０が接続されており、他方の側１１０ｂの両端近傍に２つの出力光導波路１３１、１３２が接続されている。１×２型ＭＭＩ導波路１１０においては、入力光導波路１２０より入力した信号光は、複数の伝播モードに分離され、モード間干渉により特定点で結像しながら１×２型ＭＭＩ導波路１１０内を伝播する。このため、他方の側１１０ｂにおいて２つの像の結像位置に出力光導波路１３１、１３２を形成することにより、１×２の分岐を得ることができる。即ち、２つの出力光導波路１３１、１３２は、一方の側１１０ａに接続されている入力光導波路１２０より入射して、１×２型ＭＭＩ導波路１１０内を伝播した光が、他方の側１１０ｂにおいて結像する２カ所の位置に各々形成されている。このように、１×２型ＭＭＩ導波路１１０は、１×２型ＭＭＩ導波路１１０の一方の側１１０ａから他方の側１１０ｂまでを所望の長さＬｍとすることにより得られる。これにより、１×２型ＭＭＩ導波路１１０の一方の側１１０ａの入力光導波路１２０より入射した光は、他方の側１１０ｂにおける出力光導波路１３１、１３２において、２つに分岐して出力される。 FIG. 3 shows the structure of a 1 × 2 MMI (Multi-Mode Interferometer) waveguide to explain the above contents. In this 1 × 2 MMI waveguide 110, one input optical waveguide 120 is connected to the central portion of one side 110a, and two output optical waveguides 131 and 132 are connected near both ends of the other side 110b. It is done. In the 1 × 2 MMI waveguide 110, the signal light input from the input optical waveguide 120 is separated into a plurality of propagation modes, and while forming an image at a specific point by inter-mode interference, the 1 × 2 MMI waveguide 110 is formed. To propagate. Therefore, by forming the output optical waveguides 131 and 132 at the imaging positions of the two images on the other side 110b, it is possible to obtain a 1 × 2 branch. That is, the two output optical waveguides 131 and 132 are incident from the input optical waveguide 120 connected to one side 110a, and the light propagated in the 1 × 2 MMI waveguide 110 is on the other side 110b. They are respectively formed at two positions for imaging. Thus, the 1 × 2 MMI waveguide 110 is obtained by setting the length from one side 110 a to the other side 110 b of the 1 × 2 MMI waveguide 110 to a desired length Lm. Thus, light incident from the input optical waveguide 120 on one side 110 a of the 1 × 2 MMI waveguide 110 is branched into two at the output optical waveguides 131 and 132 on the other side 110 b and output.

図４は、１×２型ＭＭＩ導波路を中央部分で切断し、反射膜を形成した構造のものである。具体的には、ＭＭＩ導波路部１１１の一方の側１１１ａの中央部分に入力光導波路１２０が接続されており、他方の側１１１ｂには反射膜１４０が形成されている。ＭＭＩ導波路部１１１における一方の側１１１ａから他方の側１１１ｂまでの長さは、Ｌｍ／２となるように形成されている。これにより、ＭＭＩ導波路部１１１の一方の側１１１ａに接続されている入力光導波路１２０より入射した光は、ＭＭＩ導波路部１１１を他方の側１１１ｂに向かって伝播し、他方の側１１１ｂに形成された反射膜１４０により反射される。反射膜１４０により反射された光は、一方の側１１１ａに向かって伝播し、一方の側１１１ａにおいて、入力光導波路１２０が接続されている領域の両側の２カ所において像が結像する。これは、ＭＭＩ導波路部１１１における一方の側１１１ａから他方の側１１１ｂまでの長さがＬｍ／２となるように形成されており、入力光導波路１２０より入射した光が反射膜１４０により反射され再び一方の側１１１ａに戻ってくるまでの光路長がＬｍとなるからである。このため、入力光導波路１２０よりＭＭＩ導波路部１１１に入射した光は、反射膜１４０により反射され、一方の側１１１ａにおいて、入力光導波路１２０が接続されている領域とは異なる領域において像が結像される。 FIG. 4 shows a structure in which a reflective film is formed by cutting a 1 × 2 MMI waveguide at a central portion. Specifically, the input optical waveguide 120 is connected to the central portion of one side 111 a of the MMI waveguide portion 111, and the reflective film 140 is formed on the other side 111 b. The length from one side 111 a to the other side 111 b in the MMI waveguide portion 111 is formed to be Lm / 2. Thereby, light incident from the input optical waveguide 120 connected to one side 111 a of the MMI waveguide portion 111 propagates the MMI waveguide portion 111 toward the other side 111 b and is formed on the other side 111 b It is reflected by the reflected film 140. The light reflected by the reflective film 140 propagates toward one side 111a, and on one side 111a, an image is formed at two places on both sides of the region to which the input optical waveguide 120 is connected. This is formed such that the length from one side 111 a to the other side 111 b in the MMI waveguide section 111 is Lm / 2, and light incident from the input optical waveguide 120 is reflected by the reflective film 140. This is because the optical path length until it returns to one side 111a again is Lm. For this reason, light incident on the MMI waveguide portion 111 from the input optical waveguide 120 is reflected by the reflective film 140, and an image is formed in an area different from the area to which the input optical waveguide 120 is connected on one side 111a. It is an image.

本実施の形態における光半導体素子においては、入力光である信号光は、ｐ⁻−Ｓｉ層２０により形成された入力光導波路６０から、ディテクタ部が形成されている領域のｐ⁻−Ｓｉ層２０に入力し、複数の伝播モードに分離され、ｐ⁻−Ｓｉ層２０よりも屈折率の高いｉ−Ｇｅ層３０へエヴァネッセント結合して、ｉ−Ｇｅ層３０内を減衰しながら伝播する。 In the optical semiconductor device of the present embodiment, the signal light is input light, p ^- from the input optical waveguide 60 formed by -Si layer 20, the region in which the detector unit is formed p ^- -Si layer 20 , And are evanescently coupled to the i-Ge layer 30 having a higher refractive index than the p ^-- Si layer 20, and propagate while decaying in the i-Ge layer 30.

上述の通り、信号光は入力光導波路６０が接続されているディテクタ部の一方の側３０ａとは反対側の他方の側３０ｂに形成されている反射膜７１により反射される。よって、ＭＭＩ導波路においては、信号光は複数の伝播モードに分離され、互いに干渉しあい特定点で結像する。結像点は下記の数１に示す式で表される。尚、Ｎは結像する像の個数であり、Ｌ_πはＭＭＩ導波路のビート長である。
As described above, the signal light is reflected by the reflection film 71 formed on the other side 30b opposite to the one side 30a of the detector unit to which the input optical waveguide 60 is connected. Therefore, in the MMI waveguide, the signal light is separated into a plurality of propagation modes, interferes with each other, and forms an image at a specific point. The imaging point is expressed by the following equation 1. Here, N is the number of images to be formed, and _Lπ is the beat length of the MMI waveguide.

また、ビート長Ｌ_πは下記の数２に示す式で表される。尚、Ｗ_ｅはＭＭＩ導波路の実効的な幅、ｎ_ｒはＭＭＩ導波路の等価屈折率、λ_０は信号光の真空中での波長である。 Further, the beat length _Lπ is expressed by the following equation 2. Here, W _e is the effective width of the MMI waveguide, n _r is the equivalent refractive index of the MMI waveguide, and λ ₀ is the wavelength of the signal light in vacuum.

また、ＭＭＩ導波路の実効的な幅Ｗ_ｅは下記の数３に示す式で表される。尚、Ｗ_ＭはＭＭＩ導波路の物理的な幅、ｎ_ｃはクラッドの屈折率である。またσは信号光がＴＥ偏波のときは１、ＴＭ偏波のときは０である。 Also, the effective width W _e of the MMI waveguide is expressed by the formula shown in Formula 3 below. Here, W _M is the physical width of the MMI waveguide, and n _c is the refractive index of the cladding. Further, σ is 1 when the signal light is TE polarization, and 0 when it is TM polarization.

本実施の形態における光半導体素子は、上記のＭＭＩ導波路の考え方に基づく反射型ＭＭＩフォトディテクタである。本実施の形態における光半導体素子においては、光を検出するディテクタ部はＳＯＩ基板により形成されたｐ⁻−Ｓｉ層２０及びｉ−Ｇｅ層３０により形成されており、信号光の波長が１．５５μｍのときに、その等価屈折率が４．２２７となる。ｐ⁻−Ｓｉ層２０の下は、ＳｉＯ_２によりＢＯＸ層１２が形成されており、ｐ⁻−Ｓｉ層２０及びｉ−Ｇｅ層３０等は、屈折率が１．４４４のＳｉＯ_２により形成されたクラッド層５０により覆われている。従って、ＢＯＸ層１２及びクラッド層５０がクラッドとなっている。ディテクタ部において光を吸収するｉ−Ｇｅ層３０の幅Ｗを例えば６．０μｍとすると、ＭＭＩ導波路の実効幅Ｗ_ｅは６．０１μｍとなり、ビート長Ｌ_πは、数２に示される式より、１３１．５５μｍとなる。このため、結像される像が２つになる位置は、数１に示される式より、入力光導波路６０から４９．３３μｍ離れた位置となる。 The optical semiconductor device in the present embodiment is a reflective MMI photodetector based on the above-described MMI waveguide concept. In the optical semiconductor device according to the present embodiment, the detector for detecting light is formed of the p ⁻ -Si layer 20 and the i-Ge layer 30 formed of the SOI substrate, and the wavelength of the signal light is 1.55 μm. And its equivalent refractive index is 4.227. Below the p ^-- Si layer 20, the BOX layer 12 is formed of SiO ₂ , and the p ^-- Si layer 20 and the i-Ge layer 30 are formed of SiO ₂ having a refractive index of 1.444. It is covered by the cladding layer 50. Therefore, the BOX layer 12 and the cladding layer 50 are cladding. Assuming that the width W of the i-Ge layer 30 that absorbs light in the detector section is, for example, 6.0 μm, the effective width W _e of the MMI waveguide is 6.01 μm, and the beat length L _π is , 131.55 μm. For this reason, the position where two images are formed is a position 49.33 μm away from the input optical waveguide 60 according to the equation shown in Equation 1.

よって、光が入射するディテクタ部の一方の側３０ａにおいて、中央部分に接続された入力光導波路６０の左右に２つの像を結像させるためには、入力光導波路６０から、４９．３３μｍの半分となる２４．６６μｍ離れた位置に反射膜７１を形成すればよい。即ち、ディテクタ部となるｉ−Ｇｅ層３０の一方の側３０ａから他方の側３０ｂまでの長さＬが２４．６６μｍとなるように形成すればよい。 Therefore, in order to form two images on the left and right of the input optical waveguide 60 connected to the central portion on one side 30a of the detector unit on which light is incident, half of 49.33 μm from the input optical waveguide 60 The reflective film 71 may be formed at a position 24.66 μm away from That is, the length L from one side 30a to the other side 30b of the i-Ge layer 30 to be a detector may be 24.66 μm.

これにより、信号光は反射膜７１において反射され、ディテクタ部内をトータル４９．３３μｍ伝播し、入力光導波路６０が接続されているディテクタ部の一方の側３０ａにおいて、像を結像させることができる。この際、結像される像は、ディテクタ部の一方の側３０ａにおいて、中央から±ＭＭＩ_ｅ／６の位置に各々結像される。 As a result, the signal light is reflected by the reflective film 71 and propagates a total of 49.33 μm in the detector, and an image can be formed on one side 30 a of the detector to which the input optical waveguide 60 is connected. At this time, the images to be formed are formed on the one side 30a of the detector at positions of ± MMI _e / 6 from the center.

上記においては、結像される像が２つの場合について説明したが、例えば結像される像は４つとなるように形成してもよい。この場合、結像位置までの距離を短くすることができるため、光半導体素子を更に小型にできるという利点があるが、反射光による結像位置と入力光導波路６０の距離が短くなるため、入力光導波路６０に反射光が入射しやすくなる可能性がある。 Although the case where two images are formed has been described above, for example, four images may be formed. In this case, since the distance to the image forming position can be shortened, there is an advantage that the optical semiconductor device can be further miniaturized, but since the distance between the image forming position by the reflected light and the input optical waveguide 60 becomes short, the input There is a possibility that the reflected light may easily enter the optical waveguide 60.

本実施の形態においては、ディテクタ部の一方の側３０ａより入力した信号光はディテクタ部の他方の側３０ｂに形成された反射膜７１により反射されるため、ディテクタ部において実効的な伝播長を稼ぐことができ、十分な光吸収を得ることができる。また、反射膜７１により反射された光は、ディテクタ部の一方の側３０ａにおいて、入力光導波路６０が形成されている領域とは、異なる領域において結像されるため、入力光導波路６０に戻り光が入射することを防ぐことができる。 In the present embodiment, the signal light input from one side 30a of the detector unit is reflected by the reflective film 71 formed on the other side 30b of the detector unit, so that the effective propagation length can be obtained in the detector unit. And can obtain sufficient light absorption. Further, the light reflected by the reflection film 71 is focused on an area different from the area where the input optical waveguide 60 is formed on one side 30a of the detector section, and therefore the light returned to the input optical waveguide 60 Can be prevented from entering.

また、本実施の形態における光半導体素子においては、ｎ側電極４１の大きさをｉ−Ｇｅ層３０の大きさと略同じとした場合、幅Ｗが約６．０μｍ、長さＬが約２４．６６μｍとなり、ｎ側電極４１が形成される面積は、約１４８μｍ^２となる。これに対し、図１に示される構造のｎ側電極９４１は、長手方向の長さが約３０μｍ、短手方向の長さが約１０μｍとなるように形成されているため、ｎ側電極９４１が形成される面積は、約３００μｍ^２となる。よって、本実施の形態における光半導体素子は、図１に示されるフォトディテクタと比較して、ｎ側電極が形成される面積を１／２以下にすることができる。このように、ｎ側電極が形成される面積を狭くすることにより、容量を小さくすることができるため、応答性を高めることができ、高速応答に対応させることができる。 In the optical semiconductor device according to the present embodiment, when the size of the n-side electrode 41 is substantially the same as the size of the i-Ge layer 30, the width W is about 6.0 μm and the length L is about 24. The area is 66 μm, and the area on which the n-side electrode 41 is formed is about 148 μm ² . On the other hand, the n-side electrode 941 having the structure shown in FIG. 1 is formed so that the length in the longitudinal direction is about 30 μm and the length in the lateral direction is about 10 μm. The area to be formed is about 300 μm ² . Therefore, in the optical semiconductor device according to the present embodiment, the area where the n-side electrode is formed can be 1⁄2 or less as compared with the photodetector shown in FIG. As described above, since the capacitance can be reduced by narrowing the area in which the n-side electrode is formed, the responsiveness can be improved, and high-speed response can be coped with.

（光半導体素子の製造方法）
次に、本実施の形態における光半導体素子の製造方法について説明する。本実施の形態における光半導体素子は、図５に示すＳＯＩ基板１０を用いて作製する。このＳＯＩ基板１０は、Ｓｉ基板１１の上に、厚さが３．０μｍのＢＯＸ層１２、厚さが０．３μｍのｐ⁻−Ｓｉ層２０が順に積層されている。尚、図５（ａ）は、ＳＯＩ基板１０の上面図であり、図５（ｂ）は、図５（ａ）における一点鎖線５Ａ−５Ｂにおいて切断した断面図である。 (Method of manufacturing optical semiconductor device)
Next, a method of manufacturing the optical semiconductor device according to the present embodiment will be described. The optical semiconductor element in the present embodiment is manufactured using the SOI substrate 10 shown in FIG. In the SOI substrate 10, a BOX layer 12 with a thickness of 3.0 μm and a p ⁻ -Si layer 20 with a thickness of 0.3 μm are sequentially stacked on a Si substrate 11. 5 (a) is a top view of the SOI substrate 10, and FIG. 5 (b) is a cross-sectional view taken along dashed dotted line 5A-5B in FIG. 5 (a).

次に、図６に示すように、ＳＯＩ基板１０におけるｐ⁻−Ｓｉ層２０により入力光導波路６０を形成するとともに、本実施の形態における光半導体素子が形成される領域のｐ⁻−Ｓｉ層２０を残す加工を行う。具体的には、ＳＯＩ基板１０のｐ⁻−Ｓｉ層２０の上に、フォトレジストを塗布し、ＥＢ露光装置により露光、現像を行うことにより、不図示のレジストパターンを形成する。不図示のレジストパターンは、入力光導波路６０が形成される領域及び本実施の形態における光半導体素子のｐ⁻−Ｓｉ層２０が形成される領域上に形成される。この後、ＩＣＰ（Inductively Coupled Plasma）ドライエッチングにより、レジストパターンの形成されていない領域のｐ⁻−Ｓｉ層２０を除去する。これにより、ｐ⁻−Ｓｉ層２０により入力光導波路６０を形成するとともに、本実施の形態における光半導体素子のｐ⁻−Ｓｉ層２０が形成される。この後、不図示のレジストパターンはＯ_２アッシング等により除去する。尚、図６（ａ）は、この工程における上面図であり、図６（ｂ）は、図６（ａ）における一点鎖線６Ａ−６Ｂにおいて切断した断面図であり、図６（ｃ）は、図６（ａ）における一点鎖線６Ｃ−６Ｄにおいて切断した断面図である。 Next, as shown in FIG. 6, ^p in the SOI substrate 10 - to form the input optical waveguide 60 by -Si layer 20, ^p regions the optical semiconductor element is formed in this embodiment - -Si layer 20 Do processing that leaves. Specifically, a photoresist is applied on the p ⁻ -Si layer 20 of the SOI substrate 10, and exposure and development are performed by an EB exposure apparatus to form a resist pattern (not shown). A resist pattern (not shown) is formed on the region where the input optical waveguide 60 is formed and the region where the p ⁻ -Si layer 20 of the optical semiconductor device in the present embodiment is formed. Thereafter, the p ⁻ -Si layer 20 in the region where the resist pattern is not formed is removed by ICP (Inductively Coupled Plasma) dry etching. ^Thus, p - to form a input optical waveguide 60 by -Si layer 20, ^p of the optical semiconductor device of the present embodiment - -Si layer 20 is formed. After this, the resist pattern (not shown) is removed by O ₂ ashing or the like. 6 (a) is a top view in this step, FIG. 6 (b) is a cross-sectional view cut along dashed dotted line 6A-6B in FIG. 6 (a), and FIG. 6 (c) is It is sectional drawing cut | disconnected in dashed-dotted line 6C-6D in Fig.6 (a).

次に、図７に示すように、本実施の形態における光半導体素子のｐ⁻−Ｓｉ層２０の一部に、ホウ素（Ｂ：Boron）をイオン注入しｐ−Ｓｉ領域２１を形成する。ｐ−Ｓｉ領域２１は、本実施の形態における光半導体素子においてｉ−Ｇｅ層３０が形成される領域からｐ側電極４２が形成される領域までに形成される。具体的には、ｐ⁻−Ｓｉ層２０の上に、フォトレジストを塗布し、ｉ線露光装置により露光、現像を行うことにより、ｐ−Ｓｉ領域２１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、例えば、Ｂのイオン注入をドーズ量が６．０×１０^１４ｃｍ^−２、注入エネルギーが３０ｋｅＶの条件で行う。この後、Ｏ_２アッシング等により不図示のレジストパターンを除去した後、アニール装置により、約１０００℃の温度で５秒間のアニール処理を行い、Ｂイオンを活性化させることにより、ｐ−Ｓｉ領域２１を形成する。本実施の形態においては、ｐ−Ｓｉ領域２１は、キャリア濃度が約１．０×１０^１９ｃｍ^−３となるように形成され、例えば、幅Ｗａが約２３．０μｍ、長さＬａが約３０．０μｍとなるように形成されている。尚、図７（ａ）は、この工程における上面図であり、図７（ｂ）は、図７（ａ）における一点鎖線７Ａ−７Ｂにおいて切断した断面図である。 Next, as shown in FIG. 7, boron (B: Boron) is ion-implanted in a part of the p ⁻ -Si layer 20 of the optical semiconductor device according to the present embodiment to form a p-Si region 21. The p-Si region 21 is formed from the region where the i-Ge layer 30 is formed in the optical semiconductor device according to the present embodiment to the region where the p-side electrode 42 is formed. Specifically, p ^- on the -Si layer 20, a photoresist is applied, exposed to i-line exposure apparatus, by performing development, not shown having an opening in a region where p-Si region 21 is formed Form a resist pattern of Thereafter, for example, ion implantation of B is performed under the conditions of a dose amount of 6.0 × 10 ¹⁴ cm ⁻² and an implantation energy of 30 keV. Thereafter, after removing a resist pattern (not shown) by O ₂ ashing or the like, the annealing treatment is performed for 5 seconds at a temperature of about 1000 ° C. by an annealing apparatus to activate B ions, whereby the p-Si region 21 is obtained. Form In the present embodiment, the p-Si region 21 is formed to have a carrier concentration of about 1.0 × 10 ¹⁹ cm ^−3, and, for example, the width Wa is about 23.0 μm and the length La is about 30. It is formed to have a thickness of 0.1 μm. 7 (a) is a top view in this step, and FIG. 7 (b) is a cross-sectional view taken along a dashed dotted line 7A-7B in FIG. 7 (a).

次に、図８に示すように、ｉ−Ｇｅ層３０が形成される領域に開口部８１ａを有するＳｉＯ_２マスク８１を形成する。具体的には、露出しているｐ−Ｓｉ領域２１、ｐ⁻−Ｓｉ層２０、ＢＯＸ層１２の上に、ＬＰ−ＣＶＤ（Low Pressure Chemical Vapor Deposition）によりＳｉＯ_２膜を成膜する。この後、成膜されたＳｉＯ_２膜の上に、フォトレジストを塗布し、ｉ線露光装置により露光、現像を行うことにより、ｉ−Ｇｅ層３０が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンが形成されていない領域のＳｉＯ_２膜をＩＣＰドライエッチングにより除去した後、Ｏ_２アッシングにより不図示のレジストパターンを除去する。これより、ｉ−Ｇｅ層３０が形成される領域に開口部８１ａを有するＳｉＯ_２マスク８１を形成する。このように形成されるＳｉＯ_２マスク８１の開口部８１ａは、幅Ｗｂが約６．０μｍ、長さＬｂが約３０．０μｍである。尚、図８（ａ）は、この工程における上面図であり、図８（ｂ）は、図８（ａ）における一点鎖線８Ａ−８Ｂにおいて切断した断面図である。 Next, as shown in FIG. 8, an SiO ₂ mask 81 having an opening 81 a is formed in the region where the i-Ge layer 30 is to be formed. Specifically, a SiO ₂ film is formed on the exposed p-Si region 21, the p ⁻ -Si layer 20, and the BOX layer 12 by LP-CVD (Low Pressure Chemical Vapor Deposition). Thereafter, a photoresist is applied on the formed SiO ₂ film, exposed and developed by an i-line exposure device, and an opening is not shown in the region where the i-Ge layer 30 is to be formed. Form a resist pattern. Thereafter, the SiO ₂ film in the region where the resist pattern is not formed is removed by ICP dry etching, and then the unshown resist pattern is removed by O ₂ ashing. Thus, a SiO ₂ mask 81 having an opening 81 a is formed in the region where the i-Ge layer 30 is to be formed. The opening 81 a of the SiO ₂ mask 81 thus formed has a width Wb of about 6.0 μm and a length Lb of about 30.0 μm. 8 (a) is a top view in this step, and FIG. 8 (b) is a cross-sectional view taken along a dashed dotted line 8A-8B in FIG. 8 (a).

次に、図９に示すように、ＳｉＯ_２マスク８１の開口部８１ａにおいて露出しているｐ−Ｓｉ領域２１の上に、ＬＰ−ＣＶＤによりｉ−Ｇｅ層３０をエピタキシャル成長させる。具体的には、ＳｉＯ_２マスク８１が形成されたＳＯＩ基板をＬＰ−ＣＶＤ装置の成長チャンバ内に設置し、ランプヒータにより、Ｈ_２雰囲気下において９００℃の温度まで加熱した後、この温度を５分間保持することにより、表面に吸着しているＯ_２を取り除く。この後、６５０℃の温度まで降温させた後、ＬＰ−ＣＶＤ装置の成長チャンバ内にＧｅＨ_４を供給し、ＳｉＯ_２マスク８１の開口部８１ａにおいて露出しているｐ−Ｓｉ領域２１の上にｉ−Ｇｅ層３０を成長させる。ｉ−Ｇｅ層３０の成長条件は、ＬＰ−ＣＶＤ装置の成長チャンバ内の圧力を１０Ｔｏｒｒ、ＧｅＨ_４の供給量を２０ｃｃｍ、Ｈ_２キャリアガスの供給量を１０ｃｃｍ、成長時間を３５分間として行う。この条件におけるｉ−Ｇｅ層３０の成長速度は、約３０ｎｍ／分であり、成膜されるｉ−Ｇｅ層３０の膜厚は、約１０００ｎｍとなる。尚、図９（ａ）は、この工程における上面図であり、図９（ｂ）は、図９（ａ）における一点鎖線９Ａ−９Ｂにおいて切断した断面図である。 Next, as shown in FIG. 9, the i-Ge layer 30 is epitaxially grown on the p-Si region 21 exposed in the opening 81 a of the SiO ₂ mask 81 by LP-CVD. Specifically, the SOI substrate on which the SiO ₂ mask 81 is formed is placed in the growth chamber of the LP-CVD apparatus, heated to a temperature of 900 ° C. in a H ₂ atmosphere by a lamp heater, and then this temperature is 5 By holding for a minute, the O ₂ adsorbed on the surface is removed. After this, the temperature is lowered to a temperature of 650 ° C., GeH ₄ is supplied into the growth chamber of the LP-CVD apparatus, and i is exposed on the exposed p-Si region 21 at the opening 81 a of the SiO ₂ mask 81 Grow the Ge layer 30; The growth conditions of the i-Ge layer 30 are as follows: the pressure in the growth chamber of the LP-CVD apparatus is 10 Torr, the supply amount of GeH ₄ is 20 ccm, the supply amount of H ₂ carrier gas is 10 ccm, and the growth time is 35 minutes. The growth rate of the i-Ge layer 30 under this condition is about 30 nm / min, and the film thickness of the i-Ge layer 30 to be formed is about 1000 nm. 9 (a) is a top view in this step, and FIG. 9 (b) is a cross-sectional view taken along the alternate long and short dash line 9A-9B in FIG. 9 (a).

次に、図１０に示すように、ｉ−Ｇｅ層３０の上部において、リン（Phosphorus：Ｐ）をイオン注入することにより、ｎ−Ｇｅ領域３１を形成する。具体的には、ｉ−Ｇｅ層３０が形成されたＳＯＩ基板をＬＰ−ＣＶＤ装置のチャンバ内より取り出し、ｉ−Ｇｅ層３０が形成されている側に、フォトレジストを塗布し、ｉ線露光装置により露光、現像を行う。これにより、ｎ−Ｇｅ領域３１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、例えば、Ｐのイオン注入をドーズ量が６．０×１０^１４ｃｍ^−２、注入エネルギーが３０ｋｅＶの条件で行う。この後、Ｏ_２アッシングにより不図示のレジストパターンを除去した後、アニール装置に設置し、約７００℃の温度で５秒間のアニール処理を行い、Ｐイオンを活性化させることにより、ｎ−Ｇｅ領域３１を形成する。本実施の形態においては、ｎ−Ｇｅ領域３１は、キャリア濃度が約１．０×１０^１９ｃｍ^−３となるように形成されており、例えば、幅Ｗｃが約５．０μｍ、長さＬｃが約３０．０μｍとなるように形成されている。尚、図１０（ａ）は、この工程における上面図であり、図１０（ｂ）は、図１０（ａ）における一点鎖線１０Ａ−１０Ｂにおいて切断した断面図である。 Next, as shown in FIG. 10, in the upper part of the i-Ge layer 30, phosphorous (Phosphorus: P) is ion-implanted to form an n-Ge region 31. Specifically, the SOI substrate on which the i-Ge layer 30 is formed is taken out from the chamber of the LP-CVD apparatus, a photoresist is applied to the side on which the i-Ge layer 30 is formed, and an i-line exposure apparatus Exposure and development are performed. Thereby, a resist pattern (not shown) having an opening in a region where the n-Ge region 31 is formed is formed. Thereafter, for example, ion implantation of P is performed under the conditions of a dose amount of 6.0 × 10 ¹⁴ cm ⁻² and an implantation energy of 30 keV. Thereafter, after removing a resist pattern (not shown) by O ₂ ashing, the substrate is placed in an annealing apparatus, and annealing treatment is performed at a temperature of about 700 ° C. for 5 seconds to activate P ions, thereby n-Ge region. Form 31 In the present embodiment, n-Ge region 31 is formed to have a carrier concentration of approximately 1.0 × 10 ¹⁹ cm ⁻³ , and, for example, width Wc is approximately 5.0 μm, and length Lc is approximately It is formed to be about 30.0 μm. 10 (a) is a top view in this step, and FIG. 10 (b) is a cross-sectional view taken along dashed dotted line 10A-10B in FIG. 10 (a).

次に、図１１に示すように、ディテクタ部の反射面となる他方の側３０ｂの端面７０を形成するためのレジストパターン８２を形成する。具体的には、ｎ−Ｇｅ領域３１が形成されている面に、フォトレジストを塗布し、ｉ線露光装置により露光、現像を行うことにより、入力光導波路６０及びディテクタ部が形成される領域の上に、不図示のレジストパターンを形成する。これにより、入力光導波路６０及び入力光導波路６０が接続されているディテクタ部の一方の側３０ａの端からの長さＬｄが約２４．６６μｍまでの領域の上に、レジストパターン８２が形成される。尚、図１１（ａ）は、この工程における上面図であり、図１１（ｂ）は、図１１（ａ）における一点鎖線１１Ａ−１１Ｂにおいて切断した断面図である。 Next, as shown in FIG. 11, a resist pattern 82 for forming an end face 70 of the other side 30b to be a reflection surface of the detector portion is formed. Specifically, a photoresist is applied to the surface on which the n-Ge region 31 is formed, and exposure and development are performed by an i-line exposure device to form an input optical waveguide 60 and a region where the detector portion is formed. A resist pattern (not shown) is formed on the top. As a result, a resist pattern 82 is formed on the region where the length Ld from the end of one side 30a of the detector section to which the input optical waveguide 60 and the input optical waveguide 60 are connected is up to about 24.66 μm. . 11 (a) is a top view in this step, and FIG. 11 (b) is a cross-sectional view cut along the dashed dotted line 11A-11B in FIG. 11 (a).

次に、図１２に示すように、レジストパターン８２をマスクとして、ｎ−Ｇｅ領域３１、ｉ−Ｇｅ層３０、ｐ−Ｓｉ領域２１、ｐ⁻−Ｓｉ層２０、ＢＯＸ層１２、Ｓｉ基板１１の一部をドライエッチングにより除去することにより端面７０を形成する。このようにして、ディテクタ部の他方の側３０ｂにおいて端面７０が形成される。この後、Ｏ_２アッシングにより不図示のレジストパターンを除去する。尚、図１２（ａ）は、この工程における上面図であり、図１２（ｂ）は、図１２（ａ）における一点鎖線１２Ａ−１２Ｂにおいて切断した断面図である。 Next, as shown in FIG. 12, using the resist pattern 82 as a mask, the n-Ge region 31, the i-Ge layer 30, the p-Si region 21, the p ⁻ -Si layer 20, the BOX layer 12, the Si substrate 11. An end surface 70 is formed by removing a part by dry etching. In this way, the end face 70 is formed on the other side 30 b of the detector section. Thereafter, the resist pattern (not shown) is removed by O ₂ ashing. FIG. 12 (a) is a top view in this step, and FIG. 12 (b) is a cross-sectional view taken along dashed dotted line 12A-12B in FIG. 12 (a).

次に、図１３に示すように、ＥＢ（electron beam）蒸着により誘電体多層膜を成膜することにより、反射膜７１ａを形成する。反射膜７１ａは、端面７０において、膜厚が２６８．３５ｎｍのＳｉＯ_２膜と、膜厚が１１１．５１ｎｍのＳｉ膜とを交互に４ペア成膜することにより形成する。誘電体多層膜は、光の進行方向に対して上記膜厚となるように成膜する。尚、図１３（ａ）は、この工程における上面図であり、図１３（ｂ）は、図１３（ａ）における一点鎖線１３Ａ−１３Ｂにおいて切断した断面図である。 Next, as shown in FIG. 13, a dielectric multilayer film is formed by EB (electron beam) evaporation to form a reflective film 71a. The reflective film 71a is formed by alternately forming four pairs of SiO ₂ films having a thickness of 268.35 nm and Si films having a thickness of 111.51 nm on the end face 70. The dielectric multilayer film is formed to have the above film thickness in the light traveling direction. 13 (a) is a top view in this step, and FIG. 13 (b) is a cross-sectional view taken along the alternate long and short dash line 13A-13B in FIG. 13 (a).

次に、図１４に示すように、端面７０及び端面７０の近傍以外の領域に形成されている反射膜７１ａを除去し、端面７０及び端面７０の近傍の領域にのみに反射膜７１を形成する。具体的には、反射膜７１ａが形成されている面に、フォトレジストを塗布し、ｉ線露光装置により露光、現像を行うことにより、端面７０及び端面７０の近傍における反射膜７１が形成される領域の上に、不図示のレジストパターンを形成する。この後、レジストパターンが形成されていない領域の反射膜７１ａをＩＣＰドライエッチングにより除去することにより、端面７０及び端面７０の近傍の領域にのみに反射膜７１を形成する。このように形成される反射膜７１は、信号光となる波長が１．５５μｍの光に対し高い反射率を有している。この後、Ｏ_２アッシングにより不図示のレジストパターンを除去する。尚、図１４（ａ）は、この工程における上面図であり、図１４（ｂ）は、図１４（ａ）における一点鎖線１４Ａ−１４Ｂにおいて切断した断面図である。 Next, as shown in FIG. 14, the reflection film 71 a formed in the end surface 70 and the area other than the vicinity of the end surface 70 is removed, and the reflection film 71 is formed only in the area near the end surface 70 and the end surface 70. . Specifically, a photoresist is applied on the surface on which the reflective film 71a is formed, and exposure and development are performed by the i-line exposure device, whereby the reflective film 71 in the vicinity of the end surface 70 and the end surface 70 is formed. A resist pattern (not shown) is formed on the region. Thereafter, the reflective film 71a in the region where the resist pattern is not formed is removed by ICP dry etching to form the reflective film 71 only in the end surface 70 and the region in the vicinity of the end surface 70. The reflective film 71 formed in this manner has a high reflectance for light having a wavelength of 1.55 μm, which is signal light. Thereafter, the resist pattern (not shown) is removed by O ₂ ashing. FIG. 14 (a) is a top view in this step, and FIG. 14 (b) is a cross-sectional view taken along dashed dotted line 14A-14B in FIG. 14 (a).

次に、図１５に示すように、ｉ−Ｇｅ層３０の側面及び上面、ｐ−Ｓｉ領域２１及びｐ⁻−Ｓｉ層２０の上面にクラッド層５０を形成し、更に、クラッド層５０にｎ側電極４１及びｐ側電極４２を形成するためのコンタクトホール５０ａ、５０ｂを形成する。具体的には、クラッド層５０は、プラズマＣＶＤにより膜厚が約１０００ｎｍのＳｉＯ_２膜を成膜することにより形成する。この後、形成されたクラッド層５０の上に、フォトレジストを塗布し、ｉ線露光装置により露光、現像を行うことにより、コンタクトホール５０ａ、５０ｂが形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンが形成されていない領域におけるクラッド層５０をＩＣＰドライエッチングにより除去することにより、コンタクトホール５０ａ、５０ｂを形成する。このように形成されるコンタクトホール５０ａは、幅Ｗｅが約５．０μｍ、長さＬｅが約２４．０μｍの略長方形の形状となるように形成されており、底面においてｎ−Ｇｅ領域３１の表面が露出している。また、コンタクトホール５０ｂは、コンタクトホール５０ａの両側に、幅Ｗｆが約４．０μｍ、長さＬｅが約２４．０μｍの略長方形の形状となるように形成されており、底面において、ｐ−Ｓｉ領域２１の表面が露出している。この後、Ｏ_２アッシングにより不図示のレジストパターンを除去する。尚、図１５（ａ）は、この工程における上面図であり、図１５（ｂ）は、図１５（ａ）における一点鎖線１５Ａ−１５Ｂにおいて切断した断面図である。 Next, as shown in FIG. 15, a cladding layer 50 is formed on the side surface and the upper surface of the i-Ge layer 30, and on the upper surfaces of the p-Si region 21 and the p ⁻ -Si layer 20. Contact holes 50a and 50b for forming the electrode 41 and the p-side electrode 42 are formed. Specifically, the cladding layer 50 is formed by depositing a SiO ₂ film having a thickness of about 1000 nm by plasma CVD. Thereafter, a photoresist is applied on the formed cladding layer 50, exposed and developed by an i-line exposure device, and a resist (not shown) having an opening in a region where the contact holes 50a and 50b are to be formed. Form a pattern. After that, the contact holes 50a and 50b are formed by removing the cladding layer 50 in the region where the resist pattern is not formed by ICP dry etching. The contact hole 50a thus formed is formed in a substantially rectangular shape having a width We of about 5.0 μm and a length Le of about 24.0 μm, and the surface of the n-Ge region 31 is formed on the bottom surface Is exposed. Contact hole 50b is formed on both sides of contact hole 50a so as to have a substantially rectangular shape with a width Wf of about 4.0 μm and a length Le of about 24.0 μm. The surface of the region 21 is exposed. Thereafter, the resist pattern (not shown) is removed by O ₂ ashing. 15 (a) is a top view in this step, and FIG. 15 (b) is a cross-sectional view taken along the alternate long and short dash line 15A-15B in FIG. 15 (a).

次に、図１６に示すように、コンタクトホール５０ａにｎ側電極４１、コンタクトホール５０ｂにｐ側電極４２を形成する。具体的には、コンタクトホール５０ａ、５０ｂが形成されているクラッド層５０の上に、スパッタリングにより、膜厚が約５００ｎｍのＡｌ膜を成膜する。この後、成膜されたＡｌ膜の上に、フォトレジストを塗布し、ｉ線露光装置により露光、現像を行うことにより、ｎ側電極４１及びｐ側電極４２が形成される領域に不図示のレジストパターンを形成する。この後、レジストパターンが形成されていない領域のＡｌ膜をドライエッチングにより除去することにより、ｎ側電極４１及びｐ側電極４２を形成する。この後、Ｏ_２アッシングにより不図示のレジストパターンを除去する。尚、図１６（ａ）は、この工程における上面図であり、図１６（ｂ）は、図１６（ａ）における一点鎖線１６Ａ−１６Ｂにおいて切断した断面図であり、図１６（ｃ）は、図１６（ａ）における一点鎖線１６Ｃ−１６Ｄにおいて切断した断面図である。 Next, as shown in FIG. 16, the n-side electrode 41 is formed in the contact hole 50a, and the p-side electrode 42 is formed in the contact hole 50b. Specifically, an Al film having a thickness of about 500 nm is formed on the cladding layer 50 in which the contact holes 50a and 50b are formed by sputtering. Thereafter, a photoresist is applied on the formed Al film, exposed and developed by an i-line exposure device, and not shown in the region where the n-side electrode 41 and the p-side electrode 42 are formed. Form a resist pattern. Thereafter, the n-side electrode 41 and the p-side electrode 42 are formed by removing the Al film in the region where the resist pattern is not formed by dry etching. Thereafter, the resist pattern (not shown) is removed by O ₂ ashing. 16 (a) is a top view in this step, FIG. 16 (b) is a cross-sectional view cut along the dashed dotted line 16A-16B in FIG. 16 (a), and FIG. 16 (c) is It is sectional drawing cut | disconnected in dashed-dotted line 16C-16D in Fig.16 (a).

以上の工程により、本実施の形態における光半導体素子を作製することができる。 The optical semiconductor element in this embodiment can be manufactured by the above steps.

尚、本実施の形態においては、基板としてＳＯＩ基板を用いた場合について説明したが、Ｓｉ基板の上に窒化物膜が成膜された基板を用いてもよい。また、フォトディテクタ部がＧｅにより形成されている場合について説明したが、Ｇｅ以外にも、ＳｉＧｅ等により形成してもよい。また、反射膜７１は、ＳｉＯ_２とＳｉとにより形成される誘電体多層膜の場合について説明したが、他の誘電体材料を組み合わせた誘電体多層膜であってもよく、更には、光を反射する金属膜等であってもよい。また、基板、フォトディテクタ部、光導波路等は、ＩｎＰやＧａＡｓ等の材料により形成してもよい。また、ｎ側電極４１及びｐ側電極４２は、ＣｕやＡｕ等により形成してもよい。また、入力光導波路６０の幅やフォトディテクタ部の幅等についても、所望の特性を得ることができれば、自由に設計することができ、また、入力光導波路６０はテーパ構造となるように形成してもよい。 Although the case where the SOI substrate is used as the substrate has been described in the present embodiment, a substrate in which a nitride film is formed on a Si substrate may be used. In addition, although the case where the photo detector portion is formed of Ge has been described, it may be formed of SiGe or the like besides Ge. In addition, although the reflective film 71 has been described as a dielectric multilayer film formed of SiO ₂ and Si, it may be a dielectric multilayer film in which other dielectric materials are combined, and further, light may be It may be a reflective metal film or the like. In addition, the substrate, the photodetector unit, the optical waveguide and the like may be formed of a material such as InP or GaAs. The n-side electrode 41 and the p-side electrode 42 may be formed of Cu, Au or the like. Further, if desired characteristics can be obtained with respect to the width of the input optical waveguide 60, the width of the photodetector portion, etc., the input optical waveguide 60 can be freely designed, and the input optical waveguide 60 is formed to have a tapered structure. It is also good.

また、反射膜７１により反射された光による像の結像位置は、必ずしもディテクタ部の一方の側３０ａの端面ではなくともよく、入力光導波路６０に反射膜７１において反射された光が戻り光として入射しなければ、結像位置は多少ずれていてもよい。また、本実施の形態においては、ディテクタ部の一方の側３０ａにおいて反射光により結像される像が２つの場合について説明したが、結像される像は４つであってもよい。 Further, the image forming position of the image by the light reflected by the reflection film 71 may not necessarily be the end face of one side 30 a of the detector portion, and the light reflected by the reflection film 71 to the input optical waveguide 60 is returned as return light If not incident, the imaging position may be slightly shifted. Further, in the present embodiment, the case where two images are formed by the reflected light on one side 30a of the detector unit has been described, but four images may be formed.

〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態における光半導体素子は、ディテクタ部の一方の側においても、入力光導波路の両側に反射膜を形成した構造の光半導体素子である。 Second Embodiment
Next, a second embodiment will be described. The optical semiconductor element in the present embodiment is an optical semiconductor element having a structure in which reflection films are formed on both sides of the input optical waveguide also on one side of the detector section.

図１７には、本実施の形態における光半導体素子の構造を示す。本実施の形態における光半導体素子は、ディテクタ部の一方の側３０ａにおいても、ｎ−Ｇｅ領域３１、ｉ−Ｇｅ層３０、ｐ−Ｓｉ領域２１、ｐ⁻−Ｓｉ層２０、ＢＯＸ層１２、Ｓｉ基板１１の一部をドライエッチング等により除去することにより端面１７０が形成されている。端面１７０は、入力光導波路６０が接続されている領域を除く領域に形成されており、形成された端面１７０を覆うように、誘電体多層膜を成膜することにより反射膜１７１が形成されている。尚、第１の実施の形態と同様に、ディテクタ部の他方の側３０ｂには端面７０が形成されており、端面７０を覆うように反射膜７１が形成されている。 FIG. 17 shows the structure of the optical semiconductor element according to the present embodiment. In the optical semiconductor device according to the present embodiment, the n-Ge region 31, the i-Ge layer 30, the p-Si region 21, the p ^-- Si layer 20, the BOX layer 12, and the Si are also provided on one side 30a of the detector portion. An end face 170 is formed by removing a part of the substrate 11 by dry etching or the like. The end surface 170 is formed in a region excluding the region to which the input optical waveguide 60 is connected, and a reflective film 171 is formed by forming a dielectric multilayer film so as to cover the formed end surface 170. There is. As in the first embodiment, an end surface 70 is formed on the other side 30 b of the detector unit, and a reflective film 71 is formed to cover the end surface 70.

本実施の形態においては、入力光導波路６０よりディテクタ部に一方の側３０ａに入射した光がディテクタ部の他方の側３０ｂにおける反射膜７１により反射され、減衰しきることなく一方の側３０ａに到達した場合であっても、反射膜１７１により反射される。このように反射膜１７１において反射した光はディテクタ部内に戻されるため、ｉ−Ｇｅ層３０における光の吸収を高めることができる。また、反射膜１７１が形成されていない場合には、反射膜７１において反射された反射光はディテクタ部の一方の側３０ａにおいて散乱等されるため迷光が発生したり、ノイズ等の原因となる場合がある。本実施の形態における光半導体素子は、ディテクタ部の一方の側３０ａに反射膜１７１が形成されているため、迷光の発生を防ぐことができ、また、ノイズを抑制することができる。 In the present embodiment, light incident on one side 30a from the input optical waveguide 60 to the detector portion is reflected by the reflective film 71 on the other side 30b of the detector portion and reaches the one side 30a without being completely attenuated. Even in this case, the light is reflected by the reflection film 171. As described above, the light reflected by the reflective film 171 is returned to the inside of the detector portion, so that the light absorption in the i-Ge layer 30 can be enhanced. Further, when the reflective film 171 is not formed, the reflected light reflected by the reflective film 71 is scattered or the like on one side 30 a of the detector section, which may cause stray light or cause noise or the like. There is. In the optical semiconductor device according to the present embodiment, since the reflective film 171 is formed on one side 30a of the detector, generation of stray light can be prevented, and noise can be suppressed.

（光半導体素子の製造方法）
次に、本実施の形態における光半導体素子の製造方法について説明する。本実施の形態における光半導体素子の製造方法は、図５から図１０までの工程は、第１の実施の形態と同じであり、図１０以降の工程について、図１８から図２３に基づき説明する。 (Method of manufacturing optical semiconductor device)
Next, a method of manufacturing the optical semiconductor device according to the present embodiment will be described. The manufacturing method of the optical semiconductor device in the present embodiment is the same as the first embodiment in the steps from FIG. 5 to FIG. 10, and the steps after FIG. 10 will be described based on FIG. .

図１０に示す工程の後、図１８に示すように、ディテクタ部の反射面となる他方の側３０ｂの端面７０及び一方の側３０ａの端面１７０を形成するためのレジストパターン１８２を形成する。具体的には、ｎ−Ｇｅ領域３１が形成されている面に、フォトレジストを塗布し、ｉ線露光装置により露光、現像を行うことにより、入力光導波路６０及びディテクタ部が形成される領域の上に、不図示のレジストパターンを形成する。これにより、入力光導波路６０及び入力光導波路６０が接続されている一方の側３０ａから他方の側３０ｂまでの長さＬｇが約２４．６６μｍの領域の上に、レジストパターン８２が形成される。尚、図１８（ａ）は、この工程における上面図であり、図１８（ｂ）は、図１８（ａ）における一点鎖線１８Ａ−１８Ｂにおいて切断した断面図である。 After the process shown in FIG. 10, as shown in FIG. 18, a resist pattern 182 is formed for forming the end face 70 on the other side 30b and the end face 170 on one side 30a which will be the reflection surface of the detector. Specifically, a photoresist is applied to the surface on which the n-Ge region 31 is formed, and exposure and development are performed by an i-line exposure device to form an input optical waveguide 60 and a region where the detector portion is formed. A resist pattern (not shown) is formed on the top. Thereby, a resist pattern 82 is formed on the region where the length Lg from one side 30a to the other side 30b to which the input optical waveguide 60 and the input optical waveguide 60 are connected is about 24.66 μm. FIG. 18 (a) is a top view in this step, and FIG. 18 (b) is a cross-sectional view taken along dashed dotted line 18A-18B in FIG. 18 (a).

次に、図１９に示すように、レジストパターン１８２をマスクとして、ｎ−Ｇｅ領域３１、ｉ−Ｇｅ層３０、ｐ−Ｓｉ領域２１、ｐ⁻−Ｓｉ層２０、ＢＯＸ層１２、Ｓｉ基板１１の一部をドライエッチングにより除去することにより端面７０、１７０を形成する。これにより、ディテクタ部の他方の側３０ｂに端面７０が形成され、ディテクタ部の一方の側３０ａにおいて入力光導波路６０が接続されている領域を除く領域に端面７０が形成される。この後、Ｏ_２アッシングにより不図示のレジストパターンを除去する。尚、図１９（ａ）は、この工程における上面図であり、図１９（ｂ）は、図１９（ａ）における一点鎖線１９Ａ−１９Ｂにおいて切断した断面図である。 Next, as shown in FIG. 19, using the resist pattern 182 as a mask, the n-Ge region 31, the i-Ge layer 30, the p-Si region 21, the p ⁻ -Si layer 20, the BOX layer 12, and the Si substrate 11. An end face 70, 170 is formed by removing a part by dry etching. As a result, the end face 70 is formed on the other side 30 b of the detector portion, and the end face 70 is formed on the one side 30 a of the detector portion except the region to which the input optical waveguide 60 is connected. Thereafter, the resist pattern (not shown) is removed by O ₂ ashing. 19 (a) is a top view in this step, and FIG. 19 (b) is a cross-sectional view taken along the alternate long and short dash line 19A-19B in FIG. 19 (a).

次に、図２０に示すように、ＥＢ蒸着により誘電体多層膜を成膜することにより、反射膜１７１ａを形成する。反射膜１７１ａは、端面７０及び１７０において、膜厚が２６８．３５ｎｍのＳｉＯ_２膜と、膜厚が１１１．５１ｎｍのＳｉ膜とを交互に４ペア成膜することにより形成する。尚、図２０（ａ）は、この工程における上面図であり、図２０（ｂ）は、図２０（ａ）における一点鎖線２０Ａ−２０Ｂにおいて切断した断面図である。 Next, as shown in FIG. 20, a dielectric multilayer film is formed by EB evaporation to form a reflective film 171a. The reflective film 171a is formed by alternately forming four pairs of SiO ₂ films having a film thickness of 268.35 nm and Si films having a film thickness of 111.51 nm on the end faces 70 and 170. FIG. 20 (a) is a top view in this step, and FIG. 20 (b) is a cross-sectional view taken along alternate long and short dash line 20A-20B in FIG. 20 (a).

次に、図２１に示すように、端面７０及び端面７０の近傍と端面１７０及び端面１７０の近傍以外の領域に形成されている反射膜１７１ａを除去する。これにより、端面７０及び端面７０の近傍の領域に反射膜７１を形成し、端面１７０及び端面１７０の近傍の領域に反射膜１７１を形成する。具体的には、反射膜１７１ａが形成されている面に、フォトレジストを塗布し、ｉ線露光装置により露光、現像を行う。これにより、端面７０及び端面７０の近傍における反射膜７１が形成される領域と、端面１７０及び端面１７０の近傍における反射膜１７１が形成される領域の上に、不図示のレジストパターンを形成する。この後、レジストパターンが形成されていない領域の反射膜１７１ａをＩＣＰドライエッチングにより除去することにより、端面７０及び端面７０の近傍の領域に反射膜７１を形成し、端面１７０及び端面１７０の近傍の領域に反射膜１７１を形成する。尚、反射膜１７１は、ディテクタ部の一方の側３０ａにおいて入力光導波路６０が接続されている領域を除く領域に形成される。このように形成される反射膜７１及び１７１は、信号光となる波長が１．５５μｍの光に対し高い反射率を有している。この後、Ｏ_２アッシングにより不図示のレジストパターンを除去する。尚、図２１（ａ）は、この工程における上面図であり、図２１（ｂ）は、図２１（ａ）における一点鎖線２１Ａ−２１Ｂにおいて切断した断面図である。 Next, as shown in FIG. 21, the reflecting film 171a formed in the vicinity of the end face 70 and the end face 70 and in the area other than the end face 170 and the vicinity of the end face 170 is removed. Thus, the reflective film 71 is formed in the end face 70 and the area near the end face 70, and the reflective film 171 is formed in the area near the end face 170 and the end face 170. Specifically, a photoresist is applied to the surface on which the reflective film 171a is formed, and exposure and development are performed by an i-line exposure device. Thus, a resist pattern (not shown) is formed on the end face 70 and the area where the reflective film 71 is formed in the vicinity of the end face 70 and the area where the end film 170 and the reflection film 171 near the end face 170 are formed. After that, the reflective film 171 is removed by ICP dry etching in the region where the resist pattern is not formed, thereby forming the reflective film 71 in the region near the end surface 70 and the end surface 70. The reflective film 171 is formed in the region. The reflective film 171 is formed in an area excluding the area where the input optical waveguide 60 is connected on one side 30 a of the detector section. The reflective films 71 and 171 formed in this manner have high reflectance with respect to light having a wavelength of 1.55 μm which becomes signal light. Thereafter, the resist pattern (not shown) is removed by O ₂ ashing. 21 (a) is a top view in this step, and FIG. 21 (b) is a cross-sectional view taken along dashed dotted line 21A-21B in FIG. 21 (a).

次に、図２２に示すように、ｉ−Ｇｅ層３０の側面及び上面、ｐ−Ｓｉ領域２１及びｐ⁻−Ｓｉ層２０の上面にクラッド層５０を形成し、更に、クラッド層５０にｎ側電極４１及びｐ側電極４２を形成するためのコンタクトホール５０ａ、５０ｂを形成する。具体的には、クラッド層５０は、プラズマＣＶＤにより膜厚が約１０００ｎｍのＳｉＯ_２膜を成膜することにより形成する。この後、形成されたクラッド層５０の上に、フォトレジストを塗布し、ｉ線露光装置により露光、現像を行うことにより、コンタクトホール５０ａ、５０ｂが形成される領域に開口を有する不図示のレジストパターンを形成する。この後、レジストパターンが形成されていない領域におけるクラッド層５０をＩＣＰドライエッチングにより除去することにより、コンタクトホール５０ａ、５０ｂを形成する。このように形成されるコンタクトホール５０ａは、幅Ｗｅが約５．０μｍ、長さＬｅが約２４．０μｍの略長方形の形状となるように形成されており、底面においてｎ−Ｇｅ領域３１の表面が露出している。また、コンタクトホール５０ｂは、コンタクトホール５０ａの両側に、幅Ｗｆが約４．０μｍ、長さＬｅが約２４．０μｍの略長方形の形状となるように形成されており、底面において、ｐ−Ｓｉ領域２１の表面が露出している。この後、Ｏ_２アッシングにより不図示のレジストパターンを除去する。尚、図２２（ａ）は、この工程における上面図であり、図２２（ｂ）は、図２２（ａ）における一点鎖線２２Ａ−２２Ｂにおいて切断した断面図である。 Next, as shown in FIG. 22, a cladding layer 50 is formed on the side surface and the upper surface of the i-Ge layer 30, and the upper surfaces of the p-Si region 21 and the p ⁻ -Si layer 20. Contact holes 50a and 50b for forming the electrode 41 and the p-side electrode 42 are formed. Specifically, the cladding layer 50 is formed by depositing a SiO ₂ film having a thickness of about 1000 nm by plasma CVD. Thereafter, a photoresist is applied on the formed cladding layer 50, exposed and developed by an i-line exposure device, and a resist (not shown) having an opening in a region where the contact holes 50a and 50b are to be formed. Form a pattern. After that, the contact holes 50a and 50b are formed by removing the cladding layer 50 in the region where the resist pattern is not formed by ICP dry etching. The contact hole 50a thus formed is formed in a substantially rectangular shape having a width We of about 5.0 μm and a length Le of about 24.0 μm, and the surface of the n-Ge region 31 is formed on the bottom surface Is exposed. Contact hole 50b is formed on both sides of contact hole 50a so as to have a substantially rectangular shape with a width Wf of about 4.0 μm and a length Le of about 24.0 μm. The surface of the region 21 is exposed. Thereafter, the resist pattern (not shown) is removed by O ₂ ashing. FIG. 22 (a) is a top view in this step, and FIG. 22 (b) is a cross-sectional view taken along dashed dotted line 22A-22B in FIG. 22 (a).

次に、図２３に示すように、コンタクトホール５０ａにｎ側電極４１、コンタクトホール５０ｂにｐ側電極４２を形成する。具体的には、コンタクトホール５０ａ、５０ｂが形成されているクラッド層５０の上に、スパッタリングにより、膜厚が約５００ｎｍのＡｌ膜を成膜する。この後、成膜されたＡｌ膜の上に、フォトレジストを塗布し、ｉ線露光装置により露光、現像を行うことにより、ｎ側電極４１及びｐ側電極４２が形成される領域に不図示のレジストパターンを形成する。この後、レジストパターンが形成されていない領域のＡｌ膜をドライエッチングにより除去することにより、ｎ側電極４１及びｐ側電極４２を形成する。この後、Ｏ_２アッシングにより不図示のレジストパターンを除去する。尚、図２３（ａ）は、この工程における上面図であり、図２３（ｂ）は、図２３（ａ）における一点鎖線２３Ａ−２３Ｂにおいて切断した断面図であり、図２３（ｃ）は、図２３（ａ）における一点鎖線２３Ｃ−２３Ｄにおいて切断した断面図である。 Next, as shown in FIG. 23, the n-side electrode 41 is formed in the contact hole 50a, and the p-side electrode 42 is formed in the contact hole 50b. Specifically, an Al film having a thickness of about 500 nm is formed on the cladding layer 50 in which the contact holes 50a and 50b are formed by sputtering. Thereafter, a photoresist is applied on the formed Al film, exposed and developed by an i-line exposure device, and not shown in the region where the n-side electrode 41 and the p-side electrode 42 are formed. Form a resist pattern. Thereafter, the n-side electrode 41 and the p-side electrode 42 are formed by removing the Al film in the region where the resist pattern is not formed by dry etching. Thereafter, the resist pattern (not shown) is removed by O ₂ ashing. 23 (a) is a top view in this step, FIG. 23 (b) is a cross-sectional view cut along the dashed dotted line 23A-23B in FIG. 23 (a), and FIG. 23 (c) is It is sectional drawing cut | disconnected in the dashed-dotted line 23C-23D in Fig.23 (a).

尚、上記以外の内容については、第１の実施の形態と同様である。 The contents other than the above are the same as in the first embodiment.

以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。 As mentioned above, although an embodiment was explained in full detail, it is not limited to a specific embodiment, and various modification and change are possible within the limits indicated in a claim.

上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に形成された入力光導波路と、
一方の側において前記入力光導波路が接続されているディテクタ部と、
前記ディテクタ部において、前記一方の側に対向する他方の側の端面に形成された反射膜と、
を有し、
前記ディテクタ部は、前記入力光導波路より入力された光を検出するものであって、
前記入力光導波路より前記ディテクタ部の一方の側に入力された光は、前記他方の側の端面に形成された前記反射膜により反射されることを特徴とする光半導体素子。
（付記２）
前記反射膜により反射された光は、前記一方の側において、前記入力光導波路と接続されている領域とは異なる領域に像を結像することを特徴とする付記１に記載の光半導体素子。
（付記３）
前記入力光導波路は、前記ディテクタ部の一方の側の中央部分に接続されており、
前記反射膜により反射された光は、前記ディテクタ部の一方の側において、前記入力光導波路が接続されている領域の両側に、各々像を結像することを特徴とする付記２に記載の光半導体素子。
（付記４）
前記ディテクタ部の一方の側において、前記入力光導波路が接続されている領域の両側には、一方の側の端面が形成されており、
前記ディテクタ部の一方の側の端面には、反射膜が形成されていることを特徴とする付記１から３のいずれかに記載の光半導体素子。
（付記５）
前記基板は、シリコンにより形成されており、
前記基板の上には、酸化シリコン膜が形成されており、
前記酸化シリコン膜の上に、前記入力光導波路及び前記ディテクタ部が形成されており、
前記入力光導波路は、シリコン層により形成されており、
前記ディテクタ部は、シリコン層と前記シリコン層の上にゲルマニウムを含む材料により形成された層が積層されたものにより形成されており、
前記入力光導波路は、前記ディテクタ部におけるシリコン層と接続されていることを特徴とする付記１から４のいずれかに記載の光半導体素子。
（付記６）
前記端面は、前記ゲルマニウムを含む材料により形成された層をドライエッチングにより除去することにより形成されていることを特徴とする付記５に記載の光半導体素子。
（付記７）
前記シリコン層には、第１の導電型の不純物元素がドープされた第１の導電型領域が形成されており、前記第１の導電型領域の上の一部に、前記ゲルマニウムを含む材料により形成された層が形成されており、
前記ゲルマニウムを含む材料により形成された層の上面には、前記ゲルマニウムを含む材料により形成された層に第２の導電型の不純物元素がドープされた第２の導電型領域が形成されており、
前記第２の導電型領域の上に、一方の電極が形成されており、
前記ディテクタ部は、前記第１の導電型領域の一部、前記ゲルマニウムを含む材料により形成された層、前記第２の導電型領域により形成されており、
前記第１の導電型領域の上において、前記ゲルマニウムを含む材料により形成された層が形成されていない領域には、他方の電極が形成されていることを特徴とする付記５または６に記載の光半導体素子。
（付記８）
前記反射膜は、誘電体多層膜、金属膜、誘電体と半導体により形成される多層膜のいずれかにより形成されていることを特徴とする付記１から７のいずれかに記載の光半導体素子。 Further, the following appendices will be disclosed in connection with the above description.
(Supplementary Note 1)
An input optical waveguide formed on a substrate,
A detector section to which the input optical waveguide is connected on one side;
A reflective film formed on an end face of the other side opposite to the one side in the detector section;
Have
The detector detects light input from the input optical waveguide, and
A light semiconductor device characterized in that light input to one side of the detector section from the input optical waveguide is reflected by the reflection film formed on the end face of the other side.
(Supplementary Note 2)
The optical semiconductor device according to claim 1, wherein the light reflected by the reflection film forms an image on an area different from an area connected to the input optical waveguide on the one side.
(Supplementary Note 3)
The input optical waveguide is connected to a central portion on one side of the detector unit,
The light according to claim 2, wherein the light reflected by the reflection film forms an image on each side of the area where the input optical waveguide is connected on one side of the detector unit. Semiconductor device.
(Supplementary Note 4)
On one side of the detector section, an end surface on one side is formed on both sides of the area where the input optical waveguide is connected,
The optical semiconductor device according to any one of appendices 1 to 3, wherein a reflection film is formed on an end face on one side of the detector unit.
(Supplementary Note 5)
The substrate is made of silicon,
A silicon oxide film is formed on the substrate,
The input optical waveguide and the detector section are formed on the silicon oxide film,
The input optical waveguide is formed of a silicon layer,
The detector section is formed by stacking a silicon layer and a layer formed of a material containing germanium on the silicon layer,
11. The optical semiconductor device according to any one of appendices 1 to 4, wherein the input optical waveguide is connected to a silicon layer in the detector unit.
(Supplementary Note 6)
The optical semiconductor device according to claim 5, wherein the end face is formed by removing the layer formed of the material containing germanium by dry etching.
(Appendix 7)
A first conductivity type region doped with an impurity element of a first conductivity type is formed in the silicon layer, and a part of the first conductivity type region is made of a material including germanium. The formed layer is formed,
A second conductivity type region doped with an impurity element of a second conductivity type is formed on the layer formed of the material containing germanium on the upper surface of the layer formed of the material containing germanium,
One electrode is formed on the second conductivity type region,
The detector portion is formed of a part of the first conductivity type region, a layer formed of a material containing the germanium, and the second conductivity type region.
The other electrode is formed in a region where the layer formed of the material containing germanium is not formed on the first conductivity type region. Optical semiconductor device.
(Supplementary Note 8)
The optical semiconductor device according to any one of appendices 1 to 7, wherein the reflection film is formed of any one of a dielectric multilayer film, a metal film, and a multilayer film formed of a dielectric and a semiconductor.

１０ＳＯＩ基板
１１Ｓｉ基板
１２ＢＯＸ層
２０ｐ⁻−Ｓｉ層
２１ｐ−Ｓｉ領域
３０ｉ−Ｇｅ層
３０ａディテクタ部の一方の側
３０ｂディテクタ部の他方の側
３１ｎ−Ｇｅ領域
４１ｎ側電極
４２ｐ側電極
５０クラッド層
６０入力光導波路
７０端面
７１反射膜 10 SOI substrate 11 Si substrate 12 BOX layer 20 ^p - -Si layer 21 p-Si region 30 i-Ge layer other side 31 of the one side 30b detector portion of 30a detector unit n-Ge region 41 n-side electrode 42 p Side electrode 50 clad layer 60 input optical waveguide 70 end face 71 reflection film

Claims

An input optical waveguide formed on a substrate,
A detector section to which the input optical waveguide is connected on one side;
A reflective film formed on an end face of the other side opposite to the one side in the detector section;
Have
The detector detects light input from the input optical waveguide, and
The input optical waveguide is connected to a central portion on one side of the detector unit,
The light input from the input optical waveguide to one side of the detector unit is reflected by the reflection film formed on the end face on the other side, and the input optical waveguide is reflected on one side of the detector unit. the optical semiconductor element characterized imaging to Rukoto each image on both sides of the area to which it is connected.

An input optical waveguide formed on a substrate,
A detector section to which the input optical waveguide is connected on one side;
A reflective film formed on an end face of the other side opposite to the one side in the detector section;
Have
The detector detects light input from the input optical waveguide, and
The light input from the input optical waveguide to one side of the detector unit is reflected by the reflective film formed on the end surface on the other side,
On one side of the detector section, an end surface on one side is formed on both sides of the area where the input optical waveguide is connected,
An optical semiconductor device characterized in that a reflection film is formed on an end face on one side of the detector section.

On one side of the detector section, an end surface on one side is formed on both sides of the area where the input optical waveguide is connected,
The end face of one side of the detector unit, an optical semiconductor device according to claim 1, wherein a reflection film is formed.

The substrate is made of silicon,
A silicon oxide film is formed on the substrate,
The input optical waveguide and the detector section are formed on the silicon oxide film,
The input optical waveguide is formed of a silicon layer,
The detector section is formed by stacking a silicon layer and a layer formed of a material containing germanium on the silicon layer,
The optical semiconductor device according to any one of claims 1 to 3 , wherein the input optical waveguide is connected to a silicon layer in the detector unit.

A first conductivity type region doped with an impurity element of a first conductivity type is formed in the silicon layer, and a part of the first conductivity type region is made of a material including germanium. The formed layer is formed,
A second conductivity type region doped with an impurity element of a second conductivity type is formed on the layer formed of the material containing germanium on the upper surface of the layer formed of the material containing germanium,
One electrode is formed on the second conductivity type region,
The detector portion is formed of a part of the first conductivity type region, a layer formed of a material containing the germanium, and the second conductivity type region.
5. The light according to claim 4 , wherein the other electrode is formed in a region where the layer made of the material containing germanium is not formed on the first conductivity type region. Semiconductor device.

The optical semiconductor device according to any one of claims 1 to 5 , wherein the reflection film is formed of any one of a dielectric multilayer film, a metal film, and a multilayer film formed of a dielectric and a semiconductor. .