JP6519792B2 - Method of manufacturing hydrogenated diamond MISFET having normally-off characteristics - Google Patents
Method of manufacturing hydrogenated diamond MISFET having normally-off characteristics Download PDFInfo
- Publication number
- JP6519792B2 JP6519792B2 JP2015174571A JP2015174571A JP6519792B2 JP 6519792 B2 JP6519792 B2 JP 6519792B2 JP 2015174571 A JP2015174571 A JP 2015174571A JP 2015174571 A JP2015174571 A JP 2015174571A JP 6519792 B2 JP6519792 B2 JP 6519792B2
- Authority
- JP
- Japan
- Prior art keywords
- misfet
- annealing
- hydrogenated diamond
- normally
- diamond
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Description
本発明はノーマリーオフ特性を有する水素化ダイヤモンドMISFETの製造方法に関し、特にそのままではノーマリーオン特性を有するこの種のMISFETをノーマリーオフ化する方法に関する。 The present invention relates to a method of manufacturing a hydrogenated diamond MISFET having normally-off characteristics, and more particularly to a method of normally-off making a MISFET of this type which has normally-on characteristics as it is.
GaN、SiC,ダイヤモンド等のワイドバンドギャップ半導体は、バンドギャップエネルギーが大きく、キャリア移動度が高く、またブレークダウン電界が大きなことから(非特許文献1〜5)、大電力及び高周波電子デバイスの作製に適していることはよく知られている。性能指数(figure of merit)を用いた理論計算によれば(非特許文献6、7)、ダイヤモンドベースの電力デバイスは、GaN及びSiCベースのデバイスに比べて非常に大きな出力電力及び大いに低い電力損失を示す。従って、ダイヤモンドは次世代の電力デバイスの有力な候補と考えられている(非特許文献8)。 Wide band gap semiconductors such as GaN, SiC, and diamond have high band gap energy, high carrier mobility, and high breakdown electric field (Non-patent documents 1 to 5), making high power and high frequency electronic devices It is well known that it is suitable for According to theoretical calculations with figure of merit (NPLs 6 and 7), diamond based power devices have much higher output power and much lower power loss compared to GaN and SiC based devices Indicates Therefore, diamond is considered as a strong candidate for the next generation of power devices (Non-Patent Document 8).
水素化ダイヤモンド(hydrogenated diamond, H-diamond)エピタキシャル層はシートホール密度1014cm−2ものホールを表面に蓄積するので(非特許文献9、10)、水素化ダイヤモンドは高性能ダイヤモンドベース電子デバイスの作製のための好適なp型チャネル層とみなされている(非特許文献11〜14)。そのホール生成のメカニズムはいまだに議論の最中であるが、炭素−水素(C−H)結合と表面吸着質アクセプタ(surface adsorbate acceptor)の両方がホール蓄積(hole accumulation)を生成するための本質的な条件であると信じられている(非特許文献15、16)。このような高密度のキャリア(約1014cm−2)を制御するため、高誘電率を有する絶縁体を用いた金属−絶縁体−半導体(MIS)ゲート構造が必要とされる(非特許文献17)。これに加えて、ノーマリーオン動作及びノーマリーオフ動作にそれぞれ対応するデプリーション(D)モード及びエンハンスメント(E)モードのMIS電界効果トランジスタ(MISFET)を準備することが重要である。 Hydrogenated diamond (H-diamond) epitaxial layers accumulate holes with a sheet hole density of 10 14 cm -2 on the surface (9, 10), so hydrogenated diamond is a high performance diamond-based electronic device. It is considered as a suitable p-type channel layer for preparation (nonpatent literature 11-14). The mechanism of hole formation is still under discussion, but both carbon-hydrogen (C-H) bonds and surface adsorbate acceptors are essential for the formation of hole accumulation. It is believed that the conditions are as follows (Non-Patent Documents 15 and 16). In order to control such high density carriers (about 10 14 cm -2 ), a metal-insulator-semiconductor (MIS) gate structure using an insulator having a high dielectric constant is required (non-patent document) 17). In addition to this, it is important to prepare a depletion (D) mode and an enhancement (E) mode MIS field effect transistor (MISFET) corresponding to the normally on operation and the normally off operation, respectively.
最近、この目的を達成するため、高誘電率(high-k)絶縁体を水素化ダイヤモンド上に堆積させてMISFETを作製することが行なわれてきた(非特許文献18〜21)。二層構造の高誘電率酸化物絶縁体を原子層堆積(ALD)及び高周波スパッタ堆積(SD)により作製した。厚さが約4.0nmの薄いALD絶縁体は、SD絶縁体堆積中に水素表面が放電損傷をこうむらないようにする役割を果たしていた。本願発明者が以前に報告したところによれば(非特許文献18〜21)、SD−Ta2O5/ALD−Al2O3/水素化ダイヤモンド及びSD−ZrO2/ALD−Al2O3/水素化ダイヤモンドMISFETはノーマリーオン特性を示した(非特許文献18、19)。その反対に、SD−LaAlO3/ALD−Al2O3/水素化ダイヤモンド及びAD−HfO2/水素化ダイヤモンドMISFETはノーマリーオフ特性を示した(非特許文献20、21)。これはEモードMISFETが作製できることを示した最初の報告であると信じており、また水素化ダイヤモンドベースのインバーター作製法の開発を提案するものであったが(非特許文献22)、EモードMISFETがノーマリーオフ特性を有するようになる理由も、またこの製造プロセス中のどの特定の処理ステップがノーマリーオフ特性をもたらすかについても依然として不明であった。 Recently, in order to achieve this purpose, a high dielectric constant (high-k) insulator has been deposited on hydrogenated diamond to produce a MISFET (Non-Patent Documents 18 to 21). A two-layer high dielectric constant oxide insulator was fabricated by atomic layer deposition (ALD) and radio frequency sputter deposition (SD). A thin ALD insulator about 4.0 nm thick served to keep the hydrogen surface from sustaining discharge damage during SD insulator deposition. According to the present inventor previously reported (non-patent documents 18 to 21), SD-Ta 2 O 5 / ALD-Al 2 O 3 / hydrogenated diamond and SD-ZrO 2 / ALD-Al 2 O 3 The hydrogenated diamond MISFET exhibited normally on characteristics (Non-patent Documents 18 and 19). As Conversely, SD-LaAlO 3 / ALD- Al 2 O 3 / hydrogenated diamond and AD-HfO 2 / hydrogenation diamond MISFET showed normally-off characteristic (non-patent literature 20, 21). This is believed to be the first report showing that E-mode MISFET can be produced, and proposed development of a method for producing a hydrogenated diamond based inverter (Non-patent Document 22), but E-mode MISFET The reason for becoming normally-off properties was also unclear as to which particular processing step in the manufacturing process resulted in normally-off properties.
本発明の課題は、ノーマリーオフ動作する水素化ダイヤモンドMISFETを作製するための条件を明らかにし、ノーマリーオフ/オン動作する水素化ダイヤモンドMISFETを作り分けることができるようにすることにある。 It is an object of the present invention to clarify conditions for producing a normally-off hydrogenated diamond MISFET and to enable a normally-off / on hydrogenated diamond MISFET to be separately fabricated.
本発明の一側面によれば複数層構造のゲート酸化物を用いた水素化ダイヤモンドMISFETの製造方法であって、前記ゲート酸化物を水素化ダイヤモンド上に形成した後の任意の時点で160℃から350℃の範囲でアニールするステップを含む、ノーマリーオフ特性を有する水素化ダイヤモンドMISFETの製造方法が与えられる。
ここで、前記複数層構造のゲート酸化物は前記水素化ダイヤモンドに隣接して原子堆積層で形成された第1の層及び前記第1の層の上にスパッタで構成された第2の層を含んでよい。
また、前記第1の層はAl2O3及びHfO2からなる群から選択された材料で形成され、前記第2の層はLaAlO3、Ta2O5、ZrO2、HfO2から選択された材料で形成されてよい。
また、前記水素化ダイヤモンドはエピタキシャル成長された層であってよい。
According to one aspect of the present invention, there is provided a method of producing a hydrogenated diamond MISFET using a multi-layered gate oxide, wherein the gate oxide is formed at 160 ° C. at any time after formation on the hydrogenated diamond. A method of making a hydrogenated diamond MISFET with normally-off characteristics is provided that includes the step of annealing in the range of 350 ° C.
Here, the multi-layered gate oxide is formed of a first layer formed of an atomic deposition layer adjacent to the hydrogenated diamond and a second layer formed by sputtering on the first layer. May be included.
Further, the first layer is formed of a material selected from the group consisting of Al 2 O 3 and HfO 2, and the second layer is selected from LaAlO 3 , Ta 2 O 5 , ZrO 2 , HfO 2 It may be formed of a material.
The hydrogenated diamond may be an epitaxially grown layer.
本発明によれば、水素化ダイヤモンドMISFETを性能の実質的な劣化を伴うことなく簡単な処理によりノーマリーオフ化することができる。 According to the present invention, the hydrogenated diamond MISFET can be made normally off by simple processing without substantial deterioration in performance.
本願発明者の以前の研究によれば、水素化ダイヤモンドベースのMISFETがノーマリーオン特性となるかノーマリーオフ特性となるかは、絶縁材料及びデバイス構造とは独立しているが、製造プロセスに高い再現性で依存していることが見いだされた(非特許文献18〜21)。これを図1を参照しながら説明する。ステップ1のメサ構造作製はDモードMISFETとEモードMISFETの両方に共通な最初のステップであるが、2番目のステップは異なる。Eモード(ノーマリーオフ)MISFETの場合は、ステップ2でゲート酸化物及びコンタクトを作成した。一方、Dモード(ノーマリーオン)MISFETの場合には、ステップ2でソース/ドレインオーミックコンタクトを作製した。この研究成果を公表した後、本願発明者は更に研究を進め、2つの作製プロセスの間で実験の詳細を比較し、その結果、明白な違いとして、ノーマリーオフMISFETの絶縁物/水素化ダイヤモンド界面がフォトレジストベーキングの間に180℃で5分間アニールしたが、他方、ノーマリーオンMISFETの絶縁物/水素化ダイヤモンド界面についてはアニールプロセスを行わなかったことを見出した。水素化ダイヤモンドチャネル層は熱に敏感であるため(非特許文献23)、はアニールステップによりホールが消失してノーマリーオフ特性が得られると考えられる。従って、本願発明では水素化ダイヤモンドベースMISFETの電気特性へのアニール処理の影響を利用する。 According to the inventor's previous studies, whether a hydrogenated diamond based MISFET is normally on or normally off is independent of the insulating material and device structure, but in the manufacturing process It was found to be highly reproducible (18-21). This will be described with reference to FIG. The mesa structure fabrication in step 1 is the first step common to both D-mode and E-mode MISFETs, but the second step is different. In the case of the E mode (normally off) MISFET, gate oxide and contact were formed in step 2. On the other hand, in the case of the D mode (normally on) MISFET, a source / drain ohmic contact was produced in step 2. After publishing this research result, the inventors proceeded further research and compared the experimental details between the two fabrication processes, and as a result, the obvious difference between the insulator / hydrogenated diamond of normally-off MISFET It was found that the interface was annealed at 180 ° C. for 5 minutes during photoresist baking, while the annealing process was not performed for the insulator / hydrogenated diamond interface of a normally on MISFET. Since the hydrogenated diamond channel layer is sensitive to heat (Non-patent Document 23), it is believed that holes disappear by the annealing step and a normally-off characteristic is obtained. Accordingly, the present invention utilizes the effect of the annealing process on the electrical properties of the hydrogenated diamond based MISFET.
本発明の一形態によれば、たとえばLaAlO3/Al2O3/水素化ダイヤモンドMISFETなどの水素化ダイヤモンドベースのMISFETのノーマリーオン/オフ動作は180℃のアニールによって制御することができる。このアニールを行うことにより、LaAlO3/Al2O3/水素化ダイヤモンドMISFETのVTHの値は0.8±0.1Vから−0.5±0.1Vに変化したが、このことはMISFETがノーマリーオン動作からノーマリーオフ動作へと変化したことを示している。またこのアニールを行うことにより、C−Vカーブのフラットバンド電圧はゼロから負の値へと変化した。水素化ダイヤモンドMISFETをノーマリーオン動作からノーマリーオフ動作へ変化させることができるアニール温度は160℃から350℃の範囲である。 According to one aspect of the invention, the normally on / off operation of a hydrogenated diamond based MISFET, such as, for example, LaAlO 3 / Al 2 O 3 / hydrogenated diamond MISFET, can be controlled by annealing at 180 ° C. By performing this annealing, the value of V TH of LaAlO 3 / Al 2 O 3 / hydrogenation diamond MISFET has been changed to -0.5 ± 0.1 V from 0.8 ± 0.1 V, this is MISFET Indicates a change from normally on operation to normally off operation. Moreover, the flat band voltage of the CV curve changed from zero to a negative value by performing this annealing. The annealing temperature at which the hydrogenated diamond MISFET can be changed from the normally on operation to the normally off operation is in the range of 160 ° C to 350 ° C.
ノーマリーオン/オフ制御のメカニズムは以下のように解釈される。アニールを行う前は、水素化ダイヤモンドチャネル層上の吸着質アクセプタ(adsorbate acceptor)は水素化ダイヤモンドチャネル層中にホール蓄積(hole accumulation)をもたらし、これによってMISFETはノーマリーオン特性を示す。しかし、上述した温度範囲でのアニールを行った後では、吸着質アクセプタがそこから拡散して散逸するかあるいは酸化物中の正電荷によって相殺される。これによって、水素化ダイヤモンドチャネル層中のホール密度の大幅な低下が引き起こされて、MISFETがノーマリーオフ特性を示すようになる。ノーマリーオン/ノーマリーオフ特性の水素化ダイヤモンドベースMISFETを制御可能に作り分けることにより、ノーマリーオフ特性を必要とするCMOS集積回路を開発することができるようになる。 The mechanism of normally on / off control is interpreted as follows. Before annealing, the adsorbate acceptor on the hydrogenated diamond channel layer results in hole accumulation in the hydrogenated diamond channel layer, whereby the MISFET exhibits normally on characteristics. However, after annealing in the temperature range described above, the adsorbate acceptor diffuses therefrom and dissipates, or is offset by the positive charge in the oxide. This causes a significant reduction in the hole density in the hydrogenated diamond channel layer and causes the MISFET to exhibit normally-off characteristics. By controllably forming hydrogenated diamond based MISFETs of normally on / normal off characteristics, it becomes possible to develop CMOS integrated circuits that require normally off characteristics.
以下、実施例により本発明をさらに詳細に説明する。しかしながら、言うまでもないことであるが、本発明は以下の実施例に限定されるものではないことに注意されたい。 Hereinafter, the present invention will be described in more detail by way of examples. However, needless to say, it should be noted that the present invention is not limited to the following examples.
2.5×2.5×0.5mm3のサイズの単結晶ダイヤモンド(001)基板上に、マイクロ波プラズマCVD(microwave plasma-enhanced chemical vapor deposition)技術によって水素化ダイヤモンドエピタキシャル層を成長させた。このCVD処理の際の堆積温度、チャンバー圧、CH4流量及びH2流量はそれぞれ900〜940℃、80Torr、0.5sccm及び500sccmであった。この水素化ダイヤモンドエピタキシャル層上に、図1に示すプロセスにより水素化ダイヤモンドMISFETを作製した。なお、このような水素化ダイヤモンドMISFETを作製するプロセス自体は当業者に周知であるため、詳細な説明はここでは与えないが、必要に応じて非特許文献19を参照されたい。 A hydrogenated diamond epitaxial layer was grown on a 2.5 × 2.5 × 0.5 mm 3 size single crystal diamond (001) substrate by microwave plasma-enhanced chemical vapor deposition (CVD) technique. The deposition temperature, chamber pressure, CH 4 flow rate and H 2 flow rate during this CVD process were 900 to 940 ° C., 80 Torr, 0.5 sccm and 500 sccm, respectively. A hydrogenated diamond MISFET was fabricated on the hydrogenated diamond epitaxial layer by the process shown in FIG. The process for producing such a hydrogenated diamond MISFET is itself well known to those skilled in the art, so a detailed description will not be given here, but if necessary, please refer to Non-Patent Document 19.
MISFETの電気特性へのアニールの影響を調べるため、最初にノーマリーオンモードのMISFETを図1に示すプロセスを使って作製した。このMISFETを作製した後、180℃で5分間及び10分間アニールした。ここで、MISFETの二層絶縁体はそれぞれ120℃及び室温で水素化ダイヤモンド上に順番に堆積したALD−Al2O3バッファ層及びSD−LaAlO3層とした。ALD法及びSD法の具体的な条件は非特許文献20を参照されたい。 In order to investigate the influence of annealing on the electrical properties of the MISFET, initially, a normally on mode MISFET was fabricated using the process shown in FIG. After fabricating this MISFET, it was annealed at 180 ° C. for 5 minutes and 10 minutes. Here, the two-layer insulator of the MISFET was an ALD-Al 2 O 3 buffer layer and an SD-LaAlO 3 layer deposited sequentially on hydrogenated diamond at 120 ° C. and room temperature, respectively. For the specific conditions of the ALD method and the SD method, refer to Non-Patent Document 20.
作製したMISFETの断面構造の模式図を図2に示す。ここで、ALD絶縁体(ALD−Al2O3バッファ)層及びSD絶縁体(SD−LaAlO3)層の厚さはそれぞれ3.0nm及び23.4nmとした。これらの厚さはエリプソメータにより確認した。ゲート電極、ソース電極及びドレイン電極の層構成は何れもAu(200nm)/T(20nm)/Pd(10nm)とし、電子ビーム蒸着によって蒸着した。ここで、Pdは水素化ダイヤモンド表面への金属コンタクトである。MISFETのゲート長(LG)及びゲート幅(WG)はそれぞれ4μm及び150μmに維持した。ソース/ドレインオーミック接続と酸化物絶縁体との間隔(dS/D−oxide)は5μmに維持した。MISFETと同時に平面型(planar type)MISキャパシタを作製した。円形ゲート電極の直径を200μmとし、オーミックなAu/Ti/Pdコンタクトと酸化物絶縁体との間隔を10μmとした。アニール前後のこれらMISFET及びMISキャパシタの電気特性を、高性能MX−200/Bプローバを使用して室温で測定した。MISキャパシタの容量−電圧特性測定用周波数は50kHzに維持した。LaAlO3/Al2O3/水素化ダイヤモンド界面の化学構造を解析するため、Csコレクタ及びエネルギー分散X線解析(EDX)システムを備えた原子分解能走査型透過電子顕微鏡(STEM)(非特許文献24)を使用した。 A schematic view of the cross-sectional structure of the produced MISFET is shown in FIG. Here, the thicknesses of the ALD insulator (ALD-Al 2 O 3 buffer) layer and the SD insulator (SD-LaAlO 3 ) layer were 3.0 nm and 23.4 nm, respectively. These thicknesses were confirmed by ellipsometer. The layer configuration of each of the gate electrode, the source electrode and the drain electrode was Au (200 nm) / T (20 nm) / Pd (10 nm), and vapor deposition was performed by electron beam evaporation. Here, Pd is a metal contact to the hydrogenated diamond surface. The gate length (L G ) and the gate width (W G ) of the MISFET were maintained at 4 μm and 150 μm, respectively. The distance between the source / drain ohmic connection and the oxide insulator (dS / D-oxide ) was maintained at 5 μm. A planar type MIS capacitor was manufactured simultaneously with the MISFET. The diameter of the circular gate electrode was 200 μm, and the distance between the ohmic Au / Ti / Pd contact and the oxide insulator was 10 μm. The electrical properties of these MISFETs and MIS capacitors before and after annealing were measured at room temperature using a high performance MX-200 / B prober. The frequency for measuring the capacitance-voltage characteristics of the MIS capacitor was maintained at 50 kHz. Atomic resolution scanning transmission electron microscopy (STEM) with Cs collector and energy dispersive x-ray analysis (EDX) system to analyze the chemical structure of LaAlO 3 / Al 2 O 3 / hydrogenated diamond interface )It was used.
図3は180℃でのアニール前後のLaAlO3/Al2O3/水素化ダイヤモンドMISFETのドレイン−ソース間電流−電圧(IDS−VDS)特性を示す。図3(a)はアニール前の、図3(b)は5分間のアニール後の、また図3(c)は10分間のアニール後のIDS−VDS特性である。ここで、ゲート−ソース間電圧は−5.0Vから2.5V,まで+0.5V刻みで変化させた。これらのMISFETは何れも良好に動作し、またp型チャネル特性を示した。何れのIDS−VDS曲線についても、VDSが低い範囲で明確に線形の領域が観察される。これは、Au/Ti/Pd金属と水素化ダイヤモンド表面とが良好にオーミック接続していることを示す。アニール前のMISFETの場合にはIDSの最大値(IDS maximum)(IDSmax)は−31.3mA・mm−1であった。180℃で5分及び10分アニールした場合のIDSmaxはそれぞれ−28.3mA・mm−1及び−28.7mA・mm−1であった。 FIG. 3 shows the drain-source current-voltage (I DS -V DS ) characteristics of the LaAlO 3 / Al 2 O 3 / hydrogenated diamond MISFET before and after annealing at 180 ° C. FIG. 3 (a) shows the I DS -V DS characteristics before annealing, FIG. 3 (b) after annealing for 5 minutes, and FIG. 3 (c) after annealing for 10 minutes. Here, the gate-source voltage was changed from +5.0 V to 2.5 V, in +0.5 V steps. Each of these MISFETs operated well and exhibited p-type channel characteristics. For any I DS- V DS curve, a clearly linear region is observed in the low V DS range. This indicates that the Au / Ti / Pd metal and the hydrogenated diamond surface have a good ohmic connection. The maximum value of the I DS in the case of pre-anneal MISFET (I DS maximum) (I DSmax) was -31.3mA · mm -1. The I DSmax when annealed at 180 ° C. for 5 minutes and 10 minutes was −28.3 mA · mm −1 and −28.7 mA · mm −1 , respectively.
このMISFETのアニール前後の伝達特性を図4に示す。閾値電圧(VTH)は−√(|IDS|)とVGSとの関係から判定することができる。アニール前のVTHは0.8±0.1Vと判定されたが、これはノーマリーオン特性を示す。しかし、180℃で5分及び10分のアニール後のVTHは−0.5±0.1Vと変化して、ノーマリーオフ特性となった。VTHと実効移動度(μeff)との関係(非特許文献21)から、アニール前、並びに180℃で5分間及び10分間のアニール前後のμeffの値はそれぞれ56.5±0.5cm2・V−1・s−1、57.7±0.5cm2・V−1・s−1及び58.2±0.5cm2・V−1・s−1と計算された。ここで、μeffの値はDモード及びEモードMISFETの両者についてほとんど一定であることに注意されたい。これは、アニールはMIS界面を劣化させないことを示している。ポストアニールによりMISFETをノーマリーオン特性からノーマリーオフ特性へと変化させることができる。これは、水素化ダイヤモンドチャネル層中の平衡段階にあるホール(非特許文献24)が180℃でアニールすると消滅することを示している。 The transfer characteristics of this MISFET before and after annealing are shown in FIG. The threshold voltage (V TH ) can be determined from the relationship between −√ (| I DS |) and V GS . V TH before annealing has been determined to 0.8 ± 0.1 V, which shows the normally-on characteristics. However, the V TH after annealing of 5 minutes and 10 minutes at 180 ° C. varies with -0.5 ± 0.1 V, was the normally-off characteristics. From the relationship between V TH and the effective mobility (μ eff ) (non-patent document 21), the values of μ eff before and 5 minutes after annealing at 180 ° C. for 5 minutes and 10 minutes are 56.5 ± 0.5 cm, respectively. It was calculated as 2 · V −1 · s −1 , 57.7 ± 0.5 cm 2 · V −1 · s −1 and 58.2 ± 0.5 cm 2 · V −1 · s −1 . Note that the value of μ eff is almost constant for both D mode and E mode MISFETs. This indicates that the annealing does not degrade the MIS interface. The post-annealing can change the MISFET from the normally on characteristic to the normally off characteristic. This indicates that the equilibrated holes in the hydrogenated diamond channel layer (NPL 24) disappear when annealed at 180 ° C.
絶縁体/水素化ダイヤモンド界面へのアニールの効果を更に明らかにするため、LaAlO3/Al2O3/水素化ダイヤモンド構造のSTEM像及びMISキャパシタのC−V特性を調べた。 In order to further clarify the effect of annealing to the insulator / hydrogenated diamond interface, STEM images of the LaAlO 3 / Al 2 O 3 / hydrogenated diamond structure and the CV characteristics of the MIS capacitor were investigated.
図5はLaAlO3/Al2O3/水素化ダイヤモンド界面のSTEM像であり、図5(a)がアニール前の、また図5(b)がアニール後の像を示す。アニール前後のSTEM像を比べることにより、アニールは酸化物/水素化ダイヤモンド界面の急峻さと酸化物絶縁体のアモルファス構造の何れも変化させないことがわかる。従って、180℃という低温でのアニールは、ダイヤモンド界面の結晶構造に影響を与えることができない。 FIG. 5 is a STEM image of the LaAlO 3 / Al 2 O 3 / hydrogenated diamond interface, and FIG. 5 (a) shows the image before annealing and FIG. 5 (b) shows the image after annealing. By comparing the STEM images before and after annealing, it can be seen that the annealing does not change either the steepness of the oxide / hydrogenated diamond interface or the amorphous structure of the oxide insulator. Therefore, annealing at a low temperature of 180 ° C. can not affect the crystal structure of the diamond interface.
図6はLaAlO3/Al2O3/水素化ダイヤモンド界面でのC、La、O及びAl元素の深さ方向プロファイルであり、図6(a)がアニール前の、図6(b)が180℃でのアニール後のプロファイルを示す。アニール前の図6(a)から、La、Al及びO元素が一様に分布していることが見て取れる。しかし、図6(b)に示すアニール後のプロファイルはLa及びAl元素の分布が一様でなくなったことを示す。 FIG. 6 is a depth direction profile of C, La, O and Al elements at the LaAlO 3 / Al 2 O 3 / hydrogenated diamond interface, and FIG. 6 (a) is before annealing, FIG. 6 (b) is 180 The profile after annealing in ° C is shown. It can be seen from FIG. 6 (a) before annealing that the La, Al and O elements are uniformly distributed. However, the profile after annealing shown in FIG. 6 (b) indicates that the distributions of La and Al elements are not uniform.
図7はLaAlO3/Al2O3/水素化ダイヤモンドMISキャパシタのC−V特性を示す。図7の左下にある差し込み図は平面型MISキャパシタの上面図である。図中のC−V曲線は何れもはっきりした蓄積状態領域(accumulation region)及び空乏状態領域(depletion region)を有する。これは高品質なLaAlO3/Al2O3絶縁体が水素化ダイヤモンド上に作製されていることを示唆している。空乏状態領域内でのアニール前及び180℃で5分間のアニール後のC−V曲線は、ゲートバイアスに対する鋭い依存性を示しているが、これはLaAlO3/Al2O3/水素化ダイヤモンド界面における低密度界面状態(low-density interfacial state)を示している(非特許文献26、27)。アニール時間が10分の場合には、空乏状態C−V曲線はやや横に拡がった曲線になっている。これは、おそらくは長時間のアニールでLaAlO3/Al2O3/水素化ダイヤモンド界面の品質が劣化したことを示しているのであろう(非特許文献26、27)。重要な特徴は、アニール前後でC−V曲線に0.47Vの電圧シフト(VShift)が起こることである。図7中のゲートバイアス=0Vの位置に下向きの太矢印で示すところのアニール前のフラットバンド電圧VFB=VGS=0は、180℃でのアニール後は−0.47Vシフトする。このことは、アニールによってALD−Al2O3/水素化ダイヤモンド界面の負電荷密度及び水素化ダイヤモンドチャネル層中のシートホール密度(sheet hole density)Npが減少することを意味している。Npは以下の式で評価することができる。 FIG. 7 shows the C-V characteristics of the LaAlO 3 / Al 2 O 3 / hydrogenated diamond MIS capacitor. The inset at the bottom left of FIG. 7 is a top view of the planar MIS capacitor. All of the C-V curves in the figure have a well-defined accumulation region and a depletion region. This suggests that high quality LaAlO 3 / Al 2 O 3 insulators are fabricated on hydrogenated diamond. The C-V curves prior to annealing in the depleted region and after annealing for 5 minutes at 180 ° C. show a sharp dependence on the gate bias, which corresponds to the LaAlO 3 / Al 2 O 3 / hydrogenated diamond interface. Low-density interface state in the above (Non-Patent Documents 26 and 27). When the annealing time is 10 minutes, the depleted C-V curve is a curve which spreads slightly to the side. This probably indicates that the quality of the LaAlO 3 / Al 2 O 3 / hydrogenated diamond interface has been deteriorated by long-time annealing (Non-patent Documents 26 and 27). An important feature is that a 0.47 V voltage shift (V Shift ) occurs in the CV curve before and after annealing. The flat band voltage V FB = V GS = 0 before annealing as indicated by a thick arrow pointing downward at the position of gate bias = 0 V in FIG. 7 shifts by −0.47 V after annealing at 180 ° C. This means that the annealing reduces the negative charge density at the ALD-Al 2 O 3 / hydrogenated diamond interface and the sheet hole density N p in the hydrogenated diamond channel layer. N p can be evaluated by the following equation.
Np=COX・(Vshift/q) (1) N p = C OX (V shift / q) (1)
ここで、q及びCOXはそれぞれ電気素量(1.6×10−19C)及びLaAlO3/Al2O3絶縁体のキャパシタンス(0.29μF・cm−2)である。これから、Npの値を8.5×1011cm−2と計算することができる。 Here, q and C OX are an elementary charge (1.6 × 10 −19 C) and a capacitance (0.29 μF · cm −2 ) of the LaAlO 3 / Al 2 O 3 insulator, respectively. From this, the value of N p can be calculated to be 8.5 × 10 11 cm −2 .
以下に示す表は各種の酸化物絶縁体を使用し、また各種のデバイス構造(サイズ)を採用した水素化ダイヤモンドMISFETに対して、そのノーマリーオン/オフ特性へのアニールの影響をまとめたものである。ここで右端のカラムがOn、OffとあるのはそれぞれMISFETがノーマリーオン特性、ノーマリーオフ特性を有することを示す。また、全てのMISFETについてゲート幅WGは150μmとした。なお、表中のデータには本願発明者が以前発表した論文(非特許文献18〜21)に記載してあったデータを含む。 The table below summarizes the effects of annealing on the normally on / off characteristics of hydrogenated diamond MISFETs using various oxide insulators and adopting various device structures (sizes) It is. Here, that the rightmost column is On or Off indicates that the MISFET has a normally on characteristic and a normally off characteristic, respectively. In addition, the gate width W G was 150 μm for all the MISFETs. The data in the table includes the data described in the papers (non-patent documents 18 to 21) previously published by the inventor of the present application.
LaAlO3/Al2O3/水素化ダイヤモンドMISFETでは、製造プロセス中にアニールステップが存在しない場合は、VTHはノーマリーオン特性に対応する正の値を取る。逆に、製造プロセス中にアニールステップが存在する場合には、VTHはノーマリーオフ特性に対応する負の値を取る。上で参照したところの本願発明者の論文中の非特許文献18、19及び21では、SD−Ta2O5/ALD−Al2O3/水素化ダイヤモンド、AD−ZrO2/ALD−Al2O3/水素化ダイヤモンド、及びSD−HfO2/ALD−HfO2/水素化ダイヤモンドMISFETについて、アニールを行った場合と行わなかった場合の一方だけのVTHしか調べていないが、これらもSD−LaAlO3/ALD−Al2O3/水素化ダイヤモンドMISFETから得られた結論と一致するノーマリーオン/オフ特性を示している。MISFETを180℃でアニールした後、水素化ダイヤモンドチャネル層のホール密度は大きく減少するものと考えることができる。表面C−H結合及び吸着質アクセプタがVGS=0の平衡段階でのホール蓄積のために必要とされるので(非特許文献15、16)、C−H結合の分解あるいは吸着質アクセプタの消失の結果ノーマリーオフ特性がもたらされると信じられる。しかしアニール温度が200℃以下の場合はC−H結合は非常に安定していると報告されている(非特許文献23)。従って、実際に起こっていると考えられる現象は、酸化物中で酸化物/水素化ダイヤモンド界面に近い部分における吸着質アクセプタ密度の減少ということになる。以下でこれをさらに詳細に説明する。 In the LaAlO 3 / Al 2 O 3 / hydrogenated diamond MISFET, V TH takes a positive value corresponding to a normally on characteristic if there is no annealing step during the manufacturing process. Conversely, if the annealing step is present during the manufacturing process, V TH is a negative value corresponding to the normally-off characteristics. In Non-Patent Documents 18, 19 and 21 in the present inventor's article referred to above, SD-Ta 2 O 5 / ALD-Al 2 O 3 / hydrogenated diamond, AD-ZrO 2 / ALD-Al 2 With regard to O 3 / Hydrogenated diamond and SD-HfO 2 / ALD-HfO 2 / Hydrogenated diamond MISFET, only V TH with or without annealing was examined, but these are also SD- It shows normally on / off characteristics consistent with the conclusions obtained from LaAlO 3 / ALD-Al 2 O 3 / hydrogenated diamond MISFETs. After annealing the MISFET at 180 ° C., the hole density of the hydrogenated diamond channel layer can be considered to be greatly reduced. As surface CH bonds and adsorbate acceptors are required for hole accumulation in the equilibrium stage of V GS = 0 (Non-patent documents 15 and 16), decomposition of CH bonds or disappearance of adsorber acceptors It is believed that the result is a normally-off feature. However, the C—H bond is reported to be very stable when the annealing temperature is 200 ° C. or less (Non-patent Document 23). Therefore, the phenomenon that is considered to be actually occurring is a decrease in the adsorbant acceptor density in the portion near the oxide / hydrogenated diamond interface in the oxide. This will be explained in more detail below.
図8(a)は水素化ダイヤモンドエピタキシャル層についての概略構造及びバンドダイヤグラムを、また図8(b)並びに(c)及び(d)はそれぞれアニール前及びアニール後のLaAlO3/Al2O3/水素化ダイヤモンドについての概略構造及びバンドダイヤグラムを示す。図8中のVBM、CBM及びEFはそれぞれ価電子帯上端(valence band maximum)、伝導体下端(conduction band minimum)、及びフェルミ準位を表す。 FIG. 8 (a) shows the schematic structure and band diagram for the hydrogenated diamond epitaxial layer, and FIGS. 8 (b) and (c) and (d) show LaAlO 3 / Al 2 O 3 / before and after annealing, respectively. 1 shows a schematic structure and band diagram for hydrogenated diamond. VBM, CBM and EF in FIG. 8 indicate valence band maximum, conduction band minimum and Fermi level, respectively.
図8(a)に示す水素化ダイヤモンドエピタキシャル層の場合には、その表面近くのC−H結合上に負に帯電したアクセプタが存在し(非特許文献23)、移動ドーピング構造(transfer doping architecture)によって水素化ダイヤモンドチャネル層中にホール(図8(a)、(b)中のh+)が蓄積される(非特許文献15、28)。ここで、ホール密度は負に帯電したアクセプタの密度と等しい。水素化ダイヤモンドは表面に向かって上向きのバンド曲がりを示す(非特許文献25、29)。これはホール蓄積を意味する。 In the case of the hydrogenated diamond epitaxial layer shown in FIG. 8 (a), a negatively charged acceptor is present on the C—H bond near the surface (Non-Patent Document 23), and the transfer doping architecture (transfer doping architecture) As a result, holes (h + in FIGS. 8A and 8B) are accumulated in the hydrogenated diamond channel layer (Non-patent Documents 15 and 28). Here, the hole density is equal to the density of negatively charged acceptors. Hydrogenated diamond exhibits band bending upward toward the surface (Non-patent Documents 25 and 29). This means hole accumulation.
水素化ダイヤモンド上にLaAlO3/Al2O3二重層を堆積した後、図8(b)に示すように、負に帯電したアクセプタは絶縁体近くに保持され(非特許文献30)、水素化ダイヤモンドはALD−Al2O3/水素化ダイヤモンド界面に向かって上向きのバンド曲がりを示す。C−H結合と負に帯電したアクセプタは両方とも界面に位置するので、ホールは水素化ダイヤモンドチャネル層中に蓄積されることができ、従ってアニール前のMISFETはノーマリーオン特性を示す。MISFETを180℃でアニールした後は、界面に二つの変化が起こり得る。その一つは、図8(c)に示すように、界面には負に帯電したアクセプタが存在しなくなることである。この場合、水素化ダイヤモンドのエネルギーバンドは平坦になるかあるいは界面に対して下向きの曲がりを示す。もう一方は、図8(d)に示すように、界面には負に帯電したアクセプタが依然として存在して、水素化ダイヤモンドのエネルギーバンドは界面に対して僅かな上向きの曲がりを示す。しかし、アニール後には、負に帯電したアクセプタは、LaAlO3/Al2O3混合層中に生成した正の電荷によって相殺される。上述した起こり得る二通りの界面電荷状態の何れでも、GGS=0ではホールが水素化ダイヤモンドチャネル層中に蓄積されるのは困難である。よって、アニールされたMISFETはノーマリーオフ特性を示す。 After depositing the LaAlO 3 / Al 2 O 3 double layer on hydrogenated diamond, the negatively charged acceptor is held close to the insulator as shown in FIG. The diamond exhibits an upward band bend towards the ALD-Al 2 O 3 / hydrogenated diamond interface. Since both C—H bonds and negatively charged acceptors are located at the interface, holes can be accumulated in the hydrogenated diamond channel layer, and thus the MISFET before annealing exhibits normally on characteristics. After annealing the MISFET at 180 ° C., two changes can occur at the interface. One of them is the absence of negatively charged acceptors at the interface as shown in FIG. 8 (c). In this case, the energy band of the hydrogenated diamond is flat or shows a downward curve to the interface. On the other hand, as shown in FIG. 8 (d), negatively charged acceptors still exist at the interface, and the energy band of hydrogenated diamond shows a slight upward bend to the interface. However, after annealing, negatively charged acceptors are offset by the positive charge generated in the LaAlO 3 / Al 2 O 3 mixed layer. In either of the two possible interface charge states described above, it is difficult for holes to be accumulated in the hydrogenated diamond channel layer at G GS = 0. Thus, the annealed MISFET exhibits normally-off characteristics.
従って、ノーマリーオフ特性を示す原因は、アニール後における絶縁体/水素化ダイヤモンド界面近くでのアクセプタ密度の減少にあると考えられる。しかしながら、ノーマリーオフMISFETについてのホール移動機構を明らかにすることは現状では困難である。ホールは恐らく水素化ダイヤモンドが酸化物絶縁体で覆われていない表面チャネルあるいはダイヤモンドエピタキシャル層中の残余のアクセプタからもたらされる(非特許文献31)。他の可能な説明は、負のVGSが負に帯電したアクセプタとそれを相殺している正電荷との平衡を変化させてホール蓄積をもたらすというものである。 Therefore, it is believed that the cause of the normally-off characteristic is a decrease in acceptor density near the insulator / hydrogenated diamond interface after annealing. However, it is difficult at present to clarify the hole transfer mechanism for the normally-off MISFET. Holes are probably derived from surface channels where the hydrogenated diamond is not covered with oxide insulator or remaining acceptors in the diamond epitaxial layer (31). Another possible explanation is that the negative V GS changes the balance between the negatively charged acceptor and the positive charge offsetting it, leading to hole accumulation.
負に帯電した吸着質として利用可能なものは、HCO3 −やOH−のような酸素を含む陰イオンがある。上述のアニール温度範囲、例えば180℃でのアニールにより、吸着質の散逸あるいは正に帯電した電荷相殺体(compensagtor)の生成が起こる。Al2O3単独のゲートを有する水素化ダイヤモンドMISFETは熱的に安定したノーマリーオンモード動作を示したと報告されている(非特許文献32、33)ことから、アニールによるノーマリーオフ特性はSD/ALD二層絶縁体ゲートを有する水素化ダイヤモンドMISFETだけで得られる特徴であると考えられる。一方、180℃よりも高い温度でアニールしたMISFETの電気的特性も調べた。300℃でアニールした後のMISFETはノーマリーオフ特性で良好に動作することが分かった。また、400℃でアニールしたMISFETは良好に動作しなかった。水素化ダイヤモンドMISFETをノーマリーオフ化するためのアニール温度の上限は実際上350℃まで上げることができる。 Among the negatively charged adsorbates that can be used are anions containing oxygen such as HCO 3 − and OH − . Annealing at the above mentioned annealing temperature range, for example 180 ° C., results in adsorbate loss or formation of a positively charged charge compensator. Since it is reported that hydrogenated diamond MISFET with a gate of only Al 2 O 3 showed thermally stable normally on mode operation (non-patent documents 32, 33), the normally off characteristic by annealing is SD This is considered to be a feature obtained only with a hydrogenated diamond MISFET having an ALD / ALD bilayer insulator gate. On the other hand, the electrical characteristics of the MISFET annealed at a temperature higher than 180 ° C. were also examined. It was found that the MISFET after annealing at 300 ° C. operates well with normally-off characteristics. Also, the MISFET annealed at 400 ° C. did not operate well. The upper limit of the annealing temperature for making the hydrogenated diamond MISFET normally off can be practically raised to 350.degree.
アクセプタの散逸あるいは相殺体の生成はおそらくはアニール後のLaAlO3層とAl2O3層との間の冶金反応(metallugical reaction)によるものである。これは図6に示すEDX解析によって確認された。これに加えて、図5に示すSTEM像の観察から、この反応は界面を劣化させないことが示された。この結論は、アニールの前後でIDSmax及びμeffの値がほとんど同じであることで裏付けられる。最近、本願発明者は水素化ダイヤモンド上に金属−有機気相エピタキシーによって成長された単結晶AlN層中の薄いアモルファス界面層を発見した。この薄いアモルファス層は多結晶AlN/水素化ダイヤモンド界面でも観察された(非特許文献34)。従って、おそらくは、ナノメートル規模の薄層が存在することが酸化物または窒化物と水素化ダイヤモンドとの間の界面の一般的な挙動に影響を与える。 Dissociation of acceptors or formation of counterbalances is probably due to the metallurgical reaction between the LaAlO 3 layer and the Al 2 O 3 layer after annealing. This was confirmed by EDX analysis shown in FIG. In addition to this, the observation of the STEM image shown in FIG. 5 showed that this reaction did not degrade the interface. This conclusion is supported by the almost identical values of I DSmax and μ eff before and after annealing. Recently, the inventor has discovered a thin amorphous interfacial layer in a single crystal AlN layer grown by metal-organic vapor phase epitaxy on hydrogenated diamond. This thin amorphous layer was also observed at the polycrystalline AlN / hydrogenated diamond interface (34). Thus, presumably, the presence of thin layers on the nanometer scale affects the general behavior of the interface between the oxide or nitride and the hydrogenated diamond.
以上説明したように、本発明によれば、Siなどの半導体デバイスで通常使用されているノーマリーオフ特性のMISFETを簡単な処理の追加で容易に作成できるようになるため、本発明は水素化ダイヤモンドを利用したデバイスの実用化に大いに貢献するものと考えられる。 As described above, according to the present invention, a normally-off characteristic MISFET generally used in semiconductor devices such as Si can be easily created by the addition of a simple process. It is considered to contribute greatly to the practical application of devices using diamond.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015174571A JP6519792B2 (en) | 2015-09-04 | 2015-09-04 | Method of manufacturing hydrogenated diamond MISFET having normally-off characteristics |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015174571A JP6519792B2 (en) | 2015-09-04 | 2015-09-04 | Method of manufacturing hydrogenated diamond MISFET having normally-off characteristics |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017050485A JP2017050485A (en) | 2017-03-09 |
| JP6519792B2 true JP6519792B2 (en) | 2019-05-29 |
Family
ID=58279638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015174571A Expired - Fee Related JP6519792B2 (en) | 2015-09-04 | 2015-09-04 | Method of manufacturing hydrogenated diamond MISFET having normally-off characteristics |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6519792B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3432361B1 (en) * | 2017-07-19 | 2022-05-04 | Centre National De La Recherche Scientifique | Diamond mis transistor |
| CN107393815B (en) * | 2017-09-05 | 2019-11-19 | 中国电子科技集团公司第十三研究所 | Preparation method of diamond-based field effect transistor and field effect transistor |
| JP7084030B2 (en) * | 2018-08-30 | 2022-06-14 | 学校法人早稲田大学 | Diamond field effect transistor and its manufacturing method |
| CN109920736A (en) * | 2019-01-30 | 2019-06-21 | 西安交通大学 | Hydrogen terminal Buddha's warrior attendant ground mass two-step method dielectric layer field effect transistor and preparation method thereof |
| JP7373838B2 (en) * | 2019-09-13 | 2023-11-06 | 国立研究開発法人物質・材料研究機構 | MIS type semiconductor device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5042006B2 (en) * | 2007-12-25 | 2012-10-03 | 日本電信電話株式会社 | Diamond field effect transistor |
| FR2984595B1 (en) * | 2011-12-20 | 2014-02-14 | Centre Nat Rech Scient | METHOD FOR MANUFACTURING A MOS STACK ON A DIAMOND SUBSTRATE |
| JP5759398B2 (en) * | 2012-02-21 | 2015-08-05 | 日本電信電話株式会社 | Diamond field effect transistor and method for producing the same |
| JP6218062B2 (en) * | 2012-08-24 | 2017-10-25 | 学校法人早稲田大学 | Power element, power control device, and method of manufacturing power element |
-
2015
- 2015-09-04 JP JP2015174571A patent/JP6519792B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017050485A (en) | 2017-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Liu et al. | Low on-resistance diamond field effect transistor with high-k ZrO2 as dielectric | |
| Liu et al. | Control of normally on/off characteristics in hydrogenated diamond metal-insulator-semiconductor field-effect transistors | |
| JP6519792B2 (en) | Method of manufacturing hydrogenated diamond MISFET having normally-off characteristics | |
| Liu et al. | Deposition of TiO2/Al2O3 bilayer on hydrogenated diamond for electronic devices: Capacitors, field-effect transistors, and logic inverters | |
| Abermann et al. | MOCVD of HfO2 and ZrO2 high-k gate dielectrics for InAlN/AlN/GaN MOS-HEMTs | |
| Ilhom et al. | Low-temperature as-grown crystalline β-Ga2O3 films via plasma-enhanced atomic layer deposition | |
| Liu et al. | Diamond field effect transistors with a high-dielectric constant Ta2O5 as gate material | |
| Wang et al. | Diamond based field-effect transistors with SiNx and ZrO2 double dielectric layers | |
| JP6523885B2 (en) | Semiconductor device | |
| Hansen et al. | Rutile films grown by molecular beam epitaxy on GaN and AlGaN∕ GaN | |
| CN109524460B (en) | High Hole Mobility Transistor | |
| Zhao et al. | Assembly of a high-dielectric constant thin TiOx layer directly on H-terminated semiconductor diamond | |
| TWI597844B (en) | Field effect transistor | |
| Banal et al. | Structural properties and transfer characteristics of sputter deposition AlN and atomic layer deposition Al2O3 bilayer gate materials for H-terminated diamond field effect transistors | |
| Qin et al. | In situ plasma enhanced atomic layer deposition half cycle study of Al2O3 on AlGaN/GaN high electron mobility transistors | |
| Jang et al. | Improved dielectric properties of BeO thin films grown by plasma enhanced atomic layer deposition | |
| Huang et al. | Steep-slope field-effect transistors with AlGaN/GaN HEMT and oxide-based threshold switching device | |
| Partida-Manzanera et al. | Comparative analysis of the effects of tantalum doping and annealing on atomic layer deposited (Ta2O5) x (Al2O3) 1− x as potential gate dielectrics for GaN/AlxGa1− xN/GaN high electron mobility transistors | |
| Nigro et al. | Surface treatments on AlGaN/GaN heterostructures for gate dielectric Al2O3 thin films grown by Atomic Layer Deposition | |
| JP2016058682A (en) | Semiconductor device | |
| Partida-Manzanera et al. | Comparison of atomic layer deposited Al2O3 and (Ta2O5) 0.12 (Al2O3) 0.88 gate dielectrics on the characteristics of GaN-capped AlGaN/GaN metal-oxide-semiconductor high electron mobility transistors | |
| JP6093190B2 (en) | MIS structure transistor and method of manufacturing MIS structure transistor | |
| Lee et al. | Band alignment of BeO gate dielectric grown by atomic-layer deposition on AlGaN/GaN HEMTs | |
| Eller et al. | Surface band bending and interface alignment of plasma-enhanced atomic layer deposited SiO2 on AlxGa1-xN | |
| Laha et al. | Effective control on flat band voltage of epitaxial lanthanide oxide based metal oxide semiconductor capacitors by interfacial carbon |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180620 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190305 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190311 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190409 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190410 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6519792 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |