Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6519920B2 - 半導体基板の製造方法、及び半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JP6519920B2 - 半導体基板の製造方法、及び半導体装置の製造方法 - Google Patents

半導体基板の製造方法、及び半導体装置の製造方法 Download PDF

Info

Publication number
JP6519920B2
JP6519920B2 JP2015102840A JP2015102840A JP6519920B2 JP 6519920 B2 JP6519920 B2 JP 6519920B2 JP 2015102840 A JP2015102840 A JP 2015102840A JP 2015102840 A JP2015102840 A JP 2015102840A JP 6519920 B2 JP6519920 B2 JP 6519920B2
Authority
JP
Japan
Prior art keywords
layer
gas
growing
manufacturing
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015102840A
Other languages
English (en)
Other versions
JP2016219590A (ja
Inventor
一 松田
一 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2015102840A priority Critical patent/JP6519920B2/ja
Priority to US15/160,060 priority patent/US20160343842A1/en
Publication of JP2016219590A publication Critical patent/JP2016219590A/ja
Application granted granted Critical
Publication of JP6519920B2 publication Critical patent/JP6519920B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/473—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT
    • H10D30/4732—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having confinement of carriers by multiple heterojunctions, e.g. quantum well HEMT using Group III-V semiconductor material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3214—Materials thereof being Group IIIA-VA semiconductors
    • H10P14/3216—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3438—Doping during depositing
    • H10P14/3441—Conductivity type
    • H10P14/3442—N-type
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、半導体基板の製造方法、及び半導体装置の製造方法に関するものである。
特許文献１には、窒化物半導体からなる電子デバイスに用いられるエピタキシャルウェハの製造方法が開示されている。この文献に記載された方法では、まず、ＳｉＣ単結晶基板上にＡｌＮ核生成層を成長させる。次に、ＡｌＮ核生成層上にＧａＮバッファ層を成長させ、続いてＧａＮチャネル層を成長させる。そして、その上にＡｌＧａＮキャリア供給層を成長させる。これらＡｌＮ核生成層、ＧａＮバッファ層、ＧａＮチャネル層、及びＡｌＧａＮキャリア供給層を成長させる際、Ｎ原料としてアンモニア（ＮＨ3）を供給している。
特開２０１１−２３６７７号公報
近年、ＧａＮ系化合物半導体などの窒化物半導体を用いた半導体装置（例えば高電子移動度トランジスタ（High Electron Mobility Transistor；ＨＥＭＴ）など）が開発されている。例えばＨＥＭＴは、窒化物半導体からなるバッファ層及び電子供給層をこの順に基板上に成長させ、ソース電極、ドレイン電極、及びソース電極を電子供給層上に形成することによって好適に作製される。
このような半導体装置を作製する際には、窒化物半導体の成長面に形成される表面ピットが極力少ないことが望ましい。表面ピットが多いと、半導体装置の電気的特性が劣化する一因となるからである。
本発明は、このような問題点に鑑みてなされたものであり、窒化物半導体の成長面に形成される表面ピットを低減できる半導体基板の製造方法、及び半導体装置の製造方法を提供することを目的とする。
上述した課題を解決するために、本発明による半導体基板の製造方法は、窒化物半導体を含むバッファ層を基板上に成長させる工程と、窒化物半導体を含む電子供給層をバッファ層上に成長させる工程とを備える。バッファ層を成長させる工程において、アンモニアガスをＮ原料とするＭＯＣＶＤ法を用いるとともに該アンモニアガスに窒素ガスを添加する。
また、本発明による半導体装置の製造方法は、窒化物半導体を含むバッファ層を基板上に成長させる工程と、窒化物半導体を含む電子供給層をバッファ層上に成長させる工程と、ソース電極、ドレイン電極、及びゲート電極を前記電子供給層上に形成する工程とを備える。バッファ層を成長させる工程において、アンモニアガスをＮ原料とするＭＯＣＶＤ法を用いるとともに該アンモニアガスに窒素ガスを添加する。
本発明による半導体基板の製造方法、及び半導体装置の製造方法によれば、窒化物半導体の成長面に形成される表面ピットを低減できる。
図１は、第１実施形態に係る半導体基板の構成を示す断面図である。 図２は、第１実施形態による半導体基板を用いて作製される高電子移動度トランジスタの構成を示す断面図である。 図３は、半導体基板の製造方法の各工程を示すフローチャートである。 図４（ａ）は、ＧａＮ層の成長温度と成長速度との関係をプロットした例を表すグラフである。図４（ｂ）は、ＧａＮ層の成長速度とピット密度との関係をプロットした例を示すグラフである。 図５は、ＧａＮ層の成長速度と、図３に示された高電子移動度トランジスタにおけるピンチオフ時のリーク電流との関係を示すグラフである。 図６は、第２変形例に係る半導体基板の構成を示す断面図である。
［本願発明の実施形態の説明］
最初に、本発明の実施形態の内容を列記して説明する。本発明による半導体基板の製造方法は、窒化物半導体を含むバッファ層を基板上に成長させる工程と、窒化物半導体を含む電子供給層をバッファ層上に成長させる工程とを備える。バッファ層を成長させる工程において、アンモニアガスをＮ原料とするＭＯＣＶＤ法（有機金属気相成長法：Metalorganic Vapor Chemical Deposition）を用いるとともに該アンモニアガスに窒素ガスを添加する。
また、本発明による半導体装置の製造方法は、窒化物半導体を含むバッファ層を基板上に成長させる工程と、窒化物半導体を含む電子供給層をバッファ層上に成長させる工程と、ソース電極、ドレイン電極、及びゲート電極を前記電子供給層上に形成する工程とを備える。バッファ層を成長させる工程において、アンモニアガスをＮ原料とするＭＯＣＶＤ法を用いるとともに該アンモニアガスに窒素ガスを添加する。
窒化物半導体層を成長させる際、その成長速度は、原料ガスの反応による膜厚の増加と、昇華による膜厚の減少とのバランスによって定まる。すなわち、成長温度を上げると昇華による膜厚の減少量が大きくなり、結果として成長速度が低下する。逆に、成長温度を下げると原料ガスの反応による膜厚の増加が優位となり、成長速度が速くなる。しかし、成長速度を速くすると、成長途中の窒化物半導体に生じる結晶欠陥を埋め込むことが難しくなり、成長後の窒化物半導体における表面ピット密度が増加してしまう。従って、表面ピットの生成を抑えるためには、成長温度を上げて成長速度を遅くすることが望ましい。
しかしながら、成長温度を上げて昇華作用を高めると、窒化物半導体の成長中に、ＧａＮが解離して窒素が蒸発するため、窒素原子（Ｎ）が抜けることによる結晶欠陥が生じ易くなる。これにより、III族原子に対して窒素原子（Ｎ）が少なくなる、いわゆるストイキオメトリーからずれた結晶構造となり、結晶中にアクセプタが生じて、例えばＨＥＭＴの場合、ピンチオフ時のリーク電流が増大してしまう。
これに対し、上記の半導体基板の製造方法及び半導体装置の製造方法では、バッファ層を成長させる工程において、アンモニアガスをＮ原料とするＭＯＣＶＤ法を用いるとともに該アンモニアガスに窒素ガスを添加している。このように、Ｎ原料であるアンモニアガスに窒素ガスを添加することにより、成長中の表面近傍の窒素分圧を高めることで窒素原子（Ｎ）の抜けを低減することができる。従って、上記の各製造方法によれば、窒化物半導体の成長面に形成される表面ピットを低減できる。また、結晶中のアクセプタの生成を抑えて、ピンチオフ時におけるリーク電流を低減することができる。
上記の各製造方法では、バッファ層を成長させる工程における成長温度が１０００℃以上であってもよい。
上記の各製造方法では、アンモニアガス及び窒素ガスを、ＭＯＣＶＤ装置の共通の配管を通じて反応室内に供給してもよい。これにより、基板表面近傍の窒素分圧をムラなく高めることができる。
上記の各製造方法では、アンモニアガスの流量に対し、窒素ガスの添加量を１０〜１００ｐｐｍとしてもよい。このような微量の窒素ガスを添加することにより、窒化物半導体の結晶構造を保ちつつ、上述した窒素原子（Ｎ）の抜けを効果的に低減することができる。
上記の各製造方法では、電子供給層を成長させる工程において、アンモニアガスをＮ原料とするＭＯＣＶＤ法を用いるとともに該アンモニアガスに窒素ガスを添加してもよい。これにより、電子供給層においても表面ピットを低減し、またピンチオフ時のリーク電流をより一層低減することができる。或いは、電子供給層を成長させる工程において電子供給層にｎ型不純物をドープしてもよい。この場合、結晶欠陥に起因するアクセプタをｎ型不純物によって補償することができるので、ピンチオフ時のリーク電流をより一層低減することができる。
上記の各製造方法では、バッファ層を成長させる工程において、キャリアガスとして水素ガスを供給してもよい。これにより、窒素ガスの添加による上記作用を効果的に得ることができる。
［本願発明の実施形態の詳細］
本発明の実施形態に係る半導体基板の製造方法、及び半導体装置の製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体基板の構成を示す断面図である。この半導体基板１Ａは、ＨＥＭＴの作製に好適に用いられるエピタキシャル基板であって、図１に示されるように、基板１１と、核生成層１２と、バッファ層１３と、電子供給層１５と、保護層１６とを備える。
基板１１は、結晶成長用の基板であり、例えばＳｉＣ基板、Ｓｉ基板、サファイア基板といった異種基板である。一例では、基板１１は半絶縁性のＳｉＣからなる。基板１１は、主面１１ａ及び裏面１１ｂを有し、主面１１ａを半導体成長面として提供する。
核生成層１２は、基板１１の主面１１ａ上に形成された層であり、ＳｉＣなどの異種基板上に窒化物半導体を成長させる際に結晶性を高めるための層である。核生成層１２は、窒化物半導体を主に含み、一例ではアンドープＡｌＮからなる。核生成層１２の厚さは、１０ｎｍ〜５０ｎｍであり、一例では１５ｎｍである。
バッファ層１３は、基板１１上（本実施形態では核生成層１２上）にエピタキシャル成長した層である。バッファ層１３は、窒化物半導体を主に含み、一例ではアンドープＧａＮ層を含む。バッファ層１３の厚さは、０．５μｍ〜２μｍであり、一例では１．０μｍである。なお、この半導体基板１ＡからＨＥＭＴが作製されると、バッファ層１３の表面１３ａ付近には、チャネル領域１４が形成される。チャネル領域１４は、バッファ層１３と電子供給層１５との界面に２次元電子ガス（２ＤＥＧ）が生じることにより形成される。
電子供給層１５は、バッファ層１３の表面１３ａ上にエピタキシャル成長した層である。電子供給層１５の厚さは、例えば１０〜５０ｎｍであり、一例では２４ｎｍである。電子供給層１５は、窒化物半導体を主に含み、一例ではアンドープＡｌＧａＮからなる。電子供給層１５がアンドープＡｌＧａＮからなるとき、Ｇａに対するＡｌの組成比は例えば０．２０である。
保護層１６は、電子供給層１５上にエピタキシャル成長した、いわゆるキャップ層である。保護層１６は、電子供給層１５、バッファ層１３及び核生成層１２を保護する。保護層１６の厚さは、２ｎｍ〜１０ｎｍであり、一例では５ｎｍである。保護層１６は、窒化物半導体を主に含み、一例ではアンドープＧａＮからなる。
図２は、本実施形態による半導体基板１Ａを用いて作製される、高電子移動度トランジスタ（ＨＥＭＴ）２Ａの構成を示す断面図である。図２に示されるように、このＨＥＭＴ２Ａは、基板１１と、核生成層１２と、バッファ層１３と、電子供給層１５と、保護層１６と、ソース電極２１と、ドレイン電極２２と、ゲート電極２３と、保護膜２４とを備える。なお、基板１１、核生成層１２、バッファ層１３、電子供給層１５、及び保護層１６に関し、以下に記述する事項を除く構成は、前述した半導体基板１Ａと同様である。
ソース電極２１及びドレイン電極２２は、保護層１６の一部が除去された部分に設けられている。つまり、ソース電極２１及びドレイン電極２２は、電子供給層１５の表面１５ａ上に設けられている。ソース電極２１及びドレイン電極２２は、オーミック電極であり、例えばチタン（Ｔｉ）層とアルミニウム（Ａｌ）層との積層構造を有する。この場合、電子供給層１５とチタン層とが接触する。アルミニウム層は、膜厚方向においてチタン層によって挟まれていてもよい。
ゲート電極２３は、保護層１６上であって、ソース電極２１とドレイン電極２２との間に設けられている。ゲート電極２３は、例えばニッケル（Ｎｉ）層と金（Ａｕ）層との積層構造を有する。ゲート電極２３は、電子供給層１５の表面１５ａ上に設けられてもよい。
保護膜２４は、保護層１６、ソース電極２１、ドレイン電極２２、及びゲート電極２３を覆うように設けられており、これらを保護する。保護膜２４は、例えば窒化ケイ素（ＳｉＮ）膜である。
なお、ソース電極２１及びドレイン電極２２よりも外側に位置する電子供給層１５及びバッファ層１３には、例えばＡｒ等のイオンが注入されることにより、素子分離用のアイソレーション領域２６が形成されている。
以上の構成を備える本実施形態の半導体基板１Ａ及びＨＥＭＴ２Ａの製造方法について説明する。図３は、この製造方法の各工程を示すフローチャートである。なお、本実施形態では、核生成層１２、バッファ層１３、電子供給層１５、及び保護層１６をＭＯＶＰＥ法により成長させる。
まず、基板１１に対して薬品により表面洗浄処理を行ったのち、基板１１を、ＭＯＣＶＤ装置の反応室内のサセプタに設置する（工程Ｓ１）。次に、反応室内圧力を例えば１００Ｔｏｒｒ（１３．３ｋＰａ）に設定し、基板１１の温度が例えば１１４０℃になるように基板１１を加熱する。そして、水素ガスを流しながら、当該温度を所定時間（例えば２０分間）保持する（工程Ｓ２）。
続いて、基板１１の温度を所定温度（例えば１１００℃）まで下げたのち、III族原料ガスとして例えばＴＭＡ（トリメチルアルミニウム）をキャリアガスとともに反応室に供給し、同時に、Ｖ族原料ガスとしてアンモニアガスを反応室に供給する。キャリアガスは、例えば水素ガスである。これにより、ＡｌＮ核生成層１２が基板１１上に成長する（核生成層形成工程Ｓ３）。この工程では、アンモニアガスを供給するための供給ラインに微量の窒素ガス（Ｎ2ガス）を添加し、アンモニアガスと共に反応室内に供給する。このとき、アンモニアガス及び窒素ガスを、ＭＯＣＶＤ装置の共通の配管を通じて反応室内に供給するとよい。
続いて、III族原料ガスとして例えばＴＭＧ（トリメチルガリウム）をキャリアガスとともに反応室に供給し、同時に、Ｖ族原料ガスとしてアンモニアガスを反応室に供給する。キャリアガスは、例えば水素ガスである。これにより、ＧａＮバッファ層１３が核生成層１２上にエピタキシャル成長する（バッファ層形成工程Ｓ４）。この工程では、ＧａＮバッファ層１３の成長速度が例えば２４０ピコメートル／秒になるように、基板１１の温度及び原料ガスの流量を設定するとよい。さらに、この工程においても、アンモニアガスを供給するための供給ラインに微量の窒素ガス（Ｎ2ガス）を添加し、ＭＯＣＶＤ装置の共通の配管を通じて反応室内に供給する。なお、一実施例では、基板１１の温度を１０６０℃とし、ＴＭＧ流量を５３ｓｃｃｍとし、アンモニア流量を２０ｓｌｍとし、圧力を１００Ｔｏｒｒとする。そして、窒素ガスの添加量を、アンモニアガスの流量に対して１０〜１００ｐｐｍ、一実施例では４０ｐｐｍとする。
続いて、III族原料ガスとして例えばＴＭＧ及びＴＭＡをキャリアガスとともに反応室に供給し、同時に、Ｖ族原料ガスとしてアンモニアガスを反応室に供給する。キャリアガスは、例えば水素ガスである。これにより、ＡｌＧａＮ電子供給層１５がバッファ層１３上にエピタキシャル成長する（電子供給層形成工程Ｓ５）。この工程では、基板１１の温度をバッファ層形成工程Ｓ４と同じ温度（１０６０℃）のまま維持する。また、この工程においても、アンモニアガスを供給するための供給ラインに微量の窒素ガス（Ｎ2ガス）を添加し、アンモニアガスと共に反応室内に供給する。アンモニアガスに対する窒素ガスの添加量は、バッファ層形成工程Ｓ４と同じである。例えば、窒素ガスは、アンモニアガスと同時に供給する。
続いて、基板１１の温度を電子供給層形成工程Ｓ５と同じ温度（１０６０℃）のまま維持しつつ、III族原料ガスとして例えばＴＭＧをキャリアガスとともに反応室に供給し、同時に、Ｖ族原料ガスとしてアンモニアガスを反応室に供給する。これにより、ＧａＮ保護層１６がエピタキシャル成長する（保護層形成工程Ｓ６）。この工程においても、アンモニアガスを供給するための供給ラインに微量の窒素ガス（Ｎ2ガス）を添加し、アンモニアガスと共に反応室内に供給する。アンモニアガスに対する窒素ガスの添加量は、バッファ層形成工程Ｓ４と同じである。
以上の工程により、本実施形態の半導体基板１Ａが作製される。続いて、ＨＥＭＴ２Ａを作製するために、保護層１６をエッチングすることにより開口を形成し、該開口から露出した電子供給層１５の表面１５ａからイオン注入を行うことにより、アイソレーション領域２６を形成する（工程Ｓ７）。続いて、保護層１６を更にエッチングして開口を拡げたのち、該開口内における電子供給層１５上にソース電極２１とドレイン電極２２を形成する。そして、保護層１６上にゲート電極２３を形成する（工程Ｓ８）。その後、保護膜２４を形成して保護層１６、ソース電極２１、ドレイン電極２２、及びゲート電極２３を覆う（工程Ｓ９）。これらの工程を経て、ＨＥＭＴ２Ａが完成する。
以上に説明した、本実施形態による半導体基板１Ａ及びＨＥＭＴ２Ａの製造方法によって得られる効果について説明する。前述したように、窒化物半導体層を成長させる際、その成長速度は、原料ガスの反応による膜厚の増加と、昇華による膜厚の減少とのバランスによって定まる。ここで、図４（ａ）は、ＧａＮ層の成長温度（℃）と成長速度（ｐｍ／ｓ）との関係をプロットした例を表すグラフである。図４（ａ）に示されるように、成長温度を上げると昇華による膜厚の減少量が大きくなり、結果として成長速度が低下する。逆に、成長温度を下げると原料ガスの反応による膜厚の増加が優位となり、成長速度が速くなる。
しかし、成長速度を速くすると、成長途中の窒化物半導体に生じる結晶欠陥を埋め込むことが難しくなり、成長後の窒化物半導体における表面ピット密度が増加してしまう。図４（ｂ）は、ＧａＮ層の成長速度（ｐｍ／ｓ）とピット密度（１／ｃｍ2）との関係をプロットした例を示すグラフである。図４（ｂ）からも、傾向として、成長速度を速くすると表面ピット密度が増加することが理解される。従って、表面ピットの生成を抑えるためには、成長温度を上げて成長速度を遅くすることが望ましい。
しかしながら、成長温度を上げて昇華作用を高めると、窒化物半導体の成長中に、ＧａＮが解離して窒素が蒸発するため、窒素原子（Ｎ）が抜けることによる結晶欠陥が生じ易くなる。これにより、III族原子に対して窒素原子（Ｎ）が少なくなる、いわゆるストイキオメトリーからずれた結晶構造となり、結晶中にアクセプタが生じて、ピンチオフ時のリーク電流が増大してしまう。
これに対し、本実施形態による半導体基板１Ａ及びＨＥＭＴ２Ａの製造方法では、バッファ層１３を成長させる工程において、アンモニアガスをＮ原料とするＭＯＣＶＤ法を用いるとともに該アンモニアガスに窒素ガスを添加している。このように、Ｎ原料であるアンモニアガスに窒素ガスを添加することにより、成長中の窒素原子（Ｎ）の蒸気圧を高くして、窒素原子（Ｎ）の抜けを低減することができる。従って、本実施形態によれば、窒化物半導体の成長面に形成される表面ピットを低減でき、また、結晶中のアクセプタの生成を抑えて、ピンチオフ時におけるリーク電流を低減することができる。
図５は、ＧａＮ層の成長速度（ｐｍ／ｓ）と、図３に示されたＨＥＭＴ２Ａにおけるピンチオフ時のリーク電流（Ａ／ｍｍ）との関係を示すグラフであって、プロットＰ１は本実施形態を示し、プロットＰ２は比較例としてアンモニアガスに窒素ガスを添加しない場合を示している。図５に示されるように、比較例では、成長速度が遅くなるほどピンチオフ時のリーク電流が増大する傾向がある。これに対し、本実施形態では、比較例と較べて、成長速度が遅くなってもピンチオフ時のリーク電流が抑えられている。このように、本実施形態の製造方法によれば、成長速度を遅くすることで表面ピットの形成を抑制でき、また、成長速度を遅くしてもピンチオフ時のリーク電流を低減することができる。表面ピットの密度は、１００個／ｃｍ2以下であることが好ましい。
また、本実施形態のように、アンモニアガス及び窒素ガスを、ＭＯＣＶＤ装置の共通の配管を通じて反応室内に供給してもよい。これにより、基板表面近傍の窒素分圧をムラなく高めることができる。
また、本実施形態のように、アンモニアガスの流量に対し、窒素ガスの添加量を１０〜１００ｐｐｍとしてもよい。このような微量の窒素ガスを添加することにより、窒化物半導体の結晶構造を保ちつつ、上述した窒素原子（Ｎ）の抜けを効果的に低減することができる。
また、本実施形態のように、電子供給層１５を成長させる工程において、アンモニアガスをＮ原料とするＭＯＣＶＤ法を用いるとともに該アンモニアガスに窒素ガスを添加してもよい。これにより、電子供給層１５においても表面ピットを低減し、またピンチオフ時のリーク電流をより一層低減することができる。更に、保護層１６を成長させる工程においても、Ｎ原料であるアンモニアガスに窒素ガスを添加してもよい。これにより、保護層１６においても表面ピットを低減し、またピンチオフ時のリーク電流をより一層低減することができる。
また、本実施形態のように、バッファ層１３、電子供給層１５、及び保護層１６を成長させる工程において、キャリアガスとして水素ガスを供給してもよい。これにより、窒素ガスの添加による上記作用を効果的に得ることができる。
なお、電子供給層１５及び保護層１６の厚さはｎｍオーダーであり、バッファ層１３の厚さ（例えば１μｍ）と比べて格段に薄い。従って、リーク電流の殆どはバッファ層１３に起因すると考えられるので、電子供給層１５及び保護層１６を成長させる各工程においては、窒素ガスの添加を省いてもよい。
（第１変形例）
上記実施形態では電子供給層１５及び保護層１６を成長させる工程においてもアンモニアガスに窒素ガスを添加しているが、これらの工程では、窒素ガスの添加に代えて、電子供給層１５及び保護層１６にｎ型不純物をドープしてもよい。すなわち、電子供給層１５及び保護層１６をそれぞれ成長させる際に、ｎ型のドーピングガス（例えばＳｉＨ4）を供給する。なお、ｎ型ドーピングガスの流量は、例えば不純物濃度が１．５×１０18（１／ｃｍ3）となるように設定するとよい。
このように、電子供給層１５及び保護層１６にｎ型不純物をドープすることによって、窒化物半導体の成長中に生じる結晶欠陥に起因するアクセプタをｎ型不純物によって補償することができる。従って、ピンチオフ時のリーク電流をより一層低減することができる。また、ｎ型不純物が伝導キャリアとしても作用するので、シート抵抗を上記実施形態よりも低減することができる。その結果、ＨＥＭＴにおける最大順電流（Ｉｆｍａｘ）を増大させることができる。
ここで、バッファ層１３成長時に窒素ガスを添加しない比較例、上記実施形態、及び本変形例のＨＥＭＴを作製し、シート抵抗値、最大順電流（Ｉｆｍａｘ）、及びピンチオフ時のリーク電流値を測定した。比較例のＨＥＭＴでは、シート抵抗値が５３０Ω／□、Ｉｆｍａｘが７６０ｍＡ／ｍｍ、リーク電流値が５．０×１０-5Ａ／ｍｍであった。また、上記実施形態のＨＥＭＴでは、シート抵抗値が５３０Ω／□、Ｉｆｍａｘが７６０ｍＡ／ｍｍ、リーク電流値が９．０×１０-6Ａ／ｍｍであった。これに対し、本変形例のＨＥＭＴでは、シート抵抗値が５２０Ω／□、Ｉｆｍａｘが７８０ｍＡ／ｍｍ、リーク電流値が１．０×１０-5Ａ／ｍｍであった。このように、本変形例によれば、比較例と較べてピンチオフ時のリーク電流値を低減することができ、且つ、上記実施形態と較べてシート抵抗値を低減し、Ｉｆｍａｘを増大させることができる。
なお、バッファ層１３に関しては、窒素を添加しない場合のアクセプタ密度は１．０×１０16（１／ｃｍ3）以下と極めて低いが、このような微量のｎ型不純物をドープすることは難しい。従って、ｎ型不純物のドープによるアクセプタ補償は困難である。同時に、不純物準位に起因するキャリア（電子）の充放電によるドリフト特性の悪化が懸念される。これに対し、バッファ層１３の成長の際に窒素ガスをアンモニアガスに添加すれば、バッファ層１３の成長表面からのＮ抜けによるアクセプタの生成そのものを抑えることができる。
（第２変形例）
上記実施形態ではバッファ層１３が単一の層（ＧａＮ層）から成るが、バッファ層は複数の層を含んでもよい。例えば、図６に示されるように、半導体基板１Ｂは、上記実施形態のバッファ層１３に代えて、第１の層１７ａ及び第２の層１７ｂを含むバッファ層１７を備えても良い。第１の層１７ａは、核生成層１２上にエピタキシャル成長した層であり、例えばＡｌＧａＮからなる。第１の層１７ａの厚さは例えば０．５μｍであり、Ｇａに対するＡｌ組成比は例えば０．０５である。また、第２の層１７ｂは、第１の層１７ａ上にエピタキシャル成長した層であり、例えばＧａＮからなる。第２の層１７ｂの厚さは例えば０．５μｍである。
本変形例によれば、バッファ層が単一層からなる場合と比較して、ピンチオフ時のリーク電流を更に抑制することができる。従って、ショートチャネル効果を抑制し、短ゲート化を実現することができる。
本発明による半導体基板及び半導体装置の製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態では電子供給層上に保護層が設けられているが、本発明により製造される半導体基板及びＨＥＭＴは、保護層を備えていなくてもよい。また、バッファ層及び電子供給層を構成する窒化物半導体は、上記実施形態及び各変形例のものに限られず、様々な組み合わせの窒化物半導体を適用できる。
１Ａ，１Ｂ…半導体基板、２Ａ…高電子移動度トランジスタ（ＨＥＭＴ）、１１…基板、１２…核生成層、１３…バッファ層、１４…チャネル領域、１５…電子供給層、１６…保護層、２１…ソース電極、２２…ドレイン電極、２３…ゲート電極、２４…保護膜、２６…アイソレーション領域。

Claims (12)

  1. 窒化物半導体を含むバッファ層を基板上に成長させる工程と、
    窒化物半導体を含む電子供給層を前記バッファ層上に成長させる工程と、
    を備え、
    前記バッファ層を成長させる工程において、アンモニアガスをＮ原料とするＭＯＣＶＤ法を用いるとともに該アンモニアガスに窒素ガスを添加し、
    前記アンモニアガスの流量に対し、前記窒素ガスの添加量を１０〜１００ｐｐｍとする、半導体基板の製造方法。
  2. 前記バッファ層を成長させる工程は、成長温度が１０００℃以上である、請求項１に記載の半導体基板の製造方法。
  3. 前記アンモニアガス及び前記窒素ガスを、ＭＯＣＶＤ装置の共通の配管を通じて反応室内に供給する、請求項１または２に記載の半導体基板の製造方法。
  4. 前記電子供給層を成長させる工程において、アンモニアガスをＮ原料とするＭＯＣＶＤ法を用いるとともに該アンモニアガスに窒素ガスを添加する、請求項１〜３のいずれか一項に記載の半導体基板の製造方法。
  5. 前記電子供給層を成長させる工程において前記電子供給層にｎ型不純物をドープする、請求項１〜３のいずれか一項に記載の半導体基板の製造方法。
  6. 前記バッファ層を成長させる工程において、キャリアガスとして水素ガスを供給する、請求項１〜５のいずれか一項に記載の半導体基板の製造方法。
  7. 窒化物半導体を含むバッファ層を基板上に成長させる工程と、
    窒化物半導体を含む電子供給層を前記バッファ層上に成長させる工程と、
    ソース電極、ドレイン電極、及びゲート電極を前記電子供給層上に形成する工程と、
    を備え、
    前記バッファ層を成長させる工程において、アンモニアガスをＮ原料とするＭＯＣＶＤ法を用いるとともに該アンモニアガスに窒素ガスを添加し、
    前記アンモニアガスの流量に対し、前記窒素ガスの添加量を１０〜１００ｐｐｍとする、半導体装置の製造方法。
  8. 前記バッファ層を成長させる工程は、成長温度が１０００℃以上である、請求項７に記載の半導体装置の製造方法。
  9. 前記アンモニアガス及び前記窒素ガスを、ＭＯＣＶＤ装置の共通の配管を通じて反応室内に供給する、請求項７または８に記載の半導体装置の製造方法。
  10. 前記電子供給層を成長させる工程において、アンモニアガスをＮ原料とするＭＯＣＶＤ法を用いるとともに該アンモニアガスに窒素ガスを添加する、請求項７〜９のいずれか一項に記載の半導体装置の製造方法。
  11. 前記電子供給層を成長させる工程において前記電子供給層にｎ型不純物をドープする、請求項７〜９のいずれか一項に記載の半導体装置の製造方法。
  12. 前記バッファ層を成長させる工程において、キャリアガスとして水素ガスを供給する、請求項７〜１１のいずれか一項に記載の半導体装置の製造方法。
JP2015102840A 2015-05-20 2015-05-20 半導体基板の製造方法、及び半導体装置の製造方法 Active JP6519920B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015102840A JP6519920B2 (ja) 2015-05-20 2015-05-20 半導体基板の製造方法、及び半導体装置の製造方法
US15/160,060 US20160343842A1 (en) 2015-05-20 2016-05-20 Method of growing an epitaxial substrate and forming a semiconductor device on the epitaxial substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015102840A JP6519920B2 (ja) 2015-05-20 2015-05-20 半導体基板の製造方法、及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016219590A JP2016219590A (ja) 2016-12-22
JP6519920B2 true JP6519920B2 (ja) 2019-05-29

Family

ID=57325899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015102840A Active JP6519920B2 (ja) 2015-05-20 2015-05-20 半導体基板の製造方法、及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20160343842A1 (ja)
JP (1) JP6519920B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10790385B2 (en) * 2018-04-25 2020-09-29 Sumitomo Electric Device Innovations, Inc. High electron mobility transistor with reverse arrangement of channel layer and barrier layer
CN111863955B (zh) * 2019-04-25 2024-12-24 世界先进积体电路股份有限公司 半导体结构
CN115799332B (zh) * 2023-02-13 2023-04-21 江西兆驰半导体有限公司 一种极性硅基高电子迁移率晶体管及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003059835A (ja) * 2001-08-13 2003-02-28 Sony Corp 窒化物半導体の成長方法
US20060073621A1 (en) * 2004-10-01 2006-04-06 Palo Alto Research Center Incorporated Group III-nitride based HEMT device with insulating GaN/AlGaN buffer layer
JP2007142003A (ja) * 2005-11-16 2007-06-07 Ngk Insulators Ltd Ｉｉｉ族窒化物結晶の作製方法、エピタキシャル基板における反り低減方法、エピタキシャル基板、および半導体素子
JPWO2011070760A1 (ja) * 2009-12-09 2013-04-22 パナソニック株式会社 半導体素子の製造方法
JP2013526788A (ja) * 2010-05-24 2013-06-24 ソラア インコーポレーテッド 多波長レーザー装置のシステムおよび方法
JP5786323B2 (ja) * 2010-12-03 2015-09-30 富士通株式会社 化合物半導体装置の製造方法

Also Published As

Publication number Publication date
JP2016219590A (ja) 2016-12-22
US20160343842A1 (en) 2016-11-24

Similar Documents

Publication Publication Date Title
JP5533661B2 (ja) 化合物半導体装置及びその製造方法
JP4449467B2 (ja) 半導体装置
JP4381380B2 (ja) 半導体装置及びその製造方法
US10566450B2 (en) Normally-off HEMT transistor with selective generation of 2DEG channel, and manufacturing method thereof
JP4530171B2 (ja) 半導体装置
JP7779715B2 (ja) Ｉｉｉ族窒化物積層体
CN103066103B (zh) 硅衬底上的iii族氮化物的衬底击穿电压改进方法
JP5634681B2 (ja) 半導体素子
CN100590886C (zh) 半导体电子器件
JP7013710B2 (ja) 窒化物半導体トランジスタの製造方法
US20100301393A1 (en) Field effect transistor and manufacturing method therefor
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
JP2017514316A (ja) ヘテロ接合電界効果トランジスタ
JP7602603B2 (ja) Ｉｉｉ族窒化物積層体
JP2018093076A (ja) 半導体装置の製造方法
JP2017085058A (ja) 化合物半導体装置及びその製造方法
JP6519920B2 (ja) 半導体基板の製造方法、及び半導体装置の製造方法
TW202145579A (zh) 具有鈹摻雜的肖特基接觸層的空乏型高電子遷移率場效電晶體（ｈｅｍｔ）半導體裝置
JP2015177152A (ja) 窒化物半導体積層物および半導体装置
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
US12211923B2 (en) Semiconductor structure and forming method thereof
JP4517077B2 (ja) 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ
JP2018101701A (ja) 半導体基板およびその製造方法
US12295162B2 (en) Epitaxial structure for high-electron-mobility transistor and method for manufacturing the same
JP6819009B2 (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20180322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190412

R150 Certificate of patent or registration of utility model

Ref document number: 6519920

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250