JP6520181B2 - 電源回路 - Google Patents

Description

本発明は、入力される交流電圧に基づいて直流電圧を生成する電源回路に関する。

アンプ装置等のオーディオ機器において、入力される交流電圧に基づいて、直流電圧を生成する電源回路が使用されている。電源回路において、高い交流電圧から、直接、低い直流電圧を生成すると、その電位差分と電流との積が損失となる。このため、図７に示すように、交流電圧が全波整流された整流電圧の低い部分（斜線部分）を取り出し、目的とする低い直流電圧を生成する電源回路がある（例えば、特許文献１参照。）。図８は、従来の電源回路の回路構成を示す図である。電源回路１０１は、ダイオードＤ１０１、Ｄ１０２、Ｄ１０４、ツェナーダイオードＤ１０３、バイポーラトランジスタＱ１０１、Ｑ１０２、抵抗Ｒ１０１〜Ｒ１０５、Ｒ１０７、コンデンサＣ１０１を備える。

ダイオードＤ１０１、Ｄ１０２は、交流電圧源Ｖ１０１、Ｖ１０２に接続されている。ダイオードＤ１０１、Ｄ１０２は、整流回路１０２を構成する。ツェナーダイオードＤ１０３は、抵抗Ｒ１０７を介して、カソードが、ダイオードＤ１０１、Ｄ１０２のカソード（整流回路１０２の出力）に接続されている。ツェナーダイオードＤ１０３は、アノードが接地されている。抵抗Ｒ１０１は、一端が、ダイオードＤ１０１、Ｄ１０２のカソード（整流回路１０２の出力）に接続されている。抵抗Ｒ１０１は、他端が、抵抗Ｒ１０２の一端に接続されている。抵抗Ｒ１０２は、一端が、抵抗Ｒ１０１の他端に接続されている。抵抗Ｒ１０２は、他端が、接地されている。抵抗Ｒ１０１、Ｒ１０２は、整流回路１０２からの整流電圧を分圧する。

バイポーラトランジスタＱ１０１は、ｐｎｐ型、すなわち、ベースの電圧が、エミッタの電圧に対して、所定電位以下（ローレベル）でオンの状態となるバイポーラトランジスタである。バイポーラトランジスタＱ１０１は、ベースが、ダイオードＤ１０４を介して、抵抗Ｒ１０１と抵抗Ｒ１０２との間に接続されている。また、バイポーラトランジスタＱ１０１は、エミッタが、抵抗Ｒ１０７とツェナーダイオードＤ１０３のカソードとの間に接続されている。また、バイポーラトランジスタＱ１０１は、コレクタが、抵抗Ｒ１０５を介して、接地されている。

バイポーラトランジスタＱ１０２は、ｎｐｎ型、すなわち、ベースの電圧が、エミッタの電圧に対して、所定電位以上（ハイレベル）でオンの状態となるバイポーラトランジスタである。バイポーラトランジスタＱ１０１は、ベースが、抵抗Ｒ１０４を介して、バイポーラトランジスタＱ１０１のコレクタと抵抗Ｒ１０５との間に接続されている。また、バイポーラトランジスタＱ１０２は、エミッタが、コンデンサＣ１０１の一端に接続されている。また、バイポーラトランジスタＱ１０２は、コレクタが、ダイオードＤ１０１、Ｄ１０２のカソード（整流回路１０２の出力）に接続されている。

コンデンサＣ１０１は、一端が、バイポーラトランジスタＱ１０２のエミッタに接続されている。また、コンデンサＣ１０１は、他端が、接地されている。コンデンサＣ１０１は、平滑用のコンデンサである。負荷Ｒ１０６は、一端が、バイポーラトランジスタＱ１０２のエミッタに接続されている。負荷Ｒ１０６は、他端が、接地されている。

このような電源回路１０１において、整流回路１０２は、交流電圧源Ｖ１０１、Ｖ１０２からの交流電圧を全波整流する。全波整流された整流電圧を抵抗Ｒ１０１、Ｒ１０２で分圧した電圧（閾値電圧）の電位が、ツェナーダイオードＤ１０３のツェナー電圧（限度電圧）未満である場合、バイポーラトランジスタＱ１０１は、ベースの電圧が、エミッタの電圧に対して、所定電位以下であるため、オンの状態である。従って、バイポーラトランジスタＱ１０２のベースには、ツェナーダイオードＤ１０３のツェナー電圧からバイポーラトランジスタＱ１０１の飽和電圧を引いた電圧（出力基準電圧）が供給される。これにより、バイポーラトランジスタＱ１０２は、ベースの電圧が、エミッタの電圧に対して、所定電位以上であるため、オンの状態である。ここで、バイポーラトランジスタＱ１０２は、エミッタフォロワとなっている。このため、バイポーラトランジスタＱ１０２のエミッタの電圧は、ベースの電圧、すなわち、整流電圧を抵抗Ｒ１０７、Ｒ１０５で分圧した電圧（出力基準電圧）に応じた電圧となる。コンデンサＣ１０１は、バイポーラトランジスタＱ１０２のエミッタの電圧を平滑し、直流電圧（出力電圧）としている。

なお、全波整流された整流電圧を抵抗Ｒ１０１、Ｒ１０２で分圧した電圧（閾値電圧）の電位が、ツェナーダイオードＤ１０３のツェナー電圧（限度電圧）以上の場合、ツェナーダイオードＤ１０３がオンの状態となる。このため、バイポーラトランジスタＱ１０１は、ベースの電圧が、エミッタの電圧に対して、所定電位以下とならず、オフの状態である。また、バイポーラトランジスタＱ１０２は、ベースの電圧が、エミッタの電圧に対して、所定電位以上とならず、オフの状態である。従って、負荷Ｒ１０６には、直流電圧（出力電圧）が供給されない。

図９は、従来の電源回路による出力電圧等を示したグラフである。縦軸は、電圧［Ｖ］、横軸は、時間［ｍｓｅｃ］を示している。図９（ａ）は、整流電圧Ｖ（ｉｎ）、閾値電圧Ｖ（ｄｅｔ）、限度電圧Ｖ（ｒｅｆ）を示している。図９（ａ）に示すように、閾値電圧Ｖ（ｄｅｔ）は、整流電圧Ｖ（ｉｎ）の半分の値となっている。図９（ｂ）は、出力基準電圧Ｖ（ｖｏｌ）を示している。図９（ｃ）は、出力電圧Ｖ（ｏｕｔ）を示している。図９（ａ）に示すように、閾値電圧Ｖ（ｄｅｔ）が限度電圧Ｖ（ｒｅｆ）未満である場合に、図９（ｂ）に示すように、出力基準電圧が生成されている。ここで、出力基準電圧が生成されている時間、すなわち、電圧を取り出している時間を、「流通角」という。整流電圧を分圧する抵抗Ｒ１０１、Ｒ１０２の比率を変更し、バイポーラトランジスタＱ１０１がオン、オフする電圧を調整することで、流通角を大きくすることができる。また、ツェナーダイオードＤ１０３のツェナー電圧、すなわち、限度電圧を高くすることで、流通角を大きくすることができる。

特開２０１３−１８６４９４号公報

図１０は、従来の電源回路において、流通角を変化させた場合の出力基準電圧を示したグラフである。図１０に示すように、流通角を大きくすると、出力基準電圧（波高値）が高くなる。ここで、負荷が軽いと、出力基準電圧が高くなりすぎ、また、負荷が重いと、出力基準電圧のリップルが大きくなる。従って、従来の電源回路では、出力電圧を生成するための出力基準電圧のリップルが大きいという問題がある。

本発明の目的は、出力電圧を生成するための出力基準電圧のリップルを低減することである。

第１の発明の電源回路は、入力される交流電圧を整流し、整流電圧を生成する整流回路と、前記整流電圧が第１の所定電位未満で、前記整流回路からの前記整流電圧を出力基準電圧生成回路に供給する制御回路と、前記整流電圧が供給され、前記整流電圧を第２の所定電位以下に制限する制限素子を有し、前記整流電圧を前記第２の所定電位以下に制限した出力基準電圧を生成する前記出力基準電圧生成回路と、前記出力基準電圧が供給され、前記出力基準電圧を増幅した出力電圧を生成する出力回路と、を備えることを特徴とする。

本発明では、出力基準電圧生成回路は、制限素子により整流電圧を第２の所定電位以下に制限し、整流電圧を第２の所定電位未満に制限した出力基準電圧を生成する。従って、出力基準電圧は、第２の所定電位以下に制限され、出力基準電圧が高くなりすぎることがないため、出力基準電圧のリップルが低減される。

第２の発明の電源回路は、第１の発明の電源回路において、前記出力基準電圧生成回路は、前記制御回路からの前記整流電圧が供給され、前記整流電圧を充電する充電素子をさらに有することを特徴とする。

第３の発明の電源回路は、第１又は第２の発明の電源回路において、前記制限素子は、前記制御回路からの前記整流電圧が前記第２の所定電位以上でオンの状態となることで、前記出力基準電圧を前記第２の所定電位以下に制限することを特徴とする。

第４の発明の電源回路は、第１〜第３の発明のいずれかの電源回路において、前記出力回路は、ベースが、第２バイポーラトランジスタのエミッタに接続され、コレクタが、前記整流回路の出力と前記第２バイポーラトランジスタのコレクタとに接続され、エミッタが、前記出力回路の出力である、ｎｐｎ型の第１バイポーラトランジスタと、ベースが、前記出力基準電圧生成回路に接続され、コレクタが、前記整流回路の出力と前記第１バイポーラトランジスタのコレクタとに接続され、エミッタが、前記第１バイポーラトランジスタのベースに接続された、ｎｐｎ型の前記第２バイポーラトランジスタと、を有し、前記第２バイポーラトランジスタのベースに、前記出力基準電圧が出力されることを特徴とする。

本発明では、第１バイポーラトランジスタと第２バイポーラトランジスタとが、ダーリントン接続されている。また、第２バイポーラトランジスタは、ベースが、出力基準電圧生成回路に接続されている。また、第１バイポーラトランジスタは、エミッタが、出力回路の出力である。従って、出力電圧に対する、出力基準電圧、すなわち、第２バイポーラトランジスタのベースの電流の割合を小さくすることができるため、出力基準電圧のリップルがさらに低減される。

第５の発明の電源回路は、第２の発明の電源回路において、前記制限素子は、一端が、第１抵抗を介して、前記整流回路の出力に接続され、他端が、接地電位に接続され、前記充電素子は、一端が、第２抵抗を介して、前記制限素子の一端に接続され、他端が、接地電位に接続され、前記第２抵抗と前記充電素子の一端とが前記出力回路に接続されていることを特徴とする。

第６の発明の電源回路は、第５の発明の電源回路において、前記制限素子は、第１ツェナーダイオードであり、一端がカソードであり、他端がアノードであることを特徴とする。

第７の発明の電源回路は、第５又は第６の発明のいずれかの電源回路において、前記充電素子は、コンデンサであることを特徴とする。

第８の発明の電源回路は、第５〜第７の発明のいずれかの電源回路において、前記制御回路は、カソードが、第３抵抗と第４抵抗とを介して、前記整流回路の出力に接続され、アノードが、接地電位に接続され、前記整流回路からの前記整流電圧が前記第１の所定電位以上でオンの状態となる第２ツェナーダイオードと、ベースが、前記第３抵抗と前記第２ツェナーダイオードのカソードとの間に接続され、エミッタが、前記第３抵抗と前記第４抵抗との間に接続され、コレクタが、第５抵抗を介して、接地電位に接続された、ｐｎｐ型の第３バイポーラトランジスタと、ベースが、前記第３バイポーラトランジスタと前記第５抵抗との間に接続され、エミッタが、接地電位に接続され、コレクタが、前記第１抵抗と前記制限素子との間に接続された、ｎｐｎ型の第４バイポーラトランジスタと、を有することを特徴とする。

本発明では、第２ツェナーダイオードは、整流電圧が第１の所定電位未満でオフの状態である。第２ツェナーダイオードがオフである場合、第３バイポーラトランジスタは、ベースの電圧が、エミッタの電圧に対して、所定電位以下とならないため、オフの状態である。第４バイポーラトランジスタは、ベースが、第３バイポーラトランジスタのコレクタと第５抵抗との間に接続されているため、ベースの電圧が、エミッタの電圧に対して、所定電位以上とならず、オフの状態である。従って、制御回路は、整流回路からの整流電圧を、第１抵抗を介して、出力基準電圧生成回路に供給する。

また、第２ツェナーダイオードは、整流電圧が第１の所定電位以上でオンの状態である。第３バイポーラトランジスタは、ベースの電圧が、エミッタの電圧に対して、所定電位以下となり、オンの状態となる。第４バイポーラトランジスタは、ベースが、第３バイポーラトランジスタのコレクタと第５抵抗との間に接続されているため、ベースの電圧が、エミッタの電圧に対して、所定電位以上となり、オンの状態である。従って、整流回路からの整流電圧が、第１抵抗を介して、第４バイポーラトランジスタに流れるため、整流電圧は、出力基準電圧生成回路に供給されない。すなわち、制御回路は、整流回路からの整流電圧を出力基準電圧生成回路に供給しない。

本発明によれば、出力電圧を生成するための出力基準電圧のリップルを低減することができる。

本発明の実施形態に係る電源回路の回路構成を示す図である。 ツェナーダイオードによって第２の所定電位未満に制限された出力基準電圧を示すグラフである。 整流電圧にコンデンサに充電された電圧が加えられた出力基準電圧を示すグラフである。 整流電圧にコンデンサに充電された電圧が加えられ、且つ、第２の所定電位未満に制限された出力基準電圧を示すグラフである。 電源回路による出力電圧等を示したグラフである。 従来の電源回路による出力電圧等を示したグラフである。 電源回路の原理を説明するための図である。 従来の電源回路の回路構成を示す図である。 従来の電源回路による出力電圧等を示したグラフである。 従来の電源回路において、流通角を変化させた場合の出力基準電圧を示したグラフである。

以下、本発明の実施形態について説明する。図１は、本発明の実施形態に係る電源回路の回路構成を示す図である。電源回路１は、入力される交流電圧に基づいて直流電圧を生成し、負荷Ｒ６に供給する。図１に示すように、電源回路１は、整流回路２、制御回路３、出力基準電圧生成回路４、出力回路５を備える。

（整流回路）
整流回路２は、入力される交流電圧を整流し、整流電圧を生成する。整流回路２は、ダイオードＤ１、Ｄ２を有する。ダイオードＤ１は、アノードが、交流電圧源Ｖ１に接続されている。ダイオードＤ２は、アノードが、交流電圧源Ｖ２に接続されている。ダイオードＤ１、Ｄ２のカソードが、整流回路２の出力となっている。

（制御回路）
制御回路３は、整流電圧が第１の所定電位未満で整流電圧を供給する。制御回路３は、ツェナーダイオードＤ３、バイポーラトランジスタＱ１、Ｑ２、抵抗Ｒ２〜Ｒ４を有する。ツェナーダイオードＤ３（第２ツェナーダイオード）は、カソードが、抵抗Ｒ２（第３抵抗）と抵抗Ｒ３（第４抵抗）とを介して、整流回路２の出力に接続されている。また、ツェナーダイオードＤ３は、アノードが、接地電位に接続されている。

バイポーラトランジスタＱ１（第３バイポーラトランジスタ）は、ｐｎｐ型、すなわち、ベースの電圧が、エミッタの電圧に対して、所定の電位以下（ローレベル）でオンの状態となるバイポーラトランジスタである。バイポーラトランジスタＱ１は、ベースが、抵抗Ｒ３の他端と、ツェナーダイオードＤ３のカソードと、の間に接続されている。また、バイポーラトランジスタＱ１は、エミッタが、抵抗Ｒ２の他端と、抵抗Ｒ３の一端と、の間に接続されている。また、バイポーラトランジスタＱ１は、抵抗Ｒ４（第５抵抗）を介して、接地電位に接続されている。

バイポーラトランジスタＱ２（第４バイポーラトランジスタ）は、ｎｐｎ型、すなわち、ベースの電圧が、エミッタの電圧に対して、所定の電位以上（ハイレベル）でオンの状態となるバイポーラトランジスタである。バイポーラトランジスタＱ２は、ベースが、バイポーラトランジスタＱ１のコレクタと、抵抗Ｒ４の一端と、の間（バイポーラトランジスタＱ１の出力）に接続されている。また、バイポーラトランジスタＱ２は、エミッタが、接地電位に接続されている。また、バイポーラトランジスタＱ２は、コレクタが、抵抗Ｒ５（第１抵抗）と、後述する出力基準電圧生成回路４のツェナーダイオードＤ４（第１ツェナーダイオード）のカソードと、の間に接続されている。

抵抗Ｒ２は、一端が、整流回路２の出力に接続されている。また、抵抗Ｒ２は、他端が、抵抗Ｒ３の一端に接続されている。抵抗Ｒ３は、一端が、抵抗Ｒ２の他端に接続されている。また、抵抗Ｒ３は、他端が、ツェナーダイオードＤ３のカソードに接続されている。抵抗Ｒ４は、一端が、バイポーラトランジスタＱ１のコレクタに接続されている。また、抵抗Ｒ４は、他端が、接地されている。

（出力基準電圧生成回路）
出力基準電圧生成回路４は、整流電圧を第２の所定電位以下に制限した出力基準電圧を生成する。また、出力基準電圧生成回路４は、整流電圧にコンデンサＣ１に充電された電圧を加えた出力基準電圧として出力する。出力基準電圧生成回路４は、ツェナーダイオードＤ４、コンデンサＣ１を有する。ツェナーダイオードＤ４（制限素子、第１ツェナーダイオード）は、整流電圧が供給され、整流電圧を第２の所定電位以下に制限する。ツェナーダイオードＤ４は、カソードが、抵抗Ｒ５（第１抵抗）を介して、整流回路２の出力に続されている。また、ツェナーダイオードＤ４は、アノードが、接地電位に接続されている。ツェナーダイオードＤ４は、整流電圧が供給され、整流電圧が第２の所定電位、すなわち、ツェナー電圧以上である場合に、オンの状態となることで、出力基準電圧を第２の所定電位以下に制限する。

図２は、ツェナーダイオードＤ４によって第２の所定電位以下に制限された出力基準電圧を示すグラフである。ツェナーダイオードＤ４がない従来の電源回路では、流通角を大きくすると、破線で示すように、出力基準電圧が高くなる。本実施形態では、上述のように、整流電圧が第２の所定電位、すなわち、ツェナー電圧以上である場合に、ツェナーダイオードＤ４がオンの状態となることで、出力基準電圧は、第２の所定電位以下に制限される。従って、出力基準電圧は、流通角を広げても、第２の所定電位以下に制限され、第２の所定電位よりも大きくなることはない。

コンデンサＣ１（充電素子）は、ツェナーダイオードＤ４で制限された整流電圧が供給され、整流電圧を充電する。コンデンサＣ１は、一端が、抵抗Ｒ７（第２抵抗）を介して、ツェナーダイオードＤ４のカソードに接続されている。また、コンデンサＣ１は、他端が、接地電位に接続されている。ツェナーダイオードＤ４とコンデンサＣ１とは、並列に接続されている。抵抗Ｒ７とコンデンサＣ１の一端とは、後述する出力回路５に接続されている。

図３は、整流電圧にコンデンサＣ１に充電された電圧が加えられた出力基準電圧を示すグラフである。コンデンサＣ１がない従来の電源回路では、流通角を大きくすると、破線で示すように、リップルが大きくなる。本実施形態では、上述のように、整流電圧にコンデンサＣ１に充電された電圧が加えられることにより、出力基準電圧の電位は、コンデンサＣ１によってホールドされる。

図４は、整流電圧にコンデンサＣ１に充電された電圧が加えられ、且つ、第２の所定電位以下に制限された出力基準電圧を示すグラフである。図示するように、従来に比べて、出力基準電圧のリップルが低減されている。

（出力回路）
出力回路５は、出力基準電圧が供給され、出力基準電圧に基づいて、出力電圧を生成する。出力回路５は、バイポーラトランジスタＱ３、Ｑ４を有する。バイポーラトランジスタＱ３（第１バイポーラトランジスタ）は、ｎｐｎ型のバイポーラトランジスタである。バイポーラトランジスタＱ３は、ベースが、バイポーラトランジスタＱ４のベースに接続されている。また、バイポーラトランジスタＱ３は、コレクタが、整流回路２の出力とバイポーラトランジスタＱ４のコレクタとに接続されている。また、バイポーラトランジスタＱ４は、エミッタが、出力回路５の出力である。

バイポーラトランジスタＱ４（第２バイポーラトランジスタ）は、ｎｐｎ型のバイポーラトランジスタである。バイポーラトランジスタＱ４は、ベースが、出力基準電圧生成回路４に接続されている。また、バイポーラトランジスタＱ４は、コレクタが、整流回路２の出力とバイポーラトランジスタＱ３のコレクタとに接続されている。また、バイポーラトランジスタＱ４は、エミッタが、バイポーラトランジスタＱ３のベースに接続されている。このように、バイポーラトランジスタＱ３とバイポーラトランジスタＱ４とは、ダーリントン接続されている。

（出力電圧を負荷に供給する場合の電源回路の動作）
整流回路２からの整流電圧が、第１の所定電位、すなわち、ツェナーダイオードＤ３のツェナー電圧未満である場合、ツェナーダイオードＤ３は、オフの状態である。ツェナーダイオードＤ３がオフの状態である場合、バイポーラトランジスタＱ１は、ベースの電圧が、エミッタの電圧に対して、所定電位以下とならないため、オフの状態である。バイポーラトランジスタＱ２は、ベースが、バイポーラトランジスタＱ１のコレクタと抵抗Ｒ４との間に接続されているため、ベースの電圧が、エミッタの電圧に対して、所定電位以上とならず、オフの状態である。従って、制御回路３は、整流回路２からの整流電圧を、抵抗Ｒ５を介して、出力基準電圧生成回路４に供給する。

出力基準電圧生成回路４は、整流電圧が供給されると、整流電圧にコンデンサＣ１に充電された電圧を加え、且つ、第２の所定電位以下に制限した出力基準電圧を生成する。出力回路５において、バイポーラトランジスタＱ４は、出力基準電圧によって、ベースの電圧が、エミッタの電圧に対して、所定電位以上となる。また、バイポーラトランジスタＱ４が能動の状態となることにより、バイポーラトランジスタＱ３は、ベースの電圧が、エミッタの電圧に対して、所定電位以上となり、能動の状態となる。出力回路５の出力は、バイポーラトランジスタＱ３のエミッタであるから、出力回路５は、バイポーラトランジスタＱ４のベースの電圧、すなわち、出力基準電圧に応じた出力電圧を生成する。

（出力電圧を負荷に供給しない場合の電源回路の動作）
整流回路２からの整流電圧が、第１の所定電位、すなわち、ツェナーダイオードＤ３のツェナー電圧以上である場合、ツェナーダイオードＤ３は、オンの状態である。ツェナーダイオードＤ３がオンの状態である場合、バイポーラトランジスタＱ１は、ベースの電圧が、エミッタの電圧に対して、所定電位以下となり、オンの状態である。バイポーラトランジスタＱ２は、ベースが、バイポーラトランジスタＱ１のコレクタと抵抗Ｒ４との間に接続されているため、ベースの電圧が、エミッタの電圧に対して、所定電位以上となり、オンの状態である。従って、整流回路２からの整流電圧が、抵抗Ｒ５を介して、バイポーラトランジスタＱ２に流れるため、整流電圧は、出力基準電圧生成回路４に供給されない。すなわち、制御回路３は、整流回路２からの整流電圧を出力基準電圧生成回路４に供給しない。

出力基準電圧生成回路４は、整流電圧が供給されない場合、出力基準電圧を生成しない。このため、出力回路５において、バイポーラトランジスタＱ４は、出力基準電圧によって、ベースの電圧が、エミッタの電圧に対して、所定電位以上とならず、オフの状態となる。また、バイポーラトランジスタＱ４がオフの状態となることにより、バイポーラトランジスタＱ３は、ベースの電圧が、エミッタの電圧に対して、所定電位以上とならず、オフの状態となる。従って、出力回路５は、出力電圧を生成しない。

図５は、電源回路１による出力電圧等を示したグラフである。縦軸は、電圧［Ｖ］、横軸は、時間［ｍｓｅｃ］を示している。負荷は、１０ｋΩである。図５（ａ）は、整流電圧Ｖ（ｉｎ）、ツェナーダイオードＤ４のツェナー電圧Ｖ（ｒｅｆ）を示している。図５（ｂ）は、出力基準電圧Ｖ（ｖｏｌ）を示している。図５（ｃ）は、出力電圧Ｖ（ｏｕｔ）を示している。なお、出力電圧Ｖ（ｏｕｔ）は、平滑前の電圧である。

図６は、従来の電源回路１０１による出力電圧等を示したグラフである。縦軸は、電圧［Ｖ］、横軸は、時間［ｍｓｅｃ］を示している。負荷は、１０ｋΩである。図６（ａ）は、整流電圧Ｖ（ｉｎ）、閾値電圧Ｖ（ｄｅｔ）、限度電圧Ｖ（ｒｅｆ）を示している。図６（ｂ）は、出力基準電圧Ｖ（ｖｏｌ）を示している。図６（ｃ）は、出力電圧Ｖ（ｏｕｔ）を示している。なお、出力電圧Ｖ（ｏｕｔ）は、平滑前の電圧である。

図５及び図６に示すように、電源回路１による出力基準電圧、及び、出力電圧のリップルは、従来の電源回路１０１による出力基準電圧、及び、出力電圧のリップルと比べて、低減されている。電源回路１による出力電圧のリップルは、７５０ｍＶである。また、従来の電源回路１０１による出力電圧のリップルは、９５０ｍｖである。

以上説明したように、本実施形態では、出力基準電圧生成回路４は、ツェナーダイオードＤ４により整流電圧を第２の所定電位以下に制限し、整流電圧を第２の所定電位以下に制限した出力基準電圧を生成する。従って、出力基準電圧は、第２の所定電位以下に制限され、出力基準電圧が高くなりすぎることがないため、出力基準電圧のリップルが低減される。

また、本実施形態では、出力基準電圧は、ツェナーダイオードＤ４により第２の所定電位以下に制限され、且つ、整流電圧にコンデンサＣ１に充電された電圧が加えられることで、リップルがさらに低減される。

また、本実施形態では、バイポーラトランジスタＱ３とバイポーラトランジスタＱ４とが、ダーリントン接続されている。また、バイポーラトランジスタＱ４は、ベースが、出力基準電圧生成回路４に接続されている。また、バイポーラトランジスタＱ３は、エミッタが、出力回路５の出力である。従って、出力電圧に対する、出力基準電圧、すなわち、バイポーラトランジスタＱ４のベースの電流の割合を小さくすることができるため、出力基準電圧のリップルがさらに低減される。

以上、本発明の実施形態について説明したが、本発明を適用可能な形態は、上述の実施形態には限られるものではなく、以下に例示するように、本発明の趣旨を逸脱しない範囲で適宜変更を加えることが可能である。

上述の実施形態においては、出力基準電圧生成回路４は、ツェナーダイオードＤ４、コンデンサＣ１を有している。これに限らず、出力基準電圧生成回路４は、ツェナーダイオードＤ４のみであってもよい。出力基準電圧生成回路４が、ツェナーダイオードＤ４のみで構成されていても、ツェナーダイオードＤ４により、出力基準電圧は、第２の所定電位以下に制限される（図２参照）。このため、出力基準電圧のリップルが低減されるという
効果を奏することができる。

上述の実施形態においては、出力回路５は、バイポーラトランジスタＱ３、Ｑ４を有している。これに限らず、出力回路５は、バイポーラトランジスタＱ３のみであってもよい。

本発明は、入力される交流電圧に基づいて直流電圧を生成する電源回路に好適に採用され得る。

１ 電源回路
２ 整流回路
３ 制御回路
４ 出力基準電圧生成回路
５ 出力回路
Ｃ１ コンデンサ（充電素子）
Ｄ１ ダイオード
Ｄ２ ダイオード
Ｄ３ ツェナーダイオード（第２ツェナーダイオード）
Ｄ４ ツェナーダイオード（制限素子、第１ツェナーダイオード）
Ｑ１ バイポーラトランジスタ（第３バイポーラトランジスタ）
Ｑ２ バイポーラトランジスタ（第４バイポーラトランジスタ）
Ｑ３ バイポーラトランジスタ（第１バイポーラトランジスタ）
Ｑ４ バイポーラトランジスタ（第２バイポーラトランジスタ）
Ｒ２ 抵抗（第３抵抗）
Ｒ３ 抵抗（第４抵抗）
Ｒ４ 抵抗（第５抵抗）
Ｒ５ 抵抗（第１抵抗）
Ｒ６ 負荷
Ｒ７ 抵抗（第２抵抗）

Claims (8)

1. 入力される交流電圧を整流し、整流電圧を生成する整流回路と、
   前記整流電圧が第１の所定電位未満で、前記整流回路からの前記整流電圧を出力基準電圧生成回路に供給する制御回路と、
   前記整流電圧が供給され、前記整流電圧を第２の所定電位以下に制限する制限素子を有し、前記整流電圧を前記第２の所定電位以下に制限した出力基準電圧を生成する前記出力基準電圧生成回路と、
   前記出力基準電圧が供給され、前記出力基準電圧を増幅した出力電圧を生成する出力回路と、
   を備えることを特徴とする電源回路。
2. 前記出力基準電圧生成回路は、
   前記制御回路からの前記整流電圧が供給され、前記整流電圧を充電する充電素子をさらに有することを特徴とする請求項１に記載の電源回路。
3. 前記制限素子は、前記制御回路からの前記整流電圧が前記第２の所定電位以上でオンの状態となることで、前記出力基準電圧を前記第２の所定電位以下に制限することを特徴とする請求項１又は２に記載の電源回路。
4. 前記出力回路は、
   ベースが、第２バイポーラトランジスタのエミッタに接続され、コレクタが、前記整流回路の出力と前記第２バイポーラトランジスタのコレクタとに接続され、エミッタが、前記出力回路の出力である、ｎｐｎ型の第１バイポーラトランジスタと、
   ベースが、前記出力基準電圧生成回路に接続され、コレクタが、前記整流回路の出力と前記第１バイポーラトランジスタのコレクタとに接続され、エミッタが、前記第１バイポーラトランジスタのベースに接続された、ｎｐｎ型の前記第２バイポーラトランジスタと、
   を有し、
   前記第２バイポーラトランジスタのベースに、前記出力基準電圧が出力されることを特徴とする請求項１〜３のいずれか１項に記載の電源回路。
5. 前記制限素子は、一端が、第１抵抗を介して、前記整流回路の出力に接続され、他端が、接地電位に接続され、
   前記充電素子は、一端が、第２抵抗を介して、前記制限素子の一端に接続され、他端が、接地電位に接続され、
   前記第２抵抗と前記充電素子の一端とが前記出力回路に接続されていることを特徴とする請求項２に記載の電源回路。
6. 前記制限素子は、第１ツェナーダイオードであり、一端がカソードであり、他端がアノードであることを特徴とする請求項５に記載の電源回路。
7. 前記充電素子は、コンデンサであることを特徴とする請求項５又は６に記載の電源回路。
8. 前記制御回路は、
   カソードが、第３抵抗と第４抵抗とを介して、前記整流回路の出力に接続され、アノードが、接地電位に接続され、前記整流回路からの前記整流電圧が前記第１の所定電位以上でオンの状態となる第２ツェナーダイオードと、
   ベースが、前記第３抵抗と前記第２ツェナーダイオードのカソードとの間に接続され、エミッタが、前記第３抵抗と前記第４抵抗との間に接続され、コレクタが、第５抵抗を介して、接地電位に接続された、ｐｎｐ型の第３バイポーラトランジスタと、
   ベースが、前記第３バイポーラトランジスタと前記第５抵抗との間に接続され、エミッタが、接地電位に接続され、コレクタが、前記第１抵抗と前記制限素子との間に接続された、ｎｐｎ型の第４バイポーラトランジスタと、
   を有することを特徴とする請求項５〜７のいずれか１項に記載の電源回路。

Images