JP6524809B2

JP6524809B2 - 半導体装置

Info

Publication number: JP6524809B2
Application number: JP2015117264A
Authority: JP
Inventors: 瀧澤　直樹; 直樹瀧澤
Original assignee: Fuji Electric Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2015-06-10
Filing date: 2015-06-10
Publication date: 2019-06-05
Anticipated expiration: 2035-06-10
Also published as: CN106252307B; DE102016208032A1; US20160365320A1; US9704814B2; CN106252307A; JP2017005098A; DE102016208032B4

Description

本発明は、半導体装置に関する。

半導体装置であるパワー半導体モジュールは、シリコン（Ｓｉ）で構成されるスイッチング素子と共に、ワイドバンドギャップ半導体である例えば炭化シリコン（ＳｉＣ）で構成されるダイオード素子を含み、電力変換装置として用いられている。このような半導体装置では、金属で構成された冷却板上に、回路板と、絶縁板と、金属板とが積層して構成された積層基板が、はんだを用いて接合されている。さらに、積層基板の回路板上に上記のスイッチング素子、ダイオード素子といった半導体素子が配置されている。

この場合において、ＳｉＣダイオード素子は、Ｓｉスイッチング素子よりも、損失が低く、高温にて安定に動作し、耐電圧が高いといった特徴を有する。このため、半導体装置内部の放熱されにくく温度上昇しやすい中央領域にダイオード素子を配置し、当該中央領域の周りにスイッチング素子を配置して、半導体装置の冷却効率を向上させることが可能となる（例えば、特許文献１参照）。

特許第５１４７９９６号公報

特許文献１の半導体装置では、ヒートサイクルにより、積層基板下のはんだの各角部にクラックが発生する。そして、ヒートサイクルが繰り返し行われると、当該クラックははんだの角部から内側に伸展する。このため、角部に配置された、シリコンで構成されるスイッチング素子の下部に、クラックが進展する。また、クラックには空気が含まれている。このため、スイッチング素子からの熱が積層基板を経由して冷却板側に伝導する際に、はんだにクラックが存在すると、放熱性が低下してしまう。すなわち、ＳｉＣよりも高温で安定に動作しにくいＳｉスイッチング素子の放熱性が低下するため、半導体装置の信頼性が低下する場合がある。

本発明は、このような点に鑑みてなされたものであり、ヒートサイクルが繰り返し行われても十分な信頼性を備えた半導体装置を提供することを目的とする。

本発明の一観点によれば、金属で構成された冷却板と、回路板と、絶縁板と、金属板とが積層して構成され、前記金属板と前記冷却板とが接合材により接合された１以上の積層基板と、ワイドバンドギャップ半導体により構成され、前記回路板の外周端部に設けられた１以上の第１半導体素子と、前記ワイドバンドギャップ半導体よりもバンドギャップが小さい半導体により構成され、前記回路板の中央部に設けられた１以上の第２半導体素子と、を有する半導体装置が提供される。

開示の技術によれば、ヒートサイクルが繰り返し行われても、半導体装置の信頼性を維持できるようになる。

第１の実施の形態の半導体装置を説明するための図である。第２の実施の形態の半導体装置を示す図である。第３の実施の形態の半導体装置を示す上面図である。第４の実施の形態の半導体装置を示す図である。

以下、図面を参照して実施の形態について説明する。
［第１の実施の形態］
図１は、第１の実施の形態の半導体装置を説明するための図である。

図１（Ａ）は、半導体装置１の側面図、図１（Ｂ）は、半導体装置１の上面図、図１（Ｃ）は、半導体装置１の接合材に対するクラックの発生状況を示す上面図である。
半導体装置１は、図１（Ａ），（Ｂ）に示されるように、冷却板２と、積層基板６と、１以上（図１では４個）の第１半導体素子７とを有する。

冷却板２は、銅やアルミニウム等の熱伝導率の良い金属で構成されている。冷却板２には、ニッケル（Ｎｉ）メッキ等の表面膜が形成されていても良い。冷却板２は、半導体装置１の動作時に、第１半導体素子７から発生する熱を半導体装置の外部に放熱し、半導体装置を冷却する機能を有する。

積層基板６は、回路板５ｂと、絶縁板４と、金属板５ａとが積層して構成されている。絶縁板４は、酸化アルミニウム（Ａｌ₂Ｏ₃）や窒化アルミニウム（ＡｌＮ）、窒化シリコン（Ｓｉ₃Ｎ₄）等の熱伝導率が比較的高いセラミックス等で構成されている。また、回路板５ｂ及び金属板５ａは例えば、銅やアルミニウムにより構成されている。また、積層基板６は、金属板５ａを介して、冷却板２に、はんだや金属焼結材等の導電性で熱伝導率の良い接合材３ａにより接合されている。積層基板６は、例えば、ＤＣＢ（Direct Copper Bonding）基板やＡＭＢ（Active Metal Blazed）基板等を用いることができる。

第１半導体素子７は、炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）等のバンドギャップがシリコンよりも大きいワイドバンドギャップ半導体により構成されている。第１半導体素子７は、積層基板６の回路板５ｂの外周端部に設けられ、導電性の接合材３ｂで回路板５ｂと接合されている（図１（Ｂ））。なお、一般に、ワイドバンドギャップ半導体により構成される第１半導体素子７は、シリコン半導体により構成される半導体素子と比較して、損失が低く、高温にて安定に動作し、耐電圧が高いといった特性を有する。

次に、第１半導体素子７の積層基板６に対する配置位置について説明する。
ヒートサイクルが繰り返し行われた後の、半導体装置１の接合材３ａに対する超音波探傷装置による観察結果を図１（Ｃ）に示す。超音波探傷装置は、被検査対象物に超音波を当て、当該被検査対象物から反射された超音波を検出して、被検査対象物内の空間の有無を調べることができるものである。なお、図１（Ｃ）では、積層基板６の金属板５ａの配置位置を破線（矩形）で示しており、接合材３ａにはハッチングを付して示している。

半導体装置１は、冷却板２と積層基板６、特に絶縁板４との熱膨張率が異なるために、ヒートサイクルにより、冷却板２と積層基板６との間の接合材３ａに熱応力が繰り返し発生する。このため、接合材３ａは、疲労破壊により、クラック、剥がれ等が接合材３ａの外周縁部、特に、各角部Ｘ１〜Ｘ４付近（楕円状の破線）に発生する。また、ヒートサイクルが繰り返されると、当該クラック、剥がれが接合材３ａの中央部に伸展する。このため、図１（Ｃ）に示されるように、接合材３ａの外周端部、特に、各角部Ｘ１〜Ｘ４付近には空間が発生してしまうことがわかる。このように接合材３ａにクラック、剥がれによる空間が発生してしまうと、空間内に空気が入る。このため、積層基板６から接合材３ａを経由して冷却板２に放熱する場合、接合材３ａの伝熱経路に空気が含まれていれば、当該伝熱経路の熱抵抗が増加する。すなわち、積層基板６の回路板５ｂの外周端部、特に、各角部Ｘ１〜Ｘ４付近は、回路板５ｂの中央部と比較して、放熱性が低下してしまう。

そこで、高温にて安定に動作する第１半導体素子７を、ヒートサイクルにより放熱性が低下する積層基板６の回路板５ｂの外周端部、特に、積層基板６の角部Ｘ１〜Ｘ４付近に配置する。これにより、第１半導体素子７は、動作することで温度が上昇して、適切に放熱されなくても、安定して動作することができる。そのため、半導体装置１のヒートサイクルに対する信頼性を十分に維持することができる。

なお、このような場合において、積層基板６の回路板５ｂの中央部には、例えば、シリコン半導体により構成された半導体素子を配置することができる。これにより、シリコン半導体により構成された半導体素子は、接合材３ａのクラック等の影響が無い中央部で放熱される。このため、半導体装置１全体で冷却効率を維持することができる。

［第２の実施の形態］
第２の実施の形態では、積層基板にワイドバンドギャップ半導体により構成される第１の半導体素子と共に、シリコン半導体により構成される第２半導体素子が配置される場合について図２を用いて説明する。

図２は、第２の実施の形態の半導体装置を示す図である。
図２（Ａ）は、半導体装置１０の側面図、図２（Ｂ）は、半導体装置１０の上面図をそれぞれ表している。

半導体装置１０は、冷却板１１と、２つの積層基板１５Ａ，１５Ｂと、複数の第１半導体素子１６と、複数の第２半導体素子１７とを有する。なお、以下の説明において、第１の実施の形態と同じ名称の部材に対しては、重複する説明を省略する。

積層基板１５Ａ，１５Ｂはいずれも、回路板１４ｂと、絶縁板１３と、金属板１４ａとが積層して設けられている。また、回路板１４ｂは、第１回路板１４ｂ１、第２回路板１４ｂ２及び第３回路板１４ｂ３で構成されている。このような積層基板１５Ａ，１５Ｂが、金属板１４ａを介して、冷却板１１の同じ面に、導電性の接合材１２ａにより接合されている。

第１半導体素子１６は、炭化シリコンにより構成された、ＳＢＤ（Schottky Barrier Diode）等のダイオード素子である。第１半導体素子１６は、積層基板１５Ａ，１５Ｂの回路板１４ｂ（図では第１回路板１４ｂ１及び第３回路板１４ｂ３）に配置され、導電性の接合材１２ｂにより接合されている。

第２半導体素子１７は、シリコンにより構成された、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）等のスイッチング素子である。第２半導体素子１７は、積層基板１５Ａ，１５Ｂの回路板１４ｂ（図では第１回路板１４ｂ１及び第３回路板１４ｂ３）に配置され、導電性の接合材１２ｃにより接合されている。

第２回路板１４ｂ２には、第１半導体素子１６の電極及び第２半導体素子１７の電極にそれぞれ接続されたワイヤ（図示を省略）が接続される。
なお、第１半導体素子１６の面積は、第２半導体素子１７の面積よりも小さい。このため、第１半導体素子１６は、第２半導体素子１７よりも多く配置することができる。

また、炭化シリコンで構成される第１半導体素子１６は、シリコンで構成される第２半導体素子１７よりも、損失が低く、高温にて安定に動作し、耐電圧が高いという特性を有する。

半導体装置１０は、冷却板１１と、積層基板１５Ａ，１５Ｂとで熱膨張率が異なる。そのために、ヒートサイクルにより、冷却板１１と積層基板１５Ａ，１５Ｂとの間の接合材１２ａに、熱応力が繰り返し発生する。このため、第１の実施の形態と同様、それぞれの積層基板の接合材１２ａの各角部付近にクラック、剥がれ等が発生し、それらが中央部に伸展する。

そこで、高温にて安定に動作する第１半導体素子１６を、ヒートサイクルにより放熱性が低下する回路板１４ｂの外周端部、特に、回路板１４ｂの角部付近に配置する。また、クラック等の影響が無い中央部に第２半導体素子１７を配置する。これにより、第１半導体素子１６は、動作することで温度が上昇して、適切に放熱されなくても、安定して動作することができる。さらに、第２半導体素子１７はクラック等の影響を受けないので、適切に冷却される。したがって、半導体装置１０のヒートサイクルに対する信頼性を十分に維持することができる。なお、本実施の形態において、回路板１４ｂの外周端部とは、第１回路板１４ｂ１、第２回路板１４ｂ２及び第３回路板１４ｂ３全てを、一体の回路板１４ｂとみなした場合の外周端部のことである。同様に、回路板１４ｂの角部付近とは、第１回路板１４ｂ１、第２回路板１４ｂ２及び第３回路板１４ｂ３全てを、一体の回路板１４ｂとみなした場合の角部付近のことである。なぜなら、ヒートサイクルにより接合材１２ａにクラック等が発生する箇所は、各回路板全てを一体とみなした回路板１４ｂの外周端部の近傍であるからである。

なお、第１半導体素子１６は、その面積が第２半導体素子１７の面積よりも小さいために、放熱性が低下する積層基板１５Ａ，１５Ｂの外周縁部に確実に複数配置でき、第１半導体素子１６を安定して動作させることができる。

［第３の実施の形態］
第３の実施の形態では、第２の実施の形態の半導体装置１０において、第１半導体素子１６が冷却板１１の外側に位置するように、積層基板１５Ａ，１５Ｂを配置させた。この場合について、図３を用いて説明する。

図３は、第３の実施の形態の半導体装置を示す上面図である。
半導体装置１０は、第２の実施の形態と同様に、冷却板１１と、２つの積層基板１５Ａ，１５Ｂと、複数の第１半導体素子１６と、複数の第２半導体素子１７とを有する。

そして、第３の実施の形態の半導体装置１０では、第２の実施の形態の半導体装置１０において全ての第１半導体素子１６が冷却板１１の外側（図３中の上側及び下側）に位置するように、積層基板１５Ａ，１５Ｂをそれぞれ左右いずれかに９０度回転させている。

この場合でも、高温にて安定に動作する第１半導体素子１６を、ヒートサイクルにより放熱性が低下する積層基板１５Ａ，１５Ｂの外周端部、特に、積層基板１５Ａ，１５Ｂの角部付近に配置する。さらに、積層基板１５Ａ，１５Ｂの中央部に、第２半導体素子１７を配置する。これにより、第２の実施の形態と同様に、半導体装置１０のヒートサイクルに対する信頼性を十分に維持することができる。

［第４の実施の形態］
第４の実施の形態では、積層基板にワイドバンドギャップ半導体により構成される第１半導体素子と、さらに、ワイドバンドギャップ半導体により構成される第３半導体素子とが配置される場合について、図４を用いて説明する。

図４は、第４の実施の形態の半導体装置を示す図である。
図４（Ａ）は、半導体装置１０ａの側面図、図４（Ｂ）は、半導体装置１０ａの上面図をそれぞれ表している。

半導体装置１０ａは、冷却板１１と、２つの積層基板１５Ａ，１５Ｂと、複数の第１半導体素子１６と、複数の第３半導体素子１８とを有する。
第１半導体素子１６は、既述の通り、炭化シリコンにより構成された、ＳＢＤ等のダイオード素子である。第１半導体素子１６は、積層基板１５Ａ，１５Ｂの回路板１４ｂ（図では第１回路板１４ｂ１及び第３回路板１４ｂ３）に配置され、導電性の接合材１２ｂにより接合されている。

第３半導体素子１８は、炭化シリコンにより構成された、ＩＧＢＴ、パワーＭＯＳＦＥＴ等のスイッチング素子である。第３半導体素子１８は、積層基板１５Ａ，１５Ｂの回路板１４ｂ（図では第１回路板１４ｂ１及び第３回路板１４ｂ３）に配置され、導電性の接合材１２ｄにより接合されている。

第２回路板１４ｂ２には、第１半導体素子１６の電極及び第３半導体素子１８の電極にそれぞれ接続されたワイヤ（図示を省略）が接続される。
なお、第１半導体素子１６と第３半導体素子１８との面積は、ほぼ同一であり、回路板１４ｂに対して同数の第１半導体素子１６と第３半導体素子１８とが配置されている。

炭化シリコンで構成される第１半導体素子１６及び第３半導体素子１８は、シリコンで構成される第２半導体素子１７よりも、損失が低く、高温にて安定に動作し、耐電圧が高い特性がある。

また、半導体装置１０ａがインバータとして、例えば、モータ駆動に用いられる場合には、インバータ側からモータ側にエネルギーを供給する際に、第３半導体素子１８（スイッチング素子）は、第１半導体素子１６（ダイオード素子）に比べて、通電時間が長くなる。そのため、第３半導体素子１８は、第１半導体素子１６に比べて、損失が大きくなり、素子温度が高くなる。

さらに、半導体装置１０ａは、既述の通り、冷却板１１と、積層基板１５Ａ，１５Ｂとの熱膨張率が異なる。そのために、ヒートサイクルにより、冷却板１１と積層基板１５Ａ，１５Ｂとの間の接合材１２ａに、熱応力が繰り返し発生する。このため、それぞれの積層基板１５Ａ，１５Ｂの接合材１２ａの各角部付近にクラック、剥がれ等が発生し、それらが中央部に伸展する。

そこで、高温にて安定に動作する第１半導体素子１６を、ヒートサイクルにより放熱性が低下する回路板１４ｂの外周端部、特に、回路板１４ｂの角部付近に配置する。さらに、クラック等の影響が無い回路板１４ｂの中央部に、第１半導体素子１６よりも発熱が大きい第３半導体素子１８を配置する。これにより、第１半導体素子１６は、動作することで温度が上昇して、適切に放熱されなくても、安定して動作することができる。さらに、第３半導体素子１８はクラック等の影響を受けないので、適切に冷却される。したがって、半導体装置１０ａのヒートサイクルに対する信頼性を十分に維持することができる。

なお、第４の実施の形態の半導体装置１０ａでも、第３の実施の形態の場合と同様に、冷却板１１に対して積層基板１５Ａ，１５Ｂをそれぞれ（左右いずれかに）９０度回転させて、全ての第１半導体素子１６が冷却板１１の外側に位置するようにすることも可能である。

また、半導体装置１０ａをインバータとし、モータ側からエネルギーが供給される回生運転を行う際には、第１半導体素子１６（ダイオード素子）は、第３半導体素子１８（スイッチング素子）に比べて、通電時間が長く損失が大きくなる。

そこで、積層基板１５Ａ，１５Ｂの熱抵抗の増加により放熱しにくい外周縁部に、高温で安定に動作する第３半導体素子１８を配置する。さらに、積層基板１５Ａ，１５Ｂの放熱しやすい中央部に第３半導体素子１８よりも損失が大きい第１半導体素子１６を配置する。これにより、第３半導体素子１８は、動作することで温度が上昇して、適切に放熱されなくても、安定して動作することができる。さらに、第１半導体素子１６は適切に冷却される。したがって、半導体装置１０ａの冷却効率の低下が抑制され、ヒートサイクルに対する信頼性の低下が抑制される。

１半導体装置
２冷却板
３ａ，３ｂ接合材
４絶縁板
５ａ金属板
５ｂ回路板
６積層基板
７第１半導体素子

Claims

金属で構成された冷却板と、
回路板と、絶縁板と、金属板とが積層して構成され、前記金属板と前記冷却板とが接合材により接合された１以上の積層基板と、
ワイドバンドギャップ半導体により構成され、前記回路板の外周端部に設けられた１以上の第１半導体素子と、
前記ワイドバンドギャップ半導体よりもバンドギャップが小さい半導体により構成され、前記回路板の中央部に設けられた１以上の第２半導体素子と、
を有する半導体装置。
前記第１半導体素子は、前記回路板の角部に設けられている、
請求項１記載の半導体装置。
前記冷却板に複数の前記積層基板が接合され、
複数の前記積層基板のそれぞれの前記回路板の外周端部に、複数の前記第１半導体素子がそれぞれ設けられている、
請求項１または２に記載の半導体装置。
前記接合材が導電性接合材で構成されている、
請求項１乃至３のいずれか１項に記載の半導体装置。