Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6540434B2 - Semiconductor optical element - Google Patents
[go: Go Back, main page]

JP6540434B2 - Semiconductor optical element - Google Patents

Semiconductor optical element Download PDF

Info

Publication number
JP6540434B2
JP6540434B2 JP2015193339A JP2015193339A JP6540434B2 JP 6540434 B2 JP6540434 B2 JP 6540434B2 JP 2015193339 A JP2015193339 A JP 2015193339A JP 2015193339 A JP2015193339 A JP 2015193339A JP 6540434 B2 JP6540434 B2 JP 6540434B2
Authority
JP
Japan
Prior art keywords
layer
type
semiconductor
electrode
gan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015193339A
Other languages
Japanese (ja)
Other versions
JP2017069388A (en
Inventor
昭久 寺野
昭久 寺野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ushio Denki KK
Original Assignee
Ushio Denki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ushio Denki KK filed Critical Ushio Denki KK
Priority to JP2015193339A priority Critical patent/JP6540434B2/en
Publication of JP2017069388A publication Critical patent/JP2017069388A/en
Application granted granted Critical
Publication of JP6540434B2 publication Critical patent/JP6540434B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Description

本発明は、半導体光学素子に関し、特に、半導体の片面側にp電極とn電極の両方が形成された半導体発光素子に関する。   The present invention relates to a semiconductor optical device, and more particularly to a semiconductor light emitting device in which both ap electrode and an n electrode are formed on one side of a semiconductor.

赤外から紫外までの発光波長帯をカバーする半導体発光素子は、GaAs系材料やInP系材料、及びGaN系材料等、材料ごとにバンドギャップエネルギーは異なるものの、ほぼ全てが3−5族化合物半導体材料を用いて製造されている。
本技術分野の背景技術として、GaN系半導体を例にとると特許3233139号公報(特許文献1)がある。この公報には、サファイヤ基板上に作製された発光ダイオード(LED)のn型コンタクト層に関して「n型コンタクト層は、窒化物半導体で形成されたもので、特にGaNやAlGaNで形成されることが好ましい。」、「特にn側電極を設けるためのn型コンタクト層として用いる場合には、SiやGe等のn型不純物がドープされたGaNを用いることで、電子濃度が高いn型層が得られ、n側電極との接触抵抗を小さくすることが可能である。」([0019]参照)と記載されている。
The semiconductor light emitting devices that cover the emission wavelength range from infrared to ultraviolet are almost all of Group 3-5 compound semiconductors although the band gap energy differs depending on the material, such as GaAs based material, InP based material, and GaN based material. It is manufactured using the material.
As a background art of the present technical field, there is Japanese Patent No. 3233139 (Patent Document 1) when taking a GaN-based semiconductor as an example. In this publication, regarding the n-type contact layer of a light emitting diode (LED) fabricated on a sapphire substrate, "the n-type contact layer is formed of a nitride semiconductor, and in particular, is formed of GaN or AlGaN Particularly when using as an n-type contact layer for providing an n-side electrode, an n-type layer having a high electron concentration is obtained by using GaN doped with an n-type impurity such as Si or Ge. And the contact resistance with the n-side electrode can be reduced "(see [0019]).

また、特許3434162号公報(特許文献2)がある。この公報には、半導体レーザダイオード(LD)のn電極が接する層に関して「Siを1×1019/cmドープしたAl0.1Ga0.9Nよりなる層を20オングストローム成長させ、続いてSiを同量でドープしたn型GaNよりなる層を20オングストローム成長させる。そして、この操作をそれぞれ200回繰り返し、キャリア濃度1×1019/cmの総膜厚0.8μmの超格子層を形成する」(実施例2参照)と記載されている。 There is also a patent 3434162 (patent document 2). In this publication, a layer consisting of Al 0.1 Ga 0.9 N doped with 1 × 10 19 / cm 3 of Si is grown to a thickness of 20 angstrom, followed by the same amount of Si, regarding the layer in contact with the n electrode of the semiconductor laser diode (LD). And grow a layer consisting of n-type GaN doped in 20 angstroms, and repeat this operation 200 times each to form a superlattice layer having a carrier concentration of 1 × 10 19 / cm 3 and a total film thickness of 0.8 μm. See Example 2).

特許3233139号公報Patent No. 3233139 特許3434162号公報Patent 3434162

p電極とn電極が半導体の片面側に両方とも形成された半導体発光素子において、上記特許文献1に記載された従来技術のように、n電極が接するn型コンタクト層にn型GaN層やn型AlGaN層を用いて、同層内に添加する不純物濃度を高めてキャリア密度を高くすると、不純物により活性層で発光した光の吸収率が増大するため、外部への光取り出し効率が低下して、発光ダイオードやレーザダイオードの発光特性が低下する問題がある。
また、上記特許文献2に記載された従来技術においても、不純物濃度を1×1019/cmにまで高めているため、前記光吸収による特性低下の問題がある。
In the semiconductor light emitting device in which both the p electrode and the n electrode are formed on one side of the semiconductor, as in the prior art described in Patent Document 1, an n-type GaN layer or n When the carrier density is increased by increasing the concentration of the impurity added in the same type AlGaN layer, the absorptivity of the light emitted from the active layer is increased by the impurity, and the light extraction efficiency to the outside is lowered. There is a problem that the light emission characteristics of the light emitting diode and the laser diode are degraded.
Further, in the prior art described in Patent Document 2 as well, the impurity concentration is increased to 1 × 10 19 / cm 3 , so there is a problem of the characteristic deterioration due to the light absorption.

一方で、上記問題を解消するために不純物濃度を下げてn型コンタクト層のキャリア密度を低下させた場合、n電極とのオーミック接続が低下する上、n型コンタクト層自体の抵抗も高くなるため、n電極から活性層に至るまでの直列抵抗が増加して、前記発光素子の動作電圧の増大や、信頼性の低下を引き起こす問題がある。
これらは、紫外〜青〜緑の波長帯で発光する前記窒化物半導体発光素子のみならず、その他の、赤色〜近赤外の発光素子であるGaAs/AlGaAs系発光素子や、波長1ミクロン以上の通信用レーザ等に用いられるInP/InGaAsP系発光素子等においても、n電極を、表面側に形成されたp電極に対して裏面側ではなく、p電極と同じ表面側に形成する構造である場合には、同様の問題が発生する。
そこで、本発明は、動作電圧が低く光学特性に優れた半導体光学素子を提供することを課題とする。
On the other hand, when the impurity concentration is lowered to lower the carrier density of the n-type contact layer in order to solve the above problems, the ohmic connection with the n electrode is lowered and the resistance of the n-type contact layer itself is also increased. The series resistance from the n electrode to the active layer is increased to cause an increase in the operating voltage of the light emitting device and a decrease in the reliability.
These are not only the nitride semiconductor light emitting elements that emit light in the ultraviolet to blue to green wavelength bands, but also other red / near infrared light emitting elements that are GaAs / AlGaAs based light emitting elements, In the case of an InP / InGaAsP light emitting element or the like used for a communication laser, etc., the n electrode is formed on the same surface side as the p electrode, not on the back side with respect to the p electrode formed on the surface side Have similar problems.
Therefore, an object of the present invention is to provide a semiconductor optical device having a low operating voltage and excellent optical characteristics.

上記課題を解決するために、本発明に係る半導体光学素子の一態様は、基板と、n型半導体層と、活性層と、p型半導体層と、p電極と、n電極と、を備え、前記n型半導体層は、膜厚が10nm以上の第1のn型半導体層と、膜厚が前記第1のn型半導体層の2倍以上で、かつ、バンドギャップエネルギーが前記第1のn型半導体層よりも小さい第2のn型半導体層とが交互にそれぞれ複数積層されたn型マルチヘテロ接合層を有し、前記n電極は、前記n型マルチヘテロ接合層に接している。   In order to solve the above problems, one aspect of a semiconductor optical device according to the present invention comprises a substrate, an n-type semiconductor layer, an active layer, a p-type semiconductor layer, a p electrode, and an n electrode. The n-type semiconductor layer is a first n-type semiconductor layer having a film thickness of 10 nm or more, a film thickness is twice or more that of the first n-type semiconductor layer, and a band gap energy is the first n A second n-type semiconductor layer smaller than the n-type semiconductor layer is alternately stacked in plurality; and the n-electrode is in contact with the n-type multi-heterojunction layer.

このような半導体光学素子によれば、後で詳述するように、n型マルチヘテロ接合層における第1のn型半導体層と第2のn型半導体層との間で充分な二次元電子ガス(2DEG)が生じてキャリア密度が向上するとともに、電子移動度も向上する。この結果、n型マルチヘテロ接合層における不純物濃度を低く抑えても、充分に低いシート抵抗が実現でき、動作電圧が低く光学特性に優れた半導体光学素子が得られる。
なお、電極に接する層は一般にコンタクト層と称され、前記n型マルチヘテロ接合層は前記n電極に対するコンタクト層となっている。
According to such a semiconductor optical device, as will be described in detail later, a two-dimensional electron gas sufficient between the first n-type semiconductor layer and the second n-type semiconductor layer in the n-type multi hetero junction layer (2DEG) occurs to improve the carrier density and to improve the electron mobility. As a result, even if the impurity concentration in the n-type multiheterojunction layer is suppressed low, a sheet resistance sufficiently low can be realized, and a semiconductor optical device having a low operating voltage and excellent optical characteristics can be obtained.
The layer in contact with the electrode is generally referred to as a contact layer, and the n-type multi-hetero junction layer is a contact layer for the n-electrode.

また、前記半導体光学素子において、前記第1のn型半導体層と、該第1のn型半導体層よりも前記基板側に位置する前記第2のn型半導体層との界面に、膜厚が1nm以上5nm以下で、前記第2のn型半導体層と同じ半導体材料からなるアンドープの半導体層を備えるか、あるいは、前記第1のn型半導体層と、該第1のn型半導体層よりも前記基板から遠い側に位置する前記第2のn型半導体層との界面に、膜厚が1nm以上5nm以下で、前記第2のn型半導体層と同じ半導体材料からなるアンドープの半導体層を備えることが好ましい。   In the semiconductor optical device, a film thickness is formed at an interface between the first n-type semiconductor layer and the second n-type semiconductor layer located closer to the substrate than the first n-type semiconductor layer. An undoped semiconductor layer made of the same semiconductor material as the second n-type semiconductor layer at 1 nm to 5 nm, or the first n-type semiconductor layer and the first n-type semiconductor layer The semiconductor device further includes an undoped semiconductor layer having a thickness of 1 nm or more and 5 nm or less and made of the same semiconductor material as the second n-type semiconductor layer at an interface with the second n-type semiconductor layer located far from the substrate. Is preferred.

これらの好ましい構造を有する半導体光学素子によれば、アンドープの半導体層の存在によってキャリア密度が更に向上する。
前記半導体光学素子において、前記第1のn型半導体層は、不純物濃度が5.0×1016cm−3以上5.0×1018cm−3以下であることが望ましく、前記第2のn型半導体層も、不純物濃度が5.0×1016cm−3以上5.0×1018cm−3以下であることが望ましい。
不純物濃度が5.0×1018cm−3以下であることによって光の吸収を抑制することができる。また、不純物濃度が5.0×1016cm−3以上であることによって他の不純物による補償の影響を避けることができる。
According to the semiconductor optical device having these preferable structures, the carrier density is further improved by the presence of the undoped semiconductor layer.
In the semiconductor optical device, the first n-type semiconductor layer preferably has an impurity concentration of 5.0 × 10 16 cm −3 or more and 5.0 × 10 18 cm −3 or less, and the second n The impurity concentration of the semiconductor layer is preferably 5.0 × 10 16 cm −3 or more and 5.0 × 10 18 cm −3 or less.
When the impurity concentration is 5.0 × 10 18 cm −3 or less, light absorption can be suppressed. Moreover, the influence of the compensation by other impurities can be avoided by impurity concentration being 5.0 * 10 < 16 > cm < -3 > or more.

また、前記半導体光学素子において、前記第1のn型半導体層は、膜厚が10nm以上20nm以下であることが好ましい。膜厚が10nm以上であることによって充分な2DEGが生じ、逆に膜厚が20nmを超えると、2DEGの電気的特性がそれほど向上しないことに加えて、今度は厚膜化にともなう合金散乱の影響によって、膜厚が厚いほどヘテロ接合界面の深さ方向の結晶性が損なわれて2DEGの電子移動度が低下する傾向を示すからである。
また、前記半導体光学素子において、前記第2のn型半導体層は、膜厚が20nm以上200nm以下であってもよい。
また、前記半導体光学素子において、前記p電極と前記n電極との双方が、前記基板の表裏両側のうちの片側に設けられていてもよい。
In the semiconductor optical device, the first n-type semiconductor layer preferably has a thickness of 10 nm or more and 20 nm or less. In addition to the fact that sufficient 2DEG occurs when the film thickness is 10 nm or more, and conversely when the film thickness exceeds 20 nm, the electrical characteristics of the 2DEG do not improve so much, this time the influence of alloy scattering accompanying film thickening By this, as the film thickness increases, the crystallinity in the depth direction of the heterojunction interface is impaired, and the electron mobility of the 2DEG tends to decrease.
In the semiconductor optical device, the second n-type semiconductor layer may have a thickness of 20 nm or more and 200 nm or less.
In the semiconductor optical device, both the p electrode and the n electrode may be provided on one side of the front and back sides of the substrate.

また、前記半導体光学素子において、前記基板が、GaAs、InP、GaN、サファイヤ、Si、SiC、ZnO、AlNからなる群から選択された材料の基板であってもよい。
また、前記半導体光学素子において、前記n型マルチヘテロ接合層はクラッド層であってもよい。
また、前記半導体光学素子は、発光ダイオードであってもよく、レーザダイオードであってもよく、受光素子であってもよい。
In the semiconductor optical device, the substrate may be a substrate of a material selected from the group consisting of GaAs, InP, GaN, sapphire, Si, SiC, ZnO, and AlN.
In the semiconductor optical device, the n-type multi hetero junction layer may be a cladding layer.
The semiconductor optical device may be a light emitting diode, a laser diode, or a light receiving device.

本発明の半導体光学素子によれば、動作電圧が低く光学特性に優れている。   According to the semiconductor optical device of the present invention, the operating voltage is low and the optical characteristics are excellent.

p電極とn電極の両方を基板の片側に形成した半導体光学素子の比較例を示した簡易断面構造図である。It is the simplified cross-section figure which showed the comparative example of the semiconductor optical element which formed both p electrode and n electrode in the one side of the board | substrate. 半導体光学素子の第1実施形態である半導体レーザを示す断面構成図である。FIG. 1 is a cross-sectional view showing a semiconductor laser which is a first embodiment of a semiconductor optical device. 第1実施形態におけるn型マルチヘテロ接合層の構造を示した部分拡大図であるIt is the elements on larger scale which showed the structure of the n-type multi hetero junction layer in 1st Embodiment. 第1実施形態におけるn型マルチヘテロ接合層の別構造を示した図である。It is the figure which showed the another structure of the n-type multi hetero junction layer in 1st Embodiment. 半導体光学素子の第2実施形態である発光ダイオード(LED)を示す断面構成図である。It is a cross-sectional block diagram which shows the light emitting diode (LED) which is 2nd Embodiment of a semiconductor optical element. 第2実施形態におけるn型マルチヘテロ接合層の構造を示した部分拡大図である。It is the elements on larger scale which showed the structure of the n-type multi hetero junction layer in 2nd Embodiment. 半導体光学素子の第3実施形態である半導体レーザを示す断面構成図である。It is a cross-sectional block diagram which shows the semiconductor laser which is 3rd Embodiment of a semiconductor optical element. 第3実施形態におけるn型マルチヘテロ接合層の構造を示した部分拡大図である。It is the elements on larger scale which showed the structure of the n-type multi hetero junction layer in 3rd Embodiment. 半導体光学素子の第4実施形態である発光ダイオードを示す断面構成図である。It is a cross-sectional block diagram which shows the light emitting diode which is 4th Embodiment of a semiconductor optical element. 第4実施形態におけるn型マルチヘテロ接合層の構造を示した部分拡大図である。It is the elements on larger scale which showed the structure of the n-type multi hetero junction layer in 4th Embodiment. 第4実施形態におけるn型マルチヘテロ接合層の別構造を示した図である。It is the figure which showed the another structure of the n-type multi heterojunction layer in 4th Embodiment. 半導体光学素子の第5実施形態である半導体レーザを示す断面構成図である。It is a cross-sectional block diagram which shows the semiconductor laser which is 5th Embodiment of a semiconductor optical element. 第5実施形態におけるn型マルチヘテロ接合層の構造を示した部分拡大図である。It is the elements on larger scale which showed the structure of the n-type multi hetero junction layer in 5th Embodiment.

以下、本発明の実施の形態を図面に基づいて説明するが、それに先だって比較例について説明する。
図1は、p電極とn電極の両方を基板の片側に形成した半導体光学素子の比較例を示した簡易断面構造図であり、比較例として、窒化物半導体を用いた半導体レーザが示されている。
図1に示す比較例の半導体レーザ200は従来の構造を有する半導体レーザ200である。半導体レーザ200には、基板20上に、バッファ層としてのアンドープGaN層21と、n型コンタクト層としてのn型GaN層22と、n型クラッド層としてのn型AlGaN層23と、発光する活性層24と、p型クラッド層としてのp型AlGaN層25と、p型コンタクト層としてのp型GaN層26がこの順で積層されている。基板20としては、サファイヤ基板のほか、SiC基板、Si基板、GaN基板、及びAlN基板等が適用できる。
Hereinafter, although an embodiment of the present invention is described based on a drawing, a comparative example is explained prior to it.
FIG. 1 is a simplified cross-sectional view showing a comparative example of a semiconductor optical device in which both p and n electrodes are formed on one side of a substrate, and a semiconductor laser using a nitride semiconductor is shown as a comparative example. There is.
The semiconductor laser 200 of the comparative example shown in FIG. 1 is a semiconductor laser 200 having a conventional structure. In the semiconductor laser 200, an undoped GaN layer 21 as a buffer layer, an n-type GaN layer 22 as an n-type contact layer, an n-type AlGaN layer 23 as an n-type cladding layer, and light emission activity on a substrate 20 A layer 24, a p-type AlGaN layer 25 as a p-type cladding layer, and a p-type GaN layer 26 as a p-type contact layer are stacked in this order. As the substrate 20, in addition to sapphire substrates, SiC substrates, Si substrates, GaN substrates, AlN substrates and the like can be applied.

なお、図1では図示を簡略化するために活性層24が単一の層で示されているが、実際には、例えばInGaNやAlGaN、GaN等を用いた周知の多重量子井戸(MQW:Multi-Quantum-Well)構造、または単一量子井戸(SQW:Single-Quantum-Well)構造からなり、発光波長によって用いる半導体材料や組成比等が異なる。
以下、説明の便宜上、基板20に垂直な方向を「縦」と称し、基板20に沿った方向を「横」と称する場合がある。また、基板20から活性層24へと向かう方向を「上」と称し、活性層24から基板20へと向かう方向を「下」と称する場合がある。また、基板20の「上」側を「表面側」と称し、基板20の「下」側を「裏面側」と称する場合がある。
Although the active layer 24 is shown as a single layer in FIG. 1 to simplify the illustration, in practice, for example, a well-known multiple quantum well (MQW: Multi using InGaN, AlGaN, GaN, etc.) is shown. The semiconductor material, the composition ratio, and the like differ depending on the light emission wavelength, which comprises a -Quantum-Well) structure or a Single-Quantum-Well (SQW) structure.
Hereinafter, for convenience of description, a direction perpendicular to the substrate 20 may be referred to as “longitudinal”, and a direction along the substrate 20 may be referred to as “horizontal”. Further, the direction from the substrate 20 to the active layer 24 may be referred to as “upper”, and the direction from the active layer 24 to the substrate 20 may be referred to as “lower”. Further, the “upper” side of the substrate 20 may be referred to as “front side”, and the “lower” side of the substrate 20 may be referred to as “back side”.

p型GaN層26とp型AlGaN層25の一部には、周知の窒化物半導体ドライエッチングによって電流狭窄のための所望の形状からなるストライプ状のリッジ部が形成されており、そのリッジ部の最頂部に露出したp型GaN層26を残して、p型AlGaN層25の側面及び表面には、SiOからなる保護膜27が形成されている。
p型GaN層26とオーミック接続するp電極28は、上記リッジ部の最頂部に存在するp型GaN層26に接しているのに加えて、保護膜27上の所望の領域まで横方向に延長されて、保護膜27の一部を覆うように形成されている。
In the p-type GaN layer 26 and the p-type AlGaN layer 25, a stripe-shaped ridge portion having a desired shape for current constriction is formed by known nitride semiconductor dry etching. A protective film 27 made of SiO 2 is formed on the side surfaces and the surface of the p-type AlGaN layer 25 except for the p-type GaN layer 26 exposed at the top.
In addition to being in contact with the p-type GaN layer 26 present at the top of the ridge portion, the p-electrode 28 in ohmic contact with the p-type GaN layer 26 extends laterally to a desired region on the protective film 27 And is formed so as to cover a part of the protective film 27.

n電極29は、ストライプ状のリッジ部から離れた所望の領域のp型AlGaN層25、InGaN量子井戸層24、及びn型AlGaN層23をエッチングすることで露出したn型GaN層22に接して形成され、そのn型GaN層22に対してオーミック接続している。
以上は、窒化物半導体レーザを例に、簡略化した半導体光学素子の構成を示したものであり、GaAs系やInP系等のように半導体材料が異なった場合でも、p型層/活性層/n型層という組み合わせの基本的な半導体積層構成に変わりはない。
The n-electrode 29 is in contact with the n-type GaN layer 22 exposed by etching the p-type AlGaN layer 25, the InGaN quantum well layer 24 and the n-type AlGaN layer 23 in the desired region apart from the ridge portion in the stripe shape. And is ohmically connected to the n-type GaN layer 22.
The above shows the configuration of a simplified semiconductor optical element, taking a nitride semiconductor laser as an example, and p-type layer / active layer / even when semiconductor materials are different such as GaAs and InP. There is no change in the basic semiconductor laminate configuration of the combination of n-type layers.

また、レーザダイオード(LD)と発光ダイオード(LED)ではp電極周辺の形状や、活性層の上下に位置するクラッド層の有無、及び膜厚等が異なるものの、上述した基本的な構成は、双方ともに顕著な差異はない。
上記構成によれば、活性層24の直上にp電極28が位置するため、p電極28から活性層24に至るまでの電流は、p電極28からほぼ垂直下方に向かってp型クラッド層(図1の例ではp型AlGaN層25)を介して流れる経路をたどる。窒化物半導体レーザの場合、p型クラッド層の膜厚は、500nm〜700nmの範囲であることが一般的である。
したがって、p電極28と活性層24との間における抵抗成分は、主にp電極28とp型コンタクト層26と間における接触抵抗および接触面積、並びにp型クラッド層25の膜厚に応じて変化する。
In addition, although the laser diode (LD) and the light emitting diode (LED) differ in the shape around the p electrode, the presence or absence of cladding layers located above and below the active layer, the film thickness, etc. There is no significant difference between the two.
According to the above configuration, the p electrode 28 is located directly on the active layer 24. Therefore, the current from the p electrode 28 to the active layer 24 is substantially perpendicular to the p electrode 28 from the p electrode 28 (see FIG. In the example of 1, the flow path is traced through the p-type AlGaN layer 25). In the case of a nitride semiconductor laser, the thickness of the p-type cladding layer is generally in the range of 500 nm to 700 nm.
Therefore, the resistance component between the p electrode 28 and the active layer 24 mainly changes according to the contact resistance and the contact area between the p electrode 28 and the p-type contact layer 26 and the film thickness of the p-type cladding layer 25 Do.

一方、n電極29から活性層24に至るまでの電子の流れは、n電極29からまずはn型コンタクト層(図1の例ではn型GaN層22)を横方向に流れた後、縦方向にn型クラッド層を通過する経路をたどる。
上記構成の半導体発光素子において、n型コンタクト層22の膜厚は、一般的には1μmから厚くても3μm程度までの範囲であり、製造する発光素子、材料系によってその膜厚は変わる。
一方、エッチングによってパターン化された後のn電極29からn型クラッド23の側面までの距離は5μmから数十μmと、n型コンタクト層の膜厚に比べて長い場合が多い。
On the other hand, the flow of electrons from the n-electrode 29 to the active layer 24 flows from the n-electrode 29 first in the lateral direction to the n-type contact layer (in the example of FIG. Follow the path through the n-type cladding layer.
In the semiconductor light emitting device having the above configuration, the film thickness of the n-type contact layer 22 is generally in the range from 1 μm to at most 3 μm, and the film thickness varies depending on the light emitting device and material system to be manufactured.
On the other hand, the distance from the n-electrode 29 to the side surface of the n-type cladding 23 after patterning by etching is often 5 μm to several tens of μm, which is longer than the thickness of the n-type contact layer.

したがって、基板の表裏面のうち片側にp電極28とn電極29の双方を形成した構造の半導体光学素子の場合、n型コンタクト層22の膜厚に対して、n型コンタクト層22を横方向に流れる電流経路の距離は長くなる傾向であるため、上記電極配置構成の素子全体における抵抗成分の中で、n型コンタクト層22の横方向抵抗成分が占める割合は比較的大きいことになる。   Therefore, in the case of a semiconductor optical device having a structure in which both the p electrode 28 and the n electrode 29 are formed on one side of the front and back surfaces of the substrate, the n-type contact layer 22 is lateral to the film thickness of the n-type contact layer 22 Since the distance of the current path flowing to the above tends to be long, the ratio of the lateral resistance component of the n-type contact layer 22 among the resistance components in the entire element of the above electrode arrangement configuration is relatively large.

したがって、上記構成の発光素子の低電圧動作には、n電極29への横方向通電に係わるn型コンタクト層22の横方向抵抗成分を低減すること、言い換えるとn型コンタクト層22のシート抵抗を可能な限り低減することが必要となる。
これには、n型コンタクト層22の不純物濃度を高くしてキャリア密度を増大させることでシート抵抗を下げることが1つの解決法であるが、上述した通り、活性層24で発光した光の吸収量も増加するため、n型コンタクト層22の不純物濃度増加によるシート抵抗低減は、素子の発光特性の低下を引き起こす要因になる。
Therefore, in the low voltage operation of the light emitting element configured as described above, it is necessary to reduce the lateral resistance component of the n-type contact layer 22 involved in the lateral energization to the n electrode 29, in other words, the sheet resistance of the n-type contact layer 22. It is necessary to reduce as much as possible.
One solution to this is to lower the sheet resistance by increasing the impurity concentration of the n-type contact layer 22 to increase the carrier density, but as described above, absorption of light emitted from the active layer 24 Since the amount also increases, the reduction in sheet resistance due to the increase in the impurity concentration of the n-type contact layer 22 is a factor that causes the deterioration of the light emission characteristics of the device.

もう1つの解決策として、n型コンタクト層22の厚膜化によるシート抵抗低減があるが、通常、半導体発光素子の半導体層は、MOCVD法等のエピタキシャル成長法を用いて形成しており、プロセスコスト等の観点から、厚膜化といってもせいぜい3μm程度にとどめるのが一般的である。
以上のことから、上記p電極28とn電極29の双方を基板の片側に持つ構成の半導体発光素子において、n電極が接するn型コンタクト層に必要とされる要件は、不純物濃度をあまり高くせずにコンタクト層自体のシート抵抗を可能な限り低くする、ことである。
本発明者らは、上記要件を満たすn型半導体層の構成を探索するべく鋭意検討した。
その結果、以下説明するn型マルチヘテロ接合構造を用いることで、例えばn型GaN単層やn型AlGaN単層などといった従来構成よりもシート抵抗を低減できることを見出した。
Another solution is to reduce the sheet resistance by increasing the thickness of the n-type contact layer 22. Usually, the semiconductor layer of the semiconductor light emitting device is formed using an epitaxial growth method such as MOCVD, and thus the process cost From the viewpoint of etc., it is general to limit the film thickness to at most about 3 μm.
From the above, in the semiconductor light emitting device having a configuration in which both the p electrode 28 and the n electrode 29 are on one side of the substrate, the requirement for the n type contact layer in contact with the n electrode is to increase the impurity concentration too much. Without making the sheet resistance of the contact layer itself as low as possible.
The present inventors diligently studied to search for the configuration of an n-type semiconductor layer satisfying the above requirements.
As a result, it has been found that, by using an n-type multi-heterojunction structure described below, sheet resistance can be reduced as compared with the conventional configuration such as an n-type GaN single layer or an n-type AlGaN single layer.

以下に、本発明者らが行った実験結果について説明する。ここで、エピタキシャル成長のことを「エピ成長」と称し、エピ成長で得られた層のことを「エピ層」と称し、エピ層が形成された基板のことを「エピ基板」と称する場合がある。
実験に用いたエピ基板としては、サファイヤ基板上に高抵抗GaNバッファ層を形成したものの上に、下記の「構造1」〜「構造3」のいずれかを形成した合計3種類のエピ基板を作製した。
<構造1>
膜厚480nmのn型GaN単層(Si不純物濃度:1×1018cm−3)。
<構造2>
n型Al0.08GaN(膜厚:3nm、Si不純物濃度:1×1018cm−3)とn型GaN(膜厚:3nm、Si不純物濃度:1×1018cm−3)からなるペア層を80ペア(合計膜厚:480nm)積層したn型超格子層。
Below, the experimental result which the present inventors performed is demonstrated. Here, epitaxial growth may be referred to as "epi growth", layers obtained by epi growth may be referred to as "epi layers", and substrates on which epi layers are formed may be referred to as "epi substrates". .
As an epi substrate used in the experiment, a total of three types of epi substrates were prepared in which any one of the following "structure 1" to "structure 3" was formed on a sapphire substrate on which a high resistance GaN buffer layer was formed. did.
<Structure 1>
An n-type GaN single layer (Si impurity concentration: 1 × 10 18 cm −3 ) with a film thickness of 480 nm.
<Structure 2>
A pair consisting of n-type Al 0.08 GaN (film thickness: 3 nm, Si impurity concentration: 1 × 10 18 cm −3 ) and n-type GaN (film thickness: 3 nm, Si impurity concentration: 1 × 10 18 cm −3 ) An n-type superlattice layer in which 80 pairs of layers (total film thickness: 480 nm) are stacked.

<構造3>
n型Al0.1GaN層(膜厚:10nm、Si不純物濃度:1×1018cm−3)とn型GaN層(膜厚:30nm、Si不純物濃度:1×1018cm−3)からなるヘテロ接合層を12ペア(合計膜厚:480nm)積層したn型マルチヘテロ接合層。
「構造1」は上述した特許文献1に記載の層構造に相当し、「構造2」は上述した特許文献2に記載の層構造に相当する。「構造3」は本発明者らが今回新たに提案する層構造である。
<Structure 3>
From an n-type Al 0.1 GaN layer (film thickness: 10 nm, Si impurity concentration: 1 × 10 18 cm −3 ) and an n-type GaN layer (film thickness: 30 nm, Si impurity concentration: 1 × 10 18 cm −3 ) N-type multi-heterojunction layer in which 12 pairs of heterojunction layers (total film thickness: 480 nm) are stacked.
"Structure 1" corresponds to the layer structure described in Patent Document 1 described above, and "Structure 2" corresponds to the layer structure described in Patent Document 2 described above. "Structure 3" is a layer structure newly proposed by the present inventors.

これら3種類のエピ基板を用いて、ホール効果測定によりそれぞれのn型エピ層の電気的特性を評価した。
その結果、「構造1」のシート抵抗は345Ω/sq、「構造2」のシート抵抗は376Ω/sq、「構造3」のシート抵抗は273Ω/sqとなり、n型マルチヘテロ接合層を有した「構造3」のシート抵抗が最も低抵抗化する結果が得られた。
この低抵抗化の要因としては、電子移動度向上の影響・効果が最も大きく、「構造1」「構造2」の電子移動度がそれぞれ213、264cm/Vsであったのに対して、「構造3」では358cm/Vsとなっていて、すべてSiドーピング層で構成したマルチヘテロ構造であるにもかかわらず、「構造3」の膜厚構成とすることで、電子移動度が向上する効果が得られた。これは、ヘテロ界面に生じた2次元電子ガス(2DEG)領域の移動度が向上したものと推定される。
The electrical characteristics of each n-type epi layer were evaluated by Hall effect measurement using these three types of epi substrates.
As a result, the sheet resistance of “Structure 1” is 345 Ω / sq, the sheet resistance of “Structure 2” is 376 Ω / sq, and the sheet resistance of “Structure 3” is 273 Ω / sq. The result is obtained that the sheet resistance of the structure 3 "is the lowest.
The main cause of lowering the resistance is that the effect and effect of improving the electron mobility is the largest, while the electron mobility of “structure 1” and “structure 2” is 213 and 264 cm 2 / Vs, respectively. Even though the structure 3 ′ ′ is 358 cm 2 / Vs and it is a multi-hetero structure composed entirely of Si doping layers, the effect of improving the electron mobility by using the film structure of “structure 3” was gotten. This is presumed to be an improvement in mobility in the two-dimensional electron gas (2DEG) region generated at the heterointerface.

一方で、「構造2」の超格子構造は、シート抵抗が最も高い結果であった。これはn型AlGaN層とn型GaN層の膜厚がともに3nmの薄膜からなる積層構造を用いたことで、ヘテロ界面に十分な2DEGが生じなかったこと、さらにヘテロ接合間の距離が3nmと狭いことによって、合金散乱の影響を受けて全体の結晶性が劣化したことによりシート抵抗が低減されなかったものと考えられる。   On the other hand, the superlattice structure of “Structure 2” resulted in the highest sheet resistance. This is because using a laminated structure in which both the n-type AlGaN layer and the n-type GaN layer are 3 nm thick, sufficient 2DEG does not occur at the hetero interface, and the distance between hetero junctions is 3 nm. It is considered that due to the narrowness, the sheet resistance is not reduced due to the deterioration of the overall crystallinity under the influence of alloy scattering.

さらに「構造3」の膜厚構成のうちGaN層側を3nm厚のアンドープGaN層(上層側)と27nm厚のn型GaN層(下層側)との2層構造に変更して、同様にマルチヘテロ接合層を構成した「構造4」を作製した結果、「構造3」よりも電子移動度がさらに向上して397cm/Vsとなり、シート抵抗が239Ω/sqにまで低減した。
ここで「構造3」と「構造4」のキャリア密度を比較すると、「構造3」は1.27×1018cm−3であるのに対して、「構造4」は1.40×1018cm−3と、キャリア密度が増大することが確認された。
Furthermore, in the film thickness configuration of “Structure 3”, the GaN layer side is changed to a two-layer structure of a 3 nm thick undoped GaN layer (upper layer side) and a 27 nm thick n-type GaN layer (lower layer side) As a result of producing “Structure 4” in which the heterojunction layer is formed, the electron mobility is further improved than that of “Structure 3” to 397 cm 2 / Vs, and the sheet resistance is reduced to 239 Ω / sq.
Here, when the carrier densities of “structure 3” and “structure 4” are compared, “structure 3” is 1.27 × 10 18 cm −3 while “structure 4” is 1.40 × 10 18 It was confirmed that the carrier density increased to cm −3 .

以上から、n型マルチヘテロ接合層のシート抵抗が低減された要因は、上記の膜厚構成によって、各AlGaN(上層)とGaN(下層)とのヘテロ接合界面のGaN側に2DEGが十分に生じ、これによって、擬似的にキャリア密度が向上したことと、電気移動度が向上したこととの相乗効果であると推定される。
一方で、前記特許文献2に示された超格子構造では、不純物濃度を1×1019cm−3にまで高めた構造について記載されていたが、上記実験によれば、不純物濃度を1×1018cm−3にまで下げた場合は、超格子構造における抵抗低減に関する有効性は確認されなかった。
From the above, the factor that the sheet resistance of the n-type multi hetero junction layer is reduced is that 2DEG sufficiently occurs on the GaN side of the hetero junction interface between each AlGaN (upper layer) and GaN (lower layer) by the above film thickness configuration. Thus, it is estimated that this is a synergetic effect of pseudo increase in carrier density and improvement in electric mobility.
On the other hand, the superlattice structure disclosed in Patent Document 2 described a structure in which the impurity concentration is increased to 1 × 10 19 cm −3 , but according to the above experiment, the impurity concentration is 1 × 10 When it was lowered to 18 cm −3 , the effectiveness for reducing the resistance in the superlattice structure was not confirmed.

また、「構造3」と「構造4」において、n型AlGaN層のAl組成を0.1として実験、評価したが、Al組成をより高めることで同層のバンドギャップエネルギーは大きくなるため、バンドギャップエネルギーの小さい層として適用した例えばGaN層とのバンドオフセット量は大きくなり、2DEGのシートキャリア密度はよりいっそう増大する傾向を示すため、シート抵抗低減効果はより大きくなる。   In the “structure 3” and the “structure 4”, although the Al composition of the n-type AlGaN layer was experimented and evaluated as 0.1, the band gap energy of the same layer is increased by increasing the Al composition. Since the band offset amount with the GaN layer applied as a layer with a small gap energy is large, and the sheet carrier density of 2DEG tends to further increase, the sheet resistance reduction effect becomes larger.

また、n型AlGaN層の膜厚に関しても、上記10nmよりも厚膜化することで、分極の作用が大きくなり、2DEGのシートキャリア密度がより高くなる傾向を示すことから、この厚膜化によってもシート抵抗を低減する効果が得られる。
このとき、バンドギャップエネルギーの小さい層側の膜厚も同時に厚膜化することで、さらなるシートキャリア密度の増大が望める。
In addition, with respect to the film thickness of the n-type AlGaN layer, the effect of polarization is increased by thickening the film more than 10 nm, and the sheet carrier density of 2DEG tends to be higher. Also, the effect of reducing the sheet resistance can be obtained.
At this time, by simultaneously thickening the film thickness on the layer side with small band gap energy, further increase in sheet carrier density can be expected.

以上のことから、第1のn型半導体層と、第1のn型半導体よりもバンドギャップエネルギーの小さい、特に伝導帯側において第1のn型半導体層に対してバンドオフセットが生じる第2のn型半導体層とを交互に複数層ずつ積層したn型マルチヘテロ接合層によって、シート抵抗を低減する効果が得られることがわかった。
このn型マルチヘテロ接合層において、第1のn型半導体層の膜厚が10nm以上であることが好ましく、具体的には、10nm以上20nm以下とすることが好ましい。膜厚が10nmよりも薄いと2DEGのシートキャリア密度が不十分となるし、20nmより厚くしても、2DEGの電気的特性がそれほど向上しないことに加えて、今度は厚膜化にともなう合金散乱の影響によって、膜厚が厚いほどヘテロ接合界面の深さ方向の結晶性が損なわれ、逆に2DEGの電子移動度が低下する傾向を示すことが実験的にわかったためである。
From the above, the second n-type semiconductor layer and the second n-type semiconductor layer have a band gap energy smaller than that of the first n-type semiconductor, and in particular, a band offset occurs with respect to the first n-type semiconductor layer on the conduction band side It has been found that the n-type multi-heterojunction layer in which a plurality of n-type semiconductor layers are alternately stacked is effective to reduce the sheet resistance.
In the n-type multi hetero junction layer, the film thickness of the first n-type semiconductor layer is preferably 10 nm or more, and specifically, 10 nm or more and 20 nm or less. If the film thickness is less than 10 nm, the sheet carrier density of 2DEG will be insufficient, and if it is more than 20 nm, in addition to the fact that the electrical characteristics of 2DEG do not improve so much, alloy scattering this time As a result, it is experimentally found that the crystallinity in the depth direction of the heterojunction interface is impaired as the film thickness becomes thicker due to the influence of H. Conversely, the electron mobility of 2DEG tends to decrease.

さらに、厚膜化による応力の影響によって、エピ層表面にクラックが生じやすくなる弊害もある。
また、第2のn型半導体層の膜厚は、第1のn型半導体層の膜厚の2倍以上の膜厚であることが好ましく、具体的には、20nm以上200nm以下とすることが好ましい。
上記構成によってn型マルチヘテロ接合層を形成することで、各半導体材料のバンドオフセットによって各ヘテロ接合界面に生じる複数の2DEGにより、n型不純物ドーピングによるものとは異なるキャリア密度の増大効果を十分に得ることができるため、n型不純物濃度が低くても、同層のシート抵抗を大幅に低減できる効果がある。
Furthermore, there is also a negative effect that a crack is likely to be generated on the surface of the epi layer due to the influence of stress due to the thick film formation.
Further, the film thickness of the second n-type semiconductor layer is preferably twice or more the film thickness of the first n-type semiconductor layer, and specifically, may be 20 nm or more and 200 nm or less preferable.
By forming an n-type multi-hetero junction layer with the above configuration, a plurality of 2DEGs generated at each hetero junction interface due to band offset of each semiconductor material sufficiently increases the carrier density enhancement effect different from that by n-type impurity doping. Since it can be obtained, the sheet resistance of the same layer can be significantly reduced even if the n-type impurity concentration is low.

また、第2のn型半導体よりもバンドギャップエネルギーが大きい前記第1のn型半導体の膜厚を上記膜厚範囲として第2のn型半導体層と交互に複数分散して設けることで、臨界膜厚を超えた場合でも半導体エピ層にかかる歪みが緩和され、エピ層表面のクラック発生をある程度の厚さまで防ぐことができる。
逆に、上記膜厚範囲の下限よりも膜厚を薄くした場合には、上記超格子構造に関する検討結果で明らかなように、n型不純物濃度が低い場合には、各ヘテロ接合界面における2DEG発生による効果が十分に得られず、目的とするn型層のシート抵抗低減効果が得られないことは明白である。
Further, the film thickness of the first n-type semiconductor having a band gap energy larger than that of the second n-type semiconductor may be dispersed in a plurality of layers alternately with the second n-type semiconductor layer as the film thickness range. Even when the film thickness is exceeded, the strain applied to the semiconductor epilayer can be alleviated, and the occurrence of cracks on the surface of the epilayer can be prevented to a certain extent.
On the contrary, when the film thickness is made thinner than the lower limit of the above film thickness range, as is clear from the examination result regarding the super lattice structure, when the n-type impurity concentration is low, 2DEG occurs at each heterojunction interface It is obvious that the effect by the above can not be obtained sufficiently, and the target sheet resistance reducing effect of the n-type layer can not be obtained.

また、上記n型マルチヘテロ接合層において、上層側の第1のn型半導体層と下層側の第2のn型半導体層との各接合層界面に、第2のn型半導体層と同じ半導体材料からなるアンドープの半導体層を設けた構成とすることが好ましい。
この構成により、n型マルチヘテロ接合層において各々のヘテロ接合界面に生じる2DEGの電子移動度が向上し、n型マルチヘテロ接合層全体のシート抵抗がより一層低減する効果がある。
この時、アンドープの半導体層の膜厚は1nm以上5nm以下とすることが好ましい。
アンドープの半導体層の膜厚を5nmよりも厚くした場合は、n型マルチヘテロ接合層内部の縦方向の抵抗成分が増加する傾向に転じるため、5nmよりも厚くすることは逆に発光素子の電気特性の低下を招く要因になる。
In the n-type multi hetero junction layer, the same semiconductor as the second n-type semiconductor layer is formed at the interface between the first n-type semiconductor layer on the upper side and the second n-type semiconductor layer on the lower side. It is preferable to have a structure in which an undoped semiconductor layer made of a material is provided.
With this configuration, the electron mobility of 2DEG generated at each heterojunction interface in the n-type multiheterojunction layer is improved, and the sheet resistance of the entire n-type multiheterojunction layer is further reduced.
At this time, the film thickness of the undoped semiconductor layer is preferably 1 nm or more and 5 nm or less.
When the film thickness of the undoped semiconductor layer is made thicker than 5 nm, the resistance component in the vertical direction inside the n-type multi-heterojunction layer tends to increase, so making it thicker than 5 nm is contrary to the electric It becomes a factor causing deterioration of the characteristics.

また、上記n型マルチヘテロ接合層において、第1のn型半導体層、及び第2のn型半導体層に添加する不純物濃度は、5×1018cm−3以下とすることが好ましい。
不純物濃度が高いことに関して、n型マルチヘテロ接合層のシート抵抗低減に悪影響をもたらすことはないが、不純物濃度を2×1018cm−3以下とすることで、活性層が例えば発光層である場合には、発光した光の吸収を抑制しつつ、n型コンタクト層のシート抵抗が低減される効果によって、発光素子の動作電圧低減に効果がある。活性層が受光層である場合にも同様に光吸収抑制と動作電圧低減の効果が得られる。
In the n-type multi hetero junction layer, the impurity concentration to be added to the first n-type semiconductor layer and the second n-type semiconductor layer is preferably 5 × 10 18 cm −3 or less.
The high impurity concentration does not adversely affect the sheet resistance reduction of the n-type multi hetero junction layer, but the active layer is, for example, a light emitting layer by setting the impurity concentration to 2 × 10 18 cm −3 or less. In this case, the sheet resistance of the n-type contact layer is reduced while suppressing absorption of the emitted light, which is effective in reducing the operating voltage of the light emitting element. Also in the case where the active layer is a light receiving layer, the effects of light absorption suppression and operating voltage reduction can be similarly obtained.

また、不純物濃度に特に下限値を設ける必要はないが、不純物濃度が5×1016cm−3よりも低い場合、C(炭素)等の半導体中に含まれる他の不純物による補償の影響を受けて、半導体材料によっては導電型が判別できなくなる可能性があるため、5×1016cm−3を不純物濃度の下限値とすることが好ましい。
また、他の効果として、上記のn型マルチヘテロ接合層は、例えば青紫色レーザダイオードで一般的に用いられるInGaN多重量子井戸層からなる活性層に対して大きな屈折率差が生じるため、n型コンタクト層としての機能のほかに、活性層で発光した光を閉じ込めるクラッド層としても機能する。
The impurity concentration does not need to have a lower limit in particular, but if the impurity concentration is lower than 5 × 10 16 cm −3, it is affected by compensation by other impurities contained in the semiconductor such as C (carbon). Depending on the semiconductor material, the conductivity type may not be distinguishable. Therefore, it is preferable to set 5 × 10 16 cm −3 as the lower limit value of the impurity concentration.
As another effect, the n-type multi-heterojunction layer described above has a large refractive index difference with respect to the active layer composed of an InGaN multiple quantum well layer generally used in, for example, a blue-violet laser diode. In addition to the function as a contact layer, it also functions as a cladding layer that confines light emitted from the active layer.

なお、上記のn型マルチヘテロ接合層を構成する半導体層としては、上記n型Al0.1GaN/n型GaNマルチヘテロ接合層のほかに、窒化物半導体であれば、例えばAlNモル比率がそれぞれ異なるAlGa1−XN/AlGa1−YN(X>Y)マルチヘテロ接合層や、GaN/InGaNマルチヘテロ接合層、InAlN(InAlGaN)/GaN(AlGaN)マルチヘテロ接合層等が考えられる。 In addition to the above n-type Al 0.1 GaN / n-type GaN multi-hetero junction layer, the semiconductor layer constituting the above n-type multi hetero junction layer may be, for example, an AlN molar ratio if it is a nitride semiconductor. Different Al x Ga 1 -x N / Al y Ga 1-y N (X> Y) multi-heterojunction layer, GaN / InGaN multi-heterojunction layer, InAlN (InAlGaN) / GaN (AlGaN) multi-heterojunction layer, etc. Is considered.

これらのマルチヘテロ接合層における各半導体材料にSi等のn型不純物を添加することで、GaN系窒化物半導体を用いて製造できる全ての発光波長帯の半導体発光素子のn型コンタクト層に対してマルチヘテロ接合層を適用することができる。
また、これらのマルチヘテロ接合層においても、層を構成する窒化物半導体材料の組み合わせにより、活性層材料に対して高い屈折率差を持つ場合には、クラッド層としても適用できることは、これまで説明してきた中で明らかである。
By adding an n-type impurity such as Si to each semiconductor material in these multi-hetero junction layers, n-type contact layers of semiconductor light emitting devices of all emission wavelength bands that can be manufactured using a GaN-based nitride semiconductor Multiple heterojunction layers can be applied.
In addition, even in these multi-hetero junction layers, if they have a high refractive index difference with respect to the active layer material by the combination of the nitride semiconductor materials constituting the layer, they can be applied as a cladding layer as described above. It is clear in

上記のn型マルチヘテロ接合層は、窒化物半導体とは異なる化合物半導体材料に対しても適用可能であり、例えばGaAs系化合物半導体材料であれば、例えばn型AlGaAs/n型GaAsマルチヘテロ接合層のほかに、InAlP/GaAsマルチヘテロ接合層や、InAlP/InGaPマルチヘテロ接合層、AlGa1−MAs/AlGa1−NAs(M>N)マルチヘテロ接合層、InAlGaP/InGaPマルチヘテロ接合層等が考えられる。 The above-described n-type multi-heterojunction layer is also applicable to compound semiconductor materials different from nitride semiconductors. For example, in the case of a GaAs-based compound semiconductor material, for example, n-type AlGaAs / n-type GaAs multiheterojunction layer Besides, and InAlP / GaAs multi-heterojunction layer, InAlP / InGaP multi heterojunction layer, Al M Ga 1-M As / Al N Ga 1-N As (M> N) multi-heterojunction layer, InAlGaP / InGaP multi Heterojunction layers and the like are conceivable.

これらのマルチヘテロ接合層における各半導体材料にSi等のn型不純物を添加することで、GaAs基板上にエピ成長できる化合物半導体を用いて製造できる全ての発光波長帯の半導体発光素子のn型コンタクト層に対してマルチヘテロ接合層を適用できる。具体的には、例えばGaAs基板上に作製する赤色系発光素子に適用できる。
また、これらのマルチヘテロ接合層を構成するGaAs系化合物半導体材料の組み合わせにより、活性層材料に対して高い屈折率差を持つ場合には、クラッド層としても適用できることは言うまでもない。
By adding an n-type impurity such as Si to each semiconductor material in these multi-heterojunction layers, n-type contacts of semiconductor light emitting devices of all emission wavelength bands that can be manufactured using a compound semiconductor that can be epitaxially grown on a GaAs substrate Multiple heterojunction layers can be applied to the layers. Specifically, the present invention can be applied to, for example, a red light emitting element fabricated on a GaAs substrate.
Further, it is needless to say that the present invention can also be applied as a cladding layer when there is a high refractive index difference with respect to the active layer material due to the combination of GaAs-based compound semiconductor materials constituting these multiheterojunction layers.

上記のn型マルチヘテロ接合層は、他の化合物半導体基板であるInP基板上に作製する構造としても適用可能であり、例えばInP系化合物半導体材料であれば、例えばInP/InGaAsマルチヘテロ接合層のほかに、InGaAsP/InPマルチヘテロ接合層や、InGaAs/InGaAsPマルチヘテロ接合層等が考えられる。
これらのマルチヘテロ接合層における各半導体材料にSi等のn型不純物を添加することで、InP基板上にエピ成長できる化合物半導体を用いて製造できる全ての発光波長帯の半導体発光素子のn型コンタクト層に対してマルチヘテロ接合層を適用できる。具体的には、例えば主に1μm以上の発光波長帯を有する半導体発光素子に適用できる。
The above-described n-type multi-heterojunction layer is also applicable as a structure fabricated on an InP substrate which is another compound semiconductor substrate. For example, in the case of an InP-based compound semiconductor material, for example, an InP / InGaAs multiheterojunction layer In addition, InGaAsP / InP multiheterojunction layers, InGaAs / InGaAsP multiheterojunction layers, and the like are conceivable.
By adding an n-type impurity such as Si to each semiconductor material in these multi-heterojunction layers, n-type contacts of semiconductor light emitting devices of all emission wavelength bands that can be manufactured using a compound semiconductor that can be epitaxially grown on an InP substrate Multiple heterojunction layers can be applied to the layers. Specifically, the present invention can be applied to, for example, a semiconductor light emitting device having an emission wavelength band of 1 μm or more.

また、これらのマルチヘテロ接合層を構成するInP系化合物半導体材料の組み合わせにより、活性層材料に対して高い屈折率差を持つ場合には、上述した通りクラッド層としても適用できることは言うまでもない。
さらに、以上説明してきた各種半導体材料によるn型マルチヘテロ接合層においても、窒化物半導体材料によるn型マルチヘテロ接合層と同様に、各々のヘテロ接合界面のバンドギャップエネルギーが狭い材料側に、その材料と同じ半導体材料からなる膜厚を1nm〜5nmの範囲としたアンドープ層を設けることで、各々の界面に生じる2DEGの電子移動度を高くすることができるため、上記マルチヘテロ接合層のシート抵抗をよりいっそう低減できる効果がある。
Further, it is needless to say that the combination of the InP-based compound semiconductor materials constituting these multi-heterojunction layers can be applied as a cladding layer as described above if they have a high refractive index difference with respect to the active layer material.
Furthermore, in the n-type multi-heterojunction layer of various semiconductor materials described above, as in the n-type multi-heterojunction layer of nitride semiconductor material, the band gap energy of each heterojunction interface is narrow on the material side By providing the undoped layer having the film thickness of the same semiconductor material as the material in the range of 1 nm to 5 nm, the electron mobility of 2DEG generated at each interface can be increased, so the sheet resistance of the multi-hetero junction layer Has the effect of being able to further reduce

以上説明したn型マルチヘテロ接合層を適用した具体的な実施形態について、以下図面を参照して説明する。
<第1実施形態>
図2は、半導体光学素子の第1実施形態である半導体レーザを示す断面構成図であり、図3は、第1実施形態におけるn型マルチヘテロ接合層の構造を示した部分拡大図である。
第1実施形態の半導体レーザ100は、窒化物半導体を用いた半導体レーザである。窒化物半導体を用いた発光素子は、約300nm〜520nmの発光波長域を有し、紫外〜緑色の光を発する発光素子として適用できる。
半導体レーザ100は、GaN基板1と、n型GaNバッファ層2と、上記のn型マルチヘテロ接合層を有するn型コンタクト層3と、n型コンタクト層3上の所望の領域に形成されたn型AlGaNクラッド層4と、アンドープのInGaN系多重量子井戸層からなる活性層(発光層)5と、p型AlGaNクラッド層6と、p型GaNコンタクト層7がこの順で積層された半導体積層構造を有する。
Specific embodiments to which the n-type multi-heterojunction layer described above is applied will be described below with reference to the drawings.
First Embodiment
FIG. 2 is a cross-sectional view showing a semiconductor laser which is the first embodiment of the semiconductor optical device, and FIG. 3 is a partially enlarged view showing the structure of the n-type multiheterojunction layer in the first embodiment.
The semiconductor laser 100 of the first embodiment is a semiconductor laser using a nitride semiconductor. A light emitting element using a nitride semiconductor has an emission wavelength range of about 300 nm to 520 nm, and can be applied as a light emitting element that emits ultraviolet to green light.
The semiconductor laser 100 is formed in a desired region on the n-type contact layer 3 and the n-type contact layer 3 having the GaN substrate 1, the n-type GaN buffer layer 2, the above-mentioned n-type multi hetero junction layer, Layered semiconductor structure in which an n-type AlGaN cladding layer 4, an active layer (light emitting layer) 5 composed of an undoped InGaN-based multiple quantum well layer, a p-type AlGaN cladding layer 6, and a p-type GaN contact layer 7 are stacked in this order Have.

p型GaNコンタクト層7とp型AlGaNクラッド層6の一部には、周知の窒化物半導体ドライエッチングによって電流狭窄のためのストライプ状のリッジ部が形成されており、リッジ部の最頂部に露出したp型GaNコンタクト層7を残して、p型AlGaNクラッド層6の側面及び表面には、例えばSiOからなる保護膜8が形成されている。
p電極9は、リッジ部の最頂部に露出したp型GaNコンタクト層7に接してオーミック接続しており、p電極を構成する電極メタルは、保護膜8上の所望の領域まで横方向に延長されて、保護膜8の一部を覆うように形成されている。
n電極10は、ストライプ状のリッジ部から離れた領域に露出したn型コンタクト層3に接して形成され、n型コンタクト層3に対してオーミック接続している。
A stripe-shaped ridge portion for current confinement is formed on part of the p-type GaN contact layer 7 and the p-type AlGaN cladding layer 6 by well-known nitride semiconductor dry etching, and exposed at the top of the ridge portion A protective film 8 made of, for example, SiO 2 is formed on the side surfaces and the surface of the p-type AlGaN cladding layer 6 except for the p-type GaN contact layer 7.
The p electrode 9 is in ohmic contact with the p-type GaN contact layer 7 exposed at the top of the ridge, and the electrode metal constituting the p electrode extends laterally to a desired region on the protective film 8 And is formed to cover a portion of the protective film 8.
The n-electrode 10 is formed in contact with the n-type contact layer 3 exposed in a region separated from the stripe-shaped ridge portion, and is in ohmic contact with the n-type contact layer 3.

ここで、図2の破線で囲まれた領域のn型マルチヘテロ接合層の構成について、図3を参照して詳細に説明する。
n型コンタクト層3は、上層側に位置して膜厚が例えば10nmでn型不純物(Si)濃度が例えば1×1018cm−3であるn型Al0.15GaN層3aと、下層側に位置して膜厚が例えば70nmでn型不純物(Si)濃度が例えば1×1018cm−3であるn型GaN層3bとが交互に例えば20ペア積層されて合計膜厚が例えば1.6μmとなったn型マルチヘテロ接合層を有している。
Here, the configuration of the n-type multi hetero junction layer in the region surrounded by the broken line in FIG. 2 will be described in detail with reference to FIG.
n-type contact layer 3, an n-type Al 0.15 GaN layer 3a is n-type impurity (Si) concentration of for example 1 × 10 18 cm -3 with a thickness located on the upper side, for example 10 nm, the lower side And 20 pairs of n-type GaN layers 3b having a thickness of, for example, 70 nm and an n-type impurity (Si) concentration of, for example, 1 × 10 18 cm −3 are alternately stacked. It has an n-type multi-heterojunction layer of 6 μm.

n型コンタクト層3と同じ不純物濃度および同じ膜厚を有するn型GaN層に比べて、図3に示すようなn型マルチヘテロ接合層を有するn型コンタクト層3ではキャリア密度が増大してシート抵抗が低減されるため、n電極10のオーミック特性は良好な状態を保持しつつ、n電極側の直列抵抗成分に影響を与える横方向抵抗が低減される。即ち、n電極10近傍からn型コンタクト層3を経由してn型AlGaNクラッド層4に至るまでの横方向抵抗が低減されるため、GaN基板上に作製した窒化物半導体レーザであっても動作電圧が低減される。   Compared to an n-type GaN layer having the same impurity concentration and the same film thickness as the n-type contact layer 3, the n-type contact layer 3 having an n-type multi hetero junction layer as shown in FIG. Since the resistance is reduced, the ohmic characteristics of the n-electrode 10 maintain a good state, and the lateral resistance affecting the series resistance component on the n-electrode side is reduced. That is, since the lateral resistance from the vicinity of the n electrode 10 to the n-type AlGaN cladding layer 4 via the n-type contact layer 3 is reduced, the operation is possible even with a nitride semiconductor laser fabricated on a GaN substrate The voltage is reduced.

図4は、第1実施形態におけるn型マルチヘテロ接合層の別構造を示した図である。
図4に示すn型マルチヘテロ接合層では、上層側のn型Al0.15GaN層3aは図3に示すn型Al0.15GaN層3aと同じ膜厚、ならびに同じ不純物濃度を有する。
一方、下層側に位置するGaN層は、その中で下層側と上層側に分かれた2層構成をなしており、下層側は膜厚が例えば67nmでn型不純物(Si)濃度が例えば1×1018cm−3のn型GaN層3bbであり、上層側は膜厚が例えば3nmのアンドープGaN層3cである。
FIG. 4 is a view showing another structure of the n-type multi hetero junction layer in the first embodiment.
In the n-type multi-heterojunction layer shown in FIG. 4, the upper n-type Al 0.15 GaN layer 3a has the same film thickness and the same impurity concentration as the n-type Al 0.15 GaN layer 3a shown in FIG.
On the other hand, the GaN layer located on the lower layer side has a two-layer structure divided into the lower layer side and the upper layer side, and the lower layer side has a film thickness of eg 67 nm and an n-type impurity (Si) concentration of eg 1 × The n-type GaN layer 3bb is 10 18 cm −3 , and the upper layer side is the undoped GaN layer 3c with a thickness of, for example, 3 nm.

つまり、1つのヘテロ接合層の構成が、上からn型Al0.15GaN層3a/アンドープGaN層3c/n型GaN層3bbという順の3層構造となっている。図4に示すn型マルチヘテロ接合層では、この構成のヘテロ接合層を例えば20層積層して合計膜厚が例えば1.6μmのn型マルチヘテロ接合層を構成している。
図4に示す構成のn型マルチヘテロ接合層を用いることで、2DEG発生領域の不純物による散乱の影響が小さくなるため、図3に示す構成に比べてn型コンタクト層3全体の電子移動度は15%〜20%程度高くなり、n型コンタクト層3のシート抵抗をさらに低減できる効果がある。
したがって、図2に示された窒化物半導体レーザに、図4に示す構成のn型マルチヘテロ接合層の構成からなるn型コンタクト層3を適用すれば、よりいっそうレーザの動作電圧を低減できる効果がある。
That is, the configuration of one heterojunction layer has a three-layer structure in the order of n-type Al 0.15 GaN layer 3 a / undoped GaN layer 3 c / n-type GaN layer 3 bb from the top. In the n-type multiheterojunction layer shown in FIG. 4, for example, 20 heterojunction layers of this configuration are stacked to form an n-type multiheterojunction layer having a total film thickness of, for example, 1.6 μm.
By using the n-type multi-heterojunction layer having the configuration shown in FIG. 4, the influence of scattering by impurities in the 2DEG generation region is reduced, so the electron mobility of the entire n-type contact layer 3 is smaller than that shown in FIG. There is an effect that the sheet resistance of the n-type contact layer 3 can be further reduced.
Therefore, the operating voltage of the laser can be further reduced by applying the n-type contact layer 3 having the configuration of the n-type multiheterojunction layer shown in FIG. 4 to the nitride semiconductor laser shown in FIG. There is.

ここで、第1実施形態についてより具体的な例をあげて説明する。
図2に示す構成を有する半導体レーザ100において、リッジ部のストライプ幅を2.5μm、共振器長を800μmとして、n型コンタクト層3に下記の「構造1」〜「構造3」のいずれかを適用した合計3通りの構造の半導体レーザを用意した。
<構造1>
n型GaN層(膜厚:1.6μm、Si不純物濃度:1×1018cm−3)。この「構造1」はマルチへテロ構造ではないので、「構造1」が適用された半導体レーザは比較例である。
<構造2>
n型Al0.15GaN層(膜厚:10nm、Si不純物濃度:1×1018cm−3)とn型GaN層(膜厚:70nm、Si不純物濃度:1×1018cm−3)からなるヘテロ接合層を20層(合計膜厚1.6μm)積層したn型マルチヘテロ接合層。この「構造2」は図3に示す構成の具体例である。
Here, the first embodiment will be described by taking a more specific example.
In the semiconductor laser 100 having the configuration shown in FIG. 2, the stripe width of the ridge portion is 2.5 μm, the cavity length is 800 μm, and any of the following “structure 1” to “structure 3” is applied to the n-type contact layer 3 A total of three applied semiconductor lasers were prepared.
<Structure 1>
n-type GaN layer (film thickness: 1.6 μm, Si impurity concentration: 1 × 10 18 cm −3 ). Since this “structure 1” is not a multi-hetero structure, a semiconductor laser to which “structure 1” is applied is a comparative example.
<Structure 2>
From an n-type Al 0.15 GaN layer (film thickness: 10 nm, Si impurity concentration: 1 × 10 18 cm −3 ) and an n-type GaN layer (film thickness: 70 nm, Si impurity concentration: 1 × 10 18 cm −3 ) N-type multi-heterojunction layer in which 20 layers (total film thickness 1.6 μm) of heterojunction layers are stacked. This "structure 2" is a specific example of the configuration shown in FIG.

<構造3>
n型Al0.15GaN層(膜厚:10nm、Si不純物濃度:1×1018cm−3)とアンドープGaN層(膜厚3nm)とn型GaN層(膜厚:67nm、Si不純物濃度:1×1018cm−3)からなるヘテロ接合層を20層(合計膜厚1.6μm)積層したn型マルチヘテロ接合層。この「構造3」は図4に示す構成の具体例である。
これら3通りの構造の半導体レーザについて、レーザ出力が100mW時であるときの動作電圧を比較した。その結果、「構造1」が4.41〜4.68Vであったのに対して、「構造2」では4.03〜4.35V、「構造3」では3.94〜4.21Vとなり、図3、図4に示す構成をn型コンタクト層に適用することで、比較例の「構造1」に比べてレーザの動作電圧を低減できる効果が得られた。
<Structure 3>
n-type Al 0.15 GaN layer (film thickness: 10 nm, Si impurity concentration: 1 × 10 18 cm −3 ), undoped GaN layer (film thickness: 3 nm) and n-type GaN layer (film thickness: 67 nm, Si impurity concentration: An n-type multi-heterojunction layer in which 20 heterojunction layers consisting of 1 × 10 18 cm −3 ) (total film thickness 1.6 μm) are stacked. This "structure 3" is a specific example of the configuration shown in FIG.
With respect to the semiconductor lasers of these three types of structures, the operating voltages were compared when the laser output was 100 mW. As a result, “Structure 1” is 4.41 to 4.68 V, whereas “Structure 2” is 4.03 to 4.35 V, and “Structure 3” is 3.94 to 4.21 V, By applying the configurations shown in FIG. 3 and FIG. 4 to the n-type contact layer, an effect of reducing the operating voltage of the laser as compared with the “structure 1” of the comparative example was obtained.

<第2実施形態>
図5は、半導体光学素子の第2実施形態である発光ダイオード(LED)を示す断面構成図であり、図6は、第2実施形態におけるn型マルチヘテロ接合層の構造を示した部分拡大図である。
図5に示す発光ダイオード300は、窒化物半導体材料の発光ダイオードであり、サファイヤ基板30と、アンドープのGaNバッファ層31と、n型マルチヘテロ接合層を有したn型コンタクト層32と、アンドープのInGaN系多重量子井戸層からなる活性層(発光層)33と、低Mg濃度のp型GaN層34と、高Mg濃度のp型GaNコンタクト層35とがこの順で積層された半導体積層構造を有する。
Second Embodiment
FIG. 5 is a sectional view showing a light emitting diode (LED) which is a second embodiment of the semiconductor optical device, and FIG. 6 is a partially enlarged view showing the structure of the n-type multi hetero junction layer in the second embodiment. It is.
The light emitting diode 300 shown in FIG. 5 is a light emitting diode of a nitride semiconductor material, and includes a sapphire substrate 30, an undoped GaN buffer layer 31, an n-type contact layer 32 having an n-type multi-heterojunction layer, and an undoped A semiconductor multilayer structure in which an active layer (light emitting layer) 33 composed of an InGaN-based multiple quantum well layer, a low Mg concentration p-type GaN layer 34, and a high Mg concentration p-type GaN contact layer 35 are stacked in this order Have.

n電極を形成する所望の領域において、p型GaNコンタクト層35から活性層(発光層)33までがエッチングされてn型コンタクト層32が露出しており、n型コンタクト層32上にはn電極38が設けられて、n型コンタクト層32に対してオーミック接続している。
p型GaNコンタクト層35上の所望の領域には、透明電極36が設けられており、透明電極36上の一部にはp電極37が設けられている。なお、上記透明電極36としては、周知のITO(酸化インジウム錫)膜が適用できる。
The p-type GaN contact layer 35 to the active layer (light emitting layer) 33 are etched in the desired region for forming the n-electrode to expose the n-type contact layer 32, and the n-electrode on the n-type contact layer 32 38 are provided and are in ohmic contact with the n-type contact layer 32.
A transparent electrode 36 is provided in a desired region on the p-type GaN contact layer 35, and a p electrode 37 is provided on a part of the transparent electrode 36. A well-known ITO (indium tin oxide) film can be applied as the transparent electrode 36.

ここで、図5の破線で囲まれた領域のn型マルチヘテロ接合層の構成について、図6を用いて詳細に説明する。
n型コンタクト層32は、上層側に位置して膜厚が例えば20nmでn型不純物(Si)濃度が例えば5×1017cm−3であるn型Al0.1GaN層32aと、下層側に位置して膜厚が例えば200nmでn型不純物(Si)濃度が例えば1×1017cm−3であるn型GaN層32bとが交互に例えば15ペア積層されて合計膜厚が例えば3.3μmとなったn型マルチヘテロ接合構造を有している。
Here, the configuration of the n-type multi heterojunction layer in the region surrounded by the broken line in FIG. 5 will be described in detail with reference to FIG.
The n-type contact layer 32 is located on the upper layer side, an n-type Al 0.1 GaN layer 32 a having a film thickness of, for example, 20 nm and an n-type impurity (Si) concentration of, for example, 5 × 10 17 cm −3. And a pair of n-type GaN layers 32b having a thickness of, for example, 200 nm and an n-type impurity (Si) concentration of, for example, 1 × 10 17 cm −3 are alternately stacked, for example, 15 pairs. It has an n-type multiheterojunction structure of 3 μm.

図5に示す発光ダイオード300では、活性層33で発光した光を主に表面側に放出するため、活性層33の下側に位置するn型コンタクト層32にのみAlGaNを複数層設けた構造としている。これにより、n型コンタクト層32は発光した光の反射層としても機能する。
さらに、n型コンタクト層32を構成するn型AlGaN層32aとn型GaN層32bにおいて、厚膜であり、活性層33との屈折率差が小さいn型GaN層32b側のSi不純物濃度を下げているため、n型コンタクト層32における光吸収を抑制している。
The light emitting diode 300 shown in FIG. 5 has a structure in which multiple layers of AlGaN are provided only in the n-type contact layer 32 located below the active layer 33 in order to mainly emit the light emitted from the active layer 33 to the surface side. There is. Thus, the n-type contact layer 32 also functions as a reflection layer of the emitted light.
Furthermore, in the n-type AlGaN layer 32a and the n-type GaN layer 32b constituting the n-type contact layer 32, the Si impurity concentration on the side of the n-type GaN layer 32b which is a thick film and has a small difference in refractive index from the active layer 33 is lowered. Therefore, light absorption in the n-type contact layer 32 is suppressed.

また、n型マルチヘテロ接合層を構成するn型AlGaN層とn型GaN層とで上記のようにSi不純物濃度を異なる濃度とした場合でも、n電極とのオーミック接続に影響を与えることはなく、良好なオーミック特性を示した。
したがって、n型マルチヘテロ接合層を構成する各半導体材料の不純物濃度は、本発明の主旨を逸脱しない範囲で各層ごとに異ならせることは可能であり、その不純物濃度は、5.0×1016cm−3以上5.0×1018cm−3以下であることが好ましい。
Even when the Si impurity concentration is different between the n-type AlGaN layer and the n-type GaN layer constituting the n-type multi-heterojunction layer as described above, the ohmic connection with the n electrode is not affected. Showed good ohmic characteristics.
Therefore, the impurity concentration of each semiconductor material constituting the n-type multi-hetero junction layer can be made different for each layer without departing from the scope of the present invention, and the impurity concentration is 5.0 × 10 16 cm -3 to 5.0 × 10 18 cm -3 it is preferably less.

<第3実施形態>
図7は、半導体光学素子の第3実施形態である半導体レーザを示す断面構成図であり、図8は、第3実施形態におけるn型マルチヘテロ接合層の構造を示した部分拡大図である。
第3実施形態の半導体レーザ600も、窒化物半導体を用いた半導体レーザである。
第3実施形態と上記の第1実施形態とでは、n電極が設けられた被着面が異なり、裏面電極69を設けた点も異なっている。
半導体レーザ600は、GaN基板60と、n型GaNバッファ層61と、n型マルチヘテロ接合層を有するn型コンタクト層62と、アンドープのInGaN系多重量子井戸層からなる活性層(発光層)63と、p型AlGaNクラッド層64と、p型GaNコンタクト層65がこの順で積層された半導体積層構造を有する。
Third Embodiment
FIG. 7 is a cross-sectional view showing a semiconductor laser which is a third embodiment of the semiconductor optical device, and FIG. 8 is a partially enlarged view showing the structure of the n-type multiheterojunction layer in the third embodiment.
The semiconductor laser 600 of the third embodiment is also a semiconductor laser using a nitride semiconductor.
The third embodiment and the first embodiment described above are different in the adhesion surface on which the n electrode is provided, and the point in which the back surface electrode 69 is provided.
The semiconductor laser 600 includes a GaN substrate 60, an n-type GaN buffer layer 61, an n-type contact layer 62 having an n-type multiheterojunction layer, and an active layer (light emitting layer) 63 composed of an undoped InGaN-based multiple quantum well layer. , A p-type AlGaN cladding layer 64, and a p-type GaN contact layer 65 are laminated in this order.

p型GaNコンタクト層65とp型AlGaNクラッド層64の一部には、周知の窒化物半導体ドライエッチングによって電流狭窄のためのストライプ状のリッジ部が形成されており、リッジ部の最頂部に露出したp型GaNコンタクト層65を残して、p型AlGaNクラッド層64の側面及び表面には、例えばSiOからなる保護膜66が形成されている。
p電極67は、リッジ部の最頂部に露出したp型GaNコンタクト層65に接してオーミック接続しており、p電極67を構成する電極メタルは、保護膜66上の所望の領域まで横方向に延長されて、保護膜66の一部を覆うように形成されている。
n電極68は、ストライプ状のリッジ部から離れた領域に露出したn型コンタクト層62に接して形成され、n型コンタクト層62に対してオーミック接続している。但し、n電極68はn型コンタクト層62の最表面ではなく、n型コンタクト層62の一部がエッチングによって掘り込まれた面に接して設けられている。
A stripe-shaped ridge portion for current confinement is formed on a part of the p-type GaN contact layer 65 and the p-type AlGaN cladding layer 64 by well-known nitride semiconductor dry etching, and exposed at the top of the ridge portion A protective film 66 made of, for example, SiO 2 is formed on the side surfaces and the surface of the p-type AlGaN cladding layer 64 except for the p-type GaN contact layer 65.
The p-electrode 67 is in ohmic contact with the p-type GaN contact layer 65 exposed at the top of the ridge portion, and the electrode metal constituting the p-electrode 67 extends laterally to the desired region on the protective film 66 It is extended and formed to cover a part of the protective film 66.
The n-electrode 68 is formed in contact with the n-type contact layer 62 exposed in a region separated from the stripe-shaped ridge portion, and is in ohmic contact with the n-type contact layer 62. However, the n-electrode 68 is provided not in the outermost surface of the n-type contact layer 62 but in contact with the surface where a part of the n-type contact layer 62 is dug by etching.

また、n型コンタクト層62は、図8に示されているように、上層側に位置して膜厚が例えば10nmでn型不純物(Si)濃度が例えば1×1018cm−3であるn型Al0.15GaN層62aと、下層側に位置して膜厚が例えば70nmでn型不純物(Si)濃度が例えば1×1018cm−3であるn型GaN層62bとが交互に例えば20ペア積層されて合計膜厚が例えば1.6μmとなったn型マルチヘテロ接合構造を有している。 In addition, as shown in FIG. 8, the n-type contact layer 62 is located on the upper layer side and has a film thickness of, for example, 10 nm and an n-type impurity (Si) concentration of, for example, 1 × 10 18 cm −3. -Type Al 0.15 GaN layer 62a, and an n-type GaN layer 62b having a film thickness of, for example, 70 nm and an n-type impurity (Si) concentration of, for example, 1 × 10 18 cm −3 located alternately. It has an n-type multi-heterojunction structure in which 20 pairs of layers are stacked and the total film thickness is, for example, 1.6 μm.

n電極68は、最表面のn型AlGaN層62aとその下層のn型GaN層62bの途中までエッチングされて露出したn型GaN層62bの露出面に被着形成されている。
上記のような状況は、半導体層のエッチング制御の観点から見れば、通常の製造プロセスにおいて起こりうるケースであるが、図8に示すn型マルチヘテロ接合層は、同層のほぼすべてがn型の導電型であるため、n電極とのオーム性が劣化する等の不良は発生しない。
したがって、n型マルチヘテロ接合層の一部がエッチングによって後退した面にn電極を形成した場合でも、n型マルチヘテロ接合層を適用することで得られる利点が損なわれることはない。
また、図7では、GaN基板60の裏面側に裏面電極69が設けられている。この裏面電極69は、半導体レーザ600の裏面側を半田実装する際に必要な電極であり、AuSn半田等を用いて実装する場合は、裏面電極69の最表面はAuであることが好ましい。
また、裏面電極69とGaN基板60との電気的接続に特に制限はなく、オーミック接続でもショットキー接続でも、どちらでも構わない。
The n-electrode 68 is deposited on the exposed surface of the n-type GaN layer 62b exposed by etching halfway through the n-type AlGaN layer 62a on the outermost surface and the n-type GaN layer 62b below it.
The situation as described above is a case that can occur in a normal manufacturing process from the viewpoint of etching control of the semiconductor layer, but the n-type multi-heterojunction layer shown in FIG. Because of the conductivity type, defects such as deterioration of ohmic contact with the n electrode do not occur.
Therefore, even when the n electrode is formed on the surface where a part of the n-type multiheterojunction layer is recessed by etching, the advantage obtained by applying the n-type multiheterojunction layer is not impaired.
Further, in FIG. 7, the back surface electrode 69 is provided on the back surface side of the GaN substrate 60. The back surface electrode 69 is an electrode necessary for mounting the back surface side of the semiconductor laser 600 by solder. When mounting using AuSn solder or the like, the outermost surface of the back surface electrode 69 is preferably Au.
Further, the electrical connection between the back electrode 69 and the GaN substrate 60 is not particularly limited, and either ohmic connection or Schottky connection may be used.

また、この第3実施形態では、裏面電極が設けられた基板の材料としてGaN基板を用いた例について述べたが、如何なる基板材料を用いた場合でも裏面側を半田実装する場合があるため、基板材料の種類にかかわらず裏面電極を設けてよいことは言うまでもない。
また、上述した第1実施形態〜第3実施形態ではn型マルチヘテロ接合層の半導体材料の構成として、n型AlGaN/n型GaNヘテロ接合層を多層化した構成を用いたが、活性層に用いる材料系、発光波長、及びデバイス構造により、AlNモル比率がそれぞれ異なるAlGa1−XN/AlGa1−YN(X>Y)マルチヘテロ接合層や、GaN/InGaNマルチヘテロ接合層や、InAlN(InAlGaN)/GaN(AlGaN)マルチヘテロ接合層等というように、GaAs基板上に作製可能な他の半導体材料による構成、及びデバイス構造を用いても良いことは言うまでもない。
In the third embodiment, an example of using a GaN substrate as the material of the substrate provided with the back surface electrode has been described. However, even if any substrate material is used, the back surface may be solder-mounted. It goes without saying that the back electrode may be provided regardless of the type of material.
In the first to third embodiments described above, the semiconductor material of the n-type multi-heterojunction layer uses a multi-layered n-type AlGaN / n-type GaN heterojunction layer. Al X Ga 1-X N / Al Y Ga 1-Y N (X> Y) multi-heterojunction layer or GaN / InGaN multi-heterojunction, each of which has a different AlN molar ratio depending on the material system, emission wavelength, and device structure used It goes without saying that other semiconductor materials and device structures that can be fabricated on a GaAs substrate, such as layers, InAlN (InAlGaN) / GaN (AlGaN) multiheterojunction layers, etc. may be used.

また、窒化物半導体を用いた第1実施形態〜第3実施形態では、基板にGaN基板やサファイヤ基板を用いた例について述べたが、この他、SiC基板、Si基板、AlN基板、ZnO基板等というように、窒化物半導体をエピタキシャル成長できる他の基板材料を用いても良いことは言うまでもない。
特に、導電性を持たない基板材料上に作製する半導体光学素子にn型マルチヘテロ接合層を適用することで、導電性基板上に作製する半導体光学素子よりも、本願発明の効果を十分に発揮することができる。
<第4実施形態>
図9は、半導体光学素子の第4実施形態である発光ダイオードを示す断面構成図であり、図10は、第4実施形態におけるn型マルチヘテロ接合層の構造を示した部分拡大図である。
In the first to third embodiments using a nitride semiconductor, the example using a GaN substrate or sapphire substrate as a substrate has been described, but in addition to this, a SiC substrate, a Si substrate, an AlN substrate, a ZnO substrate, etc. It goes without saying that other substrate materials capable of epitaxially growing a nitride semiconductor may be used.
In particular, by applying an n-type multi-heterojunction layer to a semiconductor optical device fabricated on a substrate material having no conductivity, the effects of the present invention are sufficiently exhibited over semiconductor optical devices fabricated on a conductive substrate. can do.
Fourth Embodiment
FIG. 9 is a cross-sectional view showing a light emitting diode which is a fourth embodiment of the semiconductor optical device, and FIG. 10 is a partially enlarged view showing the structure of the n-type multiheterojunction layer in the fourth embodiment.

図9に示す発光ダイオード900は、n型GaAs基板上に作製されたものである。このようにGaAs基板上に作製される半導体発光素子は、主に650nm以上の発光波長域を有し、赤色〜近赤外の発光素子として適用できる。
発光ダイオード900は、n型GaAs基板90と、n型マルチヘテロ接合構造を有するn型コンタクト層91と、アンドープのAlGaAsからなる活性層(発光層)92と、p型不純物であるZn(亜鉛)がドーピングされた低Zn濃度のp型GaAs層93と、高Zn濃度のp型GaAsコンタクト層94とがこの順で積層された半導体積層構造を有する。図9に示すn型コンタクト層91におけるn型マルチヘテロ接合構造は、後で詳述するように、n型AlGaAsとn型GaAsが交互に複数層ずつ積層されたものである。
The light emitting diode 900 shown in FIG. 9 is manufactured on an n-type GaAs substrate. Thus, the semiconductor light emitting device manufactured on a GaAs substrate mainly has a light emission wavelength range of 650 nm or more, and can be applied as a red to near infrared light emitting device.
The light emitting diode 900 comprises an n type GaAs substrate 90, an n type contact layer 91 having an n type multi hetero junction structure, an active layer (light emitting layer) 92 made of undoped AlGaAs, and Zn (zinc) as a p type impurity. A low Zn concentration p-type GaAs layer 93 and a high Zn concentration p-type GaAs contact layer 94 are stacked in this order. The n-type multi-heterojunction structure in the n-type contact layer 91 shown in FIG. 9 is formed by alternately laminating a plurality of n-type AlGaAs and n-type GaAs layers, as will be described in detail later.

n電極96を形成する所望の領域において、p型GaAsコンタクト層94から活性層(発光層)92までが周知の選択ウェットエッチング法によりエッチングされ、n型コンタクト層91が露出しており、このn型コンタクト層91上には、周知のAuGe系n電極96が設けられて、n型コンタクト層91に対してオーミック接続している。
p型GaAsコンタクト層94上の所望の領域には、細線状の複数のp電極95が設けられており、ワイヤ配線のために設けたパッド部(図示せず)によってすべてのp電極95が互いに接続されている。
In the desired region for forming the n-electrode 96, the p-type GaAs contact layer 94 to the active layer (light emitting layer) 92 are etched by the known selective wet etching method to expose the n-type contact layer 91. A well-known AuGe-based n electrode 96 is provided on the mold contact layer 91 and is in ohmic contact with the n-type contact layer 91.
A plurality of thin wire-like p electrodes 95 are provided in desired regions on the p-type GaAs contact layer 94, and all p electrodes 95 are mutually connected by pad portions (not shown) provided for wire wiring. It is connected.

n型GaAs基板90の裏面側には、半田実装用の裏面電極97が設けられている。
ここで、図9の破線で囲まれた領域のn型マルチヘテロ接合層の構成について、図10を用いて詳細に説明する。
n型コンタクト層91は、上層側に位置して膜厚が15nmでn型不純物(Si)濃度が2×1018cm−3であるn型Al0.2GaAs層91aと、下層側に位置して膜厚が55nmでn型不純物(Si)濃度が5×1017cm−3であるn型GaAs層91bとが交互に40ペア積層されて合計膜厚が2.8μmとなったn型マルチヘテロ接合構造を有している。
A back surface electrode 97 for solder mounting is provided on the back surface side of the n-type GaAs substrate 90.
Here, the configuration of the n-type multi hetero junction layer in the region surrounded by the broken line in FIG. 9 will be described in detail with reference to FIG.
The n-type contact layer 91 is located on the upper layer side, an n-type Al 0.2 GaAs layer 91 a having a film thickness of 15 nm and an n-type impurity (Si) concentration of 2 × 10 18 cm −3 , 40 layers of n-type GaAs layers 91b alternately having a thickness of 55 nm and an n-type impurity (Si) concentration of 5 × 10 17 cm -3 to a total film thickness of 2.8 μm It has a multi-heterojunction structure.

このようなn型マルチヘテロ接合層を適用したGaAs系の発光ダイオード900によれば、n電極96から活性層92に至るまでの抵抗成分の低減を反映して、同じ膜厚のn型GaAs層をn型コンタクト層に用いた場合よりも動作電圧を低減できる効果がある。
図11は、第4実施形態におけるn型マルチヘテロ接合層の別構造を示した図である。
図11に示すn型コンタクト層91のn型マルチヘテロ接合層では、上層側のn型Al0.2GaAs層91aは図10に示すn型Al0.2GaAs層91aと同じ膜厚、ならびに同じ不純物濃度を有する。
According to the GaAs-based light emitting diode 900 to which such an n-type multi hetero junction layer is applied, the n-type GaAs layer having the same film thickness reflects the reduction of the resistance component from the n electrode 96 to the active layer 92 There is an effect that the operating voltage can be reduced as compared with the case of using n in the n-type contact layer.
FIG. 11 is a view showing another structure of the n-type multi heterojunction layer in the fourth embodiment.
In the n-type multi hetero junction layer of the n-type contact layer 91 shown in FIG. 11, the upper layer side n-type Al 0.2 GaAs layer 91a has the same thickness as the n-type Al 0.2 GaAs layer 91a shown in FIG. It has the same impurity concentration.

一方、下層側に位置するGaAs層は、その中で下層側と上層側と中間層とに分かれた3層構成をなしており、中間層は膜厚が例えば66nm、n型不純物(Si)濃度が例えば5×1017cm−3であるn型GaAs層91bbであり、その中間層の上層と下層に膜厚が2nmであるアンドープGaAs層91cが配置されている。すなわち、n型GaAs層をアンドープGaAs層で挟んだ構成である。
図11に示すn型コンタクト層91は、このような3層構造のGaAs層とn型Al0.2GaAs層91aとからなるヘテロ接合層を20層積層して合計膜厚が1.6μmとなったn型マルチヘテロ接合層を有している。
On the other hand, the GaAs layer located on the lower layer side has a three-layer structure divided into the lower layer side, the upper layer side, and the intermediate layer, and the intermediate layer has a film thickness of, for example, 66 nm and n-type impurity (Si) concentration For example, the n-type GaAs layer 91bb is 5 × 10 17 cm -3 , and the undoped GaAs layer 91c having a thickness of 2 nm is disposed in the upper layer and the lower layer of the intermediate layer. That is, the n-type GaAs layer is sandwiched between undoped GaAs layers.
The n-type contact layer 91 shown in FIG. 11 has a total film thickness of 1.6 μm by laminating 20 hetero junction layers consisting of such a three-layer structure GaAs layer and an n-type Al 0.2 GaAs layer 91a. It has an n-type multi-heterojunction layer.

GaAs系材料の場合、窒化物半導体と異なって分極しにくい半導体材料であるため、例えばn型AlGaAs層/アンドープGaAs層/n型AlGaAs層というようにGaAs層の上下でヘテロ接合構造を構成すると、2DEGはアンドープGaAs層の上下のn型AlGaAs層との間のヘテロ接合界面に生じる。
したがって、n型マルチヘテロ接合層において、下層側のn型AlGaAs層とヘテロ接合するn型GaAs層の下面側、及び上層側のn型AlGaAs層とヘテロ接合するn型GaAs層の上面側を、双方ともアンドープGaAs層で構成することで、上下接合界面の双方に生じる2DEGの電子移動度を高めることができるため、n型コンタクト91のシート抵抗をさらに低減できる効果がある。
In the case of a GaAs-based material, unlike a nitride semiconductor, it is a semiconductor material that is difficult to polarize, so if, for example, a heterojunction structure is formed above and below a GaAs layer such as n-type AlGaAs layer / undoped GaAs layer / n-type AlGaAs layer, 2DEG occurs at the heterojunction interface between the n-type AlGaAs layers above and below the undoped GaAs layer.
Therefore, in the n-type multi-heterojunction layer, the lower surface side of the n-type GaAs layer heterojunction with the lower n-type AlGaAs layer and the upper surface side of the n-type GaAs layer heterojunction with the upper n-type AlGaAs layer are By making both layers of undoped GaAs layers, it is possible to increase the electron mobility of 2DEG generated at both the upper and lower junction interface, and therefore, the sheet resistance of the n-type contact 91 can be further reduced.

なお、アンドープのGaAs層の膜厚は1nm以上5nm以下とすることが好ましい。
アンドープの半導体層の膜厚を5nmよりも厚くした場合は、n型マルチヘテロ接合層内部の縦方向の抵抗成分が増加する傾向に転じるため、5nmよりも厚くすることは逆に発光素子の電気特性の低下を招く要因になる。
以上説明した第4実施形態では、GaAs基板上に作製する発光ダイオードのn型コンタクト層にn型マルチヘテロ接合層を適用する例について説明したが、GaAs基板上に作製するレーザのn型コンタクト層に適用してもよいことは、上述した第1実施形態から第3実施形態で説明した窒化物半導体を用いたレーザ、及び発光ダイオードへの適用例からも明らかである。
The thickness of the undoped GaAs layer is preferably 1 nm or more and 5 nm or less.
When the film thickness of the undoped semiconductor layer is made thicker than 5 nm, the resistance component in the vertical direction inside the n-type multi-heterojunction layer tends to increase, so making it thicker than 5 nm is contrary to the electric It becomes a factor causing deterioration of the characteristics.
In the fourth embodiment described above, an example in which the n-type multi hetero junction layer is applied to the n-type contact layer of the light emitting diode fabricated on the GaAs substrate has been described. However, the n-type contact layer of the laser fabricated on the GaAs substrate It is also apparent from the application to the laser using the nitride semiconductor and the light emitting diode described in the first to third embodiments described above that they may be applied to

また、第4実施形態では、n型マルチヘテロ接合層の半導体材料の構成として、n型AlGaAs/n型GaAsヘテロ接合層を多層化した構成を用いたが、活性層に用いる材料系、発光波長、及びデバイスの構成により、InAlP/GaAsマルチヘテロ接合層や、InAlP/InGaPマルチヘテロ接合層、AlGa1−MAs/AlGa1−NAs(M>N)マルチヘテロ接合層、InAlGaP/InGaPマルチヘテロ接合層等というような、GaAs基板上に作製可能な他の半導体材料による構成、及びデバイス構造を用いても良いことは言うまでもない。 In the fourth embodiment, the semiconductor material of the n-type multiheterojunction layer is a multi-layered n-type AlGaAs / n-type GaAs heterojunction layer. However, the material system used for the active layer, the emission wavelength , and the configuration of the device, InAlP / GaAs multi-heterojunction layer and, InAlP / InGaP multi heterojunction layer, Al M Ga 1-M As / Al N Ga 1-N As (M> N) multi-heterojunction layer, InAlGaP It goes without saying that other semiconductor materials and device structures that can be fabricated on a GaAs substrate, such as an InGaP multi-heterojunction layer or the like may be used.

<第5実施形態>
図12は、半導体光学素子の第5実施形態である半導体レーザを示す断面構成図であり、図13は、第5実施形態におけるn型マルチヘテロ接合層の構造を示した部分拡大図である。
半導体レーザ1100は、半絶縁性InP基板上に作製したものである。InP基板上に作製する半導体発光素子は1.2μm〜1.7μmの発光波長域を有し、通信システムに用いられる長波長帯域の発光素子として適用できる。
半導体レーザ1100は、半絶縁性InP基板110と、n型InPバッファ層111と、n型マルチヘテロ接合構造を有するn型コンタクト層112と、n型InP層からなるn型クラッド層113と、n型InGaAsP層からなるn型ガイド層114と、アンドープInGaAs層からなる活性層115と、p型InGaAsP層からなるp型ガイド層116と、p型InP層からなるp型クラッド層117と、p型InGaAs層からなるp型コンタクト層118がこの順で積層された半導体積層構造を有している。図12に示すn型コンタクト層112におけるn型マルチヘテロ接合構造は、後で詳述するように、n型InPとn型InGaAsが交互に複数層ずつ積層されたものである。
Fifth Embodiment
FIG. 12 is a cross-sectional view showing a semiconductor laser which is a fifth embodiment of the semiconductor optical device, and FIG. 13 is a partial enlarged view showing the structure of the n-type multiheterojunction layer in the fifth embodiment.
The semiconductor laser 1100 is fabricated on a semi-insulating InP substrate. A semiconductor light emitting element fabricated on an InP substrate has an emission wavelength range of 1.2 μm to 1.7 μm, and can be applied as a light emitting element of a long wavelength band used in a communication system.
The semiconductor laser 1100 includes a semi-insulating InP substrate 110, an n-type InP buffer layer 111, an n-type contact layer 112 having an n-type multi hetero junction structure, an n-type cladding layer 113 formed of an n-type InP layer, -Type guide layer 114 made of n-type InGaAsP layer, active layer 115 made of undoped InGaAs layer, p-type guide layer 116 made of p-type InGaAsP layer, p-type cladding layer 117 made of p-type InP layer, p-type A p-type contact layer 118 formed of an InGaAs layer has a semiconductor laminated structure laminated in this order. The n-type multi-heterojunction structure in the n-type contact layer 112 shown in FIG. 12 is formed by alternately laminating a plurality of layers of n-type InP and n-type InGaAs, as described in detail later.

n電極121を形成する所望の領域には、p型コンタクト層118からクラッド層113まで周知のウェットエッチングによりエッチングされており、最終エッチングとして、InP材料のみを選択的にエッチングする処理を実施するため、n型コンタクト層112表面には、n型InGaAs層112b(図13参照)が露出している。
また、所望の領域には、電流狭窄のためのストライプ状のリッジ部もエッチング加工により形成されている。リッジ部の側面から、エッチングによって露出したp型クラッド層117上にかけて、例えばSiOからなる保護膜119が設けられている。
A desired region where the n electrode 121 is to be formed is etched by the known wet etching from the p-type contact layer 118 to the cladding layer 113, and in order to carry out a process of selectively etching only InP material as a final etching. On the surface of the n-type contact layer 112, the n-type InGaAs layer 112b (see FIG. 13) is exposed.
Further, in the desired region, a stripe-shaped ridge portion for current constriction is also formed by etching. A protective film 119 made of, for example, SiO 2 is provided on the side surface of the ridge portion and on the p-type cladding layer 117 exposed by etching.

n型コンタクト層112上には、周知のAuGe系のn電極121が設けられて、n型コンタクト層112に対してオーミック接続している。
p電極120は、リッジ部の最頂部に露出したp型コンタクト層118に接してオーミック接続しており、p電極120を構成する電極メタルは、保護膜119上の所望の領域まで横方向に延長されて、保護膜119の一部を覆うように形成されている。
半絶縁性InP基板110の裏面側には、半田実装用の裏面電極122が設けられている。
A well-known AuGe-based n electrode 121 is provided on the n-type contact layer 112 and is in ohmic contact with the n-type contact layer 112.
The p-electrode 120 is in ohmic contact with the p-type contact layer 118 exposed at the top of the ridge portion, and the electrode metal constituting the p-electrode 120 extends laterally to a desired region on the protective film 119 And is formed so as to cover a part of the protective film 119.
A back surface electrode 122 for solder mounting is provided on the back surface side of the semi-insulating InP substrate 110.

ここで、図12の破線で囲まれた領域のn型マルチヘテロ接合層の構成について、図13を用いて説明する。
n型コンタクト層112は、上層側に位置して膜厚が例えば10nmでn型不純物(Si)濃度が例えば1×1018cm−3であるn型InP層112aと、下層側に位置して膜厚が例えば40nmでn型不純物(Si)濃度が例えば1×1018cm−3であるn型InGaAs層112bとが交互に例えば20ペア積層されて合計膜厚が例えば1μmとなったn型マルチヘテロ接合構造をなしている。
Here, the configuration of the n-type multiheterojunction layer in the region surrounded by the broken line in FIG. 12 will be described with reference to FIG.
The n-type contact layer 112 is located on the upper layer side, an n-type InP layer 112 a having a film thickness of, for example, 10 nm and an n-type impurity (Si) concentration of, for example, 1 × 10 18 cm −3; The total film thickness is, for example, 1 μm by alternately laminating, for example, 20 pairs of n-type InGaAs layers 112b having a film thickness of, for example, 40 nm and an n-type impurity (Si) concentration of, for example, 1 × 10 18 cm −3. It has a multi-heterojunction structure.

上述した通り、n電極形成領域を開口するための半導体エッチングの最終処理として、InP選択エッチングを実施しているため、n電極121はn型InGaAs層に接して形成されているが、オーミック接触が低下する等の問題は生じず、素子の低容量化のためにコンタクト層膜厚が1μmと薄いながらも、n型マルチヘテロ接合構造が適用されたことにより、n型コンタクト層内の横方向抵抗成分が低減された効果で、高周波特性に優れた良質な半導体レーザを提供できる。
第5実施形態の説明ではInP基板上に作製する半導体レーザのn型コンタクト層にn型マルチヘテロ接合構造を適用した例について述べたが、InP基板上に作製する発光ダイオードのn型コンタクト層にn型マルチヘテロ接合構造を適用してもよいことは言うまでもない。
As described above, since InP selective etching is performed as the final process of semiconductor etching for opening the n-electrode formation region, the n-electrode 121 is formed in contact with the n-type InGaAs layer, but ohmic contact is There is no problem such as lowering, and although the thickness of the contact layer is as thin as 1 μm to reduce the capacity of the device, the lateral resistance in the n-type contact layer is achieved by applying the n-type multi-heterojunction structure. It is possible to provide a high quality semiconductor laser excellent in high frequency characteristics by the effect of reduced components.
In the fifth embodiment, the n-type multi-heterojunction structure is applied to the n-type contact layer of the semiconductor laser fabricated on the InP substrate, but the n-type contact layer of the light emitting diode fabricated on the InP substrate is described. It goes without saying that an n-type multi-heterojunction structure may be applied.

また、第5実施形態では、n型マルチヘテロ接合層の半導体材料の構成として、n型InP/n型InGaAsヘテロ接合層を多層化した構成を用いたが、InGaAsP/InPマルチヘテロ接合層や、InGaAs/InGaAsPマルチヘテロ接合層等といったような、InP基板上に作製可能な他の半導体材料による構成、及びデバイス構造を用いても良いことは言うまでもない。
また、上述した第1実施形態〜第5実施形態では、本発明の半導体光学素子の例として発光素子が示されているが、本発明の半導体光学素子は、化合物半導体を用いた受光素子であってもよい。このような受光素子のn型コンタクト層にn型マルチヘテロ接合層を用いた場合にも、素子抵抗の低減効果によって受光素子の特性向上に効果的である。受光素子の場合には、本発明にいう活性層として受光層を有することになる。
In the fifth embodiment, the semiconductor material of the n-type multiheterojunction layer uses a multi-layered n-type InP / n-type InGaAs heterojunction layer, but the InGaAsP / InP multiheterojunction layer, It goes without saying that other semiconductor material structures and device structures that can be fabricated on InP substrates, such as InGaAs / InGaAsP multi-heterojunction layers, etc., may be used.
In the first to fifth embodiments described above, the light emitting element is shown as an example of the semiconductor optical element of the present invention, but the semiconductor optical element of the present invention is a light receiving element using a compound semiconductor. May be Even when an n-type multi-hetero junction layer is used as the n-type contact layer of such a light receiving element, the effect of reducing the element resistance is effective in improving the characteristics of the light receiving element. In the case of a light receiving element, it has a light receiving layer as an active layer in the present invention.

また、上述した第1実施形態〜第5実施形態では、保護膜にSiOを適用した例について述べたが、この他、SiN、PSG、Al等、半導体素子の製造プロセスにおいて一般的に用いられる絶縁膜を適用しても何ら問題はない。
また、第1実施形態〜第5実施形態を用いて説明したように、本発明にいうn型マルチヘテロ接合層は、バンドギャップエネルギーの異なる半導体材料のヘテロ接合によって、その界面にバンドオフセットに応じた二次元電子ガスを生じることが可能なあらゆる化合物半導体材料で構成することが可能であり、発光波長、デバイス構造、及び半導体材料に応じて、半導体材料を変更したn型マルチヘテロ接合層を各種の半導体光学素子のn型コンタクト層として設けることで、動作電圧が低く、光学特性に優れた半導体光学素子を提供できる。
In the above-described first to fifth embodiments, the example in which SiO 2 is applied to the protective film has been described, but in addition to this, SiN, PSG, Al 2 O 3 and the like are generally used in the manufacturing process of semiconductor elements. There is no problem in applying the insulating film used in
In addition, as described in the first to fifth embodiments, the n-type multi-heterojunction layer according to the present invention is formed of heterojunctions of semiconductor materials different in band gap energy depending on the band offset at the interface. Can be made of any compound semiconductor material capable of generating a two-dimensional electron gas, and various n-type multi-heterojunction layers in which the semiconductor material is changed according to the emission wavelength, device structure, and semiconductor material By providing the semiconductor optical device as an n-type contact layer of the semiconductor optical device, a semiconductor optical device having a low operating voltage and excellent optical characteristics can be provided.

100,200,600……半導体レーザ、1,60……GaN基板、20……基板、
2,61……n型GaNバッファ層、21……アンドープGaNバッファ層、
3,62……n型コンタクト層、22……n型GaNコンタクト層、
3a,62a……n型Al0.15GaN層、3b,3bb,62b……n型GaN層、3c……アンドープGaN層、4,23,64……n型AlGaNクラッド層、
5,24,63……活性層(発光層)、6,25……p型AlGaNクラッド層、
7,26,65……p型GaNコンタクト層、8,27,66……保護膜、
9,28,67……p電極、10,29,68……n電極、69……裏面電極、
300……発光ダイオード、30……サファイヤ基板、32……n型コンタクト層、
31……アンドープGaNバッファ層、32a……n型Al0.1GaN層、
32b……n型GaN層、33……活性層、34……低Mg濃度のp型GaN層、
35……高Mg濃度のp型GaNコンタクト層、36……透明電極、37……p電極、
38……n電極、900……発光ダイオード、90……n型GaAs基板、
91……n型コンタクト層、91a……n型Al0.2GaAs層、
91b,91bb……n型GaAs層、91c……アンドープGaAs層、
92……活性層、93……低Zn濃度のp型GaAs層、95……p電極、
94……高Zn濃度のp型GaAsコンタクト層、96……n電極、97……裏面電極、1100……半導体レーザ、110……半絶縁性InP基板、
111……n型InPバッファ層、112……n型コンタクト層、
113……n型クラッド層、114……n型ガイド層、115……活性層、
116……p型ガイド層、117……p型クラッド層117、
118……p型コンタクト層、119……保護膜、120……p電極、
121……n電極、122……裏面電極
100, 200, 600 ...... Semiconductor laser, 1, 60 ...... GaN substrate, 20 ...... substrate,
2, 61 ...... n-type GaN buffer layer, 21 ...... undoped GaN buffer layer,
3, 62 ... n-type contact layer, 22 ... n-type GaN contact layer,
3a, 62a ... n-type Al 0.15 GaN layer, 3b, 3bb, 62b ... n-type GaN layer, 3c ... undoped GaN layer, 4, 23, 64 ... n-type AlGaN cladding layer,
5, 24 63: Active layer (light emitting layer), 6, 25 p-type AlGaN cladding layer,
7,26,65 ...... p-type GaN contact layer, 8,27,66 ...... protective film,
9,28,67 ...... p electrode, 10,29,68 ...... n electrode, 69 ...... back electrode,
300: light emitting diode, 30: sapphire substrate, 32: n-type contact layer,
31 ...... Undoped GaN buffer layer, 32a ...... n-type Al 0.1 GaN layer,
32b: n-type GaN layer, 33: active layer, 34: low Mg concentration p-type GaN layer,
35: High Mg concentration p-type GaN contact layer 36: Transparent electrode 37: p electrode
38: n electrode, 900: light emitting diode, 90: n type GaAs substrate,
91: n-type contact layer, 91a: n-type Al 0.2 GaAs layer,
91b, 91bb ... n-type GaAs layer, 91c ... undoped GaAs layer,
92: active layer, 93: low Zn concentration p-type GaAs layer, 95: p electrode,
94: p-type GaAs contact layer with high Zn concentration, 96: n electrode, 97: back electrode, 1100: semiconductor laser, 110: semi-insulating InP substrate,
111: n-type InP buffer layer, 112: n-type contact layer,
113: n-type cladding layer, 114: n-type guide layer, 115: active layer,
116 ...... p-type guide layer, 117 ...... p-type cladding layer 117,
118: p-type contact layer, 119: protective film, 120: p electrode,
121 ... n electrode, 122 ... back electrode

Claims (10)

基板と、n型半導体層と、活性層と、p型半導体層と、p電極と、n電極と、を備え、 前記n型半導体層は、膜厚が10nm以上の第1のn型半導体層と、膜厚が前記第1のn型半導体層の2倍以上で、かつ、バンドギャップエネルギーが前記第1のn型半導体層よりも小さい第2のn型半導体層とが交互にそれぞれ複数積層されたn型マルチヘテロ接合層を有し、
前記n電極は、前記n型マルチヘテロ接合層に接しており、
前記第1のn型半導体層と、該第1のn型半導体層よりも前記基板側に位置する前記第2のn型半導体層との界面に、膜厚が1nm以上5nm以下で、前記第2のn型半導体層と同じ半導体材料からなるアンドープの半導体層を備えたことを特徴とする半導体光学素子。
A first n-type semiconductor layer comprising a substrate, an n-type semiconductor layer, an active layer, a p-type semiconductor layer, a p-electrode and an n-electrode, wherein the n-type semiconductor layer has a thickness of 10 nm or more. And a plurality of second n-type semiconductor layers alternately stacked each having a film thickness twice or more than that of the first n-type semiconductor layer and having a band gap energy smaller than that of the first n-type semiconductor layer. With an n-type multi-heterojunction layer,
The n electrode is in contact with the n-type multi hetero junction layer ,
The film thickness is 1 nm or more and 5 nm or less at an interface between the first n-type semiconductor layer and the second n-type semiconductor layer located closer to the substrate side than the first n-type semiconductor layer. 2. A semiconductor optical device comprising an undoped semiconductor layer made of the same semiconductor material as the n-type semiconductor layer of No. 2 .
前記第1のn型半導体層は、不純物濃度が5.0×1016cm−3以上5.0×1018cm−3以下であることを特徴とする請求項1に記載の半導体光学素子。 The semiconductor optical device according to claim 1, wherein the first n-type semiconductor layer has an impurity concentration of 5.0 × 10 16 cm −3 or more and 5.0 × 10 18 cm −3 or less. 前記第2のn型半導体層は、不純物濃度が5.0×1016cm−3以上5.0×1018cm−3以下であることを特徴とする請求項1または2に記載の半導体光学素子。 3. The semiconductor optical device according to claim 1, wherein the second n-type semiconductor layer has an impurity concentration of 5.0 × 10 16 cm −3 or more and 5.0 × 10 18 cm −3 or less. element. 前記第1のn型半導体層は、膜厚が10nm以上20nm以下であることを特徴とする請求項1から3のいずれか1項に記載の半導体光学素子。   The semiconductor optical device according to any one of claims 1 to 3, wherein the first n-type semiconductor layer has a thickness of 10 nm to 20 nm. 前記第2のn型半導体層は、膜厚が20nm以上200nm以下であることを特徴とする請求項1から4のいずれか1項に記載の半導体光学素子。   The semiconductor optical device according to any one of claims 1 to 4, wherein the second n-type semiconductor layer has a thickness of 20 nm or more and 200 nm or less. 前記p電極と前記n電極との双方が、前記基板の表裏両側のうちの片側に設けられていることを特徴とする請求項1から5のいずれか1項に記載の半導体光学素子。   The semiconductor optical device according to any one of claims 1 to 5, wherein both the p electrode and the n electrode are provided on one side of the front and back sides of the substrate. 前記基板が、GaAs、InP、GaN、サファイヤ、Si、SiC、ZnO、AlNからなる群から選択された材料の基板であることを特徴とする請求項1から6のいずれか1項に記載の半導体光学素子。   The semiconductor according to any one of claims 1 to 6, wherein the substrate is a substrate of a material selected from the group consisting of GaAs, InP, GaN, sapphire, Si, SiC, ZnO and AlN. Optical element. 前記n型マルチヘテロ接合層はクラッド層であることを特徴とする請求項1から7のいずれか1項に記載の半導体光学素子。   The semiconductor optical device according to any one of claims 1 to 7, wherein the n-type multi hetero junction layer is a cladding layer. 前記半導体光学素子は発光ダイオードであることを特徴とする請求項1から8のいずれか1項に記載の半導体光学素子。   The semiconductor optical device according to any one of claims 1 to 8, wherein the semiconductor optical device is a light emitting diode. 前記半導体光学素子はレーザダイオードであることを特徴とする請求項1から8のいずれか1項に記載の半導体光学素子。   The semiconductor optical device according to any one of claims 1 to 8, wherein the semiconductor optical device is a laser diode.
JP2015193339A 2015-09-30 2015-09-30 Semiconductor optical element Expired - Fee Related JP6540434B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015193339A JP6540434B2 (en) 2015-09-30 2015-09-30 Semiconductor optical element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015193339A JP6540434B2 (en) 2015-09-30 2015-09-30 Semiconductor optical element

Publications (2)

Publication Number Publication Date
JP2017069388A JP2017069388A (en) 2017-04-06
JP6540434B2 true JP6540434B2 (en) 2019-07-10

Family

ID=58495278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015193339A Expired - Fee Related JP6540434B2 (en) 2015-09-30 2015-09-30 Semiconductor optical element

Country Status (1)

Country Link
JP (1) JP6540434B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020196739A1 (en) * 2019-03-28 2020-10-01 ウシオオプトセミコンダクター株式会社 Infrared led element
JP2020167373A (en) * 2019-03-28 2020-10-08 ウシオオプトセミコンダクター株式会社 Infrared LED element
JP7201574B2 (en) * 2019-12-05 2023-01-10 ウシオ電機株式会社 Infrared LED element
US11322647B2 (en) * 2020-05-01 2022-05-03 Silanna UV Technologies Pte Ltd Buried contact layer for UV emitting device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3724213B2 (en) * 1998-08-05 2005-12-07 松下電器産業株式会社 Gallium nitride compound semiconductor light emitting device
JP2006108297A (en) * 2004-10-04 2006-04-20 ▲さん▼圓光電股▲ふん▼有限公司 Structure of low electrical resistance n-type contact layer of gallium nitride light-emitting diode
KR20090034169A (en) * 2007-10-02 2009-04-07 주식회사 에피밸리 Group III nitride semiconductor light emitting device
KR20130042784A (en) * 2011-10-19 2013-04-29 삼성전자주식회사 Nitride semiconductor light emitting device

Also Published As

Publication number Publication date
JP2017069388A (en) 2017-04-06

Similar Documents

Publication Publication Date Title
JP4816434B2 (en) Nitride semiconductor device
JP4328366B2 (en) Semiconductor element
CN100530719C (en) Nitride semiconductor device
JP4947035B2 (en) Nitride semiconductor device
US9124071B2 (en) Nitride semiconductor laser element
JP7832539B2 (en) Semiconductor laser element
JP3754226B2 (en) Semiconductor light emitting device
US20050029528A1 (en) Semiconductor light emitting device
JP6540434B2 (en) Semiconductor optical element
US9214789B2 (en) Semiconductor light emitting element
JP2013122950A (en) Group iii nitride semiconductor light-emitting element
JP5098135B2 (en) Semiconductor laser element
JP4694342B2 (en) Semiconductor laser device and manufacturing method thereof
JP2016066670A (en) Semiconductor laser
JP2008277867A (en) Manufacturing method of semiconductor light emitting element
JP2000164986A (en) Semiconductor light emitting device and method of manufacturing the same
JPH10326943A (en) Nitride semiconductor device
US7135710B2 (en) Semiconductor light-emitting device
JP5229128B2 (en) Semiconductor light emitting device
US20230119356A1 (en) Semiconductor laser element
US8174035B2 (en) Nitride-based semiconductor light emitting device
JP3963632B2 (en) Semiconductor optical device equipment
JP6158590B2 (en) Semiconductor laser
JP2007049209A (en) Semiconductor optical device device and manufacturing method thereof
JP5553035B2 (en) Gallium nitride semiconductor laser device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181211

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190514

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190527

R151 Written notification of patent or utility model registration

Ref document number: 6540434

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees