JP6541155B2 - Power converter and control method thereof - Google Patents
Power converter and control method thereof Download PDFInfo
- Publication number
- JP6541155B2 JP6541155B2 JP2016126444A JP2016126444A JP6541155B2 JP 6541155 B2 JP6541155 B2 JP 6541155B2 JP 2016126444 A JP2016126444 A JP 2016126444A JP 2016126444 A JP2016126444 A JP 2016126444A JP 6541155 B2 JP6541155 B2 JP 6541155B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current command
- command value
- power
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Rectifiers (AREA)
- Inverter Devices (AREA)
Description
本発明の実施形態は、電力変換装置及びその制御方法に関する。 Embodiments of the present invention relate to a power converter and a control method thereof.
複数台の変換器を直列に接続した多段構成の電力変換装置が知られている。多段構成の電力変換装置は、例えば、交流電圧を直流電圧に変換して送電する直流送電システムなどに用いられている。各変換器は、複数のスイッチング素子と、各スイッチング素子に並列に接続された電荷蓄積素子と、を含む。電力変換装置では、各スイッチング素子のオン・オフを制御する。これにより、交流電圧が直流電圧に変換される。あるいは、直流電圧が交流電圧に変換される。 There is known a multistage power converter in which a plurality of converters are connected in series. A multistage power conversion device is used, for example, in a DC power transmission system that converts AC voltage into DC voltage and transmits the converted power. Each converter includes a plurality of switching elements and a charge storage element connected in parallel to each switching element. In the power converter, on / off of each switching element is controlled. Thus, the AC voltage is converted to a DC voltage. Alternatively, the DC voltage is converted to an AC voltage.
多段構成の電力変換装置において、各変換器の電荷蓄積素子が過電圧状態になると、電荷蓄積素子やスイッチング素子の破損の可能性が生じる。このため、多段構成の電力変換装置では、各変換器の電荷蓄積素子に放電機器を接続することが行われている。電荷蓄積素子の過電圧状態を検出し、過電圧の検出に応じて各スイッチング素子の動作を停止させるとともに、電荷蓄積素子に蓄積された電荷を放電機器に放電する。これにより、電荷蓄積素子や各スイッチング素子の破損を抑制することができる。 In the multistage power conversion device, when the charge storage element of each converter is in an overvoltage state, there is a possibility that the charge storage element or the switching element may be damaged. For this reason, in the multistage power conversion device, a discharge device is connected to the charge storage element of each converter. The overvoltage state of the charge storage element is detected, and the operation of each switching element is stopped in response to the detection of the overvoltage, and the charge stored in the charge storage element is discharged to the discharge device. Thereby, damage to the charge storage element and each switching element can be suppressed.
しかしながら、各変換器のそれぞれに放電機器を設ける構成では、部品点数が増加し、電力変換装置の大型化やコスト増を招いてしまう。このため、多段構成の電力変換装置では、部品点数の増加を招くことなく、電荷蓄積素子の過電圧に起因する素子の破損を抑制し、信頼性を向上させることが望まれる。 However, in the configuration in which the discharge device is provided for each of the converters, the number of parts is increased, which leads to an increase in size and cost of the power converter. For this reason, in the multistage power conversion device, it is desirable to suppress the damage of the element due to the overvoltage of the charge storage element without increasing the number of parts, and to improve the reliability.
また、放電機器に放電を行う構成では、例えば、放電に数分程度かかってしまう場合がある。放電機器を用いることなく、電荷蓄積素子を自然放電させた場合には、放電に数時間要することも考えられる。放電を行っている間は、電力変換を行うことができず、電力変換装置の運用性が低下してしまう。このため、多段構成の電力変換装置では、過電圧状態の電荷蓄積素子をより短時間で放電し、運用性を向上させることが望まれる。 Moreover, in the structure which discharges to discharge apparatus, for example, it may take several minutes for discharge. When the charge storage element is naturally discharged without using a discharge device, it may be considered that the discharge may take several hours. While discharge is being performed, power conversion can not be performed, and the operability of the power conversion device is degraded. For this reason, in the multistage power conversion device, it is desirable to discharge the charge storage element in the overvoltage state in a shorter time to improve operability.
このように、多段構成の電力変換装置では、部品点数の増加を招くことなく、信頼性及び運用性を向上させることが望まれる。 Thus, in the multistage power converter, it is desirable to improve the reliability and operability without increasing the number of parts.
本発明の実施形態は、部品点数の増加を招くことなく、信頼性及び運用性を向上させた電力変換装置及びその制御方法を提供する。 An embodiment of the present invention provides a power converter and its control method with improved reliability and operability without increasing the number of parts.
本発明の実施形態によれば、主回路部と、制御回路と、を備えた電力変換装置が提供される。前記主回路部は、複数の変換器が直列に接続された複数のアーム部を有し、前記複数の変換器によって、交流電力から直流電力への変換及び直流電力から交流電力への変換の少なくとも一方の交直変換を行う。前記制御回路は、前記主回路部の動作を制御する。前記複数の変換器は、ハーフブリッジ接続またはフルブリッジ接続された複数のスイッチング素子と、前記複数のスイッチング素子に対して並列に接続された電荷蓄積素子と、を有する。前記主回路部は、前記複数の変換器の前記電荷蓄積素子の電圧を検出する複数の電圧検出器を有する。前記制御回路は、予め入力された交流電流指令値及び直流電流指令値に基づき、前記主回路部に流出入する交流電流及び直流電流が、前記交流電流指令値及び前記直流電流指令値に追従するように、前記複数のスイッチング素子のオン・オフを制御することによって、前記主回路部による前記交直変換を制御するとともに、前記複数の電圧検出器のいずれかで検出された電圧が上限値以上になった場合に、前記交流電流指令値及び前記直流電流指令値を通常時よりも小さくして前記複数のスイッチング素子のオン・オフを制御する。 According to an embodiment of the present invention, a power converter including a main circuit unit and a control circuit is provided. The main circuit unit has a plurality of arm units in which a plurality of converters are connected in series, and the plurality of converters perform at least conversion of AC power to DC power and conversion of DC power to AC power. Perform AC / DC conversion on one side. The control circuit controls the operation of the main circuit unit. The plurality of converters include a plurality of switching elements in a half bridge connection or a full bridge connection, and a charge storage element connected in parallel to the plurality of switching elements. The main circuit unit includes a plurality of voltage detectors that detect voltages of the charge storage elements of the plurality of converters. The control circuit causes the alternating current and direct current flowing into and out of the main circuit unit to follow the alternating current command value and the direct current command value based on the alternating current command value and the direct current command value input in advance. Thus, while controlling the AC / DC conversion by the main circuit unit by controlling on / off of the plurality of switching elements, the voltage detected by any of the plurality of voltage detectors is equal to or higher than the upper limit value. When it becomes, the alternating current command value and the direct current command value are made smaller than usual, to control the on / off of the plurality of switching elements.
部品点数の増加を招くことなく、信頼性及び運用性を向上させた電力変換装置及びその制御方法が提供される。 A power converter and its control method with improved reliability and operability without increasing the number of parts are provided.
以下に、各実施の形態について図面を参照しつつ説明する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
Hereinafter, each embodiment will be described with reference to the drawings.
The drawings are schematic or conceptual, and the relationship between the thickness and width of each part, the ratio of sizes between parts, and the like are not necessarily the same as the actual ones. In addition, even in the case of representing the same portion, the dimensions and ratios may be different from one another depending on the drawings.
In the specification of the present application and the drawings, the same elements as those described above with reference to the drawings are denoted by the same reference numerals, and the detailed description will be appropriately omitted.
図1は、実施形態に係る電力変換装置を模式的に表すブロック図である。
図1に表したように、電力変換装置10は、主回路部12と、制御回路14と、を備える。電力変換装置10は、例えば、直流送電システムに用いられる。電力変換装置10は、直流送電システムにおいて、交流電力系統2(交流回路)及び一対の直流送電線3、4(直流回路)に接続される。
FIG. 1 is a block diagram schematically showing the power conversion device according to the embodiment.
As shown in FIG. 1, the
電力変換装置10は、交流電力系統2から供給された交流電力を直流電力に変換し、変換後の直流電力を直流送電線3、4に供給する。また、電力変換装置10は、直流送電線3、4から供給された直流電力を交流電力に変換し、変換後の交流電力を交流電力系統2に供給する。このように、電力変換装置10は、交流から直流への交直変換、及び、直流から交流への交直変換を行う。
The
交流電力系統2の交流電力は、例えば、三相交流電力である。電力変換装置10は、例えば、三相交流電力から直流電力への変換、及び、直流電力から三相交流電力への変換を行う。交流電力系統2の交流電力は、単相交流電力などでもよい。
The AC power of
例えば、直流送電線3は、直流電力の高圧側の送電線であり、直流送電線4は、直流電力の低圧側の送電線である。電力変換装置10は、直流送電線3側が高圧、直流送電線4側が低圧となるように、変換後の直流電力を直流送電線3、4に出力する。
For example, the
電力変換装置10は、直流送電システムに限ることなく、交流から直流への変換及び直流から交流への変換が必要な他の任意のシステムなどに適用してもよい。電力変換装置10による交直変換は、交流から直流及び直流から交流の双方に限ることなく、交流から直流又は直流から交流の一方のみでもよい。電力変換装置10は、交流から直流及び直流から交流の少なくとも一方の交直変換を実行可能であればよい。また、この例では、交流電力系統2を交流回路、各直流送電線3、4を直流回路として示している。交流回路は、例えば、交流負荷や交流電力源などでもよい。直流回路は、例えば、直流負荷や直流電力源などでもよい。
The
主回路部12は、交流電力系統2と各直流送電線3、4との間に設けられる。主回路部12は、交流電力から直流電力への変換、及び、直流電力から交流電力への変換を行う。主回路部12は、例えば、変圧器16を介して交流電力系統2に接続される。変圧器16は、交流電力系統2の交流電力を主回路部12に対応した交流電力に変換する。変圧器16は、主回路部12に合わせて交流電力の実効値を変化させる。変圧器16は、必要に応じて設けられ、省略可能である。主回路部12は、交流電力系統2から直接供給された交流電力を直流電力に変換してもよい。
The
主回路部12には、例えば、MMC(Modular Multilevel Converter)型の電力変換器が用いられる。MMC型の主回路部12は、直列に接続された複数の変換器を有する。各変換器は、ハーフブリッジ接続またはフルブリッジ接続された複数のスイッチング素子と、各スイッチング素子に並列に接続された電荷蓄積素子と、を有する。主回路部12は、各スイッチング素子のスイッチングにより、交直変換を行う。
For example, a modular multilevel converter (MMC) power converter is used for the
制御回路14は、主回路部12に接続されている。制御回路14は、各スイッチング素子のオン・オフを制御することにより、主回路部12による交流電力から直流電力への変換、及び、直流電力から交流電力への変換を制御する。
The
電力変換装置10は、電流検出器17a、17b、17c、18と、電圧検出器19と、をさらに有する。電流検出器17a、17b、17cは、交流電力系統2の各相の交流電流(相電流)を検出し、検出値を制御回路14に入力する。電流検出器18は、直流送電線3、4に流れる直流電流を検出し、検出値を制御回路14に入力する。電圧検出器19は、交流電力系統2の各相の交流電圧(相電圧)を検出し、検出値を制御回路14に入力する。
主回路部12は、第1及び第2の一対の直流端子20a、20bと、第1〜第3の3つの交流端子21a〜21cと、第1〜第6の6つのアーム部22a〜22fと、を有する。
The
第1直流端子20aは、高圧側の直流送電線3に接続される。第2直流端子20bは、低圧側の直流送電線4に接続される。これにより、主回路部12によって変換された直流電力が直流送電線3、4に供給されるとともに、直流送電線3、4から供給された直流電力が主回路部12に入力される。電流検出器18は、換言すれば、各直流端子20a、20bに流れる直流電流を検出する。
The
第1アーム部22aは、第1直流端子20aに接続される。第2アーム部22bは、第1アーム部22aと第2直流端子20bとの間に接続される。第1アーム部22a及び第2アーム部22bは、各直流端子20a、20bの間に直列に接続される。
The
第3アーム部22cは、第1直流端子20aに接続される。第4アーム部22dは、第3アーム部22cと第2直流端子20bとの間に接続される。第3アーム部22c及び第4アーム部22dは、第1アーム部22a及び第2アーム部22bに対して並列に接続される。
The
第5アーム部22eは、第1直流端子20aに接続される。第6アーム部22fは、第5アーム部22eと第2直流端子20bとの間に接続される。すなわち、第5アーム部22e及び第6アーム部22fは、第1アーム部22a及び第2アーム部22bに対して並列に接続されるとともに、第3アーム部22c及び第4アーム部22dに対して並列に接続される。
The
主回路部12では、第1アーム部22a及び第2アーム部22bによって第1レグLG1が構成され、第3アーム部22c及び第4アーム部22dによって第2レグLG2が構成され、第5アーム部22e及び第6アーム部22fによって第3レグLG3が構成される。すなわち、この例において、主回路部12は、3レグ、6アームの三相インバータである。第1アーム部22a、第3アーム部22c及び第5アーム部22eは、上側アームである。第2アーム部22b、第4アーム部22d及び第6アーム部22fは、下側アームである。主回路部12は、例えば、2レグ、4アームの単相インバータでもよい。すなわち、主回路部12は、第1アーム部22a〜第4アーム部22dを少なくとも有していればよい。
In the
第1アーム部22aは、直列に接続された複数の変換器UP1、UP2…UPM1を有する。第2アーム部22bは、直列に接続された複数の変換器UN1、UN2…UNM2を有する。第3アーム部22cは、直列に接続された複数の変換器VP1、VP2…VPM3を有する。第4アーム部22dは、直列に接続された複数の変換器VN1、VN2…VNM4を有する。第5アーム部22eは、直列に接続された複数の変換器WP1、WP2…WPM5を有する。第6アーム部22fは、直列に接続された複数の変換器WN1、WN2…WNM6を有する。
The
但し、以下では、各変換器UP1、UP2…UPM1、UN1、UN2…UNM2、VP1、VP2…VPM3、VN1、VN2…VNM4、WP1、WP2…WPM5、WN1、WN2…WNM6をまとめて呼称する場合に、「変換器CEL」と称す。 However, in the following, each converter UP1, UP2 ... UPM 1 , UN1, UN2 ... UNM 2 , VP1, VP2 ... VPM 3 , VN1, VN2 ... VNM 4 , WP1, WP2 ... WPM 5 , WN1, WN2 ... WNM 6 When collectively called, it is called "converter CEL".
各アーム部22a〜22fにおいて、M1、M2、M3、M4、M5、M6は、直列接続された変換器CELの台数を表す。各アーム部22a〜22fにおいて、直列接続される変換器CELの台数は、例えば、100台〜120台程度である。但し、直列接続される変換器CELの台数は、これに限ることなく、任意の台数でよい。
In each of the
各アーム部22a〜22fに設けられる変換器CELの台数は、実質的に同じである。例えば、多数の各変換器CELが接続される場合には、主回路部12の動作に影響のない範囲において、各アーム部22a〜22fに設けられる変換器CELの台数が異なってもよい。例えば、1つのアーム部に100台の変換器CELを直列に接続する場合、別のアーム部に設ける変換器CELの台数は、1〜2台異なってもよい。
The number of converters CEL provided in each of the
各アーム部22a〜22fのそれぞれは、バッファリアクトル23a〜23fをさらに有する。各バッファリアクトル23a〜23fは、各アーム部22a〜22fのそれぞれにおいて、各変換器CELに直列に接続される。第1アーム部22aのバッファリアクトル23aは、変換器UP1と第2アーム部22bとの間に設けられる。第2アーム部22bのバッファリアクトル23bは、変換器UN1と第1アーム部22aとの間に設けられる。第3アーム部22cのバッファリアクトル23cは、変換器VP1と第4アーム部22dとの間に設けられる。第4アーム部22dのバッファリアクトル23dは、変換器VN1と第3アーム部22cとの間に設けられる。第5アーム部22eのバッファリアクトル23eは、変換器WP1と第6アーム部22fとの間に設けられる。第6アーム部22fのバッファリアクトル23fは、変換器WN1と第5アーム部22eとの間に設けられる。
Each of the
主回路部12では、第1アーム部22aと第2アーム部22bとの接続点、第3アーム部22cと第4アーム部22dとの接続点、及び、第5アーム部22eと第6アーム部22fとの接続点のそれぞれが、交流出力点となる。
In the
第1交流端子21aは、第1アーム部22aと第2アーム部22bとの接続点に接続される。第2交流端子21bは、第3アーム部22cと第4アーム部22dとの接続点に接続される。第3交流端子21cは、第5アーム部22eと第6アーム部22fとの接続点に接続される。各交流端子21a〜21cは、例えば、変圧器16に接続される。各電流検出器17a、17b、17cは、換言すれば、各交流端子21a〜21cに流れる各相の交流電流(相電流)を検出する。
The
各変換器CELは、信号線24、25を介して制御回路14と接続される。制御回路14は、信号線24を介して変換器CELに制御信号を入力することにより、変換器CELの動作を制御する。変換器CELは、変換器CELの制御及び動作保護に関する制御及び保護信号を信号線25を介して制御回路14に入力する。
Each converter CEL is connected to the
図2は、変換器を模式的に表すブロック図である。
図2に表したように、変換器CELは、第1接続端子40aと、第2接続端子40bと、第1スイッチング素子41と、第2スイッチング素子42と、電荷蓄積素子45と、ドライバ回路46と、電圧検出器47と、を有する。
FIG. 2 is a block diagram schematically showing a converter.
As shown in FIG. 2, the converter CEL includes a
各スイッチング素子41、42のそれぞれは、一対の主端子と、制御端子と、を含む。制御端子は、一対の主端子間に流れる電流を制御する。各スイッチング素子41、42には、例えば、IGBTなどの自己消弧素子が用いられる。一対の主端子は、例えば、エミッタ及びコレクタであり、制御端子は、例えば、ゲートである。また、各スイッチング素子41、42には、例えば、ノーマリオフ型の半導体素子が用いられる。
Each of the switching
第2スイッチング素子42の一対の主端子は、第1スイッチング素子41の一対の主端子に対して直列に接続される。電荷蓄積素子45は、第1スイッチング素子41及び第2スイッチング素子42に対して並列に接続される。電荷蓄積素子45は、例えば、コンデンサである。第1接続端子40aは、第1スイッチング素子41と第2スイッチング素子42との間に接続される。第2接続端子40bは、第1スイッチング素子41の第2スイッチング素子42に接続された主端子と反対側の主端子に接続される。
The pair of main terminals of the
また、第1スイッチング素子41には、一対の主端子に対して逆並列に整流素子41dが接続されている。整流素子41dの順方向は、第1スイッチング素子41の一対の主端子間に流れる電流の向きに対して逆向きである。同様に、第2スイッチング素子42には、一対の主端子に対して逆並列に整流素子42dが接続されている。整流素子41d、42dは、いわゆる還流ダイオードである。
Further, in the
変換器CELに対する電力の供給は、各接続端子40a、40bを介して行われる。変換器CELにおいて、各スイッチング素子41、42は、ハーフブリッジ接続されている。換言すれば、変換器CELは、双方向チョッパである。第1スイッチング素子41は、いわゆるローサイドスイッチであり、第2スイッチング素子42は、いわゆるハイサイドスイッチである。
The supply of power to the converter CEL takes place via the
各スイッチング素子41、42の制御端子は、ドライバ回路46に入力されている。ドライバ回路46は、信号線24を介して制御回路14に接続されている。制御回路14は、各スイッチング素子41、42のオン・オフを制御するための制御信号を信号線24を介してドライバ回路46に送信する。ドライバ回路46は、入力された制御信号に基づいて、各スイッチング素子41、42のオン・オフを切り替える。これにより、制御回路14からの制御信号に応じて、各スイッチング素子41、42のオン・オフが制御される。制御回路14は、各変換器CEL毎に制御信号を生成し、各変換器CELのそれぞれの各スイッチング素子41、42のオン・オフを制御する。これにより、制御回路14は、主回路部12による電力の変換を制御する。
Control terminals of the switching
電圧検出器47は、電荷蓄積素子45の電圧を検出する。電圧検出器47は、信号線25を介して制御回路14に接続される。電圧検出器47は、検出した電荷蓄積素子45の電圧値を制御信号及び保護信号として制御回路14に入力する。これにより、制御回路14には、各変換器CELのそれぞれの電荷蓄積素子45の電圧値が入力される。
The
図3は、制御回路の動作の一例を模式的に表すグラフ図である。
図3に表したように、制御回路14は、電圧基準VRとキャリア信号CWとを基に、各スイッチング素子41、42のスイッチングを制御する。制御回路14は、変換器CEL毎に電圧基準VRを設定する。1つのアーム部にM台の変換器CELが直列に接続されている場合、制御回路14は、変換器CEL毎のM個の電圧基準VRを設定する。キャリア信号CWは、各変換器CELのそれぞれに共通に用いてもよいし、変換器CEL毎のM個のキャリア信号CWを設定してもよい。
FIG. 3 is a graph schematically showing an example of the operation of the control circuit.
As shown in FIG. 3, the
電圧基準VRは、例えば、正弦波状である。制御回路14は、変換器CEL毎に電圧基準VRの振幅及び位相を調整する。電圧基準VRの周波数は、交流電力系統2の交流電圧の周波数に応じて設定される。すなわち、実際の使用状況に応じた周波数に設定される。電圧基準VRの周波数は、例えば、50Hzまたは60Hzである。キャリア信号CWは、例えば、三角波状である。キャリア信号CWは、鋸波などでもよい。キャリア信号CWの周波数は、電圧基準VRの周波数よりも高い。
The voltage reference VR is, for example, sinusoidal. The
制御回路14は、各変換器CELの電圧基準VRの位相をずらす。制御回路14は、例えば、1つのアーム部において、360/M(度)ずつ位相をずらした電圧基準VRを変換器CEL毎に設定する。
The
制御回路14は、電圧基準VRとキャリア信号CWとを比較する。制御回路14は、上側アームにおいては、電圧基準VRがキャリア信号CW未満の時に、第1スイッチング素子41をオンにし、第2スイッチング素子42をオフにする。この場合、各接続端子40a、40b間が、第1スイッチング素子41で短絡され、各接続端子40a、40b間の電圧は、実質的に0Vになる。そして、制御回路14は、電圧基準VRがキャリア信号CW以上の時に、第1スイッチング素子41をオフにし、第2スイッチング素子42をオンにする。この場合、各接続端子40a、40b間には、電荷蓄積素子45の電圧Vcが現れる。
The
また、制御回路14は、下側アームにおいては、上記の各スイッチング素子41、42の判定を反転させる。すなわち、上側アームの変換器CELにおいて、第1スイッチング素子41がオン、第2スイッチング素子42がオフの時には、下側アームの同じ段数の変換器CELにおいて、第1スイッチング素子41をオフ、第2スイッチング素子42をオンにする。
Further, the
このように、変換器CELは、各スイッチング素子41、42のスイッチングによって、+Vc、0の2レベルの電力を出力する。変換器CELは、例えば、パワーセルと呼ばれる場合もある。
Thus, the converter CEL outputs two levels of power, + Vc and 0, by the switching of the switching
電力変換装置10では、直列に接続された各変換器CELの出力電圧の合計が、各アーム部22a〜22fの電圧となる。これにより、電力変換装置10では、各変換器CELの直列接続の数に応じたマルチレベルの電力変換が可能となる。
In
図4は、制御回路の一例を模式的に表すブロック図である。
図4に表したように、制御回路14は、共通制御ブロック50と、個別制御ブロック51と、加算器52と、比較器53と、AND回路54、55と、NOTゲート56と、過電圧検出回路58と、を有する。なお、図4では、便宜的に、各アーム部22a〜22fでの1アーム分のみを示している。
FIG. 4 is a block diagram schematically showing an example of the control circuit.
As shown in FIG. 4, the
共通制御ブロック50は、例えば、各レグLG1〜LG3のそれぞれに対応して設けられる。従って、図4では、1つの共通制御ブロック50のみを図示しているが、実際には、各レグLG1〜LG3のそれぞれに対応した3つの共通制御ブロック50が、制御回路14に設けられる。共通制御ブロック50は、各アーム22a〜22f毎に設けてもよい。
The
一方、個別制御ブロック51、加算器52、比較器53、AND回路54、55、及びNOTゲート56のそれぞれは、当該レグの1つのアームに含まれるM段の各変換器CELのそれぞれに対応してM個設けられる。
On the other hand, each of
過電圧検出回路58には、1段目からM段目の各変換器CELの電圧検出器47によって検出された電荷蓄積素子45の電圧検出値が入力される。また、過電圧検出回路58には、各変換器CELの電荷蓄積素子45の電圧の上限値が入力される。過電圧検出回路58は、入力された各変換器CELの電荷蓄積素子45の電圧検出値と上限値とを基に、各変換器CELの電荷蓄積素子45の過電圧の検出を行う。そして、過電圧検出回路58は、過電圧の検出結果を表す過電圧検出信号SOVを共通制御ブロック50に入力する。過電圧検出信号SOVは、例えば、過電圧の非検出時にLo(例えばOV)になり、過電圧の検出時にHi(例えば+5V)になる。
The voltage detection value of the
共通制御ブロック50には、各電流検出器17a〜17cによって検出された各相の交流電流の検出値と、電流検出器18によって検出された直流電流の検出値と、電圧検出器19によって検出された各相の交流電圧の検出値と、が入力される。共通制御ブロック50は、各電流検出器17a、17b、17c、18及び電圧検出器19の各検出結果と過電圧検出回路58から入力された過電圧検出信号SOVとを基に、1つのレグに含まれる各変換器CELの動作を制御するための基礎となる電圧基準VRBASEを生成する。そして、生成した電圧基準VRBASEを各加算器52のそれぞれに入力する。
In the
各個別制御ブロック51のそれぞれには、1段目からM段目の各変換器CELのうちの対応する段の変換器CELの電圧検出器47によって検出された電荷蓄積素子45の電圧検出値が入力される。各個別制御ブロック51は、各変換器CELの電圧検出器47の検出結果を基に、各変換器CEL毎の電圧基準VRBASEの補正値VCRT1〜VCRTMを算出する。そして、各個別制御ブロック51は、算出した補正値VCRT1〜VCRTMを対応する加算器52に入力する。
In each
各加算器52は、共通制御ブロック50で生成された電圧基準VRBASEに、対応する各個別制御ブロック51で算出された補正値VCRT1〜VCRTMを加算する。換言すれば、各加算器52は、各補正値VCRT1〜VCRTMを基に、変換器CEL毎に電圧基準VRBASEを補正する。これにより、基礎となる電圧基準VRBASEから各変換器CEL毎の電圧基準VR1〜VRM(VR)が生成される。各加算器52は、生成した電圧基準VR1〜VRMを対応する比較器53に入力する。
Each
各比較器53には、各加算器52で生成された電圧基準VR1〜VRMが入力されるとともに、キャリア信号CWが入力される。各比較器53は、上述のように、電圧基準VR1〜VRMとキャリア信号CWを比較する。そして、各比較器53は、比較結果を対応するAND回路54の一方の入力端子に入力するとともに、NOTゲート56を介して反転させた比較結果を対応するAND回路55の一方の入力端子に入力する。
Each
各AND回路54の出力端子は、対応する変換器CELのスイッチング素子42の制御端子に接続されている。各AND回路55の出力端子は、対応する変換器CELのスイッチング素子41の制御端子に接続されている。これにより、比較器53の比較結果に応じて、上述のように、各スイッチング素子41、42のオン・オフが切り替えられる。
The output terminal of each AND
また、各AND回路54、55の他方の入力端子には、ゲートOFF信号が入力される。ゲートOFF信号をHiに設定した場合に、上述のように、各スイッチング素子41、42のオン・オフが制御される。一方、ゲートOFF信号をLoに設定した場合には、各スイッチング素子41、42がオフ状態に保持される。すなわち、各スイッチング素子41、42がゲートブロックされる。このように、ゲートOFF信号は、ゲートブロック時にLoに設定される負論理である。
A gate OFF signal is input to the other input terminal of each of the AND
図5は、共通制御ブロックの一例を模式的に表すブロック図である。
図5に表したように、共通制御ブロック50は、指令値切替部61、62と、交流電流制御部63と、直流電流制御部64と、加算器65と、を有する。
FIG. 5 is a block diagram schematically showing an example of the common control block.
As shown in FIG. 5, the
指令値切替部61の指令値入力端子には、通常時の交流電流指令値と、過電圧検出時の交流電流指令値と、が入力されている。指令値切替部61は、切り替え信号入力端子がLoレベルの場合は、通常時の交流電流指令値を出力し、切り替え信号入力端子がHiレベルの場合は、過電圧検出時の交流電流指令値を出力するように構成されている。切り替え信号入力端子には、過電圧検出信号SOVが入力される。指令値切替部61は、過電圧検出信号SOVを基に、通常時の交流電流指令と過電圧検出時の交流電流指令値とを切り替える。
An alternating current command value at a normal time and an alternating current command value at the time of detection of an overvoltage are input to a command value input terminal of the command
過電圧検出時のの交流電流指令値は、通常時の交流電流指令値の実効値よりも小さい。過電圧検出時の交流電流指令値は、例えば、通常時の交流電流指令値の0.1倍以下である。過電圧検出時のの交流電流指令値は、例えば、0でもよい。なお、交流電流指令値は、実効値レベル(直流換算レベル)の信号である。 The alternating current command value at the time of overvoltage detection is smaller than the effective value of the alternating current command value at the normal time. The alternating current command value at the time of detecting the overvoltage is, for example, equal to or less than 0.1 times the normal alternating current command value. The alternating current command value at the time of overvoltage detection may be, for example, zero. The alternating current command value is a signal of the effective value level (DC conversion level).
指令値切替部62の指令値入力端子には、通常時の直流電流指令値と、過電圧検出時の直流電流指令値と、が入力されている。指令値切替部62は、切り替え信号入力端子がLoレベルの場合は、通常時の直流電流指令値を出力し、切り替え信号入力端子がHiレベルの場合は、過電圧検出時の直流電流指令値を出力するように構成されている。切り替え信号入力端子には、過電圧検出信号SOVが入力される。指令値切替部62は、過電圧検出信号SOVを基に、通常時の直流電流指令と過電圧検出時の直流電流指令値とを切り替える。 The command value input terminal of the command value switching unit 62 receives a normal DC current command value and a DC current command value at the time of detection of an overvoltage. The command value switching unit 62 outputs a normal DC current command value when the switching signal input terminal is at Lo level, and outputs a DC current command value at over voltage detection when the switching signal input terminal is at Hi level. It is configured to An overvoltage detection signal SOV is input to the switching signal input terminal. Based on the overvoltage detection signal SOV, the command value switching unit 62 switches between a normal DC current command and a DC current command value at the time of overvoltage detection.
過電圧検出時の直流電流指令値は、通常時の直流電流指令値よりも小さい。過電圧検出時の直流電流指令値は、例えば、通常時の直流電流指令値の0.1倍以下である。過電圧検出時の直流電流指令値は、例えば、0でもよい。過電圧検出時の直流電流指令値は、過電圧検出時の交流電流指令値と同じでもよいし、異なってもよい。 The DC current command value at the time of detection of the overvoltage is smaller than the DC current command value at the normal time. The direct current command value at the time of detection of the overvoltage is, for example, equal to or less than 0.1 times the normal direct current command value. The DC current command value at the time of overvoltage detection may be, for example, zero. The direct current command value at the time of overvoltage detection may be the same as or different from the AC current command value at the time of overvoltage detection.
上記4つの各指令値は、例えば、交流側から直流側に電力を流す場合と、直流側から交流側に電力を流す場合と、で変化させてもよい。また、各指令値は、例えば、外部からの指示などに応じて変更できるようにしてもよい。 The four command values may be changed, for example, in the case where the power is supplied from the AC side to the DC side and in the case where the power is supplied from the DC side to the AC side. Also, each command value may be changed, for example, according to an instruction from the outside.
図5では、スイッチ状の指令値切替部61、62を示している。指令値切替部61、62は、これに限ることなく、入力する指令値を切り替え可能な任意の構成でよい。例えば、各指令値を交流電流制御部63及び直流電流制御部64に予め記憶させておき、過電圧検出信号SOVのレベルなどに応じて、各指令値を交流電流制御部63及び直流電流制御部64において選択的に切り替えてもよい。すなわち、交流電流制御部63は、過電圧検出信号SOVがLoの場合に、予め記憶した通常時の交流電流指令値を選択し、過電圧検出信号SOVがHiの場合に、予め記憶した過電圧検出時の交流電流指令値を選択してもよい。直流電流制御部64は、過電圧検出信号SOVがLoの場合に、予め記憶した通常時の直流電流指令値を選択し、過電圧検出信号SOVがHiの場合に、予め記憶した過電圧検出時の直流電流指令値を選択してもよい。
In FIG. 5, switch-like command
交流電流制御部63には、指令値切替部61からの交流電流指令値が入力されるとともに、電流検出器17a、17b、17cのいずれかで検出された1つの相の交流電流の検出値、及び電圧検出器19で検出された1つの相の交流電圧の検出値が入力される。交流電流制御部63は、通常時の交流電流指令値から過電圧検出時の交流電流指令値に切り替える場合、及び、過電圧検出時の交流電流指令値から通常時の交流電流指令値に切り替える場合、例えば、一次遅れなどにより、各指令値を緩やかに変化させる。これにより、例えば、交流電流の急激な変化を抑制することができる。一次遅れの時定数は、通常時の交流電流指令値から過電圧検出時の交流電流指令値に切り替える場合と、過電圧検出時の交流電流指令値から通常時の交流電流指令値に切り替える場合と、で変えても良い。
The alternating current command value from the command
交流電流制御部63は、入力された交流電流指令値、交流電流検出値、及び交流電圧検出値に対して、例えば、PI(Proportional-Integral)制御を行うことにより、指令値に応じた交流電流を電力変換装置10の交流出力点に流すための基礎となる電圧基準VRBASE−0を生成する。交流電流制御部63は、例えば、交流電流検出値が交流電流指令値に追従するように各スイッチング素子41、42を制御するための電圧基準VRBASE−0を生成する。交流電流制御部63は、生成した電圧基準VRBASE−0を加算器65に入力する。
The alternating
なお、交流電流制御部63による電圧基準VRBASE−0の生成は、PI制御に限ることなく、P制御やPID(Proportional-Integral-Derivative)制御などでもよいし、他の現代制御理論などを用いてもよい。
The generation of the voltage reference VR BASE-0 by the AC
直流電流制御部64には、指令値切替部62からの直流電流指令値が入力されるとともに、電流検出器18で検出された直流電流の検出値が入力される。直流電流制御部64は、通常時の直流電流指令値から過電圧検出時の直流電流指令値に切り替える場合、及び、過電圧検出時の直流電流指令値から通常時の直流電流指令値に切り替える場合、例えば、一次遅れなどにより、各指令値を緩やかに変化させる。これにより、例えば、直流電流の急激な変化を抑制することができる。一次遅れの時定数は、通常時の直流電流指令値から過電圧検出時の直流電流指令値に切り替える場合と、過電圧検出時の直流電流指令値から通常時の直流電流指令値に切り替える場合と、で変えても良い。
The direct
直流電流制御部64は、入力された直流電流指令値及び直流電流検出値に対して、例えば、PI制御を行うことにより、指令値に応じた直流電流を電力変換装置10の直流出力点に流すための電圧基準VRBASE−0の補正値VCRT0を算出する。直流電流制御部64は、例えば、直流電流検出値が直流電流指令値に追従するように各スイッチング素子41、42を制御するための電圧基準VRBASE−0の補正値VCRT0を算出する。算出される補正値VCRT0は、例えば、電圧基準VRBASE−0の直流成分である。直流電流制御部64は、算出した補正値VCRT0を加算器65に入力する。補正値VCRT0は、P制御やPID制御などで算出してもよい。
The DC
加算器65は、交流電流制御部63で生成された電圧基準VRBASE−0に、直流電流制御部64で算出された補正値VCRT0を加算する。加算器65は、例えば、正弦波状の電圧基準VRBASE−0に直流成分を加算する。これにより、加算器65は、電圧基準VRBASE−0から補正後の電圧基準VRBASEを生成する。加算器65は、補正値加算後の電圧基準VRBASEを、前述のように、各加算器52に入力する。
The
図6は、個別制御ブロックの一例を模式的に表すブロック図である。
図6に表したように、個別制御ブロック51は、減算器71と、制御器72と、を有する。減算器71には、各変換器CELの電荷蓄積素子45の電圧目標値と、電圧検出器47で検出された電荷蓄積素子45の電圧検出値と、が入力される。減算器71は、電圧目標値と電圧検出値との差分を算出し、算出した差分を制御器72に入力する。
FIG. 6 is a block diagram schematically showing an example of the individual control block.
As shown in FIG. 6, the
制御器72は、入力された差分から、電荷蓄積素子45の電圧を目標値に設定するための電圧基準VRBASEの補正値を算出する。制御器72は、例えば、差分に対してP制御を行うことにより、補正値を算出する。制御器72による補正値の算出は、PI制御やPID制御などでもよい。制御器72によって算出される補正値は、例えば、電圧基準VRBASEの位相及び振幅を調整するための補正値である。制御器72は、このように変換器CEL毎の補正値を算出し、算出した補正値を対応する加算器52に入力する。
The
このように、制御回路14は、予め入力された交流電流指令値及び直流電流指令値に基づき、主回路部12に流出入する交流電流及び直流電流が、交流電流指令値及び直流電流指令値に追従するように、各スイッチング素子41、42のオン・オフを制御することによって、主回路部12による交直変換を制御するとともに、各電圧検出器47のいずれかで検出された電圧が上限値以上になった場合に、交流電流指令値及び直流電流指令値を通常時よりも小さくして各スイッチング素子41、42のオン・オフを制御する。通常時とは、すなわち、各電圧検出器47のそれぞれで検出された電圧が上限値未満の場合である。
Thus, based on the alternating current command value and the direct current command value input in advance, the
図7は、過電圧検出回路の一例を模式的に表すブロック図である。
図7に表したように、過電圧検出回路58は、複数の比較回路75a〜75fと、OR回路76と、を有する。各比較回路75a〜75fは、各アーム部22a〜22fのそれぞれに対応して設けられる。比較回路75aは、複数の比較器COMP1〜COMPMと、OR回路77と、を有する。
FIG. 7 is a block diagram schematically showing an example of the overvoltage detection circuit.
As shown in FIG. 7, the
各比較器COMP1〜COMPMは、第1アーム部22aの各変換器UP1〜UPM1のそれぞれに対応して設けられる。各比較器COMP1〜COMPMの信号入力端子には、各変換器UP1〜UPM1のそれぞれの電荷蓄積素子45の電圧検出値が入力される。
The comparators COMP 1 to COMP M are provided corresponding to the respective converters UP 1 to UPM 1 of the
一方、各比較器COMP1〜COMPMの設定値入力端子には、各変換器CELの電荷蓄積素子45の電圧の上限値が入力される。各比較器COMP1〜COMPMは、入力された電圧検出値と上限値とを比較する。すなわち、各比較器COMP1〜COMPMは、入力された電圧検出値が上限値以上か否かを比較する。なお、各比較器COMP1〜COMPMは、ヒステリシスを有してもよい。
On the other hand, the upper limit value of the voltage of the
例えば、信号入力端子の信号が設定値入力信号以下の場合、各比較器COMP1〜COMPMの出力は、Loである。そして、信号入力端子の信号レベルが上昇し、設定値入力端子の信号を超えた場合、各比較器COMP1〜COMPMの出力は、Hiとなる。 For example, when the signal at the signal input terminal is equal to or less than the set value input signal, the outputs of the comparators COMP 1 to COMP M are Lo. When the signal level at the signal input terminal rises and exceeds the signal at the set value input terminal, the outputs of the comparators COMP 1 to COMP M become Hi.
さらに、各比較器COMP1〜COMPMの信号入力端子の信号が、各比較器COMP1〜COMPMの設定値入力端子の信号を超え、各比較器COMP1〜COMPMの出力がHiとなった後は、各比較器COMP1〜COMPMの信号入力端子の信号レベルが低下し、各比較器COMP1〜COMPMの設定値入力端子の信号と等しくなっても、各比較器COMP1〜COMPMの出力はHiレベルを維持する。そして、各比較器COMP1〜COMPMの信号入力端子の信号レベルがさらに低下し、各比較器COMP1〜COMPMの設定値入力端子の信号からさらにヒステリシスレベルαだけ低い信号レベルになると、各比較器COMP1〜COMPMの出力端子は、Loレベルとなる。 Further, the signal of the signal input terminals of the comparators COMP 1 ~COMP M is greater than the signal of the setting value input terminals of the comparators COMP 1 ~COMP M, outputs of the comparators COMP 1 ~COMP M is a Hi after the signal level of the signal input terminals of the comparators COMP 1 ~COMP M is decreased, even equal to the signal of the set value input terminals of the comparators COMP 1 ~COMP M, the comparators COMP 1 ~ The output of COMP M maintains the Hi level. Then, the signal level further reduction of the signal input terminals of the comparators COMP 1 ~COMP M, further that there is only a low signal level hysteresis level α from the signal of the setting value input terminals of the comparators COMP 1 ~COMP M, each The output terminals of the comparators COMP 1 to COMP M become Lo level.
上限値は、例えば、予め決められた一定値である。上限値は、例えば、各変換器CELの電荷蓄積素子45の定格電圧の1.1PUである。あるいは、上限値は、例えば、各スイッチング素子41、42の安全動作領域に基づいて設定される。
The upper limit value is, for example, a predetermined constant value. The upper limit value is, for example, 1.1 PU of the rated voltage of the
各比較器COMP1〜COMPMの出力は、OR回路77に入力される。これにより、OR回路77の出力は、各比較器COMP1〜COMPMのいずれかの出力がHiになった時に、Hiレベルとなる。OR回路77の出力は、OR回路76に入力される。
The outputs of the comparators COMP 1 to COMP M are input to the OR circuit 77. As a result, the output of the OR circuit 77 becomes Hi level when one of the outputs of each of the comparators COMP 1 to COMP M becomes Hi. The output of the OR circuit 77 is input to the
他の各比較回路75b〜75fの構成は、上記の比較回路75aの構成と実質的に同じであるから、詳細な説明は省略する。OR回路76には、各比較回路75a〜75fのそれぞれのOR回路77の出力が入力される。
The configuration of each of the
過電圧検出回路58は、OR回路76の出力を過電圧検出信号SOVとして共通制御ブロック50に入力する。従って、過電圧検出信号SOVは、各変換器CELのいずれかの電荷蓄積素子45において過電圧が検出された際に、Hiレベルとなる。
The
図8は、スイッチング素子の特性の一例を模式的に表すグラフ図である。
図8は、変換器CELの各スイッチング素子41、42の安全動作領域SOAの特性の一例を模式的に表す。図8の縦軸は、各スイッチング素子41、42の一対の主端子間に流れる電流であり、横軸は、一対の主端子間に印加される電圧である。
FIG. 8 is a graph schematically showing an example of the characteristics of the switching element.
FIG. 8 schematically shows an example of the characteristic of the safe operation area SOA of each switching
図8に表したように、各スイッチング素子41、42の主端子間に印加可能な電圧は、主端子間に流れる電流と反比例の関係にある。従って、上記のように、各電荷蓄積素子45の電圧検出値のいずれかが上限値以上になった場合には、交流電流及び直流電流の指令値を小さくする。例えば、上限値に設定された電圧値に対して安全動作領域SOAの範囲内となる電流値まで、交流電流及び直流電流の指令値を小さくする。例えば、各電荷蓄積素子45の電圧検出値のいずれかが上限値以上になった場合に、図8の通常時電流制御最大レベルから過電圧検出時電流制御レベルになるように、交流電流及び直流電流の指令値を小さくする。この場合、各スイッチング素子41、42に印加可能な電圧は、通常時電圧最大レベルから過電圧検出時電圧レベルに上げることができる。これにより、各電荷蓄積素子45が過電圧状態となった場合にも、各スイッチング素子41、42の破損などを抑制することができる。例えば、通常時の1/10程度まで交流電流及び直流電流の指令値を小さくする。これにより、上限値の電圧と指令値の電流との関係を安全動作領域SOAの範囲内に適切に納めることができる。
As shown in FIG. 8, the voltage that can be applied between the main terminals of the switching
そして、交流電力系統2側及び直流送電線3、4への流出入電流を小さくした状態で、電荷蓄積素子45の電圧が電圧目標値に追従するように各スイッチング素子41、42を動作させる。これにより、過電圧状態の電荷蓄積素子45の電圧上昇分を各変換器CELの電荷蓄積素子45で平準化させ、電荷蓄積素子45の過電圧状態を解消することができる。
Then, with the outflow and inflow currents to the
例えば、各スイッチング素子41、42の安全動作領域SOAの特性の情報を記憶しておき、上限値以上と比較された電圧検出値に応じて、過電圧検出時の交流電流指令値及び直流電流指令値を変化させてもよい。すなわち、電圧検出値が高くなるに従って、電流指令値が小さくなるようにする。これにより、電圧検出値が比較的低い場合に、放電に必要となる時間をより短くすることができる。
For example, the information of the characteristic of the safe operation area SOA of each switching
図9(a)〜図9(e)は、シミュレーション結果の一例を模式的に表すグラフ図である。
図9(a)〜図9(e)は、第1アーム部22a(上側アーム)に含まれる1つの変換器CELにおいて、過電圧が生じた場合のシミュレーション結果の一例を表している。
図9(a)は、正常な変換器CEL(正常CELL)の電荷蓄積素子45の電圧と、過電圧が生じた変換器CEL(異常CELL)の電荷蓄積素子45の電圧と、を表している。
図9(b)は、第1レグLG1に流れる交流電力系統2の1つの相の交流電流を表している。
図9(c)は、直流送電線3、4に流れる直流電流を表している。
図9(d)は、第1レグLG1の上側アームである第1アーム部22aに流れる上側アーム電流を表している。
図9(e)は、第1レグLG1の下側アームである第2アーム部22bに流れる下側アーム電流を表している。
FIGS. 9A to 9E are graphs schematically showing an example of a simulation result.
Fig.9 (a)-FIG.9 (e) represent an example of the simulation result when overvoltage generate | occur | produces in one converter CEL contained in the
FIG. 9A shows the voltage of the
FIG. 9B shows the alternating current of one phase of the alternating
FIG. 9C shows direct current flowing in the direct
FIG. 9D shows the upper arm current flowing to the
FIG. 9E shows the lower arm current flowing to the
図9(a)〜図9(e)に表したように、シミュレーションでは、時刻t1において、異常CELLに過電圧が生じている。そして、シミュレーションでは、過電圧の検出に応じて、一時的に各変換器CELの動作を停止させている(時刻t1〜t2)。しかしながら、図9(a)〜図9(e)に表したように、各変換器CELの動作を停止させても、異常CELLの電圧は、すぐには低下しない。 As shown in FIGS. 9A to 9E, in the simulation, an overvoltage occurs in the abnormal CELL at time t1. And in simulation, according to detection of overvoltage, operation of each converter CEL is made to stop temporarily (time t1-t2). However, as shown in FIGS. 9A to 9E, even if the operation of each converter CEL is stopped, the voltage of the abnormal CELL does not immediately decrease.
シミュレーションでは、時刻t2において、過電圧検出時の交流電流指令値及び過電圧検出時の直流電流指令値を設定した各変換器CELの動作を開始している。 In the simulation, at time t2, the operation of each converter CEL in which the alternating current command value at the time of overvoltage detection and the DC current command value at the time of overvoltage detection are set is started.
図9(a)〜図9(e)に表したように、電圧上昇後、交流電力系統2側及び直流送電線3、4側に流出入する電流を小さくし、各電荷蓄積素子45の電圧をバランスさせるように交流側、直流側、主回路部12内に電流を流す。これにより、電圧上昇分が低下し、その後、運転を再開することができる。シミュレーションでは、時刻t3において、通常時の交流電流指令値及び通常時の直流電流指令値を設定した各変換器CELの動作を再開している。
As shown in FIGS. 9A to 9E, after the voltage increase, the current flowing into and out of the
図9(a)〜図9(e)では、直流側から主回路部12に電力が流入している潮流条件の波形であるため、アーム電流は、負の直流成分の波形となっている。潮流方向が逆の場合でも、同様にバランスは可能である。例えば、過電圧状態が検出された場合に、各電荷蓄積素子45に蓄積された電荷の一部を無効電力として交流電力系統2側に出力してもよい。また、1つの変換器CELの上昇時についてのみ図示したが、複数個や1アーム分が電圧上昇した場合でも、同様に各電荷蓄積素子45の電圧をバランスさせることができる。これにより、電荷蓄積素子45の放電機器が不要となるため、部品点数の増加を抑制し、電力変換装置10の小型化、低コスト化を実現することができる。
In Drawing 9 (a)-Drawing 9 (e), since it is a wave form of tidal current conditions which electric power has flowed into
また、図9(a)〜図9(e)に表したように、この例では、0.1秒程度で過電圧状態の電荷蓄積素子45を適正値(上限値未満)まで放電できている。放電機器を用いて電荷蓄積素子45の電圧を放電する場合には、放電に数分程度かかる場合がある。これに対して、電力変換装置10では、過電圧状態の電荷蓄積素子45を数秒程度で適正値まで放電することができる。このように、電力変換装置10では、放電機器を用いる場合に比べて、過電圧状態の電荷蓄積素子45をより短時間で放電し、運用性を向上させることができる。例えば、過電圧の検出にともなう運転停止から運転再開までの時間を数秒程度に抑えることができる。このように、電力変換装置10では、部品点数の増加を招くことなく、信頼性及び運用性を向上させることができる。
Further, as shown in FIGS. 9A to 9E, in this example, the
なお、シミュレーションでは、説明の便宜上、時刻t1〜t2において、一時的に各変換器CELの動作を停止させている。実際には、各変換器CELの停止は不要であり、過電圧を検出した場合には、通常時の動作に連続して過電圧検出時の動作を実行すればよい。 In the simulation, for the convenience of description, the operation of each converter CEL is temporarily stopped at time t1 to t2. In practice, it is not necessary to stop each converter CEL. When an overvoltage is detected, the operation at the time of overvoltage detection may be performed continuously to the normal operation.
図10は、実施形態に係る電力変換装置の動作の一例を模式的に表すフローチャートである。
電力変換装置10の制御回路14においては、各変換器CELの電荷蓄積素子45の電圧検出値が、過電圧検出回路58に入力される。過電圧検出回路58は、図7に関して説明したように、入力された各電圧検出値と、上限値と、を比較し、比較結果に応じた過電圧検出信号SOVを共通制御ブロック50に入力する(図10のステップS11)。
FIG. 10 is a flowchart schematically illustrating an example of the operation of the power conversion device according to the embodiment.
In the
共通制御ブロック50は、各変換器CELの電荷蓄積素子45の電圧検出値が上限値未満である場合、(過電圧検出信号SOVがLoの場合)通常時の交流電流指令値を指令値切替部61から交流電流制御部63に入力し、通常時の直流電流指令値を指令値切替部62から直流電流制御部64に入力する。すなわち、共通制御ブロック50は、各電圧検出値が上限値未満である場合、通常時の交流電流指令値及び通常時の直流電流指令値を選択する(図10のステップS12)。これにより、制御回路14は、上述のように、通常時の各電流指令値を基に、各変換器CEL毎の電圧基準VRを生成する。そして、制御回路14は、生成した各電圧基準VRを基に、各変換器CELの各スイッチング素子41、42を動作させる(図10のステップS13)。これにより、通常時の交流電流指令値に応じた交流電流が交流電力系統2と主回路部12との間に流れるとともに、通常時の直流電流指令値に応じた直流電流が直流送電線3、4と主回路部12との間に流れ、交流電力から直流電力への変換又は直流電力から交流電力への変換が行われる。
When the voltage detection value of the
一方、共通制御ブロック50は、各変換器CELの電荷蓄積素子45の電圧検出値のいずれかが上限値以上である場合(過電圧検出信号SOVがHiの場合)、過電圧検出時の交流電流指令値を指令値切替部61から交流電流制御部63に入力し、過電圧検出時の直流電流指令値を指令値切替部62から直流電流制御部64に入力する。すなわち、共通制御ブロック50は、各電圧検出値のいずれかが上限値以上である場合、過電圧検出時の交流電流指令値及び過電圧検出時の直流電流指令値を選択する(図10のステップS14)。これにより、制御回路14は、各変換器CELの電荷蓄積素子45の電圧検出値のいずれかが上限値以上である場合、各電流指令値を小さくする。
On the other hand, when any of the voltage detection values of the
制御回路14は、上述のように、交流電力系統2側及び直流送電線3、4への流出入電流を小さくした状態で、各変換器CELの電荷蓄積素子45の電圧が電圧目標値に追従するように各スイッチング素子41、42を動作させる(図10のステップS15)。これにより、過電圧状態の電荷蓄積素子45の電圧上昇分を各変換器CELの電荷蓄積素子45で平準化させ、各変換器CELの電荷蓄積素子45の過電圧状態を解消することができる。部品点数の増加を招くことなく、信頼性及び運用性を向上させることができる。
As described above, the
制御回路14は、過電圧検出時の各電流指令値を基に各スイッチング素子41、42の動作を開始した場合、各電圧検出値が上限値未満となるまで、過電圧検出時の各電流指令値に基づく各スイッチング素子41、42の動作を継続させる(図10のステップS16)。より詳しくは、各電圧検出値が、上限値からヒステリシスαを差し引いた値よりも小さくなるまで、過電圧検出時の各電流指令値に基づく各スイッチング素子41、42の動作を継続させる。
When the
制御回路14は、各電圧検出値が上限値−αよりも小さくなった場合、指令値切替部61から交流電流制御部63に入力する電流指令値を通常時の交流電流指令値に戻すとともに、指令値切替部62から直流電流制御部64に入力する電流指令値を通常時の直流電流指令値に戻し、通常時の運転を再開する。制御回路14は、以下、上記の処理を繰り返し実行する。
The
図11は、変換器の変形例を模式的に表すブロック図である。
図11に表したように、この例において、変換器CELは、第3スイッチング素子43と、第4スイッチング素子44と、をさらに含む。第3スイッチング素子43、第4スイッチング素子44には、第1スイッチング素子41、第2スイッチング素子42と実質的に同じ素子が用いられる。
FIG. 11 is a block diagram schematically showing a modification of the converter.
As shown in FIG. 11, in this example, the converter CEL further includes a
第4スイッチング素子44の一対の主端子は、第3スイッチング素子43の一対の主端子に対して直列に接続される。また、第3スイッチング素子43及び第4スイッチング素子44は、第1スイッチング素子41及び第2スイッチング素子42に対して並列に接続される。電荷蓄積素子45は、第1スイッチング素子41及び第2スイッチング素子42に対して並列に接続されるとともに、第3スイッチング素子43及び第4スイッチング素子44に対して並列に接続される。
The pair of main terminals of the
第3スイッチング素子43には、一対の主端子に対して逆並列に整流素子43dが接続されている。第4スイッチング素子44には、一対の主端子に対して逆並列に整流素子44dが接続されている。
In the
変換器CELの第1接続端子40aは、第1スイッチング素子41と第2スイッチング素子42との間に接続されている。第2接続端子40bは、第3スイッチング素子43と第4スイッチング素子44との間に接続されている。この例において、第2接続端子40bは、第3スイッチング素子43を介して第1スイッチング素子41の第2スイッチング素子42に接続された主端子と反対側の主端子に接続される。すなわち、この例において、各スイッチング素子41〜44は、フルブリッジ接続されている。この例において、変換器CELは、フルブリッジ回路である。
The
このように、MMC型の主回路部12に用いられる変換器CELは、ハーフブリッジ回路でもよいし、フルブリッジ回路でもよい。
Thus, the converter CEL used in the MMC
図12は、主回路部の変形例を模式的に表すブロック図である。
図12に表したように、この例の主回路部12aでは、図1に表した変圧器16、及びバッファリアクトル23a〜23fが省略され、これらの代わりに、3巻線トランス81〜83が設けられている。
FIG. 12 is a block diagram schematically showing a modification of the main circuit portion.
As shown in FIG. 12, in the
3巻線トランス81は、第1アーム部22aと第2アーム部22bとの間に設けられている。3巻線トランス81は、一次巻線81aと、二次巻線81bと、三次巻線81cと、を有する。3巻線トランス81の一次巻線81aは、交流電力系統2に接続されている。二次巻線81bは、上側アームである第1アーム部22aの負端子に接続されている。三次巻線81cは、下側アームである第2アーム部22bの正端子に接続されている。
The three-winding
3巻線トランス82は、第3アーム部22cと第4アーム部22dとの間に設けられている。3巻線トランス82は、一次巻線82aと、二次巻線82bと、三次巻線82cと、を有する。3巻線トランス82の一次巻線82aは、交流電力系統2に接続されている。二次巻線82bは、上側アームである第3アーム部22cの負端子に接続されている。三次巻線82cは、下側アームである第4アーム部22dの正端子に接続されている。
The three-winding
3巻線トランス83は、第5アーム部22eと第6アーム部22fとの間に設けられている。3巻線トランス83は、一次巻線83aと、二次巻線83bと、三次巻線83cと、を有する。3巻線トランス83の一次巻線83aは、交流電力系統2に接続されている。二次巻線83bは、上側アームである第5アーム部22eの負端子に接続されている。三次巻線83cは、下側アームである第6アーム部22fの正端子に接続されている。
The three-winding
また、各3巻線トランス81〜83では、二次巻線81bと三次巻線81cとの中性点、二次巻線82bと三次巻線82cとの中性点、及び二次巻線83bと三次巻線83cとの中性点のそれぞれが、互いに接続されている。
Further, in each three-winding
図12に表した主回路部12aも、図1に表した主回路部12と同様の動作で交直変換を行うことができる。各変換器CELの電荷蓄積素子45の電圧検出値のいずれかが上限値以上になった場合に、各電流指令値を小さくすることで、部品点数の増加を招くことなく、信頼性及び運用性を向上させることができる。また、この例の主回路部12aでは、主回路部12に比べてバッファリアクトル23a〜23fなどを省略することができ、部品点数をより削減することができる。例えば、電力変換装置10の大型化やコスト増をより抑制することができる。
The
図13は、過電圧検出回路の変形例を模式的に表すブロック図である。
図13に表したように、この例の過電圧検出回路58aでは、比較回路75aが、最大値選択回路100と、比較器102と、を有する。最大値選択回路100の信号入力端子には、各変換器UP1〜UPM1のそれぞれの電荷蓄積素子45の電圧検出値が入力される。最大値選択回路100は、入力された各検出値の最大値を選択し、選択した最大値を比較器102の信号入力端子に入力する。
FIG. 13 is a block diagram schematically showing a modification of the overvoltage detection circuit.
As shown in FIG. 13, in the
比較器102の設定値入力端子には、各変換器CELの電荷蓄積素子45の電圧の上限値が入力される。比較器102は、入力された最大値と上限値とを比較する。すなわち、比較器102は、入力された最大値が上限値以上か否かを比較する。なお、上記実施形態で説明した比較器COMP1〜COMPMと同様に、比較器102は、ヒステリシスを有してもよい。比較器の出力は、OR回路76に入力される。
The upper limit value of the voltage of the
他の各比較回路75b〜75fの構成は、比較回路75aの構成と実質的に同じであるから、詳細な説明は省略する。OR回路76には、各比較回路75a〜75fのそれぞれの比較器102の出力が入力される。
The configuration of each of the
過電圧検出回路58aは、OR回路76の出力を過電圧検出信号SOVとして共通制御ブロック50に入力する。このように、過電圧検出回路58aでは、各アーム部22a〜22fのそれぞれにおいて、各素子電圧検出値の最大値が上限値以上か否かを比較する。この場合にも、上記実施形態の過電圧検出回路58と同様に、各変換器CELのいずれかの電荷蓄積素子45が過電圧になった際に、過電圧検出信号SOVをHiレベルにすることができる。過電圧検出回路58aでは、過電圧検出回路58に比べて、比較器の数を削減することができる。過電圧検出回路58aでは、例えば、回路構成を簡略にし、部品点数の削減や、これにともなう製造コストの低減などを図ることができる。
The
図14は、過電圧検出回路の変形例を模式的に表すブロック図である。
図14に表したように、この例の過電圧検出回路58bは、最大値選択回路110と、比較器112と、を有する。最大値選択回路110の信号入力端子には、主回路部12に含まれる全ての変換器CELのそれぞれの電荷蓄積素子45の電圧検出値が入力される。最大値選択回路110は、入力された各検出値の最大値を選択し、選択した最大値を比較器112の信号入力端子に入力する。
FIG. 14 is a block diagram schematically showing a modification of the overvoltage detection circuit.
As shown in FIG. 14, the
比較器112の設定値入力端子には、各変換器CELの電荷蓄積素子45の電圧の上限値が入力される。比較器112は、入力された最大値と上限値とを比較する。すなわち、比較器112は、入力された最大値が上限値以上か否かを比較する。なお、比較器112は、ヒステリシスを有してもよい。
The upper limit value of the voltage of the
過電圧検出回路58bは、比較器112の出力を過電圧検出信号SOVとして共通制御ブロック50に入力する。このように、過電圧検出回路58bでは、全ての変換器CELの各素子電圧検出値の最大値が上限値以上か否かを比較する。この場合にも、上記各実施形態と同様に、各変換器CELのいずれかの電荷蓄積素子45が過電圧になった際に、過電圧検出信号SOVをHiレベルにすることができる。過電圧検出回路58bでは、例えば、回路構成をより簡略化することができる。例えば、部品点数や製造コストをより抑えることができる。
The
上記各実施形態では、主回路部12にMMC型の電力変換器を用いている。主回路部12は、MMC型に限ることなく、複数の変換器CELを直列に接続する他の方式の電力変換器でもよい。
In each of the above embodiments, an MMC type power converter is used for the
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 While certain embodiments of the present invention have been described, these embodiments have been presented by way of example only, and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, substitutions, and modifications can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and the gist of the invention, and are included in the invention described in the claims and the equivalent scope thereof.
2…交流電力系統、 3、4…直流送電線、 10…電力変換装置、 12、12a…主回路部、 14…制御回路、 16…変圧器、 17a〜17c、18…電流検出器、 19…電圧検出器、 20a、20b…直流端子、 21a〜21c…第1〜第3交流端子、 22a〜22f…第1〜第6アーム部、 23a〜23f…バッファリアクトル、 24、25…信号線、 40a、40b…第1、第2接続端子、 41〜44…第1〜第4スイッチング素子、 45…電荷蓄積素子、 46…ドライバ回路、 47…電圧検出器、 50…共通制御ブロック、 51…個別制御ブロック、 52…加算器、 53…比較器、 54、55…AND回路、 56…NOTゲート、 58、58a、58b…過電圧検出回路、 61、62…指令値切替部、 63…交流電流制御部、 64…直流電流制御部、 65…加算器、 71…減算器、 72…制御器、 75a〜75f…比較回路、 76、77…OR回路、 81〜83…3巻線トランス、 81a、82a、83a…一次巻線、 81b、82b、83b…二次巻線、 81c、82c、83c…三次巻線、 100、110…最大値選択回路、 102、112…比較器、 CEL…変換器、 COMP1〜COMPM…比較器
DESCRIPTION OF
Claims (5)
前記主回路部の動作を制御する制御回路と、
を備え、
前記複数の変換器は、
ハーフブリッジ接続またはフルブリッジ接続された複数のスイッチング素子と、
前記複数のスイッチング素子に対して並列に接続された電荷蓄積素子と、
を有し、
前記主回路部は、前記複数の変換器の前記電荷蓄積素子の電圧を検出する複数の電圧検出器を有し、
前記制御回路は、予め入力された交流電流指令値及び直流電流指令値に基づき、前記主回路部に流出入する交流電流及び直流電流が、前記交流電流指令値及び前記直流電流指令値に追従するように、前記複数のスイッチング素子のオン・オフを制御することによって、前記主回路部による前記交直変換を制御するとともに、前記複数の電圧検出器のいずれかで検出された電圧が上限値以上になった場合に、前記交流電流指令値及び前記直流電流指令値を通常時よりも小さくして前記複数のスイッチング素子のオン・オフを制御する電力変換装置。 A plurality of converters have a plurality of arm parts connected in series, and the plurality of converters perform AC / DC conversion of AC power to DC power and / or DC power to AC power conversion. Main circuit section,
A control circuit that controls the operation of the main circuit unit;
Equipped with
The plurality of transducers are
A plurality of switching elements connected in a half bridge connection or a full bridge connection,
A charge storage element connected in parallel to the plurality of switching elements;
Have
The main circuit unit includes a plurality of voltage detectors that detect voltages of the charge storage elements of the plurality of converters,
The control circuit causes the alternating current and direct current flowing into and out of the main circuit unit to follow the alternating current command value and the direct current command value based on the alternating current command value and the direct current command value input in advance. Thus, while controlling the AC / DC conversion by the main circuit unit by controlling on / off of the plurality of switching elements, the voltage detected by any of the plurality of voltage detectors is equal to or higher than the upper limit value. When it becomes, the power conversion device which controls the on / off of a plurality of switching elements by making the alternating current command value and the direct current command value smaller than usual.
前記主回路部の動作を制御する制御回路と、
を備え、
前記複数の変換器は、
ハーフブリッジ接続またはフルブリッジ接続された複数のスイッチング素子と、
前記複数のスイッチング素子に対して並列に接続された電荷蓄積素子と、
を有し、
前記主回路部は、前記複数の変換器の前記電荷蓄積素子の電圧を検出する複数の電圧検出器を有する電力変換装置の制御方法であって、
予め入力された交流電流指令値及び直流電流指令値に基づき、前記主回路部に流出入する交流電流及び直流電流が、前記交流電流指令値及び前記直流電流指令値に追従するように、前記複数のスイッチング素子のオン・オフを制御することによって、前記主回路部による前記交直変換を制御し、
前記複数の電圧検出器のいずれかで検出された電圧が上限値以上になった場合に、前記交流電流指令値及び前記直流電流指令値を通常時よりも小さくして前記複数のスイッチング素子のオン・オフを制御する電力変換装置の制御方法。 A plurality of converters have a plurality of arm parts connected in series, and the plurality of converters perform AC / DC conversion of AC power to DC power and / or DC power to AC power conversion. Main circuit section,
A control circuit that controls the operation of the main circuit unit;
Equipped with
The plurality of transducers are
A plurality of switching elements connected in a half bridge connection or a full bridge connection,
A charge storage element connected in parallel to the plurality of switching elements;
Have
The main circuit unit is a control method of a power conversion device having a plurality of voltage detectors for detecting a voltage of the charge storage element of the plurality of converters,
The plurality of alternating currents and direct currents flowing into and out of the main circuit unit follow the alternating current command values and the direct current command values based on the alternating current command values and the direct current command values input in advance. Controlling the AC / DC conversion by the main circuit unit by controlling the on / off of the switching element of
When the voltage detected by any of the plurality of voltage detectors becomes equal to or higher than the upper limit value, the alternating current command value and the direct current command value are made smaller than in a normal state to turn on the plurality of switching elements. The control method of the power converter device which controls OFF.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016126444A JP6541155B2 (en) | 2016-06-27 | 2016-06-27 | Power converter and control method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016126444A JP6541155B2 (en) | 2016-06-27 | 2016-06-27 | Power converter and control method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018007298A JP2018007298A (en) | 2018-01-11 |
| JP6541155B2 true JP6541155B2 (en) | 2019-07-10 |
Family
ID=60948050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016126444A Active JP6541155B2 (en) | 2016-06-27 | 2016-06-27 | Power converter and control method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6541155B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7265512B2 (en) * | 2020-09-08 | 2023-04-26 | 東芝三菱電機産業システム株式会社 | reactive power compensator |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3383571B2 (en) * | 1998-03-12 | 2003-03-04 | 株式会社東芝 | Semiconductor element driving circuit and power conversion device using the same |
| JP5881362B2 (en) * | 2011-10-04 | 2016-03-09 | 株式会社東芝 | Power converter |
| WO2015007621A1 (en) * | 2013-07-19 | 2015-01-22 | Alstom Technology Ltd | Voltage limiter |
| JP6207631B2 (en) * | 2013-12-24 | 2017-10-04 | 三菱電機株式会社 | Power converter |
| EP3148067B1 (en) * | 2014-05-21 | 2020-10-07 | Mitsubishi Electric Corporation | Direct-current power transmission power conversion device and direct-current power transmission power conversion method |
-
2016
- 2016-06-27 JP JP2016126444A patent/JP6541155B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018007298A (en) | 2018-01-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6207730B2 (en) | DC transmission power conversion apparatus and DC transmission power conversion method | |
| JP5269102B2 (en) | Power converter | |
| JPWO2018211624A1 (en) | Power converter | |
| JP6178433B2 (en) | Power converter | |
| JP2012210066A (en) | Multilevel conversion apparatus | |
| US20190190403A1 (en) | System-connected inverter device and method for operating same | |
| CN110603704A (en) | DC current control for VSC-based HVDC converters | |
| JP2016174490A (en) | Power converter | |
| CN110380636B (en) | Power conversion device and control method for power conversion device | |
| KR20170079760A (en) | Contol method for redundancy of mmc converter for statcom | |
| WO2016163066A1 (en) | Power conversion device | |
| JP6455938B2 (en) | Power conversion apparatus and control method thereof | |
| JP2008228494A (en) | Inverter for coordinating system | |
| JP2023099680A (en) | Power conversion device | |
| JP6541155B2 (en) | Power converter and control method thereof | |
| JP5302905B2 (en) | Power converter | |
| JP6842812B2 (en) | Power converter | |
| JP7371545B2 (en) | Power conversion device and its control method | |
| JP5490263B2 (en) | Power converter | |
| JP2023067539A (en) | Power conversion device | |
| JP2018007295A (en) | Dc power transmission system and power conversion device | |
| JP7266373B2 (en) | power converter | |
| JP7414380B2 (en) | power converter | |
| JP6516299B2 (en) | Power converter and control method thereof | |
| JPWO2011013187A1 (en) | Self-excited reactive power compensator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180709 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190531 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190605 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190605 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6541155 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |