JP6545288B2 - 半導体装置 - Google Patents

Description

本発明は半導体装置に関し、特に、電力用の半導体装置に関するものである。

電力用の半導体装置の一形態に、トレンチゲート構造を有する半導体装置がある。また、電力用の半導体装置では、半導体基板に形成される半導体素子として、たとえば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＳｉＣ−ＭＯＳＦＥＴ等がある。半導体装置では、このような半導体素子を動作させるための配線（たとえば、ゲート配線等）および電極（たとえば、エミッタ電極等）が形成されている。

配線と電極とは距離を隔てて配置されている。その配線と電極との間に位置する領域を覆うように、保護膜が形成されている。さらに、その保護膜を覆うように、はんだ層が形成されている。この種の半導体装置を開示した特許文献の例として、たとえば、特許文献１および特許文献２がある。

特開２０１４−１７５３１３号公報 特開２００５−０１９４４７号公報

従来の半導体装置では、オン動作によって半導体素子が発熱し、オフ動作によって半導体素子の熱が放出される。はんだ層の熱膨張係数は、保護膜の熱膨張係数よりも高い。このため、半導体装置には、はんだ層が膨張と収縮を繰り返すことで、保護膜には大きな応力が作用することになる。保護膜に応力が作用すると、保護膜によって覆われた配線または電極等にも比較的大きな応力が作用することになる。

配線または電極等に比較的大きな応力が作用すると、たとえば、電極と距離を隔てて配置された配線が、応力によってスライドして電極に接触し、配線と電極とが電気的に短絡してしまうことがあった。

本発明は上記問題点を解決するためになされたものであり、その目的は、配線または電極等の導電体同士の電気的な短絡を阻止することができる半導体装置を提供することである。

本発明に係る一の半導体装置は、半導体基板と絶縁膜と第１導電体と第２導電体と埋め込み体と保護膜とはんだ層とガラスコート膜とを備えている。絶縁膜は、半導体基板を覆うように形成されている。第１導電体は、絶縁膜上に形成されている。第２導電体は、絶縁膜上に、第１導電体と距離を隔てて形成されている。埋め込み体は、第１導電体と第２導電体との間を埋め込むように形成されている。保護膜は、第１導電体、第２導電体および埋め込み体を覆うように形成されている。はんだ層は、保護膜を覆うように形成されている。ガラスコート膜は、第１導電体および第２導電体の上面を覆う。はんだ層の熱膨張係数は、保護膜の熱膨張係数よりも高い。埋め込み体の上面は、ガラスコート膜の上面の位置に合わせられている。

本発明に係る他の半導体装置は、半導体基板と絶縁膜と第１導電体と第２導電体と保護膜とはんだ層とを備えている。絶縁膜は、半導体基板を覆うように形成されている。第１導電体は、絶縁膜上に形成されている。第２導電体は、絶縁膜上に、第１導電体と距離を隔てて形成されている。保護膜は、第１導電体および第２導電体を覆うように形成されている。はんだ層は、保護膜を覆うように形成されている。はんだ層の熱膨張係数は、保護膜の熱膨張係数よりも高い。第１導電体と第２導電体とが対向する面に傾斜部が形成されている。

本発明に係るさらに他の半導体装置は、半導体基板と絶縁膜と第１導電体と第２導電体と保護膜とはんだ層とを備えている。絶縁膜は、半導体基板を覆うように形成されている。第１導電体は、絶縁膜上に形成されている。第２導電体は、絶縁膜上に、第１導電体と距離を隔てて形成されている。保護膜は、第１導電体および第２導電体を覆うように形成されている。はんだ層は、保護膜を覆うように形成されている。はんだ層の熱膨張係数は、保護膜の熱膨張係数よりも高い。第２導電体の上面は、第１導電体の下面よりも低い位置に配置されている。

本発明に係る一の半導体装置によれば、第１導電体と第２導電体との間を埋め込むように埋め込み体が形成されている。これにより、第１導電体または第２導電体に作用する応力が緩和されて、第１導電体または第２導電体がスライドするのを抑制することができる。その結果、第１導電体と第２導電体とが接触して電気的に短絡するのを阻止することができる。

本発明に係る他の半導体装置によれば、第１導電体および第２導電体には傾斜部が形成されている。これにより、第１導電体または第２導電体に作用する応力が緩和されて、第１導電体または第２導電体がスライドするのを抑制することができる。その結果、第１導電体と第２導電体とが接触して電気的に短絡するのを阻止することができる。

本発明に係るさらに他の半導体装置によれば、第２導電体の上面は、第１導電体の下面よりも低い位置に配置されている。これにより、第１導電体が、たとえスライドしたとしても、第１導電体と第２導電体とが接触するのを抑制することができる。その結果、第１導電体と第２導電体とが電気的に短絡するのを阻止することができる。

実施の形態１に係る半導体装置の部分平面図である。 同実施の形態において、図１に示す断面線ＩＩ−ＩＩにおける部分断面図である。 同実施の形態において、半導体装置の製造方法の一工程を示す部分断面図である。 同実施の形態において、図３に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図４に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図５に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図６に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図７に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図８に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図９に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図１０に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図１１に示す工程の後に行われる工程を示す部分断面図である。 比較例に係る半導体装置の部分断面図である。 比較例に係る半導体装置に作用する応力を説明するための第１の部分断面図である。 比較例に係る半導体装置に作用する応力を説明するための第２の部分断面図である。 同実施の形態において、半導体装置に作用する応力を説明するための部分断面図である。 実施の形態２に係る半導体装置の部分断面図である。 同実施の形態において、半導体装置の製造方法の一工程を示す部分断面図である。 同実施の形態において、図１８に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図１９に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図２０に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、半導体装置に作用する応力を説明するための部分断面図である。 実施の形態３に係る半導体装置の部分断面図である。 同実施の形態において、半導体装置の製造方法の一工程を示す部分断面図である。 同実施の形態において、図２４に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図２５に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図２６に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図２７に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、半導体装置に作用する応力を説明するための部分断面図である。 実施の形態４に係る半導体装置の部分断面図である。 同実施の形態において、半導体装置の製造方法の一工程を示す部分断面図である。 同実施の形態において、図３１に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図３２に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図３３に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、半導体装置に作用する応力を説明するための部分断面図である。 実施の形態５に係る半導体装置の部分断面図である。 同実施の形態において、半導体装置の製造方法の一工程を示す部分断面図である。 同実施の形態において、図３７に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図３８に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図３９に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、半導体装置に作用する応力を説明するための部分断面図である。 実施の形態６に係る半導体装置の部分断面図である。 同実施の形態において、半導体装置の製造方法の一工程を示す部分断面図である。 同実施の形態において、図４３に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、図４４に示す工程の後に行われる工程を示す部分断面図である。 同実施の形態において、半導体装置に作用する応力を説明するための部分断面図である。

実施の形態１
ここでは、配線等として、アルミニウムよりも硬い材料によって形成されたゲート配線およびエミッタ電極を備えた半導体装置の一例について説明する。

図１および図２に示すように、半導体装置１では、半導体基板３における所定の領域（ゲート引き上げ部）の表面から所定の深さにわたり、Ｐ型層５が形成されている。そのＰ型層５と半導体基板３における所定の領域（セル部）に、所定の深さのトレンチ４が形成されている。Ｐ型層５の上面を覆うように、シリコン酸化膜６が形成されている。

トレンチ４の底面と側面とに、ゲート絶縁膜７が形成されている。シリコン酸化膜６およびゲート絶縁膜７を覆うように、ポリシリコン膜９が形成されている。ポリシリコン膜９のうち、トレンチ４内に位置する部分が、ゲート電極１０となる。ゲート電極１０は、たとえば、半導体素子としてのＩＧＢＴのゲート電極とされる。

そのポリシリコン膜９を覆うように、ゲート層間絶縁膜１１が形成されている。ゲート層間絶縁膜１１を貫通するように、コンタクトホール１２が形成されている。そのコンタクトホール１２内に、コンタクト１３（プラグ）が形成されている。そのコンタクト１３に接触するように、ゲート配線１５が形成されている。ゲート配線１５は、コンタクト１３を介してゲート電極１０に電気的に接続されている。

ゲート配線１５と距離を隔てて、エミッタ電極１７が形成されている。エミッタ電極１７は、たとえば、ＩＧＢＴのエミッタ電極とされる。図１に示すように、ゲート配線１５は、一のエミッタ電極１７と他のエミッタ電極との間に挟まれるように、配置されている。ここで、ゲート配線１５およびエミッタ電極１７は、アルミニウムよりも硬い材料として、たとえば、タングステン膜１４から形成されている。

ゲート配線１５およびエミッタ電極と、ゲート配線１５とエミッタ電極１７との間に位置する領域とを覆うように、高絶縁性保護膜としてガラスコート膜１９（シリコン窒化膜）が形成されている。さらに、そのガラスコート膜１９を覆うように、半絶縁性保護膜としてポリイミド膜２１が形成されている。また、エミッタ電極１７に接触するように、金属膜２３が形成されている。ポリイミド膜２１を覆うように、はんだ層２５が形成されている。はんだ層２５は、金属膜２３に接触している。実施の形態１に係る半導体装置１は、上記のように構成される。

次に、上述した半導体装置１の製造方法の一例について説明する。図３に示すように、半導体基板３における所定の領域（ゲート引き上げ部）にｐ型の不純物を注入することにより、Ｐ型層５が形成される。Ｐ型層５は、半導体基板３の表面から所定の深さにわたり形成される。次に、Ｐ型層５および半導体基板３を覆うように、シリコン酸化膜（図示せず）が形成される。

次に、所定の写真製版処理を施すことにより、トレンチが形成される領域（セル部）に位置するシリコン酸化膜を露出し、他の領域を覆うレジストパターン（図示せず）が形成される。次に、そのレジストパターンをエッチングマスクとして、露出したシリコン酸化膜および半導体基板３にエッチング処理を施すことにより、所定の深さのトレンチ４が形成される（図４参照）。その後、フォトレジストパターンが除去されて、図４に示すように、残されたシリコン酸化膜６が露出する。

次に、図５に示すように、たとえば、熱酸化処理を施すことにより、トレンチ４の底面と側面とにゲート絶縁膜７が形成される。次に、図６に示すように、トレンチ４を埋め込む態様でゲート絶縁膜７を覆うとともに、シリコン酸化膜６を覆うように、ポリシリコン膜９が形成される。トレンチ４内に形成されたポリシリコン膜９の部分は、ゲート電極１０となる。

次に、図７に示すように、ポリシリコン膜９を覆うように、シリコン酸化膜等のゲート層間絶縁膜１１が形成される。次に、図８に示すように、ゲート層間絶縁膜１１にポリシリコン膜９を露出するコンタクトホール１２が形成される。

次に、ゲート層間絶縁膜１１を覆うように、たとえば、スパッタ法またはＣＶＤ（Chemical Vapor Deposition）法により、タングステン膜（図示せず）が形成される。次に、所定の写真製版処理およびエッチング処理を施すことにより、図９に示すように、ゲート配線１５とエミッタ電極１７が形成される。また、コンタクトホール１２内には、コンタクト１３（プラグ）が形成される。ゲート配線１５およびエミッタ電極１７は、アルミニウムよりも硬いタングステン膜１４から形成されることになる。

次に、ゲート配線１５およびエミッタ電極１７を覆うように、シリコン窒化膜（図示せず）が形成される。次に、所定の写真製版処理およびエッチング処理を施すことにより、図１０に示すように、高絶縁性保護膜としてガラスコート膜１９が形成される。ガラスコート膜１９は、ゲート配線１５とエミッタ電極１７との間に位置する領域を覆い、エミッタ電極１７の一部を露出する態様で形成される。

次に、ガラスコート膜１９および露出したエミッタ電極１７を覆うように、ポリイミド膜（図示せず）が形成される。次に、所定の写真製版処理およびエッチング処理を施すことにより、図１１に示すように、半絶縁性保護膜としてポリイミド膜２１が形成される。ポリイミド膜２１は、ガラスコート膜１９を覆い、エミッタ電極１７の一部を露出する態様で形成される。

次に、図１２に示すように、露出したエミッタ電極１７の部分に接触するように金属膜２３が形成される。次に、ポリイミド膜２１を覆うようにはんだ層２５が形成される。はんだ層２５は、金属膜２３に接触する。こうして、半導体装置１の主要部分が完成する。

上述した半導体装置１では、ゲート配線１５およびエミッタ電極１７がタングステン膜１４から形成されていることで、はんだ層２５の膨張と収縮に起因するゲート配線１５の横方向のスライドを抑制することができる。このことについて、比較例に係る半導体装置と比べて説明する。

図１３に示すように、比較例に係る半導体装置１０１では、ゲート配線１５とエミッタ電極１７とは、アルミニウム膜１１４から形成されている。なお、これ以外の構成については、図２に示す半導体装置１と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。

半導体装置１０１では、半導体装置１０１（半導体素子）のオン動作とオフ動作に伴って、はんだ層２５が膨張と収縮を繰り返すことになる。はんだ層２５の熱膨張係数は、ポリイミド膜２１等の熱膨張係数よりも高い。このため、はんだ層２５が膨張と収縮を繰り返すことで、図１４に示すように、ポリイミド膜２１等には大きな応力が作用する（各矢印参照）。ポリイミド膜２１等に応力が作用すると、ポリイミド膜２１等によって覆われた、所定の幅をもって延在するゲート配線１５にも、比較的大きな応力が作用することになる。

比較例に係る半導体装置１０１では、ゲート配線１５は、比較的柔らかいアルミニウムから形成されている。このため、図１５に示すように、ゲート配線１５に作用する応力によって、ゲート配線１５が横方向にスライドする。より具体的には、ゲート配線１５とエミッタ電極１７との間に位置する領域を覆うガラスコート膜１９の上面よりも下方に位置するゲート配線１５の部分を残して、その上面よりも上に位置するゲート配線１５の部分が、横方向にスライドする。その結果、ゲート配線１５がエミッタ電極１７に接触して電気的に短絡することがある。

比較例に係る半導体装置１０１に対して、実施の形態１に係る半導体装置１では、ゲート配線１５およびエミッタ電極１７は、アルミニウムよりも硬いタングステン膜１４から形成されている。これにより、図１６に示すように、ゲート配線１５に応力が作用しても、その応力に対抗することができ、ゲート配線１５が横方向にスライドするのを抑制することができる。その結果、ゲート配線１５がエミッタ電極１７に接触して電気的に短絡するのを阻止することができる。

ここでは、アルミニウムよりも硬い材料の一例としてタングステン膜１４を例に挙げて説明した。ゲート配線１５およびエミッタ電極１７の材料としては、所定のヤング率を有する材料であればよいことが、発明者らの評価によって判明した。このことについて説明する。

まず、アルミニウムから形成されたゲート配線１５では、応力によって、約４５μｍ程度スライドすることがわかった。アルミニウムのヤング率が６８．３Ｇｐａ（６８．３×１０^９Ｎ／ｍ^２）であることと、このスライドする距離とから、ゲート配線１５には、約３０００Ｎ／ｍｍの応力が作用していると見積もられる。

ゲート配線１５とエミッタ電極１７との間隔は約１０μｍ程度である。ここで、ゲート配線１５がスライドしたとしても、そのスライドする距離がこの間隔よりも短ければ、電気的な短絡が阻止されると考える。そうすると、３００Ｇｐａ（３００×１０^９Ｎ／ｍ^２）以上のヤング率を有する材料から形成されたゲート配線１５等であれば、電気的な短絡が阻止されると考えられる。

実施の形態１において挙げたタングステン膜１４（Ｗ）のヤング率は３４５Ｇｐａ（３４５×１０^９Ｎ／ｍ^２）であり、上記要件を満たす。ゲート配線１５等の材料としては、タングステンの他に、銅タングステン（１０Ｃｕ−Ｗ）、銅タングステン（１５Ｃｕ−Ｗ）、タングステンニッケル銅（Ｗ−１．８Ｎｉ−１．２Ｃｕ）およびタングステンニッケル銅（Ｗ−３Ｎｉ−２Ｃｕ）がある。

銅タングステン（１０Ｃｕ−Ｗ）のヤング率は３２０Ｇｐａ（３２０×１０^９Ｎ／ｍ^２）である。銅タングステン（１５Ｃｕ−Ｗ）のヤング率は３１０Ｇｐａ（３１０×１０^９Ｎ／ｍ^２）である。タングステンニッケル銅（Ｗ−１．８Ｎｉ−１．２Ｃｕ）のヤング率も３１０Ｇｐａ（３１０×１０^９Ｎ／ｍ^２）である。タングステンニッケル銅（Ｗ−３Ｎｉ−２Ｃｕ）のヤング率も３１０Ｇｐａ（３１０×１０^９Ｎ／ｍ^２）である。いずれの材料のヤング率も３００Ｇｐａ（３００×１０^９Ｎ／ｍ^２）を超えており、上記要件を満たす。

ゲート配線１５およびエミッタ電極１７の材料として、上述した材料を適用することで、ゲート配線１５とエミッタ電極１７との電気的な短絡を抑制することができる。また、実施の形態１に係る半導体装置１では、ゲート配線１５とエミッタ電極１７を例に挙げて説明したが、ゲート配線１５以外の配線およびエミッタ電極１７以外の電極にも、上述した材料を適用することができる。上述した材料を適用することで、配線と電極との電気的な短絡、配線同士の電気的な短絡、または、電極同士の電気的な短絡を抑制することができる。

実施の形態２
ここでは、ゲート配線とエミッタ電極との間に、ダミーの埋め込み電極を備えた半導体装置の一例について説明する。

図１７に示すように、半導体装置１では、ゲート層間絶縁膜１１に接触するように、ゲート配線１５が形成されている。また、そのゲート配線１５と距離を隔てて、ゲート層間絶縁膜１１に接触するように、エミッタ電極１７が形成されている。ここで、ゲート配線１５およびエミッタ電極１７は、たとえば、アルミニウム膜１６から形成されている。

ゲート配線１５の側面と上面とを覆うように、ガラスコート膜１９が形成されている。また、エミッタ電極１７の側面と上面の一部とを覆うように、ガラスコート膜１９が形成されている。ゲート配線１５とエミッタ電極１７との間に位置する凹部（段差）を埋め込むように、ダミーの埋め込み電極１８ａが形成されている。ここで、ダミーの埋め込み電極１８ａは、たとえば、アルミニウム膜から形成されている。

その埋め込み電極１８ａ、ゲート配線１５およびエミッタ電極１７を覆うように、ガラスコート膜１９が形成されている。さらに、そのガラスコート膜１９を覆うように、ポリイミド膜２１が形成されている。そのポリイミド膜２１等を覆うように、はんだ層２５が形成されている。なお、これ以外の構成については、図２に示す半導体装置１と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。

次に、上述した半導体装置１の製造方法の一例について説明する。まず、図３〜図８に示す工程と同様の工程を経た後、アルミニウム膜からなるゲート配線およびエミッタ電極が形成される。次に、そのゲート配線およびエミッタ電極を覆うように、シリコン窒化膜（図示せず）が形成される。

次に、所定の写真製版処理およびエッチング処理を施すことにより、図１８に示すように、ガラスコート膜１９が形成される。ガラスコート膜１９は、ゲート配線１５の側面と上面とを覆うように形成されるとともに、エミッタ電極１７の側面と上面の一部とを覆うように形成される。ゲート配線１５とエミッタ電極１７との間に位置する領域（凹部または段差）では、シリコン窒化膜は除去されて、ゲート層間絶縁膜１１が露出している。

次に、ゲート配線１５とエミッタ電極１７との間に位置する領域（凹部または段差）を埋め込む態様で、ガラスコート膜を覆うように、たとえば、アルミニウム膜の導電性膜（図示せず）が形成される。次に、所定の写真製版処理およびエッチング処理を施すことにより、図１９に示すように、ゲート配線１５とエミッタ電極１７との間に位置する領域（凹部または段差）に埋め込まれた導電性膜の部分（導電性膜１８）を残して、他の領域に位置する導電性膜の部分が除去される。

次に、図２０に示すように、残された導電性膜１８にエッチング処理を施して、導電性膜１８の上面をガラスコート膜１９の上面の位置に合わせることによって、ダミーの埋め込み電極１８ａが形成される。

次に、図１１に示す工程と同様の工程を経て、図２１に示すように、ガラスコート膜１９および埋め込み電極１８ａを覆うように、ポリイミド膜２１が形成される。次に、エミッタ電極１７に接触するように、金属膜２３が形成される。その後、ポリイミド膜２１を覆うように、はんだ層２５を形成することによって、図１７に示す半導体装置１の主要部分が完成する。

上述した半導体装置１では、ゲート配線１５とエミッタ電極１７との間に位置する領域（凹部または段差）を埋め込むように、ダミーの埋め込み電極１８ａが形成されている。このため、ゲート配線１５とエミッタ電極１７との間の凹部または段差に、ポリイミド膜２１が形成されることがなくなる。これにより、図２２に示すように、はんだ層２５の膨張と収縮に伴って、ポリイミド膜２１に作用する応力が、ゲート配線１５等に及ぶのを抑制することができる。その結果、ゲート配線１５がエミッタ電極１７に接触して電気的に短絡するのを阻止することができる。

なお、上述した半導体装置１では、埋め込み電極１８ａの材料として、アルミニウム（Ａｌ）を例に挙げた。埋め込み電極１８ａの材料としては、アルミニウムに限られるものではなく、たとえば、タングステン（Ｗ）またはチタン（Ｔｉ）を用いてもよい。

実施の形態３
ここでは、傾斜部がそれぞれ形成されたゲート配線およびエミッタ電極を備えた半導体装置の一例について説明する。

図２３に示すように、半導体装置１では、ゲート層間絶縁膜１１に接触するように、ゲート配線１５が形成されている。また、そのゲート配線１５と距離を隔てて、ゲート層間絶縁膜１１に接触するように、エミッタ電極１７が形成されている。ゲート配線１５およびエミッタ電極１７のそれぞれには、傾斜部が形成されている。ここでは、テーパ状の傾斜部が形成されている。そのゲート配線１５およびエミッタ電極１７は、たとえば、アルミニウム膜１６から形成されている。

ゲート配線１５およびエミッタ電極と、ゲート配線１５とエミッタ電極１７との間に位置する領域とを覆うように、ガラスコート膜１９が形成されている。さらに、そのガラスコート膜１９を覆うように、ポリイミド膜２１が形成されている。そのポリイミド膜２１等を覆うように、はんだ層２５が形成されている。なお、これ以外の構成については、図２に示す半導体装置１と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。

次に、上述した半導体装置１の製造方法の一例について説明する。まず、図３〜図８に示す工程と同様の工程を経た後、図２４に示すように、たとえば、スパッタ法により、ゲート層間絶縁膜１１を覆うように、アルミニウム膜１６が形成される。

次に、図２５に示すように、所定の写真製版処理を施すことにより、ゲート配線とエミッタ電極をパターニングするためのフォトレジストパターン３１が形成される。フォトレジストパターン３１は、ゲート電極１０とＰ型層５との境界付近の領域を覆うアルミニウム膜１６の部分を露出するように形成される。

次に、そのフォトレジストパターン３１をエッチングマスクとして、露出したアルミニウム膜１６にウエットエッチング処理を施す。このとき、アルミニウム膜１６が等方的にエッチングされることで、アルミニウム膜の縦方向の面（側面）にテーパ状の傾斜部が形成される。その後、フォトレジストパターン３１を除去することにより、図２６に示すように、それぞれテーパ状の傾斜部が形成されたゲート配線１５とエミッタ電極１７とが露出する。

次に、図１０に示す工程と同様の工程を経て、図２７に示すように、ガラスコート膜１９が形成される。次に、図１１に示す工程と同様の工程を経て、図２８に示すように、ガラスコート膜１９を覆うように、ポリイミド膜２１が形成される。次に、エミッタ電極１７に接触するように、金属膜２３が形成される。その後、ポリイミド膜２１を覆うように、はんだ層２５を形成することによって、図２３に示す半導体装置１の主要部分が完成する。

上述した半導体装置１では、ゲート配線１５およびエミッタ電極１７のそれぞれに、テーパ状の傾斜部が形成されている。このため、はんだ層２５の膨張と収縮に伴って、ポリイミド膜２１に作用する応力の一部が、ゲート配線１５等の傾斜部によって逃がされる。これにより、ゲート配線１５等に及ぶ応力が弱められることになる。その結果、図２９に示すように、ゲート配線１５が横方向にスライドするのを抑制することができ、ゲート配線１５がエミッタ電極１７に接触して電気的に短絡するのを阻止することができる。

実施の形態４
ここでは、傾斜部がそれぞれ形成されたゲート配線およびエミッタ電極を備えた半導体装置の他の例について説明する。

図３０に示すように、半導体装置１では、ゲート層間絶縁膜１１に接触するように、ゲート配線１５が形成されている。また、そのゲート配線１５と距離を隔てて、ゲート層間絶縁膜１１に接触するように、エミッタ電極１７が形成されている。ゲート配線１５およびエミッタ電極１７のそれぞれには、傾斜部が形成されている。ここでは、階段状の傾斜部が形成されている。そのゲート配線１５およびエミッタ電極１７は、たとえば、アルミニウム膜１６から形成されている。

ゲート配線１５およびエミッタ電極と、ゲート配線１５とエミッタ電極１７との間に位置する領域とを覆うように、ガラスコート膜１９が形成されている。さらに、そのガラスコート膜１９を覆うように、ポリイミド膜２１が形成されている。そのポリイミド膜２１等を覆うように、はんだ層２５が形成されている。なお、これ以外の構成については、図２に示す半導体装置１と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。

次に、上述した半導体装置１の製造方法の一例について説明する。まず、図３〜図９に示す工程と同様の工程を経て、図３１に示すように、アルミニウム膜１６のパターンが形成される。

次に、図３２に示すように、所定の写真製版処理を施すことにより、フォトレジストパターン３２が形成される。フォトレジストパターン３２は、アルミニウム膜１６のパターンよりも、小さいサイズをもって形成される。次に、そのフォトレジストパターン３２をエッチングマスクとして、露出しているアルミニウム膜１６に異方性エッチング処理を施すことにより、アルミニウム膜１６の側壁に階段状の傾斜部が形成される。このとき、アルミニウム膜１６のエッチング量は、エッチング時間によって管理される。その後、フォトレジストパターン３２が除去される。

次に、図１０に示す工程と同様の工程を経て、図３３に示すように、ガラスコート膜１９が形成される。次に、図１１に示す工程と同様の工程を経て、図３４に示すように、ガラスコート膜１９を覆うように、ポリイミド膜２１が形成される。次に、エミッタ電極１７に接触するように、金属膜２３が形成される。その後、ポリイミド膜２１を覆うように、はんだ層２５を形成することによって、図３０に示す半導体装置１の主要部分が完成する。

上述した半導体装置１では、ゲート配線１５およびエミッタ電極１７のそれぞれに、階段状の傾斜部が形成されている。このため、はんだ層２５の膨張と収縮に伴って、ポリイミド膜２１に作用する応力の一部が、ゲート配線１５等の傾斜部によって逃がされる。これにより、ゲート配線１５等に及ぶ応力が弱められることになる。その結果、図３５に示すように、ゲート配線１５が横方向にスライドするのを抑制することができ、ゲート配線１５がエミッタ電極１７に接触して電気的に短絡するのを阻止することができる。

なお、上述した半導体装置１の製造方法では、所定の膜厚のアルミニウム膜１６を形成した後、異方性エッチング処理を２回行うことによって、階段状の傾斜部を有するゲート配線１５およびエミッタ電極１７を形成する場合について説明した。この他に、たとえば、所定の膜厚の約半分のアルミニウム膜を２回に分けて形成するようにしてもよい。この場合には、１層目のアルミニウム膜をパターニングした後、２層目のアルミニウム膜を形成し、その２層目のアルミニウム膜をパターニングすることで、階段状のゲート配線１５およびエミッタ電極１７を形成することができる。

実施の形態５
ここでは、エミッタ電極の上面がゲート配線の下面よりも低い位置に配置されたゲート配線およびエミッタ電極を備えた半導体装置の一例について説明する。

図３６に示すように、半導体装置１では、ゲート層間絶縁膜１１に接触するように、ゲート配線１５が形成されている。そのゲート配線１５と距離を隔てて、ゲート層間絶縁膜１１に接触するように、エミッタ電極１７が形成されている。エミッタ電極１７の上面の位置Ｈ１は、ゲート配線１５の下面の位置Ｈ２よりも低い位置にある。ゲート配線１５およびエミッタ電極１７は、たとえば、アルミニウム膜１６から形成されている。

ゲート配線１５およびエミッタ電極と、ゲート配線１５とエミッタ電極１７との間に位置する領域とを覆うように、ガラスコート膜１９が形成されている。さらに、そのガラスコート膜１９を覆うように、ポリイミド膜２１が形成されている。そのポリイミド膜２１等を覆うように、はんだ層２５が形成されている。なお、これ以外の構成については、図２に示す半導体装置１と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。

次に、上述した半導体装置１の製造方法の一例について説明する。まず、図３〜図５に示す工程と同様の工程を経て、トレンチ４（図３７参照）を充填するように、ポリシリコン膜９（図３７参照）が形成される。次に、図３７に示すように、ポリシリコン膜９のうち、トレンチ４に位置するポリシリコン膜９の部分にエッチング処理を施すことにより、ポリシリコン膜９の上面の位置を、図６に示されるポリシリコン膜の上面の位置よりも低くする（点線参照）。

次に、図７〜図９に示す工程と同様の工程を経て、図３８に示すように、ゲート配線１５およびエミッタ電極１７が形成される。ゲート配線１５およびエミッタ電極１７は、たとえば、アルミニウム膜１６から形成される。このとき、ゲート配線１５が形成される下地の位置（高さ）とエミッタ電極１７が形成される下地の位置（高さ）を考慮して、エミッタ電極１７の上面が、ゲート配線１５の下面よりも低い位置に配置されるように、アルミニウム膜１６の膜厚が設定される。

次に、図１０に示す工程と同様の工程を経て、図３９に示すように、ガラスコート膜１９が形成される。次に、図１１に示す工程と同様の工程を経て、図４０に示すように、ガラスコート膜１９を覆うように、ポリイミド膜２１が形成される。次に、エミッタ電極１７に接触するように、金属膜２３が形成される。その後、ポリイミド膜２１を覆うように、はんだ層２５を形成することによって、図３６に示す半導体装置１の主要部分が完成する。

上述した半導体装置１では、エミッタ電極１７の上面の位置Ｈ１は、ゲート配線１５の下面の位置Ｈ２よりも低い位置にある。このため、はんだ層２５の膨張と収縮に伴って、ポリイミド膜２１に作用する応力は、ゲート配線１５には及ぶことになるが、エミッタ電極１７にはほとんど及ばない。

また、図４１に示すように、ゲート配線１５に作用する応力によって、仮に、ゲート配線１５がスライドしたとしても、エミッタ電極１７の上面が、ゲート配線１５の下面よりも低い位置に配置されていることで、ゲート配線１５がエミッタ電極１７に接触して電気的に短絡するのを阻止することができる。

実施の形態６
ここでは、エミッタ電極およびゲート配線の厚さが比較的薄いゲート配線およびエミッタ電極を備えた半導体装置の一例について説明する。

図４２に示すように、半導体装置１では、ゲート層間絶縁膜１１に接触するように、ゲート配線１５が形成されている。そのゲート配線１５と距離を隔てて、ゲート層間絶縁膜１１に接触するように、エミッタ電極１７が形成されている。ゲート配線１５およびエミッタ電極１７の厚さは、たとえば、はんだ層２５の厚さよりも薄く形成されている。

ゲート配線１５およびエミッタ電極１７と、ゲート配線１５とエミッタ電極１７との間に位置する領域とを覆うように、ガラスコート膜１９が形成されている。さらに、そのガラスコート膜１９を覆うように、ポリイミド膜２１が形成されている。そのポリイミド膜２１等を覆うように、はんだ層２５が形成されている。なお、これ以外の構成については、図２に示す半導体装置１と同様なので、同一部材には同一符号を付し、必要である場合を除きその説明を繰り返さないこととする。

次に、上述した半導体装置１の製造方法の一例について説明する。まず、図３〜図９に示す工程と同様の工程を経て、図４３に示すように、アルミニウム膜１６をパターニングすることによって、ゲート配線１５およびエミッタ電極１７が形成される。ここで、アルミニウム膜１６は、たとえば、はんだ層２５の厚さよりも薄い厚さをもって形成される。

次に、図１０に示す工程と同様の工程を経て、図４４に示すように、ガラスコート膜１９が形成される。次に、図１１に示す工程と同様の工程を経て、図４５に示すように、ガラスコート膜１９を覆うように、ポリイミド膜２１が形成される。次に、エミッタ電極１７に接触するように、金属膜２３が形成される。その後、ポリイミド膜２１を覆うように、はんだ層２５を形成することによって、図４２に示す半導体装置１の主要部分が完成する。

上述した半導体装置１では、ゲート配線１５およびエミッタ電極１７は、比較的薄い膜厚をもって形成されている。具体的には、ゲート配線１５およびエミッタ電極１７は、たとえば、はんだ層２５の厚さよりも薄い膜厚をもって形成されている。これにより、はんだ層２５の膨張と収縮に伴ってゲート配線１５等に作用する応力は、膜厚が相対的に厚い場合と比べて小さくなり、ゲート配線１５等に及ぶ応力が緩和されることになる。その結果、図４６に示すように、ゲート配線１５が横方向にスライドするのを抑制することができ、ゲート配線１５がエミッタ電極１７に接触して電気的に短絡するのを阻止することができる。

なお、各実施の形態において説明した半導体装置１については、必要に応じて種々組み合わせることが可能である。たとえば、実施の形態２〜６では、ゲート配線１５およびエミッタ電極１７として、アルミニウム膜１６から形成されている場合を例に挙げて説明したが、実施の形態１において説明した、タングステン膜１４等の所定のヤング率を有する金属膜を適用してもよい。

また、上述した各実施の形態における半導体装置では、ゲート配線１５およびエミッタ電極１７を例に挙げて説明したが、ゲート配線１５以外の配線およびエミッタ電極１７以外の電極にも、各実施の形態において説明した構造を適用することができる。そのような構造を適用することで、配線と電極との電気的な短絡、配線同士の電気的な短絡、または、電極同士の電気的な短絡を抑制することができる。

さらに、半導体素子としてＩＧＢＴを例に挙げたが、ＩＧＢＴの他に、たとえば、ＭＯＳＦＥＴ、ＳｉＣ−ＭＯＳ等の半導体素子の電極および配線等にも、各実施の形態において説明した構造を適用することができる。

今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。

本発明は、配線および電極を有する電力用の半導体装置に有効に利用される。

１ 半導体装置、３ 半導体基板、４ トレンチ、５ Ｐ層、６ シリコン酸化膜、７ ゲート絶縁膜、９ ポリシリコン膜、１０ ゲート電極、１１ ゲート層間絶縁膜、１２ コンタクトホール、１３ コンタクト、１４ タングステン膜、１５ ゲート配線、１６ アルミニウム膜、１７ エミッタ電極、１８ 導電性膜、１８ａ 埋め込み電極、１９ ガラスコート膜、２１ ポリイミド膜、２３ 金属膜、２５ はんだ層、３１、３２ フォトレジストパターン、Ｈ１、Ｈ２ 位置。

Claims (10)

1. 半導体基板と、
   前記半導体基板を覆うように形成された絶縁膜と、
   前記絶縁膜上に形成された第１導電体と、
   前記絶縁膜上に、前記第１導電体と距離を隔てて形成された第２導電体と、
   前記第１導電体と前記第２導電体との間を埋め込むように形成された埋め込み体と、
   前記第１導電体、前記第２導電体および前記埋め込み体を覆うように形成された保護膜と、
   前記保護膜を覆うように形成されたはんだ層と、
   前記第１導電体および前記第２導電体の上面を覆うガラスコート膜と
   を備え、
   前記はんだ層の熱膨張係数は、前記保護膜の熱膨張係数よりも高く、
   前記埋め込み体の上面は、前記ガラスコート膜の上面の位置に合わせられた、半導体装置。
2. 前記埋め込み体は、アルミニウム（Ａｌ）、タングステン（Ｗ）およびチタン（Ｔｉ）からなる群から選ばれるいずれかの材料から形成された、請求項１記載の半導体装置。
3. 前記保護膜は、前記はんだ層に接する半絶縁性保護膜を含む、請求項１記載の半導体装置。
4. 前記第１導電体は配線を含み、
   前記第２導電体は電極を含む、請求項１記載の半導体装置。
5. 半導体基板と、
   前記半導体基板を覆うように形成された絶縁膜と、
   前記絶縁膜上に形成された第１導電体と、
   前記絶縁膜上に、前記第１導電体と距離を隔てて形成された第２導電体と、
   前記第１導電体および前記第２導電体を覆うように形成された保護膜と、
   前記保護膜を覆うように形成されたはんだ層と
   を備え、
   前記はんだ層の熱膨張係数は、前記保護膜の熱膨張係数よりも高く、
   前記第１導電体と前記第２導電体とが対向する面に傾斜部が形成され、
   前記傾斜部は階段状である、半導体装置。
6. 前記保護膜は、前記はんだ層に接する半絶縁性保護膜を含む、請求項５記載の半導体装置。
7. 前記第１導電体は配線を含み、
   前記第２導電体は電極を含む、請求項５記載の半導体装置。
8. 半導体基板と、
   前記半導体基板を覆うように形成された絶縁膜と、
   前記絶縁膜上に形成された第１導電体と、
   前記絶縁膜上に、前記第１導電体と距離を隔てて形成された第２導電体と、
   前記第１導電体および前記第２導電体を覆うように形成された保護膜と、
   前記保護膜を覆うように形成されたはんだ層と
   を備え、
   前記はんだ層の熱膨張係数は、前記保護膜の熱膨張係数よりも高く、
   前記第２導電体の上面は、前記第１導電体の下面よりも低い位置に配置された、半導体装置。
9. 前記保護膜は、前記はんだ層に接する半絶縁性保護膜を含む、請求項８記載の半導体装置。
10. 前記第１導電体は配線を含み、
    前記第２導電体は電極を含む、請求項８記載の半導体装置。

Images