Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6547653B2 - Coil parts - Google Patents
[go: Go Back, main page]

JP6547653B2 - Coil parts - Google Patents

Coil parts Download PDF

Info

Publication number
JP6547653B2
JP6547653B2 JP2016031584A JP2016031584A JP6547653B2 JP 6547653 B2 JP6547653 B2 JP 6547653B2 JP 2016031584 A JP2016031584 A JP 2016031584A JP 2016031584 A JP2016031584 A JP 2016031584A JP 6547653 B2 JP6547653 B2 JP 6547653B2
Authority
JP
Japan
Prior art keywords
conductor
spiral
turns
conductors
spiral conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016031584A
Other languages
Japanese (ja)
Other versions
JP2017152457A (en
Inventor
武史 奥村
武史 奥村
知一 伊藤
知一 伊藤
秀樹 浅原
秀樹 浅原
真一 勝村
真一 勝村
寿也 平井
寿也 平井
孝幸 末木
孝幸 末木
沙織 松田
沙織 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2016031584A priority Critical patent/JP6547653B2/en
Priority to CN201710090463.5A priority patent/CN107103989B/en
Publication of JP2017152457A publication Critical patent/JP2017152457A/en
Application granted granted Critical
Publication of JP6547653B2 publication Critical patent/JP6547653B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/34Special means for preventing or reducing unwanted electric or magnetic effects, e.g. no-load losses, reactive currents, harmonics, oscillations, leakage fields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2871Pancake coils
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/32Insulating of coils, windings, or parts thereof
    • H01F27/323Insulation between winding turns, between winding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/32Insulating of coils, windings, or parts thereof
    • H01F27/324Insulation between coil and core, between different winding sections, around the coil; Other insulation structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

本発明はコイル部品に関し、特に、4つのスパイラル導体が積層されてなるコイル部品に関する。   The present invention relates to a coil component, and more particularly to a coil component in which four spiral conductors are stacked.

一般的なコモンモードフィルタは、磁性基板上に2つのスパイラル導体が積層され、これにより2つのスパイラル導体が互いに磁気結合する構成を有している。しかしながら、スパイラル導体が2つであると、巻回数を多くしつつ十分な導体幅を確保することが困難となる。このような問題を解決する方法として、4つのスパイラル導体を積層し、このうちの2つを短絡して第1のコイルとし、残りの2つを短絡して第2のコイルとする方法が挙げられる(特許文献1、2参照)。   A common common mode filter has a configuration in which two spiral conductors are stacked on a magnetic substrate, whereby the two spiral conductors are magnetically coupled to each other. However, when there are two spiral conductors, it becomes difficult to secure a sufficient conductor width while increasing the number of turns. As a method of solving such a problem, four spiral conductors are laminated, two of them are short-circuited to form a first coil, and the remaining two are short-circuited to form a second coil. (See Patent Documents 1 and 2).

特開2015−5628号公報JP, 2015-5628, A 特開2007−200923号公報JP 2007-200923 A

しかしながら、4つのスパイラル導体を積層する場合、短絡された各コイルに必要な巻回数によっては、上層のスパイラル導体の巻回数と下層のスパイラル導体の巻回数が相違することがある。この場合、巻回数の多いスパイラル導体と巻回数の少ないスパイラル導体の特性インピーダンスが相違してしまい、信号の伝送特性が悪化することがあった。   However, when four spiral conductors are stacked, the number of turns of the upper layer spiral conductor and the number of turns of the lower layer spiral conductor may differ depending on the number of turns required for each shorted coil. In this case, the characteristic impedances of the spiral conductor having a large number of turns and the spiral conductor having a small number of turns may be different, which may deteriorate the signal transmission characteristics.

したがって、本発明の目的は、スパイラル導体間において巻回数に差がある場合であっても、特性インピーダンスを改善することによって高い伝送特性を得ることが可能なコイル部品を提供することである。   Therefore, an object of the present invention is to provide a coil component capable of obtaining high transmission characteristics by improving the characteristic impedance even if there is a difference in the number of turns between the spiral conductors.

本発明によるコイル部品は、複数の絶縁層を介して互いに積層された第1、第2、第3及び第4のスパイラル導体を備え、前記複数の絶縁層は、前記第1のスパイラル導体と前記第2のスパイラル導体との間に設けられた第1の絶縁層と、前記第3のスパイラル導体と前記第4のスパイラル導体との間に設けられた第2の絶縁層とを含み、前記第1のスパイラル導体と前記第3のスパイラル導体は短絡されて第1のコイルを構成し、前記第2のスパイラル導体と前記第4のスパイラル導体は短絡されて第2のコイルを構成し、前記第1のスパイラル導体と前記第2のスパイラル導体の巻回数は互いに等しく、前記第3のスパイラル導体と前記第4のスパイラル導体の巻回数は互いに等しく、前記第1及び第2のスパイラル導体の巻回数は、前記第3及び第4のスパイラル導体の巻回数よりも多く、前記第1の絶縁層の膜厚は、前記第2の絶縁層の膜厚よりも薄いことを特徴とする。   The coil component according to the present invention comprises first, second, third and fourth spiral conductors stacked one on another through a plurality of insulating layers, wherein the plurality of insulating layers are the first spiral conductor and A first insulating layer provided between the second spiral conductor and a second insulating layer provided between the third spiral conductor and the fourth spiral conductor; The first spiral conductor and the third spiral conductor are short-circuited to form a first coil, and the second spiral conductor and the fourth spiral conductor are short-circuited to form a second coil. The number of turns of the first spiral conductor and the number of turns of the second spiral conductor are equal to each other, the number of turns of the third spiral conductor and the number of turns of the fourth spiral conductor are equal to each other, and the number of turns of the first and second spiral conductors Before More than the number of turns of the third and fourth spiral conductor, the first insulating layer of thickness, characterized in that thinner than the thickness of the second insulating layer.

本発明によれば、相対的に巻回数の多い第1及び第2のスパイラル導体間には相対的に薄い第1の絶縁層が設けられ、相対的に巻回数の少ない第3及び第4のスパイラル導体間には相対的に厚い第2の絶縁層が設けられていることから、スパイラル導体間における特性インピーダンスの差が低減される。これにより、従来よりも高い伝送特性を得ることが可能となる。   According to the present invention, the relatively thin first insulating layer is provided between the first and second spiral conductors having a relatively large number of turns, and the third and fourth relatively small numbers of turns are provided. Since the relatively thick second insulating layer is provided between the spiral conductors, the difference in characteristic impedance between the spiral conductors is reduced. This makes it possible to obtain higher transmission characteristics than in the past.

本発明において、前記第1のスパイラル導体と前記第2のスパイラル導体の導体幅は互いに等しく、前記第3のスパイラル導体と前記第4のスパイラル導体の導体幅は互いに等しく、前記第3及び第4のスパイラル導体の導体幅は、前記第1及び第2のスパイラル導体の導体幅よりも太いことが好ましい。これによれば、直流抵抗をより低減することが可能となる。   In the present invention, the conductor widths of the first spiral conductor and the second spiral conductor are equal to each other, and the conductor widths of the third spiral conductor and the fourth spiral conductor are equal to each other. The conductor width of the spiral conductor is preferably thicker than the conductor widths of the first and second spiral conductors. According to this, it is possible to further reduce the direct current resistance.

本発明において、前記第1、第2、第3及び第4のスパイラル導体は、磁性基板上にこの順に積層されていることが好ましい。これによれば、より平坦性の高い低層位置に第1及び第2のスパイラル導体が配置されることから、巻回数の多い第1及び第2のスパイラル導体を容易に形成することが可能となる。   In the present invention, it is preferable that the first, second, third and fourth spiral conductors are stacked in this order on a magnetic substrate. According to this, since the first and second spiral conductors are arranged at the lower layer position with higher flatness, it becomes possible to easily form the first and second spiral conductors with many turns. .

本発明において、前記第1及び第2のスパイラル導体の巻回数と、前記第3及び第4のスパイラル導体の巻回数との差は、奇数であることが好ましい。この場合、各スパイラル導体の巻回数を一致させることは困難となるが、このような場合であっても、高い伝送特性を確保することが可能となる。   In the present invention, the difference between the number of turns of the first and second spiral conductors and the number of turns of the third and fourth spiral conductors is preferably an odd number. In this case, it is difficult to match the number of turns of each spiral conductor, but even in such a case, it is possible to secure high transmission characteristics.

本発明において、前記第1、第2、第3及び第4のスパイラル導体のそれぞれは、所定の導体幅を有する所定ターンと、前記所定ターンよりも内周側に位置し、導体幅が前記所定の導体幅よりも細い内周ターンと、前記所定ターンよりも外周側に位置し、導体幅が前記所定の導体幅よりも太い外周ターンとを含むことが好ましい。特に、前記第1、第2、第3及び第4のスパイラル導体のそれぞれを構成する複数ターンは、内周側から外周側に向かって連続的又は段階的に導体幅が太くなることが好ましい。これによれば、同じスパイラル導体内における特性インピーダンスのばらつきについても低減されることから、より高い伝送特性を得ることが可能となる。   In the present invention, each of the first, second, third and fourth spiral conductors is located on the inner peripheral side of a predetermined turn having a predetermined conductor width and the predetermined turn, and the conductor width is the predetermined width. It is preferable that an inner turn smaller than the conductor width and an outer turn wider than the predetermined conductor width and located on the outer peripheral side than the predetermined turn. In particular, it is preferable that the plurality of turns constituting each of the first, second, third and fourth spiral conductors have a conductor width that is increased continuously or stepwise from the inner peripheral side toward the outer peripheral side. According to this, since the variation in the characteristic impedance in the same spiral conductor is also reduced, it is possible to obtain higher transmission characteristics.

本発明によれば、スパイラル導体間において巻回数に差がある場合であっても、特性インピーダンスの差が低減されることから、より高い伝送特性を得ることが可能となる。   According to the present invention, even when there is a difference in the number of turns between the spiral conductors, the difference in the characteristic impedance is reduced, so that it is possible to obtain higher transmission characteristics.

図1は、本発明の好ましい実施形態によるコイル部品10の外観を示す略斜視図である。FIG. 1 is a schematic perspective view showing the appearance of a coil component 10 according to a preferred embodiment of the present invention. 図2は、積層構造体20の構造を説明するための図である。FIG. 2 is a view for explaining the structure of the laminated structure 20. As shown in FIG. 図3は、コイル部品10の等価回路図である。FIG. 3 is an equivalent circuit diagram of the coil component 10. 図4は、積層方向における積層構造体20の部分断面図である。FIG. 4 is a partial cross-sectional view of the stacked structure 20 in the stacking direction. 図5は、積層構造体20の形成方法を説明するための工程図である。FIG. 5 is a process diagram for explaining a method of forming the laminated structure 20. As shown in FIG. 図6は、積層構造体20の形成方法を説明するための工程図である。FIG. 6 is a process diagram for explaining a method of forming the laminated structure 20. As shown in FIG. 図7は、変形例による第1のスパイラル導体41の一部を示す部分平面図である。FIG. 7 is a partial plan view showing a part of a first spiral conductor 41 according to a modification.

以下、添付図面を参照しながら、本発明の好ましい実施形態について詳細に説明する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

図1は、本発明の好ましい実施形態によるコイル部品10の外観を示す略斜視図であって、実装状態に対して上下反転させた図である。   FIG. 1 is a schematic perspective view showing the appearance of a coil component 10 according to a preferred embodiment of the present invention, which is vertically inverted with respect to the mounting state.

図1に示すように、本実施形態によるコイル部品10は、略直方体形状である表面実装型のコモンモードフィルタであり、磁性基板11と、磁性基板11上に設けられた積層構造体20と、積層構造体20上に設けられた第1〜第4の端子電極E1〜E4及び磁性樹脂層12とを備えている。積層構造体20の具体的な構成については後述する。特に限定されるものではないが、コイル部品10のサイズは、x方向における長さが0.65mm、y方向における幅が0.5mm、z方向における高さが0.3mmである。実装時においては、図1に示す状態から上下反転され、第1〜第4の端子電極E1〜E4が設けられたxy面がプリント基板と向かい合うようにして実装される。本実施形態によるコイル部品10は、磁性基板11上に積層構造体20が積層されてなる積層型の薄膜コイル部品であり、磁性コア又はボビンにワイヤを巻回してなるいわゆる巻線型のコイル部品とはタイプが異なるものである。   As shown in FIG. 1, the coil component 10 according to this embodiment is a surface mount type common mode filter having a substantially rectangular parallelepiped shape, and includes a magnetic substrate 11 and a laminated structure 20 provided on the magnetic substrate 11; The first to fourth terminal electrodes E1 to E4 provided on the laminated structure 20 and the magnetic resin layer 12 are provided. The specific configuration of the laminated structure 20 will be described later. Although the size of the coil component 10 is not particularly limited, the length in the x direction is 0.65 mm, the width in the y direction is 0.5 mm, and the height in the z direction is 0.3 mm. At the time of mounting, it is mounted upside down from the state shown in FIG. 1 so that the xy plane provided with the first to fourth terminal electrodes E1 to E4 faces the printed circuit board. The coil component 10 according to the present embodiment is a laminated type thin film coil component in which the laminated structure 20 is laminated on the magnetic substrate 11, and a so-called winding type coil component formed by winding a wire around a magnetic core or bobbin. Are of different types.

磁性基板11は積層構造体20を積層する際の基板であるとともに、積層構造体20を物理的に保護し、且つ、コイル部品10の磁路を構成するものである。磁性基板11の材料としては、焼結フェライト、複合フェライト(フェライト粉含有樹脂)等を用いることができるが、機械的強度が高く磁気特性に優れた焼結フェライトを用いることが特に好ましい。   The magnetic substrate 11 is a substrate at the time of laminating the laminated structure 20, and physically protects the laminated structure 20 and constitutes a magnetic path of the coil component 10. As a material of the magnetic substrate 11, sintered ferrite, composite ferrite (ferrite powder-containing resin) or the like can be used, but it is particularly preferable to use sintered ferrite having high mechanical strength and excellent magnetic characteristics.

第1〜第4の端子電極E1〜E4は、いずれも角部に配置されている。このため、端子電極E1〜E4は、コイル部品10の3つの側面(xy面、xz面、yz面)に露出している。特に限定されるものではないが、端子電極E1〜E4は厚膜めっき法によって形成され、その厚さはスパッタリング法やスクリーン印刷により形成される電極パターンよりも十分に厚い。   The first to fourth terminal electrodes E1 to E4 are all arranged at the corner. Therefore, the terminal electrodes E1 to E4 are exposed on three side surfaces (xy plane, xz plane, yz plane) of the coil component 10. Although not particularly limited, the terminal electrodes E1 to E4 are formed by the thick film plating method, and the thickness thereof is sufficiently thicker than the electrode pattern formed by the sputtering method or the screen printing.

磁性樹脂層12は、積層構造体20を物理的に保護するとともに、第1〜第4の端子電極E1〜E4を固定・支持するものであり、第1〜第4の端子電極E1〜E4の周囲を埋め込むように設けられている。磁性樹脂層12の上面(xy面)は、第1〜第4の端子電極E1〜E4の上面(xy面)と同一平面を構成している。磁性樹脂層12の材料としては、複合フェライトを用いることが好ましい。磁性樹脂層12は高い磁気特性を有しており、磁性基板11と共に磁路を構成する。   The magnetic resin layer 12 physically protects the multilayer structure 20 and fixes / supports the first to fourth terminal electrodes E1 to E4, and the first to fourth terminal electrodes E1 to E4. It is provided to embed the circumference. The upper surface (xy surface) of the magnetic resin layer 12 constitutes the same plane as the upper surfaces (xy surface) of the first to fourth terminal electrodes E1 to E4. As a material of the magnetic resin layer 12, it is preferable to use composite ferrite. The magnetic resin layer 12 has high magnetic properties, and constitutes a magnetic path together with the magnetic substrate 11.

図2はコイル部品10の略分解斜視図であり、特に、積層構造体20の構造を説明するための図である。   FIG. 2 is a schematic exploded perspective view of the coil component 10, and in particular, is a view for explaining the structure of the laminated structure 20. As shown in FIG.

図2に示すように、積層構造体20は、磁性基板11側から磁性樹脂層12側に向かって順に積層された絶縁層31〜35を備えており、これら絶縁層31〜35間に4つの導体層M1〜M4が形成されている。絶縁層31〜35は例えば樹脂からなり、第1〜第4の導体層M1〜M4を互いに分離する役割を果たす。   As shown in FIG. 2, the stacked structure 20 includes insulating layers 31 to 35 stacked in order from the magnetic substrate 11 side to the magnetic resin layer 12 side, and four of the insulating layers 31 to 35 are provided between the insulating layers 31 to 35. Conductor layers M1 to M4 are formed. The insulating layers 31 to 35 are made of, for example, a resin, and function to separate the first to fourth conductor layers M1 to M4 from each other.

第1〜第4の導体層M1〜M4は、それぞれ第1〜第4のスパイラル導体41〜44を含む。このうち、第1及び第2のスパイラル導体41,42は、平面視で外周端から内周端に向かって時計回り(右回り)に巻回されており、第3及び第4のスパイラル導体43,44は、平面視で外周端から内周端に向かって反時計回り(左回り)に巻回されている。本実施形態においては、第1及び第2のスパイラル導体41,42の巻回数が6ターンであり、第3及び第4のスパイラル導体43,44の巻回数が5ターンである。つまり、その差は1ターンである。   The first to fourth conductor layers M1 to M4 respectively include first to fourth spiral conductors 41 to 44. Among them, the first and second spiral conductors 41 and 42 are wound clockwise (clockwise) from the outer peripheral end to the inner peripheral end in a plan view, and the third and fourth spiral conductors 43 , 44 are wound counterclockwise (counterclockwise) from the outer peripheral end toward the inner peripheral end in a plan view. In the present embodiment, the number of turns of the first and second spiral conductors 41 and 42 is 6 turns, and the number of turns of the third and fourth spiral conductors 43 and 44 is 5 turns. In other words, the difference is one turn.

第1のスパイラル導体41の外周端41aは、接続導体61,71,81を介して第1の端子電極E1に接続される。第2のスパイラル導体42の外周端42aは、接続導体72,82を介して第2の端子電極E2に接続される。第3のスパイラル導体43の外周端43aは、接続導体83を介して第3の端子電極E3に接続される。第4のスパイラル導体44の外周端44aは、第4の端子電極E4に接続される。   The outer peripheral end 41 a of the first spiral conductor 41 is connected to the first terminal electrode E 1 via the connection conductors 61, 71, 81. The outer peripheral end 42 a of the second spiral conductor 42 is connected to the second terminal electrode E 2 via the connection conductors 72 and 82. The outer peripheral end 43 a of the third spiral conductor 43 is connected to the third terminal electrode E 3 via the connection conductor 83. The outer peripheral end 44a of the fourth spiral conductor 44 is connected to the fourth terminal electrode E4.

第1のスパイラル導体41の内周端41bは、接続導体65を介して、第3のスパイラル導体43の内周端43bに接続される。第2のスパイラル導体42の内周端42bは、接続導体75を介して、第4のスパイラル導体44の内周端44bに接続される。   The inner peripheral end 41 b of the first spiral conductor 41 is connected to the inner peripheral end 43 b of the third spiral conductor 43 via the connection conductor 65. The inner circumferential end 42 b of the second spiral conductor 42 is connected to the inner circumferential end 44 b of the fourth spiral conductor 44 via the connection conductor 75.

これにより、等価回路図である図3に示すように、第1のスパイラル導体41と第3のスパイラル導体43は短絡され、第1のコイルC1を構成する。また、第2のスパイラル導体42と第4のスパイラル導体44は短絡され、第2のコイルC2を構成する。第1のコイルC1は第1の端子電極E1と第3の端子電極E3との間に直列に接続され、第2のコイルC2は第2の端子電極E2と第4の端子電極E4との間に直列に接続される。したがって、本実施形態によるコイル部品10は、コモンモードフィルタ回路を構成する。   Thereby, as shown in FIG. 3 which is an equivalent circuit diagram, the first spiral conductor 41 and the third spiral conductor 43 are short-circuited to form a first coil C1. The second spiral conductor 42 and the fourth spiral conductor 44 are short-circuited to form a second coil C2. The first coil C1 is connected in series between the first terminal electrode E1 and the third terminal electrode E3, and the second coil C2 is between the second terminal electrode E2 and the fourth terminal electrode E4. Connected in series. Therefore, the coil component 10 according to the present embodiment constitutes a common mode filter circuit.

図2に示すように、磁性樹脂層12は、第1〜第4の端子電極E1〜E4に対応する部分がくり抜かれた形状を有している。さらに、絶縁層31〜35にはそれぞれスルーホール31H〜35Hが設けられ、これらスルーホール31H〜35Hを埋めるよう、磁性樹脂層13が設けられている。磁性樹脂層13は磁性樹脂層12の一部であり、両者は一体的な構造を有している。   As shown in FIG. 2, the magnetic resin layer 12 has a shape in which portions corresponding to the first to fourth terminal electrodes E1 to E4 are hollowed out. Furthermore, through holes 31H to 35H are provided in the insulating layers 31 to 35, respectively, and the magnetic resin layer 13 is provided so as to fill the through holes 31H to 35H. The magnetic resin layer 13 is a part of the magnetic resin layer 12, and both have an integral structure.

図4は、積層方向における積層構造体20の部分断面図である。   FIG. 4 is a partial cross-sectional view of the stacked structure 20 in the stacking direction.

図4に示すように、第1のスパイラル導体41を構成する各ターンと第2のスパイラル導体42を構成する各ターンは、z方向から見て互いに重なる位置に設けられる。同様に、第3のスパイラル導体43を構成する各ターンと第4のスパイラル導体44を構成する各ターンは、z方向から見て互いに重なる位置に設けられる。これにより、第1のスパイラル導体41と第2のスパイラル導体42は互いに磁気結合し、第3のスパイラル導体43と第4のスパイラル導体44は互いに磁気結合する。本実施形態においては、第1及び第2のスパイラル導体41,42と、第3及び第4のスパイラル導体43,44もz方向に重なっているが、両者は互いに巻回数が異なるため、第1及び第2のスパイラル導体41,42を構成する各ターンと、第3及び第4のスパイラル導体43,44を構成する各ターンが正確に重なるわけではない。   As shown in FIG. 4, the turns constituting the first spiral conductor 41 and the turns constituting the second spiral conductor 42 are provided at positions overlapping with each other as viewed from the z direction. Similarly, the turns constituting the third spiral conductor 43 and the turns constituting the fourth spiral conductor 44 are provided at positions overlapping with each other as viewed from the z direction. Thereby, the first spiral conductor 41 and the second spiral conductor 42 are magnetically coupled to each other, and the third spiral conductor 43 and the fourth spiral conductor 44 are magnetically coupled to each other. In the present embodiment, although the first and second spiral conductors 41 and 42 and the third and fourth spiral conductors 43 and 44 also overlap in the z direction, the first and second spiral conductors 41 and 42 also have different numbers of turns. And each turn which comprises the 2nd spiral conductors 41 and 42 and each turn which comprises the 3rd and 4th spiral conductors 43 and 44 do not necessarily overlap exactly.

そして、第1及び第2のスパイラル導体41,42の導体幅をW1とし、第3及び第4のスパイラル導体43,44の導体幅をW2とした場合、
W1<W2
である。一例として、W1=10μm、W2=12μmである。第3及び第4のスパイラル導体43,44の導体幅W2をより広く設計しているのは、第1及び第2のスパイラル導体41,42の巻回数(例えば6ターン)よりも、第3及び第4のスパイラル導体43,44の巻回数(例えば5ターン)の方が少なく、より導体幅を太くできる余裕があるからである。これにより、第3及び第4のスパイラル導体43,44の直流抵抗を低減することが可能となる。
And when the conductor width of the 1st and 2nd spiral conductors 41 and 42 is set to W1, and the conductor width of the 3rd and 4th spiral conductors 43 and 44 is set to W2,
W1 <W2
It is. As an example, W1 = 10 μm and W2 = 12 μm. The conductor width W2 of the third and fourth spiral conductors 43 and 44 is designed to be wider than the number of turns (for example, six turns) of the first and second spiral conductors 41 and 42. This is because the number of turns (for example, 5 turns) of the fourth spiral conductors 43 and 44 is smaller, and there is room for a wider conductor width. This makes it possible to reduce the direct current resistance of the third and fourth spiral conductors 43 and 44.

さらに、第1及び第2のスパイラル導体41,42間を分離する絶縁層32の膜厚をH1とし、第3及び第4のスパイラル導体43,44間を分離する絶縁層34の膜厚をH2とした場合、
H1<H2
である。一例として、H1=6μm、H2=8μmである。
Further, the film thickness of the insulating layer 32 separating the first and second spiral conductors 41 and 42 is H1, and the film thickness of the insulating layer 34 separating the third and fourth spiral conductors 43 and 44 is H2 If you
H1 <H2
It is. As an example, H1 = 6 μm and H2 = 8 μm.

絶縁層32の膜厚H1を絶縁層34の膜厚H2よりも薄く設定しているのは、第3及び第4のスパイラル導体43,44の巻回数(例えば5ターン)よりも、第1及び第2のスパイラル導体41,42の巻回数(例えば6ターン)の方が多いからである。これは、巻回数が多くなるとインダクタンスが大きくなり、その分、漏れインダクタンス成分も増加するため、寄生キャパシタンス成分を増加させることによってバランスを図ることにより、特性インピーダンスを所望の値とすることができるからである。つまり、巻回数の多い第1及び第2のスパイラル導体41,42間に位置する絶縁層32の膜厚H1を薄くすることにより、第1及び第2のスパイラル導体41,42の寄生キャパシタンス成分を増加させる一方、巻回数の少ない第3及び第4のスパイラル導体43,44間に位置する絶縁層34の膜厚H2を厚くすることにより、第3及び第4のスパイラル導体43,44の寄生キャパシタンス成分を減少させている。これにより、各スパイラル導体41〜44の特性インピーダンスのばらつきが低減されることから、高い伝送特性を得ることが可能となる。   The reason why the film thickness H1 of the insulating layer 32 is set smaller than the film thickness H2 of the insulating layer 34 is that the first and the fourth spiral conductors 43 and 44 have a number of turns (for example, five turns). This is because the number of turns (for example, six turns) of the second spiral conductors 41 and 42 is larger. This is because as the number of turns increases, the inductance increases, and the leakage inductance component correspondingly increases, so that the characteristic impedance can be made a desired value by balancing by increasing the parasitic capacitance component. It is. That is, by reducing the film thickness H1 of the insulating layer 32 located between the first and second spiral conductors 41 and 42 with many turns, parasitic capacitance components of the first and second spiral conductors 41 and 42 can be reduced. By increasing the film thickness H2 of the insulating layer 34 located between the third and fourth spiral conductors 43 and 44 with a smaller number of turns while increasing the parasitic capacitance of the third and fourth spiral conductors 43 and 44. The component is being reduced. Thereby, since the dispersion | variation in the characteristic impedance of each spiral conductor 41-44 is reduced, it becomes possible to acquire a high transmission characteristic.

絶縁層33の膜厚H3については特に制限されず、H1=6μm、H2=8μmであれば、H3=5〜10μm程度とすればよい。   The film thickness H3 of the insulating layer 33 is not particularly limited, and if H1 = 6 μm and H2 = 8 μm, it may be about H3 = 5 to 10 μm.

尚、本発明において、導体の「幅」とは、スパイラル導体の積層方向における断面の辺であって、xy平面と平行な辺の長さを指す。また、本発明において、導体の「膜厚」又は「高さ」とは、スパイラル導体の積層方向における断面の辺であって、z方向における辺の長さを指す。   In the present invention, the “width” of the conductor refers to the side of the cross section in the stacking direction of the spiral conductor, and refers to the length of the side parallel to the xy plane. Further, in the present invention, the “film thickness” or “height” of the conductor is a side of the cross section in the stacking direction of the spiral conductor and indicates the length of the side in the z direction.

本実施形態においては、第1及び第2のスパイラル導体41,42の巻回数が6ターン、第3及び第4のスパイラル導体43,44の巻回数が5ターンであり、その差は1ターンであるが、本発明がこれに限定されるものではなく、巻回数の差は何ターンであっても構わない。ここで、巻回数の差が偶数である場合は、巻回数の多いスパイラル導体の巻回数を減らし、巻回数の少ないスパイラル導体の巻回数を増やすことによって、両者の巻回数を同数とすることができるが、巻回数の差が奇数である場合はこれが不可能である。したがって、本発明は、巻回数の差が奇数である場合において特に有効である。   In the present embodiment, the number of turns of the first and second spiral conductors 41 and 42 is 6 turns, the number of turns of the third and fourth spiral conductors 43 and 44 is 5 turns, and the difference is 1 turn. However, the present invention is not limited to this, and the difference in the number of turns may be any number of turns. Here, when the difference in the number of turns is an even number, the number of turns of the spiral conductor with many turns may be reduced and the number of turns of the spiral conductor with small numbers of turns may be increased to make the number of turns equal. Yes, but this is not possible if the difference in the number of turns is odd. Therefore, the present invention is particularly effective when the difference in the number of turns is an odd number.

尚、本発明における「巻回数」は、端子電極への引き出しに起因して生じる端数は無視して考える。例えば、第1及び第2のスパイラル導体41,42は厳密には6.25ターンであり、第3及び第4のスパイラル導体43,44は厳密には5.25ターンであるが、各スパイラル導体41〜44の0.25ターンは、端子電極E1〜E4への引き出しに起因して生じる端数であることから、この端数は無視してカウントすればよい。   The “number of turns” in the present invention is considered ignoring the fraction generated due to the drawing to the terminal electrode. For example, although the first and second spiral conductors 41 and 42 are strictly 6.25 turns and the third and fourth spiral conductors 43 and 44 are strictly 5.25 turns, each spiral conductor Since 0.25 turns of 41 to 44 are fractions generated due to the extraction to the terminal electrodes E1 to E4, this fractions may be neglected and counted.

次に、積層構造体20の形成方法について説明する。   Next, a method of forming the laminated structure 20 will be described.

図5及び図6は、図2に示した積層構造体20の形成方法を説明するための工程図である。   FIG.5 and FIG.6 is process drawing for demonstrating the formation method of the laminated structure 20 shown in FIG.

まず、所定の厚さを持った焼結フェライトなどからなる磁性基板11を用意し、その上面に絶縁層31を形成する。次に、図5(a)に示すように、絶縁層31の上面に第1のスパイラル導体41及び接続導体52〜55からなる導体層M1を形成する。第1のスパイラル導体41の巻回数は例えば6ターンであり、図4を用いて説明したとおり、その導体幅はW1である。これら導体の形成方法としては、スパッタリング法などの薄膜プロセスを用いて下地金属膜を形成した後、電解メッキ法を用いて所望の膜厚までメッキ成長させることが好ましい。以降に形成する他の導体の形成方法についても同様である。   First, the magnetic substrate 11 made of sintered ferrite or the like having a predetermined thickness is prepared, and the insulating layer 31 is formed on the upper surface thereof. Next, as shown to Fig.5 (a), the conductor layer M1 which consists of the 1st spiral conductor 41 and the connection conductors 52-55 is formed in the upper surface of the insulating layer 31. As shown in FIG. The number of turns of the first spiral conductor 41 is, for example, six turns, and the conductor width is W1 as described with reference to FIG. As a method of forming these conductors, after forming a base metal film using thin film processes, such as sputtering method, it is preferable to carry out plating growth to a desired film thickness using electrolytic plating. The same applies to the method of forming other conductors to be formed later.

次に、図5(b)に示すように、導体層M1を覆うように、絶縁層31の上面に絶縁層32を形成した後、絶縁層32にスルーホール32a〜32fを形成する。具体的には、スピンコート法によって樹脂材料を塗布した後、フォトリソグラフィー法によって所定のパターンを形成することにより、スルーホール32a〜32fを有する絶縁層32を形成することができる。以降に形成する絶縁層の形成方法についても同様である。図4を用いて説明したとおり、絶縁層32の膜厚はH1である。図5(b)に示すスルーホール32aは、第1のスパイラル導体41の外周端41aを露出させる位置に形成され、スルーホール32eは、第1のスパイラル導体41の内周端41bを露出させる位置に形成され、スルーホール32b,32c,32d,32fはそれぞれ接続導体52〜55を露出させる位置に形成される。   Next, as shown in FIG. 5B, the insulating layer 32 is formed on the upper surface of the insulating layer 31 so as to cover the conductor layer M1, and then the through holes 32a to 32f are formed in the insulating layer 32. Specifically, after applying a resin material by a spin coating method, an insulating layer 32 having through holes 32 a to 32 f can be formed by forming a predetermined pattern by a photolithography method. The same applies to a method for forming an insulating layer to be formed later. As described with reference to FIG. 4, the film thickness of the insulating layer 32 is H1. A through hole 32a shown in FIG. 5B is formed at a position where the outer peripheral end 41a of the first spiral conductor 41 is exposed, and a through hole 32e is a position where the inner peripheral end 41b of the first spiral conductor 41 is exposed. The through holes 32b, 32c, 32d and 32f are formed at positions where the connecting conductors 52 to 55 are exposed.

次に、図5(c)に示すように、絶縁層32の上面に第2のスパイラル導体42及び接続導体61,63〜65からなる導体層M2を形成する。図4を用いて説明したとおり、第2のスパイラル導体の各ターンは、第1のスパイラル導体41の同一ターンと正確に重なるようアライメントされる。第2のスパイラル導体の外周端42a及び内周端42bは、それぞれスルーホール32b,32fに対応する位置に形成され、接続導体61,63〜65は、それぞれスルーホール32a,32c,32d,32eに対応する位置に形成される。これにより、第2のスパイラル導体42の外周端42aは接続導体52に接続され、第2のスパイラル導体の内周端42bは接続導体55に接続され、接続導体61,65はそれぞれ第1のスパイラル導体41の外周端41a及び内周端41bに接続され、接続導体63,64はそれぞれ接続導体53,54に接続される。   Next, as shown in FIG. 5C, the conductor layer M2 including the second spiral conductor 42 and the connection conductors 61 and 63 to 65 is formed on the upper surface of the insulating layer 32. As described with reference to FIG. 4, each turn of the second spiral conductor is aligned so as to exactly overlap the same turn of the first spiral conductor 41. The outer peripheral end 42a and the inner peripheral end 42b of the second spiral conductor are formed at positions corresponding to the through holes 32b and 32f, respectively, and the connection conductors 61 and 63 to 65 are formed in the through holes 32a, 32c, 32d and 32e, respectively. It is formed at the corresponding position. Thereby, the outer peripheral end 42a of the second spiral conductor 42 is connected to the connection conductor 52, the inner peripheral end 42b of the second spiral conductor is connected to the connection conductor 55, and the connection conductors 61 and 65 are respectively the first spiral The connection conductors 63 and 64 are connected to the outer peripheral end 41 a and the inner peripheral end 41 b of the conductor 41, and are connected to the connection conductors 53 and 54, respectively.

次に、図5(d)に示すように、導体層M2を覆うように、絶縁層32の上面に絶縁層33を形成した後、絶縁層33にスルーホール33a〜33fを形成する。図5(d)に示すスルーホール33bは、第2のスパイラル導体42の外周端42aを露出させる位置に形成され、スルーホール33fは、第2のスパイラル導体42の内周端42bを露出させる位置に形成され、スルーホール33a,33c,33d,33eはそれぞれ接続導体61,63〜65を露出させる位置に形成される。   Next, as shown in FIG. 5D, the insulating layer 33 is formed on the upper surface of the insulating layer 32 so as to cover the conductor layer M2, and then the through holes 33a to 33f are formed in the insulating layer 33. The through hole 33b shown in FIG. 5D is formed at a position where the outer peripheral end 42a of the second spiral conductor 42 is exposed, and the through hole 33f is a position where the inner peripheral end 42b of the second spiral conductor 42 is exposed. The through holes 33a, 33c, 33d and 33e are formed at positions where the connecting conductors 61, 63 to 65 are exposed.

次に、図6(a)に示すように、絶縁層33の上面に第3のスパイラル導体43及び接続導体71,72,74,75からなる導体層M3を形成する。第3のスパイラル導体43の巻回数は例えば5ターンであり、図4を用いて説明したとおり、その導体幅はW2(>W1)である。第3のスパイラル導体の外周端43a及び内周端43bは、それぞれスルーホール33c,33eに対応する位置に形成され、接続導体71,72,74,75は、それぞれスルーホール33a,33b,33d,33fに対応する位置に形成される。これにより、第3のスパイラル導体の外周端43aは接続導体63に接続され、第3のスパイラル導体の内周端43bは接続導体65に接続され、接続導体72,75はそれぞれ第2のスパイラル導体42の外周端42a及び内周端42bに接続され、接続導体71,74はそれぞれ接続導体61,64に接続される。   Next, as shown in FIG. 6A, the conductor layer M3 including the third spiral conductor 43 and the connection conductors 71, 72, 74, and 75 is formed on the upper surface of the insulating layer 33. The number of turns of the third spiral conductor 43 is, for example, 5 turns, and the conductor width is W2 (> W1) as described with reference to FIG. The outer peripheral end 43a and the inner peripheral end 43b of the third spiral conductor are formed at positions corresponding to the through holes 33c and 33e respectively, and the connection conductors 71, 72, 74 and 75 are respectively through holes 33a, 33b, 33d, It is formed at a position corresponding to 33f. Thereby, the outer peripheral end 43a of the third spiral conductor is connected to the connection conductor 63, the inner peripheral end 43b of the third spiral conductor is connected to the connection conductor 65, and the connection conductors 72 and 75 are respectively the second spiral conductor The connection conductors 71 and 74 are connected to the outer peripheral end 42a and the inner peripheral end 42b, respectively, and are connected to the connection conductors 61 and 64, respectively.

次に、図6(b)に示すように、導体層M3を覆うように、絶縁層33の上面に絶縁層34を形成した後、絶縁層34にスルーホール34a〜34fを形成する。図4を用いて説明したとおり、絶縁層34の膜厚はH2(>H1)である。図6(b)に示すスルーホール34cは、第3のスパイラル導体43の外周端43aを露出させる位置に形成され、スルーホール34eは、第3のスパイラル導体43の内周端43bを露出させる位置に形成され、スルーホール34a,34b,34d,34fはそれぞれ接続導体71,72,74,75を露出させる位置に形成される。   Next, as shown in FIG. 6B, the insulating layer 34 is formed on the upper surface of the insulating layer 33 so as to cover the conductor layer M3, and then the through holes 34a to 34f are formed in the insulating layer 34. As described with reference to FIG. 4, the film thickness of the insulating layer 34 is H2 (> H1). The through hole 34c shown in FIG. 6B is formed at a position where the outer peripheral end 43a of the third spiral conductor 43 is exposed, and the through hole 34e is a position where the inner peripheral end 43b of the third spiral conductor 43 is exposed. The through holes 34a, 34b, 34d and 34f are formed at positions where the connecting conductors 71, 72, 74 and 75 are exposed.

次に、図6(c)に示すように、絶縁層34の上面に第4のスパイラル導体44及び接続導体81〜83,85からなる導体層M4を形成する。図4を用いて説明したとおり、第4のスパイラル導体の各ターンは、第3のスパイラル導体43の同一ターンと正確に重なるようアライメントされる。第4のスパイラル導体の外周端44a及び内周端44bは、それぞれスルーホール34d,34fに対応する位置に形成され、接続導体81〜83,85は、それぞれスルーホール34a,34b,34c,34eに対応する位置に形成される。これにより、第4のスパイラル導体の外周端44aは接続導体74に接続され、第4のスパイラル導体の内周端44bは接続導体75に接続され、接続導体83,85はそれぞれ第3のスパイラル導体43の外周端43a及び内周端43bに接続され、接続導体81,82はそれぞれ接続導体71,72に接続される。   Next, as shown in FIG. 6C, the conductor layer M4 including the fourth spiral conductor 44 and the connection conductors 81 to 83, 85 is formed on the upper surface of the insulating layer 34. As described with reference to FIG. 4, each turn of the fourth spiral conductor is aligned so as to exactly overlap the same turn of the third spiral conductor 43. The outer peripheral end 44a and the inner peripheral end 44b of the fourth spiral conductor are formed at positions corresponding to the through holes 34d and 34f, respectively, and the connecting conductors 81 to 83 and 85 are formed on the through holes 34a, 34b, 34c and 34e, respectively. It is formed at the corresponding position. Thereby, the outer peripheral end 44a of the fourth spiral conductor is connected to the connection conductor 74, the inner peripheral end 44b of the fourth spiral conductor is connected to the connection conductor 75, and the connection conductors 83 and 85 are respectively the third spiral conductor The connection conductors 81 and 82 are connected to the outer peripheral end 43a and the inner peripheral end 43b, respectively, and are connected to the connection conductors 71 and 72, respectively.

次に、図6(d)に示すように、導体層M4を覆うように、絶縁層34の上面に絶縁層35を形成した後、絶縁層35にスルーホール35a〜35dを形成する。図6(d)に示すスルーホール35a〜35cは、それぞれ接続導体81〜83を露出する位置に形成され、スルーホール35dは第4のスパイラルコイル44の外周端44aを露出させる位置に形成される。   Next, as shown in FIG. 6D, after the insulating layer 35 is formed on the upper surface of the insulating layer 34 so as to cover the conductor layer M4, through holes 35a to 35d are formed in the insulating layer 35. Through holes 35a to 35c shown in FIG. 6 (d) are formed at positions exposing connecting conductors 81 to 83, and through holes 35d are formed at positions exposing outer peripheral end 44a of fourth spiral coil 44. .

次に、図6(e)に示すように、絶縁層35の表面に第1〜第4の端子電極E1〜E4を形成する。第1〜第4の端子電極E1〜E4の形成方法は、次の通りである。まず、接続導体81〜83及び第4のスパイラルコイル44の外周端44aが露出した絶縁層35の全面に、下地となるCu膜をスパッタリング法により形成する。その後、シートレジストを貼り付け、露光及び現像することにより、第1〜第4の端子電極E1〜E4を形成すべき領域にあるシートレジストを選択的に除去し、当該領域のCu膜を露出させる。そして、この状態で肉厚な第1〜第4の端子電極E1〜E4を電気めっきにより形成する。その後、シートレジストを除去し、全面をエッチングすることにより不要なCu膜を除去すれば、柱状である第1〜第4の端子電極E1〜E4が形成される。   Next, as shown in FIG. 6E, the first to fourth terminal electrodes E1 to E4 are formed on the surface of the insulating layer 35. The method of forming the first to fourth terminal electrodes E1 to E4 is as follows. First, a Cu film serving as a base is formed on the entire surface of the insulating layer 35 where the connection conductors 81 to 83 and the outer peripheral end 44 a of the fourth spiral coil 44 are exposed by a sputtering method. Thereafter, the sheet resist is attached, exposed and developed to selectively remove the sheet resist in the area where the first to fourth terminal electrodes E1 to E4 are to be formed, and the Cu film in the area is exposed. . Then, thick first to fourth terminal electrodes E1 to E4 are formed by electroplating in this state. Thereafter, the sheet resist is removed, and the unnecessary Cu film is removed by etching the entire surface, whereby columnar first to fourth terminal electrodes E1 to E4 are formed.

次に、図6(f)に示すように、開口部36Hを有するイオンミリング用マスク36を形成し、この状態でイオンミリングを行う。これにより、絶縁層31〜35にスルーホール31H〜35Hが形成され、当該位置において磁性基板11が露出する。そして、複合フェライトのペーストを全面に形成し、硬化させれば、第1〜第4の端子電極E1〜E4の周囲を埋める磁性樹脂層12と、スルーホール31H〜35Hに埋め込まれた磁性樹脂層13が形成される。その後は、第1〜第4の端子電極E1〜E4上の不要な複合フェライトを除去すれば、本実施形態によるコイル部品10が完成する。   Next, as shown in FIG. 6F, an ion milling mask 36 having an opening 36H is formed, and ion milling is performed in this state. Thereby, the through holes 31H to 35H are formed in the insulating layers 31 to 35, and the magnetic substrate 11 is exposed at the positions. Then, the composite ferrite paste is formed on the entire surface, and when hardened, the magnetic resin layer 12 filling the periphery of the first to fourth terminal electrodes E1 to E4 and the magnetic resin layer embedded in the through holes 31H to 35H 13 are formed. Thereafter, the unnecessary composite ferrites on the first to fourth terminal electrodes E1 to E4 are removed, whereby the coil component 10 according to the present embodiment is completed.

以上説明したように、本実施形態によるコイル部品10は、第1及び第2のスパイラル導体41,42の巻回数(6ターン)の方が第3及び第4のスパイラル導体43,44の巻回数(5ターン)よりも多く、且つ、絶縁層32の膜厚H1の方が絶縁層34の膜厚H2よりも薄いことから、巻回数の違いによるインダクタンス差に起因した特性インピーダンスのばらつきが抑制され、高い伝送特性を得ることが可能となる。   As described above, in the coil component 10 according to the present embodiment, the number of turns (6 turns) of the first and second spiral conductors 41 and 42 is the number of turns of the third and fourth spiral conductors 43 and 44. Since the film thickness H1 of the insulating layer 32 is smaller than the film thickness H2 of the insulating layer 34 more than (5 turns), the variation in the characteristic impedance due to the inductance difference due to the difference in the number of turns is suppressed. It is possible to obtain high transmission characteristics.

しかも、巻回数の少ない第3及び第4のスパイラル導体43,44の導体幅W2を、巻回数の多い第1及び第2のスパイラル導体41,42の導体幅W1よりも太くしていることから、同じ導体幅とした場合と比べて直流抵抗を低減することも可能となる。   Moreover, since the conductor width W2 of the third and fourth spiral conductors 43 and 44 with a small number of turns is larger than the conductor width W1 of the first and second spiral conductors 41 and 42 with a large number of turns. It is also possible to reduce the direct current resistance as compared with the case where the conductor width is the same.

図7は、変形例による第1のスパイラル導体41の一部を示す部分平面図である。   FIG. 7 is a partial plan view showing a part of a first spiral conductor 41 according to a modification.

図7に示す変形例では、第1のスパイラル導体41の導体幅が内周側から外周側に向かって太くなっている。つまり、第1のスパイラル導体41の第1〜第6ターンをそれぞれ導体41〜41とした場合、導体41〜41の導体幅W11〜W16は、
W11<W12<W13<W14<W15<W16
である。隣接する導体間におけるスペースは一定であることが好ましい。
In the modification shown in FIG. 7, the conductor width of the first spiral conductor 41 is thicker from the inner peripheral side toward the outer peripheral side. In other words, when the first of the first to sixth turn each conductor 41 1-41 6 spiral conductor 41, the conductor width W11~W16 conductor 41 1-41 6,
W11 <W12 <W13 <W14 <W15 <W16
It is. Preferably, the spacing between adjacent conductors is constant.

図示しないが、第1のスパイラル導体41がこのような平面形状を有している場合、第2のスパイラル導体42についても、第1のスパイラル導体41の平面形状と一致させる必要がある。つまり、第2のスパイラル導体42の各ターンは、第1のスパイラル導体41の同一ターンと同じ導体幅となるよう、内周側から外周側に向かって太くする必要がある。第3のスパイラル導体43と第4のスパイラル導体44についても同様であり、内周側から外周側に向かって太くする。   Although not shown, when the first spiral conductor 41 has such a planar shape, the second spiral conductor 42 also needs to match the planar shape of the first spiral conductor 41. That is, each turn of the second spiral conductor 42 needs to be thicker from the inner circumferential side to the outer circumferential side so as to have the same conductor width as the same turn of the first spiral conductor 41. The same applies to the third spiral conductor 43 and the fourth spiral conductor 44, and the thickness is increased from the inner circumferential side toward the outer circumferential side.

このような構成によれば、同じスパイラル導体内においても特性インピーダンスのばらつきが抑制される。これは、平面的なスパイラル導体においては、内周ターンほど漏れインダクタンス成分が小さく、外周ターンほど漏れインダクタンス成分が大きくなる傾向があるからである。つまり、導体幅を内周側から外周側に向かって太くすることにより、内周ターンほど寄生キャパシタンス成分を小さくし、外周ターンほど寄生キャパシタンス成分を大きくすることにより、特性インピーダンスの面内ばらつきが抑制されるので、より高い伝送特性を得ることが可能となる。   According to such a configuration, variation in the characteristic impedance is suppressed even in the same spiral conductor. This is because, in a planar spiral conductor, the leakage inductance component tends to be smaller as the inner peripheral turn is, and the leakage inductance component tends to be larger as the outer peripheral turn. That is, by increasing the conductor width from the inner periphery toward the outer periphery, the parasitic capacitance component is made smaller as the inner periphery turns and the parasitic capacitance component is made larger as the outer periphery turns, thereby suppressing the in-plane variation of the characteristic impedance. Therefore, higher transmission characteristics can be obtained.

尚、導体幅を内周側から外周側に向かって太くする場合、内周側から外周側に向かって連続的に導体幅を太くしても構わないし、内周側から外周側に向かって段階的に導体幅を太くしても構わない。また、導体幅が全てのターンにおいて相違することは必須でなく、一部のターンにおいて導体幅が同じであっても構わない。一例として、
W11=W12<W13=W14<W15=W16
であっても構わない。この場合、導体41,41を中間に位置する所定ターンとした場合、導体41,41はより細い内周ターンを構成し、導体41,41はより太い外周ターンを構成する。
In the case where the conductor width is increased from the inner periphery toward the outer periphery, the conductor width may be increased continuously from the inner periphery toward the outer periphery, or in stages from the inner periphery toward the outer periphery You may increase the conductor width accordingly. Moreover, it is not essential that the conductor widths differ in all the turns, and the conductor widths may be the same in some of the turns. As an example,
W11 = W12 <W13 = W14 <W15 = W16
It does not matter. In this case, when a predetermined turn position the conductors 41 3, 41 4 in the middle, the conductor 41 1, 41 2 constitutes a thinner inner turn, conductors 41 5, 41 6 constitute a thicker outer circumferential turns .

以上、本発明の好ましい実施形態について説明したが、本発明は、上記の実施形態に限定されることなく、本発明の主旨を逸脱しない範囲で種々の変更が可能であり、それらも本発明の範囲内に包含されるものであることはいうまでもない。   Although the preferred embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments, and various modifications can be made without departing from the spirit of the present invention. It is needless to say that they are included in the scope.

例えば、上述した実施形態では、端子電極E1〜E4が磁性樹脂層12に埋め込まれたバンプ形状を有しているが、本発明において端子電極の形状や構造がこれに限定されるものではない。したがって、基体の表面に銀ペーストなどを焼き付けてなる端子電極を用いても構わないし、基体に端子金具を接着してなる端子電極を用いても構わない。   For example, in the embodiment described above, the terminal electrodes E1 to E4 have a bump shape embedded in the magnetic resin layer 12, but the shape and structure of the terminal electrodes are not limited to this in the present invention. Therefore, a terminal electrode formed by baking silver paste or the like on the surface of the base may be used, or a terminal electrode formed by bonding a terminal fitting to the base may be used.

10 コイル部品
11 磁性基板
12,13 磁性樹脂層
20 積層構造体
31〜35 絶縁層
31H〜35H スルーホール
32a〜32f,33a〜33f,34a〜34f,35a〜35d スルーホール
36 イオンミリング用マスク
36H 開口部
41〜44 スパイラル導体
41〜41 導体
52〜55,61,63〜65,71,72,74,75,81〜83,85 接続導体
41a〜44a 外周端
41b〜44b 内周端
C1,C2 コイル
E1〜E4 端子電極
M1〜M4 導体層
DESCRIPTION OF REFERENCE NUMERALS 10 coil parts 11 magnetic substrate 12 13 magnetic resin layer 20 laminated structure 31 to 35 insulating layers 31H to 35H through holes 32a to 32f, 33a to 33f, 34a to 34f, 35a to 35d through holes 36 mask 36H for ion milling Portions 41 to 44 Spiral conductors 41 1 to 41 6 conductors 52 to 55, 61, 63 to 65, 71, 72, 74, 75, 81 to 83, 85 Connecting conductors 41a to 44a Outer peripheral end 41b to 44b Inner peripheral end C1, C2 coil E1 to E4 terminal electrode M1 to M4 conductor layer

Claims (6)

複数の絶縁層を介して互いに積層された第1、第2、第3及び第4のスパイラル導体を備え、
前記複数の絶縁層は、前記第1のスパイラル導体と前記第2のスパイラル導体との間に設けられた第1の絶縁層と、前記第3のスパイラル導体と前記第4のスパイラル導体との間に設けられた第2の絶縁層とを含み、
前記第1のスパイラル導体と前記第3のスパイラル導体は短絡されて第1のコイルを構成し、
前記第2のスパイラル導体と前記第4のスパイラル導体は短絡されて第2のコイルを構成し、
前記第1のスパイラル導体と前記第2のスパイラル導体の巻回数は互いに等しく、
前記第3のスパイラル導体と前記第4のスパイラル導体の巻回数は互いに等しく、
前記第1及び第2のスパイラル導体の巻回数は、前記第3及び第4のスパイラル導体の巻回数よりも多く、
前記第1の絶縁層の膜厚は、前記第2の絶縁層の膜厚よりも薄いことを特徴とするコイル部品。
And first, second, third and fourth spiral conductors stacked on one another through a plurality of insulating layers,
The plurality of insulating layers are provided between a first insulating layer provided between the first spiral conductor and the second spiral conductor, and between the third spiral conductor and the fourth spiral conductor. And a second insulating layer provided on the
The first spiral conductor and the third spiral conductor are short-circuited to form a first coil,
The second spiral conductor and the fourth spiral conductor are short-circuited to form a second coil,
The number of turns of the first spiral conductor and the number of turns of the second spiral conductor are equal to each other.
The number of turns of the third spiral conductor and the number of turns of the fourth spiral conductor are equal to each other.
The number of turns of the first and second spiral conductors is greater than the number of turns of the third and fourth spiral conductors,
A coil component characterized in that a film thickness of the first insulating layer is thinner than a film thickness of the second insulating layer.
前記第1のスパイラル導体と前記第2のスパイラル導体の導体幅は互いに等しく、
前記第3のスパイラル導体と前記第4のスパイラル導体の導体幅は互いに等しく、
前記第3及び第4のスパイラル導体の導体幅は、前記第1及び第2のスパイラル導体の導体幅よりも太いことを特徴とする請求項1に記載のコイル部品。
The conductor widths of the first spiral conductor and the second spiral conductor are equal to each other.
The conductor widths of the third spiral conductor and the fourth spiral conductor are equal to each other.
2. The coil component according to claim 1, wherein a conductor width of the third and fourth spiral conductors is wider than a conductor width of the first and second spiral conductors.
前記第1、第2、第3及び第4のスパイラル導体は、磁性基板上にこの順に積層されていることを特徴とする請求項1又は2に記載のコイル部品。   The coil component according to claim 1, wherein the first, second, third and fourth spiral conductors are stacked in this order on a magnetic substrate. 前記第1及び第2のスパイラル導体の巻回数と、前記第3及び第4のスパイラル導体の巻回数との差は、奇数であることを特徴とする請求項1乃至3のいずれか一項に記載のコイル部品。   The difference between the number of turns of the first and second spiral conductors and the number of turns of the third and fourth spiral conductors is an odd number, according to any one of claims 1 to 3. Coil component as described. 前記第1、第2、第3及び第4のスパイラル導体のそれぞれは、所定の導体幅を有する所定ターンと、前記所定ターンよりも内周側に位置し、導体幅が前記所定の導体幅よりも細い内周ターンと、前記所定ターンよりも外周側に位置し、導体幅が前記所定の導体幅よりも太い外周ターンとを含むことを特徴とする請求項1乃至4のいずれか一項に記載のコイル部品。   Each of the first, second, third and fourth spiral conductors is located on the inner peripheral side of a predetermined turn having a predetermined conductor width and the predetermined turn, and the conductor width is greater than the predetermined conductor width 5. The method according to any one of claims 1 to 4, further comprising: a thin inner circumferential turn; and an outer circumferential turn positioned on an outer circumferential side of the predetermined turn and having a conductor width wider than the predetermined conductor width. Coil component as described. 前記第1、第2、第3及び第4のスパイラル導体のそれぞれを構成する複数ターンは、内周側から外周側に向かって連続的又は段階的に導体幅が太くなることを特徴とする請求項5に記載のコイル部品。   The plurality of turns constituting each of the first, second, third and fourth spiral conductors are characterized in that the conductor width increases continuously or stepwise from the inner circumferential side toward the outer circumferential side. The coil component according to Item 5.
JP2016031584A 2016-02-23 2016-02-23 Coil parts Active JP6547653B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016031584A JP6547653B2 (en) 2016-02-23 2016-02-23 Coil parts
CN201710090463.5A CN107103989B (en) 2016-02-23 2017-02-20 Coil component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016031584A JP6547653B2 (en) 2016-02-23 2016-02-23 Coil parts

Publications (2)

Publication Number Publication Date
JP2017152457A JP2017152457A (en) 2017-08-31
JP6547653B2 true JP6547653B2 (en) 2019-07-24

Family

ID=59675861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016031584A Active JP6547653B2 (en) 2016-02-23 2016-02-23 Coil parts

Country Status (2)

Country Link
JP (1) JP6547653B2 (en)
CN (1) CN107103989B (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6743836B2 (en) * 2018-02-07 2020-08-19 株式会社村田製作所 Common mode choke coil
KR20220041508A (en) * 2020-09-25 2022-04-01 삼성전기주식회사 Coil component
JP2022055129A (en) * 2020-09-28 2022-04-07 Tdk株式会社 Coil component
JP7452358B2 (en) * 2020-09-28 2024-03-19 Tdk株式会社 coil parts
JP7731254B2 (en) * 2021-09-27 2025-08-29 Tdk株式会社 Multilayer coupled coil component and circuit board including the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003124027A (en) * 2001-10-19 2003-04-25 Murata Mfg Co Ltd Common mode choke coil and method for adjusting common mode impedance thereof
US7145427B2 (en) * 2003-07-28 2006-12-05 Tdk Corporation Coil component and method of manufacturing the same
JP2007129291A (en) * 2005-11-01 2007-05-24 Matsushita Electric Ind Co Ltd Noise filter and noise filter circuit
JP2007200923A (en) * 2006-01-23 2007-08-09 Fdk Corp Multilayer common mode choke coil
JP4952776B2 (en) * 2009-11-10 2012-06-13 Tdk株式会社 Inductor component manufacturing method and inductor component
JP5126338B2 (en) * 2010-10-21 2013-01-23 Tdk株式会社 Transformer parts
JP5961814B2 (en) * 2010-11-18 2016-08-02 パナソニックIpマネジメント株式会社 Common mode noise filter
CN103578687B (en) * 2012-08-08 2016-03-23 佳邦科技股份有限公司 Thin film type common mode filter
JP6024418B2 (en) * 2012-11-28 2016-11-16 Tdk株式会社 Common mode filter
JP6303123B2 (en) * 2013-06-21 2018-04-04 パナソニックIpマネジメント株式会社 Common mode noise filter

Also Published As

Publication number Publication date
JP2017152457A (en) 2017-08-31
CN107103989B (en) 2018-12-28
CN107103989A (en) 2017-08-29

Similar Documents

Publication Publication Date Title
JP6217861B2 (en) Electronic components
US9251943B2 (en) Multilayer type inductor and method of manufacturing the same
JP6547653B2 (en) Coil parts
JP6569457B2 (en) COIL COMPONENT, ITS MANUFACTURING METHOD, AND CIRCUIT BOARD MOUNTED WITH COIL COMPONENT
KR102632343B1 (en) Inductor array component and board for mounting the same
KR20140118786A (en) Electronic component and manufacturing method thereof
US20120056705A1 (en) Layered inductor and manufacturing method thereof
JP6662204B2 (en) Electronic components
JP6064860B2 (en) Composite electronic component and method of manufacturing composite electronic component
KR20150033343A (en) Inductor
JP6520801B2 (en) Electronic parts
JP6418135B2 (en) Electronic components
JP6418134B2 (en) Electronic components
KR20160128618A (en) Inductor
JP6569458B2 (en) COIL COMPONENT, ITS MANUFACTURING METHOD, AND CIRCUIT BOARD MOUNTED WITH COIL COMPONENT
JP6586878B2 (en) Coil component and electronic circuit using the same
JP6743767B2 (en) LC composite parts
US20130063238A1 (en) Chip inductor
JP2012182285A (en) Coil component
JP6547655B2 (en) Coil parts
JP5516552B2 (en) Electronic component and manufacturing method thereof
JP6848592B2 (en) Coil parts
JP2012182286A (en) Coil component
JP2007214448A (en) Common mode choke coil
JP6090444B2 (en) Manufacturing method of multilayer inductor element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190528

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190610

R150 Certificate of patent or registration of utility model

Ref document number: 6547653

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250