JP6548488B2 - Ｘ線コンピュータ断層撮影装置及びｘ線検出器 - Google Patents

Description

本発明の実施形態は、Ｘ線コンピュータ断層撮影装置及びＸ線検出器に関する。

Ｘ線ＣＴ（Computed Tomography）装置は、Ｘ線を利用して被検体をスキャンし、収集されたデータをコンピュータにより処理することで、被検体の内部を画像化する装置である。

例えば、Ｘ線ＣＴ装置は、被検体に対してＸ線を異なる方向から複数回曝射し、被検体を透過したＸ線の信号をＸ線検出素子（以下、単に「検出素子」と表記する）にて検出する。この検出素子は、例えば、シンチレータ及びＰＤ（Photodiode）チップを用いて構成される。Ｘ線ＣＴ装置は、検出した信号を収集し、Ａ／Ｄ変換させた後に、前処理等を施して投影データを生成する。そして、Ｘ線ＣＴ装置は、投影データに基づく再構成処理を行い、画像を生成する。

ここで、Ｘ線ＣＴ装置においては、検出素子ごとに出力ラインを備え、各検出素子が検出した信号を同時に収集する同時収集方式が採用される場合がある。この場合、各検出素子から信号を取り出す方式として、ボンディングワイヤを用いた方式と、ＢＧＡ（Ball Grid Array）を用いた方式がある。

ボンディングワイヤを用いた方式では、ＰＤチップの端まで信号ラインを伸ばして、信号を収集する。つまり、この方式では、検出素子間を信号ラインが通るため、検出素子の受光面積を損なってしまう。これに対してＢＧＡを用いた方式では、各ＰＤチップの底面の電極から半田ボール等のボール状の電極で信号を収集するため、受光面積を損なわない。このため、多列型のＸ線検出器では、ＢＧＡを用いた方式が広く採用されている。

ところで、Ｘ線ＣＴ装置では、空間分解能を高めるために、検出素子の高精細化が進められている。上記のＢＧＡを用いた方式を採用する場合、高精細化に伴ってボール状電極のピッチ（幅）を狭めることとなる。しかしながら、ＰＤチップと、ＰＤチップから信号を収集するための基板との間で形成されるボール状電極のピッチには限界がある。このため、ＢＧＡを用いた方式の高精細化は、ボール状電極のピッチに依存してしまう。

特開２０１３−１０６９９７号公報

本発明が解決しようとする課題は、より高精細なＸ線検出を可能にするＸ線コンピュータ断層撮影装置及びＸ線検出器を提供することである。

実施形態に係るＸ線コンピュータ断層撮影装置は、Ｘ線を電気信号に変換する複数の素子を含む第１半導体チップと、各素子からの電気信号を収集する基板と、第１半導体チップと基板の間に設けられ、第１半導体チップと同一の素材で形成された第２半導体チップと、第１半導体チップの各素子と第２半導体チップとを接続する複数の第１電極と、第２半導体チップと基板とを接続し、第１電極よりも大きい複数の第２電極とを備えるＸ線検出器を備える。また、第２半導体チップは、複数の第１電極と複数の第２電極とを１対１で配線する。第１半導体チップは、第２半導体チップのスライス方向における端部に積層される。Ｘ線検出器は、第１半導体チップが第２半導体チップのスライス方向における端部に積層された半導体チップ積層体が、端部が対向するようにスライス方向に２つ並べられた構造を有する。

図１は、第１の実施形態に係るＸ線ＣＴ装置の構成例を示すブロック図である。 図２は、第１の実施形態に係るＸ線検出部における検出素子配列の一例を示す図である。 図３は、第１の実施形態に係るＸ線検出部の構造を説明するための図である。 図４は、第１の実施形態に係る検出ブロックについて説明するための図である。 図５は、第１の実施形態に係る検出ブロックについて説明するための図である。 図６は、延長用チップにＤＡＳチップが積層される場合を説明するための図である。 図７は、検出ブロックの拡大について説明するための図である。 図８は、制御回路の位置について説明するための図である。 図９は、制御回路の位置について説明するための図である。

以下、図面を参照して、実施形態に係るＸ線コンピュータ断層撮影（ＣＴ：Computed Tomography）装置及びＸ線検出器を説明する。

（第１の実施形態）
図１は、第１の実施形態に係るＸ線ＣＴ装置の構成例を示すブロック図である。図１に示すように、第１の実施形態に係るＸ線ＣＴ装置は、架台装置１０と、寝台装置２０と、コンソール装置３０とを有する。

架台装置１０は、被検体ＰにＸ線を照射してＸ線検出データを収集する装置である。架台装置１０は、高電圧発生部１１と、Ｘ線管１２と、Ｘ線検出部１３と、収集部１４と、回転フレーム１５と、架台駆動部１６とを有する。

高電圧発生部１１は、高電圧を発生し、発生した高電圧をＸ線管１２に供給する装置である。Ｘ線管１２は、高電圧発生部１１から供給された高電圧によりＸ線を発生する真空管であり、Ｘ線管１２が発生したＸ線は、被検体Ｐに対して照射される。

Ｘ線検出部１３は、Ｘ線管１２から照射されて被検体Ｐを透過したＸ線を検出する。Ｘ線検出部１３は、例えば、格子状に複数のＸ線検出素子（以下、単に「検出素子」と表記する）が配列された２次元アレイ型検出器である。なお、格子状に配列された検出素子の配列方向のうち、被検体Ｐの体軸方向に対応する方向は「スライス方向」と称され、スライス方向に直交する方向は「チャンネル方向」と称される。また、Ｘ線検出部１３の２次元アレイ型構造は、必ずしも平坦な構造とは限らず、湾曲していても良い。

図２は、第１の実施形態に係るＸ線検出部１３における検出素子配列の一例を示す図である。図２には、Ｘ線の照射方向から見た検出素子の配列を例示する。図２に示すように、Ｘ線検出部１３において、各検出素子は、スライス方向及びチャンネル方向に格子状に配列される。なお、ここでは、説明の都合上、検出素子の配列のみを例示するが、各検出素子は、回路基板上に形成される。

回転フレーム１５は、円環状に形成されたフレームである。回転フレーム１５は、Ｘ線管１２とＸ線検出部１３とを被検体Ｐを挟んで対向するように支持する。架台駆動部１６は、回転フレーム１５を回転駆動させることで、被検体Ｐを中心とした円軌道上でＸ線管１２及びＸ線検出部１３を回転させる装置である。

収集部１４は、Ｘ線検出部１３によって検出されたＸ線の信号を収集して、デジタル信号のデータ（Ｘ線検出データ）を生成し、生成したＸ線検出データをコンソール装置３０に送信する。収集部１４は、複数のＤＡＳ（Data Acquisition System）チップを備える。例えば、ＤＡＳチップは、Ｘ線検出部１３の検出素子によってそれぞれ検出されたＸ線の信号に対して、増幅処理やＡ／Ｄ変換処理等を行なってＸ線検出データを生成する。そして、ＤＡＳチップは、生成したＸ線検出データをコンソール装置３０に送信する。なお、Ｘ線検出部１３及び収集部１４は、Ｘ線検出器に含まれる。

寝台装置２０は、被検体Ｐを載せる装置であり、図１に示すように、天板２２と、寝台駆動装置２１とを有する。天板２２は、被検体Ｐが載置されるベッドであり、寝台駆動装置２１は、天板２２を被検体Ｐの体軸方向（Ｚ軸方向）へ移動させることで、被検体Ｐを回転フレーム１５内に移動させる。

コンソール装置３０は、操作者によるＸ線ＣＴ装置の操作を受け付けるとともに、架台装置１０によって生成されたＸ線検出データから断層画像データやボリュームデータを再構成する装置である。図１に示すように、コンソール装置３０は、入力装置３１と、表示装置３２と、スキャン制御部３３と、前処理部３４と、投影データ記憶部３５と、画像再構成部３６と、画像記憶部３７と、システム制御部３８とを有する。

入力装置３１は、Ｘ線ＣＴ装置を操作する医師や技師などの操作者が各種指示を入力するためのマウス、キーボード、ボタン、トラックボール、ジョイスティックなどを有し、操作者から受け付けた各種コマンドを、後述するシステム制御部３８に転送する。

表示装置３２は、入力装置３１を介して操作者から指示を受け付けるためのＧＵＩ（Graphical User Interface）を表示したり、後述する画像記憶部３７が記憶する画像を表示したりするためのモニタを有する。

スキャン制御部３３は、高電圧発生部１１、架台駆動部１６、データ収集部１４及び寝台駆動装置２１の動作を制御する。これにより、スキャン制御部３３は、架台装置１０における被検体ＰのＸ線スキャン処理、Ｘ線検出データの収集処理及びＸ線検出データに対するデータ処理を制御する。

具体的には、スキャン制御部３３は、回転フレーム１５を回転させながら、Ｘ線管１２からＸ線を連続的、又は、間欠的に照射させることで、Ｘ線スキャンを実行させる。例えば、スキャン制御部３３は、天板２２を移動させながら回転フレーム１５を連続回転させて撮影を行なうヘリカルスキャンや、被検体Ｐの位置を固定したままで回転フレーム１５を１回転又は連続回転させて撮影を行なうコンベンショナルスキャンを実行させる。

前処理部３４は、収集部１４から送信されたＸ線検出データに対して、対数変換処理や、オフセット補正、感度補正、ビームハードニング補正等の補正処理を行なうことで、投影データを生成する。投影データ記憶部３５は、前処理部３４により生成された投影データを記憶する。

画像再構成部３６は、投影データ記憶部３５が記憶する投影データから各種画像を生成し、生成した画像を画像記憶部３７に格納する。例えば、画像再構成部３６は、投影データを逆投影処理（例えば、ＦＢＰ（Filtered Back Projection）法による逆投影処理）することでＸ線ＣＴ画像を再構成し、再構成したＸ線ＣＴ画像を画像記憶部３７に格納する。

システム制御部３８は、架台装置１０、寝台装置２０及びコンソール装置３０の動作を制御することによって、Ｘ線ＣＴ装置の全体制御を行う。具体的には、システム制御部３８は、スキャン制御部３３を制御することで、架台装置１０及び寝台装置２０によるＸ線検出データ群の収集処理を制御する。また、システム制御部３８は、前処理部３４や、画像再構成部３６を制御することで、コンソール装置３０における画像処理を制御する。また、システム制御部３８は、画像記憶部３７が記憶する各種画像を、表示装置３２に表示するように制御する。

以上、第１の実施形態に係るＸ線ＣＴ装置の全体構成について説明した。かかる構成のもと、第１の実施形態に係るＸ線ＣＴ装置は、より高精細なＸ線検出を可能にするように構成される。

図３は、第１の実施形態に係るＸ線検出部１３の構造を説明するための図である。図３には、スライス方向から見たＸ線検出部１３の構造を例示する。図３に示すように、Ｘ線検出部１３は、チャンネル方向に複数の検出ブロック１３０を有する。それぞれの検出ブロック１３０は、Ｘ線の照射方向（図中片矢印）に直交するように、円弧状に連結されている。なお、図３では、検出ブロック１３０が５つ連結された場合を例示するが、これに限定されるものではなく、任意数の検出ブロック１３０が連結されて良い。

また、検出ブロック１３０は、Ｘ線の照射方向から順に、コリメータ１３１、シンチレータ１３２、ＰＤ（Photodiode）チップ１３３、延長用チップ１３４、及び基板１３５を有する。

コリメータ１３１は、Ｘ線検出部１３に入射するＸ線から散乱線を除去する。例えば、コリメータ１３１は、スライス方向及びチャンネル方向に格子状に配列されたコリメータ板によって形成される。これにより、コリメータ１３１を経てシンチレータ１３２に入射するＸ線から、散乱線が除去される。

シンチレータ１３２は、Ｘ線の入射によって光（シンチレータ光）を発生する。例えば、シンチレータ１３２は、コリメータ１３１を経て入射したＸ線のエネルギーに応じた光量のシンチレータ光を発生する。

ＰＤチップ１３３は、延長用チップ１３４に積層される半導体チップである。ＰＤチップ１３３は、Ｘ線の信号を電気信号に変換する。例えば、ＰＤチップ１３３は、シンチレータ１３２によって発生したシンチレータ光のエネルギーに応じて、シンチレータ光を電気信号に変換して出力する。

ここで、Ｘ線検出部１３に入射されるＸ線は、コリメータ１３１によって形成された格子を経ることで、格子で区切られた領域のＸ線ごとに、シンチレータ１３２にてシンチレータ光に変換される。そして、この領域ごとに変換されたシンチレータ光が、ＰＤチップ１３３にて電気信号に変換される。すなわち、コリメータ１３１の格子で区切られた領域のシンチレータ１３２及びＰＤチップ１３３が、１つのＸ線検出素子として機能する。

延長用チップ１３４は、ＰＤチップ１３３と同一の素材で形成され、基板１３５に積層される半導体チップである。例えば、延長用チップ１３４は、ＰＤチップ１３３によって出力されたそれぞれの電気信号を、基板１３５に伝達する。

基板１３５は、延長用チップ１３４から伝達された電気信号を受け取って、収集部１４に出力する。

図４及び図５は、第１の実施形態に係る検出ブロック１３０について説明するための図である。図４には、ＰＤチップ１３３、延長用チップ１３４、及び基板１３５の斜視図を例示する。図５には、ＰＤチップ１３３、延長用チップ１３４、及び基板１３５の断面図を例示する。なお、図４及び図５では、コリメータ１３１及びシンチレータ１３２の図示を省略している。

図４に示すように、検出ブロック１３０は、基板１３５の上に延長用チップ１３４が積層され、更にその上にＰＤチップ１３３が積層される。ここで、Ｘ線検出部１３のチャンネル方向におけるＰＤチップ１３３の幅と、延長用チップ１３４の幅と、及び基板１３５の幅とは、略同一である。ここで言う略同一とは、それぞれの幅はおよそ一致するものの、複数の検出ブロック１３０を円弧状に連結するために、Ｘ線管１２に近いものほど狭くなることを指す（図３参照）。また、ＰＤチップ１３３は、延長用チップ１３４のスライス方向における略中心に積層される。

図５には、図４の検出ブロック１３０の、Ｘ線の照射方向とスライス方向とに平行な面における断面図を示す。

図５に示すように、延長用チップ１３４は、ＰＤチップ１３３側のボール状電極１３６と、ボール状電極１３６よりピッチ（幅）が大きい、基板１３５側のボール状電極１３７とを１対１で配線する。ボール状電極１３６及びボール状電極１３７は、半田ボール等の電極である。

ボール状電極１３６は、ＰＤチップ１３３の底面のうち、コリメータ１３１の格子で区切られた領域ごとに１つずつ配置され、ＰＤチップ１３３と延長用チップ１３４とを接続する。図５に示す例では、ＰＤチップ１３３は、１５個の領域に区切られており、それぞれの領域にボール状電極１３６が１つずつ配置されている。なお、図５では説明の都合上、延長用チップ１３４のＰＤチップ１３３側の面を「上面」と表記し、基板１３５側の面を「下面」と表記する。

また、延長用チップ１３４は、ＰＤチップ１３３と接続するボール状電極１３６の数と同数のボール状電極１３７を用いて、基板１３５と電気的に接続される。図５に示す例では、延長用チップ１３４は、１５個のボール状電極１３７を用いて、基板１３５と接続される。

また、延長用チップ１３４は、上面のボール状電極１３６と、下面のボール状電極１３７とを１対１で繋ぐ接続パッド及び貫通電極を有する。ここで、ボール状電極１３６のピッチはボール状電極１３７のピッチより小さいので、信号ラインは、ボール状電極１３７で接続可能なピッチとなるまで延長用チップ１３４上で引き回されることになる。具体的には、貫通電極は、各ボール状電極１３７の位置において、延長用チップ１３４の上面と下面とを貫通するように設けられる。また、信号ラインは、延長用チップ１３４の上面において、各貫通電極と各ボール状電極１３６とを繋ぐように設けられる。これにより、延長用チップ１３４は、ＰＤチップ１３３によって出力されたそれぞれの電気信号を、基板１３５の所定の電極に１対１で伝達する。

ここで、一般に、半導体チップ及び基板は、異なる素材で形成される。このような場合、半導体チップ及び基板の互いに対向する面において、両者の接続パッドを精密に合わせるのは難しい。このため、半導体チップと基板とをＢＧＡ（Ball Grid Array）方式で繋ぐ場合、ボール状電極のピッチ（幅）を狭めるには限界がある。例えば、図５の例では、延長用チップ１３４と基板１３５とをボール状電極１３７で接続する場合、ボール状電極１３７のピッチを狭めるには限界がある。

これに対して、第１の実施形態に係る延長用チップ１３４は、ＰＤチップ１３３と同じ素材で形成される。例えば、延長用チップ１３４及びＰＤチップ１３３は、シリコンウェハ（シリコン）で形成される。このため、延長用チップ１３４及びＰＤチップ１３３の互いに対向する面において、半導体プロセスにより両者の接続パッドを精密に合わせることができる。したがって、延長用チップ１３４及びＰＤチップ１３３を小さなボール状電極１３６で接続することができるので、ボール状電極１３６のピッチをボール状電極１３７のピッチより狭めることが可能となる。

すなわち、Ｘ線検出部１３は、ボール状電極１３６のピッチに応じて、検出素子のピッチを狭めることができる。このため、Ｘ線検出部１３は、より高精細なＸ線検出を可能にする。

ところで、スライス方向における延長用チップ１３４の幅が、ＰＤチップ１３３の幅よりも広いのは、ボール状電極１３６のピッチをボール状電極１３７のピッチより狭めたことに起因する。すなわち、Ｎ個の検出素子によって検出されたＸ線の信号を、束ねること無く基板１３５で同時に収集するためには、Ｎ個のボール状電極１３６と、Ｎ個のボール状電極１３７とが必要になる。ここで、ボール状電極１３７のピッチは、ボール状電極１３６のピッチよりも広いので、それぞれが同数（Ｎ個）であれば、ボール状電極１３７の配置に要する面積の方が広くなる。このため、スライス方向における延長用チップ１３４の幅は、ＰＤチップ１３３の幅よりも広くなる。

なお、図５の例では、スライス方向においてボール状電極１３６のピッチを狭めることで、高精細化を実現する場合を説明したが、チャンネル方向についても同様に高精細化することが可能である。この場合においても、高精細化に伴って、ボール状電極１３７の配置に要する面積は広くなる。ただし、上述したように、Ｘ線検出部１３のチャンネル方向におけるＰＤチップ１３３の幅と、延長用チップ１３４の幅と、及び基板１３５の幅とは、略同一である（図４）。このため、チャンネル方向に高精細化した場合にも、延長用チップ１３４のチャンネル方向の幅は変えずに、スライス方向の幅を広げることで、ボール状電極１３７を配置するための面積が確保される。

また、図４及び図５では、ＰＤチップ１３３が延長用チップ１３４のスライス方向における略中心に積層される場合を説明したが、実施形態はこれに限定されるものではない。ＰＤチップ１３３は、中心に限らず、延長用チップ１３４上に積層されていれば良い。

上述してきたように、第１の実施形態に係るＸ線ＣＴ装置は、基板１３５と、基板１３５に積層される延長用チップ１３４と、延長用チップ１３４に積層され、Ｘ線の信号を電気信号に変換するＰＤチップ１３３とを備えるＸ線検出器を備える。また、延長用チップ１３４は、ＰＤチップ１３３と同一の素材で形成され、ＰＤチップ１３３側のボール状電極１３６と、ボール状電極１３６より大きい、基板１３５側のボール状電極１３７とを１対１で配線する。このため、第１の実施形態に係るＸ線ＣＴ装置は、より高精細なＸ線検出を可能にする。

なお、上記の実施形態では、ＰＤチップ１３３と、延長用チップ１３４と、基板１３５とがそれぞれ１対１で積層される場合を説明したが、実施形態はこれに限定されるものではない。例えば、１つの延長用チップ１３４上に複数のＰＤチップ１３３が積層されてもよいし、１つの基板１３５上に複数の延長用チップ１３４が積層されてもよい。

（その他の実施形態）
さて、これまで第１の実施形態について説明したが、これ以外にも、種々の異なる形態にて実施されて良い。

（延長用チップ１３４へのＤＡＳチップの積層）
第１の実施形態では、延長用チップ１３４にＰＤチップ１３３が積層される場合を説明したが、延長用チップ１３４には、ＰＤチップ１３３とは別にＤＡＳチップが積層されても良い。

図６は、延長用チップ１３４にＤＡＳチップ１４１が積層される場合を説明するための図である。図６には、図５の断面図と同様の平面における断面図を例示する。

図６に示すように、ＤＡＳチップ１４１は、ＰＤチップ１３３とは別に、ボール状電極１３６を用いて延長用チップ１３４上に積層される。ここで、ＤＡＳチップ１４１の素材についてもＰＤチップ１３３及び延長用チップ１３４と同じ素材（例えばシリコンウェハ）で形成することで、ボール状電極１３７より小さいボール状電極１３６を用いることが可能となる。また、ＤＡＳチップ１４１は、ＰＤチップ１３３から出力される電気信号（アナログ信号）をデジタル信号に変換する。

ここで、延長用チップ１３４は、ＰＤチップ１３３側の面のボール状電極１３６と、基板１３５側の面のボール状電極１３７と、ＤＡＳチップ１４１側の面のボール状電極１３６とを１対１で繋ぐ接続パッド及び貫通電極を有する。具体的には、アナログ信号用の信号ラインは、延長用チップ１３４の上面において、ＰＤチップ１３３側のボール状電極１３６とＤＡＳチップ１４１側のボール状電極１３６とを１対１で繋ぐように設けられる。また、貫通電極は、各ボール状電極１３７の位置において、延長用チップ１３４の上面と下面とを貫通するように設けられる。また、ＤＡＳチップ１４１によって変換されたデジタル信号用の信号ラインは、ＤＡＳチップ１４１側のボール状電極１３６と、各ボール状電極１３７の位置に設けられた各貫通電極とを１対１で繋ぐように設けられる。

これにより、延長用チップ１３４は、ＰＤチップ１３３によって出力されたそれぞれの電気信号を、ＤＡＳチップ１４１の所定の電極に１対１で伝達する。そして、ＤＡＳチップ１４１は、ＰＤチップ１３３によってそれぞれ検出されたＸ線の信号に対して、増幅処理やＡ／Ｄ変換処理等を行なう。延長用チップ１３４は、ＤＡＳチップ１４１による処理後のデジタル信号を、基板１３５へ伝達する。

これにより、Ｘ線ＣＴ装置は、ＰＤチップ１３３で検出されたＸ線の信号がアナログの信号として伝達される距離を短くすることが可能となる。このため、Ｘ線ＣＴ装置は、Ｓ／Ｎ比を改善することができる。

なお、図６では、ピッチの狭いボール状電極１３６によって、延長用チップ１３４とＤＡＳチップ１４１とが接続される場合を示したが、これに限らず、ボール状電極１３７によって接続されても良い。

（検出ブロック１３０の拡大）
また、例えば、第１の実施形態において説明した検出ブロック１３０をスライス方向に２つ並べることで、検出ブロック１３０を拡大しても良い。

図７は、検出ブロック１３０の拡大について説明するための図である。図７には、図５の断面図と同様の平面における断面図を例示する。

図７に示すように、ＰＤチップ１３３は、延長用チップ１３４のスライス方向における端部に積層される。また、検出ブロック１３０は、ＰＤチップ１３３が延長用チップ１３４のスライス方向における端部に積層された半導体チップ積層体が、積層された側の端部が対向するようにスライス方向に２つ並べられた構造を有する。

このように、検出ブロック１３０を拡大することで、延長用チップ１３４の半導体チップとしての大きさに、製造限界があったとしても、その大きさ以上の検出ブロック１３０を作成することができる。これにより、Ｘ線ＣＴ装置は、同時に受信可能なスライス方向の幅を確保することが可能となる。

（制御回路の位置）
また、例えば、Ｘ線検出器に、各素子（検出素子）により変換された電気信号の読み出しを制御する制御回路が含まれる場合がある。この場合、延長用チップ１３４が、この制御回路を備えてもよい。

図８及び図９は、制御回路の位置について説明するための図である。図８には、ＰＤチップ１３３、延長用チップ１３４、及び基板１３５の断面図を例示する。図９には、図８のＰＤチップ１３３を、シンチレータ１３２側から見た図を例示する。

図８及び図９に示すように、例えば、ＰＤチップ１３３は、シンチレータ１３２側の面上に複数の検出素子１３３Ａが形成される。この検出素子１３３Ａは、例えば、ＰＤ（Photodiode）により構成され、シンチレータ１３２から発生したシンチレータ光のエネルギーに応じて、シンチレータ光を電気信号に変換し、蓄積する素子である。なお、高精細化のため、一つ一つの検出素子１３３Ａは、ボール状電極１３６と同程度、若しくはボール状電極１３６より少し大きい程度の面積（広さ）を有し、シンチレータ１３２ごとに配置される（図８参照）。

そして、検出素子１３３Ａに蓄積された電気信号を読み出すために、例えば、各検出素子１３３Ａは、制御回路１３４Ａと接続されている。それぞれの制御回路１３４Ａは、例えば、スイッチを有し、スライス方向に配置された信号ライン１３４Ｂによって接続されている（図９参照）。つまり、それぞれの制御回路１３４Ａは、スイッチのＯＮ／ＯＦＦを適宜切り替えることで、例えば、逐次収集方式におけるチャネル方向の読み出しタイミングを揃えたり、同時収集方式におけるスライス厚の変更を行ったりする。なお、図９において、制御回路１３４Ａ及び信号ライン１３４Ｂは、ＰＤチップ１３３上に存在せず、ＰＤチップ１３３の下層である延長用チップ１３４上に配置されるため、破線で示している。

ここで、延長用チップ１３４は、制御回路１３４Ａを備える。つまり、ＰＤチップ１３３上の検出素子１３３Ａからの電気信号の読み出しを、延長用チップ１３４上に設けられた制御回路１３４Ａが制御する。これにより、Ｘ線検出器は、ＰＤチップ１３３上に制御回路１３４Ａを備える必要がなくなる。このため、Ｘ線検出器は、ＰＤチップ１３３上における検出素子１３３Ａの面積の割合、つまり、有感領域を広げることが可能となる。

言い換えると、ＰＤチップ１３３上に制御回路１３４Ａを設ける場合には、例えば、それぞれの検出素子１３３Ａの間に設けることとなる。この場合、制御回路１３４Ａの大きさに応じて、検出素子１３３Ａの面積を狭めることになるため、ＰＤチップ１３３上の有感領域は狭くなる。これに対し、延長用チップ１３４が制御回路１３４Ａを備える場合には、ＰＤチップ１３３上に制御回路１３４Ａを設けないので、ＰＤチップ１３３上の有感領域を十分に確保することができる。

また、この場合、基盤１３５上にも、制御回路１３４Ａを設ける必要がなくなる。このため、Ｘ線検出器は、基盤１３５自体の狭小化にも寄与することが可能となる。

なお、上記の例は一例に過ぎない。例えば、図８では、延長用チップ１３４が５つの制御回路１３４Ａを備える場合を例示したが、実施形態はこれに限定されるものではない。例えば、延長用チップ１３４は、必要に応じて任意数の制御回路１３４Ａを備えていてもよい。

以上説明した少なくともひとつの実施形態によれば、より高精細なＸ線検出を可能にする。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１０ 架台装置
１３ Ｘ線検出部
１３３ ＰＤチップ
１３４ 延長用チップ
１３５ 基板

Claims (11)

1. Ｘ線を電気信号に変換する複数の素子を含む第１半導体チップと、
   各素子からの電気信号を収集する基板と、
   前記第１半導体チップと前記基板の間に設けられ、前記第１半導体チップと同一の素材で形成された第２半導体チップと、
   前記第１半導体チップの各素子と前記第２半導体チップとを接続する複数の第１電極と、
   前記第２半導体チップと前記基板とを接続し、前記第１電極よりも大きい複数の第２電極と
   を備えるＸ線検出器を備え、
   前記第２半導体チップは、前記複数の第１電極と前記複数の第２電極とを１対１で配線し、
   前記第１半導体チップは、前記第２半導体チップのスライス方向における端部に積層され、
   前記Ｘ線検出器は、前記第１半導体チップが前記第２半導体チップのスライス方向における端部に積層された半導体チップ積層体が、前記端部が対向するようにスライス方向に２つ並べられた構造を有する、
   Ｘ線コンピュータ断層撮影装置。
2. 前記第２半導体チップは、前記第２電極の位置に前記基板側の面と前記第１半導体チップ側の面とを貫通する貫通電極を備えるとともに、前記第１半導体チップ側の面において当該貫通電極と前記第１電極とを繋ぐ信号ラインを備える、請求項１に記載のＸ線コンピュータ断層撮影装置。
3. 前記Ｘ線検出器の回転方向における前記基板の幅と、前記第１半導体チップの幅と、前記第２半導体チップの幅とは、略同一である、請求項１又は２に記載のＸ線コンピュータ断層撮影装置。
4. 前記第１半導体チップは、前記第２半導体チップのスライス方向における略中心に積層される、請求項１〜３のいずれか一つに記載のＸ線コンピュータ断層撮影装置。
5. 前記第１半導体チップ及び前記第２半導体チップは、シリコンにより形成される、請求項１〜４のいずれか一つに記載のＸ線コンピュータ断層撮影装置。
6. 前記第２半導体チップは、各素子により変換された電気信号の読み出しを制御する制御回路を備える、請求項１〜５のいずれか一つに記載のＸ線コンピュータ断層撮影装置。
7. Ｘ線を電気信号に変換する複数の素子を含む第１半導体チップと、
   各素子からの電気信号を収集する基板と、
   前記第１半導体チップと前記基板の間に設けられ、前記第１半導体チップと同一の素材で形成された第２半導体チップと、
   前記第２半導体チップに積層され、前記電気信号をデジタル信号に変換する第３半導体チップと
   前記第１半導体チップの各素子と前記第２半導体チップとを接続する複数の第１電極と、
   前記第２半導体チップと前記基板とを接続し、前記第１電極よりも大きい複数の第２電極と、
   前記第２半導体チップと前記第３半導体チップとを接続する複数の第３電極と
   を備えるＸ線検出器を備え、
   前記第２半導体チップは、前記複数の第１電極と前記複数の第３電極とを１対１で配線し、前記複数の第３電極と前記複数の第２電極とを１対１で配線する、Ｘ線コンピュータ断層撮影装置。
8. 前記第２半導体チップは、前記第１半導体チップ側の面において前記第１電極と前記第３電極とを繋ぐ信号ラインを備えるとともに、前記第２電極の位置に前記基板側の面と前記第１半導体チップ側の面とを貫通する貫通電極を備え、前記第１半導体チップ側の面において当該貫通電極と前記第３電極とを繋ぐ信号ラインを備えることを特徴とする請求項７に記載のＸ線コンピュータ断層撮影装置。
9. 前記第２半導体チップは、各素子により変換された電気信号の読み出しを制御する制御回路を備える、請求項７に記載のＸ線コンピュータ断層撮影装置。
10. Ｘ線を電気信号に変換する複数の素子を含む第１半導体チップと、
    各素子からの電気信号を収集する基板と、
    前記第１半導体チップと前記基板の間に設けられ、前記第１半導体チップと同一の素材で形成された第２半導体チップと、
    前記第１半導体チップの各素子と前記第２半導体チップとを接続する複数の第１電極と、
    前記第２半導体チップと前記基板とを接続し、前記第１電極よりも大きい複数の第２電極と
    を備えるＸ線検出器であって、
    前記第１半導体チップは、前記第２半導体チップのスライス方向における端部に積層され、
    前記Ｘ線検出器は、前記第１半導体チップが前記第２半導体チップのスライス方向における端部に積層された半導体チップ積層体が、前記端部が対向するようにスライス方向に２つ並べられた構造を有する、
    Ｘ線検出器。
11. 前記第２半導体チップは、各素子により変換された電気信号の読み出しを制御する制御回路を備える、請求項１０に記載のＸ線検出器。
    
    
    

Images