JP6548825B2 - 半田パッド、半田パッドを含む半導体チップ及びその形成方法 - Google Patents
半田パッド、半田パッドを含む半導体チップ及びその形成方法 Download PDFInfo
- Publication number
- JP6548825B2 JP6548825B2 JP2018521022A JP2018521022A JP6548825B2 JP 6548825 B2 JP6548825 B2 JP 6548825B2 JP 2018521022 A JP2018521022 A JP 2018521022A JP 2018521022 A JP2018521022 A JP 2018521022A JP 6548825 B2 JP6548825 B2 JP 6548825B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- contact pad
- forming
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/804—Containers or encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/811—Interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/069—Manufacture or treatment of conductive parts of the interconnections by forming self-aligned vias or self-aligned contact plugs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/9415—Dispositions of bond pads relative to the surface, e.g. recessed, protruding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/941—Dispositions of bond pads
- H10W72/942—Dispositions of bond pads relative to underlying supporting features, e.g. bond pads, RDLs or vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/981—Auxiliary members, e.g. spacers
- H10W72/983—Reinforcing structures, e.g. collars
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
Description
(1)第1誘電体層315上にバリヤ層3121を成膜するステップ。ここでバリヤ層3121はチタンで作られ、このバリヤ層3121は第1誘電体層315に密着して一体化される。
(2)バリヤ層3121上に中間金属層3122を成膜するステップ。ここで中間金属層3122はアルミニウム−銅合金で作られ、バリヤ層3121は中間金属層に十分接合される。
(3)アルミニウム−銅合金層3112上に反射防止層3123を成膜するステップ。ここで反射防止層3123は窒化チタンで作られ、かつ反射防止層3123はエッチング工程における反射防止層として作用する。
(4)ホトレジストを用いてシリコンウェハをインプリントし、エッチング工程を実行することによりコンタクトパッドと同一形状を有する第2金属層312を形成するステップ。
(1)第2金属層312の形成後に第2金属層312上に第2誘電体層316を形成するステップ。ここで第2誘電体層316は酸化シリコン又は窒化シリコンで作られてよい。
(2)第2誘電体層316をエッチングして誘電体層316に開口を形成するステップ。ここで第2金属層312はこの開口の底部に露出される。
(3)開口の底部および側壁にバリヤ層3162を成膜するステップ。ここでバリヤ層3162はチタンで作られる。
(4)バリヤ層3162の上に拡散バリヤ層3163を成膜するステップ。ここで拡散バリヤ層は窒化チタンで作られる。
(5)開口を充填するフィラー金属3164を開口内に成膜するステップ。この実施形態ではフィラー金属3164は、空洞無しで開口を充填可能でありかつ良好な研削、研磨特性を有するタングステンで作られ、バリヤ層3162がフィラー金属3164と第2誘電体層316の間の接着剤の役割をし、拡散バリヤ層3163はフィラー金属3164の拡散阻止のために使用される。
(6)フィラー金属3164を研削および研磨して、フィラー金属3164の高さを第2誘電体層316の表面と同じ高さとするステップ。
Claims (14)
- 少なくとも2つの金属層と、
隣接する金属層の間に位置する誘電体層と、
を備えるコンタクトパッドであって、
前記コンタクトパッド上にレーザ穴あけ領域が配置され、前記レーザ穴あけ領域に対応する前記誘電体層の位置に開口が配置され、前記開口に金属プラグが配置され、かつ前記金属プラグの両端はそれぞれ隣接する金属層に接触しているとともに、
前記金属プラグは、
前記金属層に接触する前記開口の底部と前記開口の側壁に形成されたバリヤ層と、
前記バリヤ層上に位置する拡散バリヤ層と、
前記拡散バリヤ層上に位置して前記開口を充填するフィラー金属と、
を備え
前記レーザ穴あけ領域にレーザ穴が配置され、かつ前記レーザ穴は前記金属層と前記金属プラグを順次貫通している、
コンタクトパッド。 - 前記フィラー金属はタングステンで作られ、前記バリヤ層はチタンで作られ、かつ前記拡散バリヤ層は窒化チタンで作られている、請求項1に記載のコンタクトパッド。
- 前記誘電体層内に前記開口の位置とは異なる領域に少なくとも1つの開口をさらに備え、前記少なくとも1つの開口内に導電性プラグが形成され、かつ前記導電性プラグの両端が隣接する金属層にそれぞれ電気的に接続されている、請求項2に記載のコンタクトパッド。
- 前記導電性プラグ及び前記金属プラグは、同一材料から作られかつ同一構造を有する、請求項3に記載のコンタクトパッド。
- 前記金属層は、前記コンタクトパッドの保護層又は誘電体層に密着して一体化されたバリヤ層を備え、中間金属層が前記バリヤ層に接合され、かつ反射防止層が前記中間金属層に成膜されている、請求項1に記載のコンタクトパッド。
- 前記バリヤ層はチタンで作られ、前記中間金属層はアルミニウム−銅合金で作られ、かつ前記反射防止層は窒化チタンで作られている、請求項5に記載のコンタクトパッド。
- 請求項1〜請求項6のいずれか1項に記載のコンタクトパッドを有する、半導体チップ。
- 半導体チップのコンタクトパッドを形成する方法であって、
(a)金属層を形成するステップと、
(b)前記金属層上に誘電体層を形成するステップと、
(c)前記誘電体層内に金属プラグを形成するステップであって、前記金属プラグはレーザ穴あけ領域内に位置するステップと、
(d)前記誘電体層上に別の金属層を形成するステップと、
を含み、
前記誘電体層内に前記金属プラグを形成するステップが、
エッチング工程を用いて前記誘電体層に開口を形成するステップと、
成膜工程を用いて前記開口の底部と前記開口の側壁にバリヤ層を形成するステップと、
前記成膜工程を用いて前記バリヤ層上に拡散バリヤ層を形成するステップと、
前記成膜工程を用いて前記拡散バリヤ層の前記開口を充填するフィラー金属を形成するステップと、を含み、
前記金属層と前記金属プラグを順次貫通するレーザ穴は、前記コンタクトパッドの前記レーザ穴あけ領域に形成される、
コンタクトパッドの形成方法。 - 前記フィラー金属はタングステンで作られ、前記バリヤ層はチタンで作られ、かつ前記拡散バリヤ層は窒化チタンで作られる、請求項8に記載のコンタクトパッドの形成方法。
- 前記開口の位置とは別の領域に少なくとも1つの開口を配置し、前記少なくとも1つの開口内に導電性プラグを形成するステップをさらに含み、
前記導電性プラグの両端は、隣接する金属層にそれぞれ電気的に接続される、請求項9に記載のコンタクトパッドの形成方法。 - 前記導電性プラグと前記金属プラグは同一の材料と方法で形成される、請求項10に記載のコンタクトパッドの形成方法。
- 前記金属層の形成ステップは、
成膜工程を用いて前記コンタクトパッドの保護層又は前記誘電体層にバリヤ層を成膜するステップと、
前記成膜工程を用いて前記バリヤ層上に中間金属層を成膜するステップと、
前記成膜工程を用いて前記中間金属層上に反射防止層を成膜するステップと、
ホトレジストを用いてシリコンウェハをインプリントし、エッチング工程を実行することによって前記コンタクトパッドと同一形状を有する金属層を形成するステップと、
を含む、請求項8に記載のコンタクトパッドの形成方法。 - 前記バリヤ層はチタンで作られ、前記中間金属層はアルミニウム−銅合金で作られ、かつ前記反射防止層は窒化チタンで作られる、請求項12に記載のコンタクトパッドの形成方法。
- 前記ステップ(b)からステップ(d)が複数の金属層と誘電体層を形成するために反復される、請求項8に記載のコンタクトパッドの形成方法。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201511009450.8 | 2015-12-29 | ||
| CN201521116234.9 | 2015-12-29 | ||
| CN201511009450.8A CN105489582B (zh) | 2015-12-29 | 2015-12-29 | 半导体芯片及其形成方法 |
| CN201521116234.9U CN205452270U (zh) | 2015-12-29 | 2015-12-29 | 半导体芯片 |
| PCT/CN2016/102136 WO2017113932A1 (zh) | 2015-12-29 | 2016-10-14 | 焊垫、包括焊垫的半导体芯片及形成方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2018531520A JP2018531520A (ja) | 2018-10-25 |
| JP2018531520A6 JP2018531520A6 (ja) | 2018-12-13 |
| JP6548825B2 true JP6548825B2 (ja) | 2019-07-24 |
Family
ID=59224632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018521022A Active JP6548825B2 (ja) | 2015-12-29 | 2016-10-14 | 半田パッド、半田パッドを含む半導体チップ及びその形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20190074258A1 (ja) |
| JP (1) | JP6548825B2 (ja) |
| KR (1) | KR102029915B1 (ja) |
| WO (1) | WO2017113932A1 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111081647B (zh) * | 2018-10-22 | 2025-02-07 | 长鑫存储技术有限公司 | 芯片内护城河结构及其制造方法 |
| CN113363172B (zh) * | 2020-03-04 | 2024-09-27 | 合肥晶合集成电路股份有限公司 | 嵌入式焊盘结构的制作方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004235586A (ja) * | 2003-01-31 | 2004-08-19 | Sony Corp | 半導体装置 |
| JP2007042662A (ja) * | 2003-10-20 | 2007-02-15 | Renesas Technology Corp | 半導体装置 |
| JP2006203025A (ja) * | 2005-01-21 | 2006-08-03 | Seiko Epson Corp | 半導体装置及びその製造方法 |
| JP2008172018A (ja) * | 2007-01-11 | 2008-07-24 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| KR20080067129A (ko) * | 2007-01-15 | 2008-07-18 | 삼성전자주식회사 | 다층 패드를 갖는 반도체 소자 |
| US8749028B2 (en) * | 2009-07-01 | 2014-06-10 | Hitachi, Ltd. | Semiconductor device with silicon through electrode and moisture barrier |
| JP5418044B2 (ja) * | 2009-07-30 | 2014-02-19 | ソニー株式会社 | 固体撮像装置およびその製造方法 |
| TWI399148B (zh) * | 2009-09-15 | 2013-06-11 | 欣興電子股份有限公司 | 電路板焊接墊結構及其製法 |
| JP5412316B2 (ja) * | 2010-02-23 | 2014-02-12 | パナソニック株式会社 | 半導体装置、積層型半導体装置及び半導体装置の製造方法 |
| US8581386B2 (en) * | 2010-02-26 | 2013-11-12 | Yu-Lin Yen | Chip package |
| US8431977B2 (en) * | 2010-06-10 | 2013-04-30 | Megica Corporation | Wafer level processing method and structure to manufacture semiconductor chip |
| JP5958732B2 (ja) * | 2011-03-11 | 2016-08-02 | ソニー株式会社 | 半導体装置、製造方法、および電子機器 |
| CN102446757A (zh) * | 2011-10-12 | 2012-05-09 | 上海华力微电子有限公司 | 一种双层钝化保护层的铝衬垫的制造方法 |
| US8796805B2 (en) * | 2012-09-05 | 2014-08-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple metal film stack in BSI chips |
| JP6027452B2 (ja) * | 2013-02-01 | 2016-11-16 | エスアイアイ・セミコンダクタ株式会社 | 半導体装置 |
| KR102079283B1 (ko) * | 2013-10-15 | 2020-02-19 | 삼성전자 주식회사 | Tsv 구조를 구비한 집적회로 소자 및 그 제조 방법 |
| CN103633038B (zh) * | 2013-11-29 | 2016-08-17 | 苏州晶方半导体科技股份有限公司 | 封装结构及其形成方法 |
| TWI550794B (zh) * | 2014-12-17 | 2016-09-21 | 精材科技股份有限公司 | 晶片封裝體及其製造方法 |
| CN204598465U (zh) * | 2015-05-14 | 2015-08-26 | 上海和辉光电有限公司 | 一种电路板盲孔结构 |
| CN105489582B (zh) * | 2015-12-29 | 2018-09-28 | 苏州晶方半导体科技股份有限公司 | 半导体芯片及其形成方法 |
| CN205452270U (zh) * | 2015-12-29 | 2016-08-10 | 苏州晶方半导体科技股份有限公司 | 半导体芯片 |
-
2016
- 2016-10-14 KR KR1020187011137A patent/KR102029915B1/ko active Active
- 2016-10-14 JP JP2018521022A patent/JP6548825B2/ja active Active
- 2016-10-14 US US15/767,122 patent/US20190074258A1/en not_active Abandoned
- 2016-10-14 WO PCT/CN2016/102136 patent/WO2017113932A1/zh not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| US20190074258A1 (en) | 2019-03-07 |
| KR102029915B1 (ko) | 2019-10-08 |
| KR20180056725A (ko) | 2018-05-29 |
| WO2017113932A1 (zh) | 2017-07-06 |
| JP2018531520A (ja) | 2018-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7602047B2 (en) | Semiconductor device having through vias | |
| US8841751B2 (en) | Through silicon vias for semiconductor devices and manufacturing method thereof | |
| TWI505428B (zh) | 晶片封裝體及其形成方法 | |
| TWI398913B (zh) | 具有密封環結構之半導體裝置及其製造方法 | |
| KR102695369B1 (ko) | 반도체 소자 | |
| US9355859B2 (en) | Stacked chips with through electrodes | |
| JP4057800B2 (ja) | 半導体素子及びその形成方法 | |
| KR20150043933A (ko) | Tsv 구조를 구비한 집적회로 소자 및 그 제조 방법 | |
| US20070032059A1 (en) | Method of manufacturing a semiconductor structure having a wafer through-contact and a corresponding semiconductor structure | |
| KR20150043932A (ko) | Tsv 구조를 구비한 집적회로 소자 및 그 제조 방법 | |
| US20220102282A1 (en) | Semiconductor package | |
| KR20100001700A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP6548825B2 (ja) | 半田パッド、半田パッドを含む半導体チップ及びその形成方法 | |
| KR20150052175A (ko) | 돌출부들을 갖는 컨택 패드들을 이용하는 전자 소자들 및 제조 방법들 | |
| CN110808277B (zh) | 晶圆结构及其制备方法 | |
| WO2020121491A1 (ja) | 半導体モジュール及びその製造方法 | |
| US7449764B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2018531520A6 (ja) | 半田パッド、半田パッドを含む半導体チップ及びその形成方法 | |
| CN105489582B (zh) | 半导体芯片及其形成方法 | |
| KR101196484B1 (ko) | 저장 구조체의 주변에 충진 패턴을 가지는 반도체 장치 및그의 형성방법 | |
| TWI548094B (zh) | 半導體構造及形成半導體構造之方法 | |
| CN205452270U (zh) | 半导体芯片 | |
| JP2013065618A (ja) | 半導体装置の製造方法 | |
| CN101192604B (zh) | 集成电路元件、芯片及其制造方法 | |
| KR100783276B1 (ko) | 반도체 소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190524 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190611 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190625 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6548825 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |