Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6555082B2 - 半導体装置 - Google Patents
[go: Go Back, main page]

JP6555082B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6555082B2
JP6555082B2 JP2015215110A JP2015215110A JP6555082B2 JP 6555082 B2 JP6555082 B2 JP 6555082B2 JP 2015215110 A JP2015215110 A JP 2015215110A JP 2015215110 A JP2015215110 A JP 2015215110A JP 6555082 B2 JP6555082 B2 JP 6555082B2
Authority
JP
Japan
Prior art keywords
electrode
semiconductor device
comb
source electrode
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015215110A
Other languages
English (en)
Other versions
JP2017085061A (ja
Inventor
淳二 小谷
淳二 小谷
中村　哲一
哲一 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2015215110A priority Critical patent/JP6555082B2/ja
Priority to US15/259,080 priority patent/US20170125533A1/en
Publication of JP2017085061A publication Critical patent/JP2017085061A/ja
Application granted granted Critical
Publication of JP6555082B2 publication Critical patent/JP6555082B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311—Gate electrodes for field-effect devices
    • H10D64/411—Gate electrodes for field-effect devices for FETs
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33507—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of the output voltage or current, e.g. flyback converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
    • H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
    • H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
    • H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/82—Heterojunctions
    • H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/118—Electrodes comprising insulating layers having particular dielectric or electrostatic properties, e.g. having static charges
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/23—Electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. sources, drains, anodes or cathodes
    • H10D64/251—Source or drain electrodes for field-effect devices
    • H10D64/257—Source or drain electrodes for field-effect devices for lateral devices wherein the source or drain electrodes are characterised by top-view geometrical layouts, e.g. interdigitated, semi-circular, annular or L-shaped electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/10—Arrangements for heating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00—Arrangements for thermal protection or thermal control
    • H10W40/20—Arrangements for cooling
    • H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
    • H10W40/226—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area
    • H10W40/228—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections characterised by projecting parts, e.g. fins to increase surface area the projecting parts being wire-shaped or pin-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/417—Bonding materials between chips and die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/464—Additional interconnections in combination with leadframes
    • H10W70/465—Bumps or wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33576—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements having at least one active switching element at the secondary side of an isolation transformer
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/204—A hybrid coupler being used at the output of an amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/333—A frequency modulator or demodulator being used in the amplifier circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3206—Multiple channels are combined and amplified by only one amplifier
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
    • H10D62/8503—Nitride Group III-V materials, e.g. AlN or GaN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/481—Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07552—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/521—Structures or relative sizes of bond wires
    • H10W72/527—Multiple bond wires having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/926—Multiple bond pads having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

本発明は、半導体装置に関するものである。
窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのため、ＧａＮ等の窒化物半導体は、高電圧動作かつ高出力を得る電源用の半導体デバイスの材料として極めて有望である。
窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えば、ＧａＮ系のＨＥＭＴ（ＧａＮ−ＨＥＭＴ）では、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮからなるＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮからなるＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極差により、高濃度の２ＤＥＧ（Two-Dimensional Electron Gas：２次元電子ガス）が得られる。
ところで、高出力な半導体装置においては、動作させた際に、高電圧で大電流が流れるため、半導体装置が発熱する。このため、半導体装置における発熱の対策として、放熱性を高めるための基板の薄膜化や、放熱性のよいパッケージの開発が行われている。また、高出力な半導体装置においては、大電流動作を可能とするため、ゲート幅を可能な限り長くすることが行われている。具体的には、ゲート電極を複数の櫛歯の部分を有する櫛形状に形成し、ゲート電極の各々の櫛歯の部分の両側に、各々ソース電極、ドレイン電極を形成する。これにより、数ｍｍ角の半導体チップにより形成された半導体装置においても、ゲート電極におけるゲート幅の実効値を１ｃｍ以上にすることができ、半導体装置におけるゲート電極のゲート幅を長くすることができる。尚、ＧａＮ系のＨＥＭＴ（ＧａＮ−ＨＥＭＴ）においては、基板上に、ＧａＮによる電子走行層、ＡｌＧａＮによる電子供給層が形成されており、ゲート電極、ソース電極及びドレイン電極は、ＡｌＧａＮによる電子供給層の上に形成されている。
このように、ゲート電極が櫛形状に形成された半導体装置においては、一般的に、櫛形状のゲート電極の櫛歯の部分は一定の間隔で形成されており、櫛歯の部分のゲート幅は一定である。従って、ゲート電極、ソース電極及びドレイン電極の電極配置のパターンが周期的に形成されているため、半導体チップの中央部分であっても、周辺部分であっても、ゲート電極、ソース電極及びドレイン電極の電極配置のパターンは同じである。
特表２００５−５０９２９５号公報 特開平７−２８３２３５号公報 特開平１１−８７３６７号公報
しかしながら、ゲート電極を櫛形状に形成しただけでは、十分な出力が得られない場合がある。このため、ゲート電極が櫛形状に形成されている半導体装置において、より高い出力が得られるものが求められている。
本実施の形態の一観点によれば、基板の上に形成された第１の半導体層と、前記第１の半導体層の上に形成された第２の半導体層と、前記第２の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、を有する半導体チップを含む半導体装置において、前記ゲート電極は、複数の櫛歯の部分を有する櫛形状に形成されており、前記ゲート電極における前記櫛歯の部分の間隔は、前記半導体チップの中央部分から周辺部分に向かって狭くなっており、前記ゲート電極における前記櫛歯の部分の両側のうちの一方には前記ソース電極が、他方には前記ドレイン電極が、各々形成されており、平面視において、前記ゲート電極における前記櫛歯の部分の間に形成された各々の前記ソース電極及び前記ドレイン電極の面積の平均に対する各々の前記ソース電極及び前記ドレイン電極の面積は、０．７以上、１．６以下であることを特徴とする。
開示の半導体装置によれば、ゲート電極が櫛形状に形成されている半導体装置において、出力を高くすることができる。
櫛形状のゲート電極を有する半導体装置の説明図（１） 櫛形状のゲート電極を有する半導体装置の説明図（２） 第１の実施の形態における半導体装置が形成された半導体チップの上面図 ２つのトランジスタの遮断周波数ｆｔの差と合成出力との相関図 電極の面積Ｓと遮断周波数ｆｔとの関係の説明図 第１の実施の形態における半導体装置の電極の面積の説明図 半導体装置が形成された半導体チップの温度分布図 第１の実施の形態における半導体装置の構造図 第２の実施の形態における半導体装置が形成された半導体チップの上面図 第２の実施の形態における半導体装置の説明図（１） 分割された部分の電極幅Ｗｐと電極のコンタクト抵抗との相関図 分割された部分の電極幅Ｗｐの説明図 第２の実施の形態における半導体装置の説明図（２） 第３の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図 第３の実施の形態における電源装置の回路図 第３の実施の形態における高周波増幅器の構造図
実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
ところで、ゲート電極が櫛形状に形成されている半導体装置においては、半導体チップの中央部分であっても、周辺部分であっても、電極配置のパターンが同じであると、周辺部分は半導体チップの外に熱が放熱されるが、中央部分では放熱されにくい。このため、半導体チップ中央部分には、熱がたまりやすく、高温になりやすい。
具体的には、ゲート電極が櫛形状に形成された半導体装置は、図１（ａ）に示されるように、半導体チップ９１０の表面に、櫛形状のゲート電極９２１が形成されており、櫛形状のゲート電極９２１の櫛歯の部分９２１ａは一定の間隔で形成されている。ゲート電極９２１は、各々の櫛歯の部分９２１ａが、接続部分９２１ｂに接続されており、ソース電極９２２及びドレイン電極９２３は、ゲート電極９２１の櫛歯の部分９２１ａの両側に各々形成されている。このため、隣り合う櫛歯の部分９２１ａと櫛歯の部分９２１ａの間には、ソース電極９２２とドレイン電極９２３が交互に配置されている。よって、ソース電極９２２、ゲート電極９２１の櫛歯の部分９２１ａ、ドレイン電極９２３、ゲート電極９２１の櫛歯の部分９２１ａが、この順で半導体チップ９１０の長手方向に周期的に形成されている。従って、半導体チップ９１０の中央部分において流れるオン電流と、周辺部分において流れるオン電流は、略同じであり、発生する熱も同じである。
図１（ｂ）は、図１（ａ）に示される半導体装置を動作させた場合において、図１（ａ）における一点鎖線１Ａ−１Ｂで切断した部分の温度分布を示す。図１（ｂ）に示されるように、半導体チップ９１０の中央部分９１０ａでは温度が最も高くなり、周辺部分９１０ｂ及び９１０ｃでは低くなる。これは、半導体チップ９１０の周辺部分９１０ｂ及び９１０ｃでは、発生した熱は外に放熱されやすいため比較的温度は低いが、中央部分９１０ａでは、発生した熱が放熱されにくく、熱がたまりやすいため、高温になる。
ところで、高出力の用途に用いられる半導体装置においては、より高い出力で動作させることのできるものが求められるが、高い出力で動作させると、発熱により温度が上昇し、半導体装置が破壊される場合がある。このため、半導体装置においては、動作可能温度の上限が定められており、半導体装置が破壊されないように、動作可能温度の上限を超えない温度で、半導体装置を動作させている。従って、図１（ａ）に示される構造の半導体装置においては、半導体チップ９１０の中央部分９１０ａの温度が最も高くなるため、中央部分９１０ａにおける温度が、動作可能温度の上限を超えないような出力で動作させている。
ここで、図１（ｂ）に示されるように、半導体チップ９１０の中央部分９１０ａの温度が、動作可能温度の上限を超えないように動作させた場合、半導体チップ９１０の周辺部分９１０ｂ及び９１０ｃの温度は、動作可能温度の上限に対し、かなりの余裕がある。
従って、半導体チップ９１０の周辺部分９１０ｂ及び９１０ｃにおいては、まだ電流を流すことが可能であり、半導体チップ９１０の周辺部分９１０ｂ及び９１０ｃにおいて、更に、多くの電流を流すことができれば、半導体装置の出力を高くすることができる。即ち、半導体装置を動作させた際の半導体チップ９１０の温度を全体的に均一にすることができれば、半導体チップ９１０の全体の温度が動作可能温度の上限近くになるまで、電流を流すことができるため、半導体装置をより高出力にすることができる。
ここで、半導体チップ９１０の全体における温度を略均一にする方法として、半導体チップ９１０の中央部分のゲート電極９２１の櫛歯の部分９２１ａのゲート幅を周辺部分のゲート電極９２１の櫛歯の部分９２１ａのゲート幅よりも短くする方法が考えられる。この場合、半導体チップ９１０の中央部分に流れるオン電流は、周辺部分に流れるオン電流よりも低くなるため、半導体チップ９１０の中央部分における温度上昇を抑制することができる。これにより、半導体チップ９１０の中央部分における温度と周辺部分における温度を略均一にすることができるが、中央部分におけるゲート電極９２１の櫛歯の部分９２１ａのゲート幅が短くなるため、この分、出力が低くなり、全体の出力も低くなる。
このため、半導体チップ９１０の全体における温度を略均一にする方法として、図２に示されるように、櫛歯の部分９２１ａのゲート幅Ｌｇは一定で、ゲート電極９２１の櫛歯の部分９２１ａの間隔を中央部分では広くし、周辺部分では狭くする方法が考えられる。この場合、ゲート電極９２１の櫛歯の部分９２１ａとソース電極９２２とのソース−ゲート間隔Ｌｓｇは一定であることが求められ、ゲート電極９２１の櫛歯の部分９２１ａとドレイン電極９２３とのドレイン−ゲート間隔Ｌｄｇは一定であることが求められる。このため、ソース電極９２２及びドレイン電極９２３は、半導体チップ９１０の中央部分では面積が広くなり、周辺部分では狭くなる。よって、半導体チップ９１０の中央部分と周辺部分とでは、トランジスタにおける電極の寄生容量が異なってしまう。半導体チップ９１０の中央部分のトランジスタと、半導体チップ９１０の周辺部分のトランジスタにおいて、トランジスタの電極の寄生容量が異なると、半導体チップ９１０内における電圧／電流位相が同調せず、効率が大幅に低下してしまう。
〔第１の実施の形態〕
（半導体装置）
次に、第１の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、基板の上に核形成層、バッファ層、電子走行層、電子供給層等の窒化物半導体膜が形成されており、電子供給層の上には、ゲート電極、ソース電極、ドレイン電極が形成されている。本実施の形態においては、これらを形成した後、基板をダイシング加工し、半導体装置ごとに分離したものを半導体チップ１０と記載する。尚、半導体装置における半導体層の構造については後述する。
本実施の形態における半導体装置は、図３に示されるように、半導体チップ１０の表面に、櫛形状のゲート電極２１が形成されており、ゲート電極２１の櫛歯の部分２１ａにおけるゲート幅Ｌｇは一定である。櫛形状のゲート電極２１における櫛歯の部分２１ａの間隔は、半導体チップ１０の中央部分が最も広く、周辺部分に向かって徐々に狭くなり、周辺部分の端で最も狭くなっている。ゲート電極２１は、各々の櫛歯の部分２１ａが、接続部分２１ｂに接続されており、ソース電極及びドレイン電極は、ゲート電極２１の櫛歯の部分２１ａの両側に各々形成されている。即ち、ゲート電極２１における櫛歯の部分２１ａの両側のうちの一方にはソース電極が形成されており、他方にはドレイン電極が形成されている。このため、隣り合う櫛歯の部分２１ａと櫛歯の部分２１ａの間には、ソース電極とドレイン電極が交互に配置されている。
具体的には、図３の半導体チップ１０の左側の周辺部分より中央部分に向かって、ゲート電極２１の櫛歯の部分２１ａは、櫛歯の部分２１ａの間隔が徐々に広くなるように形成されている。ゲート電極２１の隣り合う櫛歯の部分２１ａと櫛歯の部分２１ａの間には、半導体チップ１０の左側の周辺部分より中央部分に向かって、ソース電極２２ａ、ドレイン電極２３ａ、ソース電極２２ｂ、ドレイン電極２３ｂの順で形成されている。
また、半導体チップ１０の中央部分より図３の右側の周辺部分に向かって、ゲート電極２１の櫛歯の部分２１ａは、櫛歯の部分２１ａの間隔が徐々に狭くなるように形成されている。ゲート電極２１の隣り合う櫛歯の部分２１ａと櫛歯の部分２１ａの間には、半導体チップ１０の中央部分より右側の周辺部分に向かって、ソース電極２２ｃ、ドレイン電極２３ｃ、ソース電極２２ｄ、ドレイン電極２３ｄの順で形成されている。尚、ゲート電極２１の櫛歯の部分２１ａとソース電極２２とのソース−ゲート間隔Ｌｓｇは一定であり、ゲート電極２１の櫛歯の部分２１ａとドレイン電極とのドレイン−ゲート間隔Ｌｄｇは一定である。
本実施の形態においては、図３に示されるように、ソース電極２２ａ及びドレイン電極２３ｄは一体であるが、ソース電極２２ｂ、２２ｃ及び２２ｄ、ドレイン電極２３ａ、２３ｂ及び２３ｃは、２つに分割されている。尚、ソース電極２２ｂ、ソース電極２２ｃ、ソース電極２２ｄにおいては、各々に分割されている部分同士は、ボンディングワイヤ等により電気的に接続されている。また、ドレイン電極２３ａ、ドレイン電極２３ｂ、ドレイン電極２３ｃにおいては、各々に分割されている部分同士は、ボンディングワイヤ等により電気的に接続されている。
本実施の形態においては、寄生容量をできるだけ均一にするため、各々のソース電極の面積が略同じとなるように、また、各々のドレイン電極の面積が略同じとなるように形成されている。よって、ソース電極２２ａの面積、ソース電極２２ｂの面積、ソース電極２２ｃの面積、ソース電極２２ｄの面積は略同じとなるように形成されている。また、ドレイン電極２３ａの面積、ドレイン電極２３ｂの面積、ドレイン電極２３ｃの面積、ドレイン電極２３ｄの面積は略同じとなるように形成されている。
ソース電極及びドレイン電極の半導体チップ１０の長手方向における幅が広がると、ソース電極及びドレイン電極の面積が広くなるため、寄生容量が増え半導体装置における高周波特性の指標となる遮断周波数ｆｔが低くなる。図４は、２つのトランジスタの遮断周波数ｆｔの差と、この２つのトランジスタを合成した場合の合成出力との関係を示す。図４に示されるように、２つのトランジスタの遮断周波数ｆｔの差が０のときを最大として、２つのトランジスタの遮断周波数ｆｔの差が大きくなるに伴い、合成出力が低下する。２つのトランジスタの遮断周波数ｆｔの差が０のときを１とすると、２つのトランジスタの遮断周波数ｆｔの差が８％以下であれば、０．９（９０％）以上の合成出力が得られる。また、２つのトランジスタの遮断周波数ｆｔの差が１４％以下であれば、０．７（７０％）以上の合成出力が得られる。
合成出力が低下すると、その分増加した電力ロスにより、半導体チップ１０内における発熱量が増加するため、半導体チップ１０において温度上昇を招き、電子の移動度の低下が生じる。このような電子の移動度の低下は、トランジスタの動作効率の低下につながる。即ち、トランジスタの動作効率の低下と電子の移動度の低下の負帰還ループにより、トランジスタの出力特性は悪化の一途を辿る。このため、ゲート電極が櫛形状に形成された半導体装置においては、各々のトランジスタにおける特性を一定に保ち、出力合成が効率的になされることが、実用上極めて重要である。
発明者の知見に基づくならば、同一の特性を有するトランジスタの合成出力に対し、合成出力が９０％未満に低下すると、上記のような出力低下及び発熱が発生し始め、更には、７０％未満に低下すると、出力低下及び発熱が顕著となる。従って、トランジスタにおける合成出力は、同一の特性を有するトランジスタの合成出力に対し、７０％以上が好ましく、更には、９０％以上であることがより好ましい。
尚、上記におけるトランジスタとは、図３において、半導体チップ１０のゲート電極２１の１つの櫛歯の部分２１ａと、その両側のソース電極及びドレイン電極により形成されるトランジスタである。よって、上記の２つトランジスタとは、図３において、半導体チップ１０の中央部分の櫛歯の部分２１ａをゲート電極とするトランジスタと、半導体チップ１０の周辺部分の櫛歯の部分２１ａをゲート電極とするトランジスタと考えることができる。例えば、半導体チップ１０の中央部分の櫛歯の部分２１ａ、ソース電極２２ｃ、ドレイン電極２３ｂにより形成されるトランジスタと、半導体チップ１０の周辺部分の櫛歯の部分２１ａ、ソース電極２２ａ、ドレイン電極２３ａにより形成されるトランジスタである。
上述したように、半導体チップ１０の長手方向におけるソース電極及びドレイン電極の幅が広がると、ソース電極及びドレイン電極の面積が広くなるため、寄生容量が増え遮断周波数ｆｔが低くなる。図５は、半導体チップ１０におけるソース電極及びドレイン電極における電極の面積Ｓの平均に対する各々の電極の面積Ｓの値と、半導体チップ１０におけるトランジスタの遮断周波数ｆｔの平均に対する各々のトランジスタの遮断周波数ｆｔの値との関係を示す。尚、ソース電極及びドレイン電極における電極の面積Ｓは、図６に示されるように、一体となっているソース電極２２ａ等では、例えば、ソース電極２２ａの長さをＬｄｓとし、幅をＷ１とすると、これらの積、即ち、Ｓ＝Ｌｄｓ×Ｗ１より算出される。また、２つに分割されているソース電極２２ｂでは、ソース電極２２ｂにおいて各々分割されている領域の幅をＷ２とすると、Ｓ＝２×Ｌｄｓ×Ｗ２より算出される。
図５より、トランジスタの遮断周波数ｆｔの平均に対する各々のトランジスタの遮断周波数ｆｔの値が、０．８６以上、１．１４以下となる電極の面積Ｓの平均に対する各々の電極の面積Ｓの値は、０．７以上、１．６以下である。即ち、トランジスタの遮断周波数ｆｔの平均に対し、トランジスタの遮断周波数ｆｔの平均と各々のトランジスタの遮断周波数ｆｔの値との差が、１４％以下の範囲となる電極の面積Ｓの平均に対する各々の電極の面積Ｓの値は、０．７以上、１．６以下である。よって、電極の面積Ｓの平均に対する各々の電極の面積Ｓの値は、０．７以上、１．６以下であることが好ましい。
また、トランジスタの遮断周波数ｆｔの平均に対する各々のトランジスタの遮断周波数ｆｔの値が、０．９２以上、１．０８以下となる電極の面積Ｓの平均に対する各々の電極の面積Ｓの値は、０．８５以上、１．２５以下である。即ち、トランジスタの遮断周波数ｆｔの平均に対し、トランジスタの遮断周波数ｆｔの平均と各々のトランジスタの遮断周波数ｆｔの値との差が、８％以下の範囲となる電極の面積Ｓの平均に対する各々の電極の面積Ｓの値は、０．８５以上、１．２５以下である。よって、電極の面積Ｓの平均に対する各々の電極の面積Ｓの値は、０．８５以上、１．２５以下であることがより好ましい。
以上のように、本実施の形態における半導体装置において、ソース電極及びドレイン電極における電極の面積Ｓを略均一にすることにより、図７に示されるように、温度分布を均一にすることができる。図７は、半導体装置における熱シミュレーションの結果である。７Ａは図３に示される本実施の形態における半導体装置の温度分布特性を示し、７Ｂは図１に示される半導体装置の温度分布特性を示す。尚、この熱シミュレーションでは、ゲート電極における櫛歯の部分の数は２５本とした。ゲート電極における櫛歯の部分の数は、トランジスタの数に相当しており、トランジスタは半導体チップの−５００μｍ〜＋５００μｍの範囲に形成されている。また、半導体チップにおける出力は、図３に示される本実施の形態における半導体装置と、図１に示される半導体装置とは同じである。
７Ｂに示されるように、図１に示される半導体装置の温度分布は、半導体チップの中央部分に温度が約５０５Ｋとなるピークを有しており、半導体チップの中央部分と周辺部分との温度差は、６０Ｋ以上である。これに対し、７Ａに示されるように、図３に示される本実施の形態における半導体装置の温度分布は、半導体チップの中央部分と周辺部分との温度差は、２０Ｋ以下である。また、７Ａに示される半導体チップの温度の最大値は約４８５Ｋであり、７Ｂに示されるものよりも２０Ｋ程低い。尚、本実施の形態における半導体装置においては、更なる最適化を行うことにより、半導体チップの中央部分と周辺部分との温度差を１０Ｋ以下にすることも可能である。
以上より、本実施の形態における半導体装置は、図１に示される半導体装置と比較して、温度分布を均一にすることができ、また、最大となる温度を低くすることができる。従って、本実施の形態における半導体装置は、より高出力化が可能である。
（半導体装置の構造）
次に、本実施の形態における半導体装置の半導体層における構造について説明する。本実施の形態における半導体装置は、高出力化のため、半導体材料としてバンドギャップの広い窒化物半導体が用いられている。具体的には、図８に示されるように、シリコン（Ｓｉ）基板等の基板１１０の上に、不図示の核形成層、バッファ層１１１、電子走行層１２１、電子供給層１２２が形成されている。電子供給層１２２の上には、ゲート電極２１、ソース電極２２、ドレイン電極２３が形成されている。ソース電極２２及びドレイン電極は２３は、２つに分割されているが、便宜上、図８では、各々その一方のみが描かれている。また、図８に示されるゲート電極２１は、櫛歯状のゲート電極２１における櫛歯の部分２１ａである。本願においては、電子走行層１２１を第１の半導体層と記載し、電子供給層１２２を第２の半導体層と記載する場合がある。
基板１１０の上に形成されている不図示の核形成層、バッファ層１１１、電子走行層１２１、電子供給層１２２等の窒化物半導体膜は、エピタキシャル成長により形成されている。窒化物半導体膜のエピタキシャル成長は、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）やＭＢＥ（Molecular Beam Epitaxy）により行うことができる。本実施の形態においては、窒化物半導体膜は、ＭＯＣＶＤによるエピタキシャル成長により形成する場合について説明する。
基板１１０には、シリコン基板の他、ＳｉＣ、サファイア、ＧａＮ等の基板を用いることができる。核形成層は、膜厚が約１６０ｎｍのＡｌＮ膜により形成されており、バッファ層１１１は、膜厚が約５００ｎｍのＡｌＧａＮ膜により形成されている。電子走行層１２１は、膜厚が約１．３μｍのＧａＮ膜により形成されており、電子供給層１２２は、膜厚が約２０ｎｍのＡｌ０．２Ｇａ０．８Ｎ膜により形成されている。これにより、電子走行層１２１において、電子走行層１２１と電子供給層１２２との界面近傍には、２ＤＥＧ１２１ａが生成される。電子供給層１２２の上には、ゲート電極２１、ソース電極２２、ドレイン電極２３が形成されている。尚、電子供給層１２２は、Ａｌ０．２Ｇａ０．８Ｎとは組成比の異なるＡｌＧａＮ、または、ＩｎＡｌＮ、ＩｎＡｌＧａＮ等により形成してもよい。また、電子走行層１２１と電子供給層１２２との間には、窒化物半導体によりスペーサ層を形成してもよく、電子供給層１２２の上に窒化物半導体によりキャップ層を形成し、キャップ層の上にゲート電極２１、ソース電極２２、ドレイン電極２３を形成してもよい。更に、窒化物半導体膜を覆うパッシベーション膜を絶縁体材料等により形成してもよい。
ＭＯＣＶＤによりＡｌＮ、ＧａＮ、ＡｌＧａＮ等を形成する際には、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が用いられ、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が用いられ、Ｎの原料ガスにはＮＨ３（アンモニア）が用いられる。これらの原料ガスの供給の有無や、供給量を調節することにより、ＭＯＣＶＤによりＡｌＮ、ＧａＮ、ＡｌＧａＮ等の膜をエピタキシャル成長させることができる。これらの窒化物半導体膜をＭＯＣＶＤにより形成する際には、ＭＯＣＶＤ装置におけるチャンバー内の圧力は、５０Ｔｏｒｒ〜３００Ｔｏｒｒ程度、温度は１０００℃〜１２００℃程度の条件で行われる。また、電子供給層１２２をＩｎＡｌＮやＩｎＡｌＧａＮにより形成する場合には、ＭＯＣＶＤ装置におけるチャンバー内の圧力は、５０Ｔｏｒｒ〜２００Ｔｏｒｒ程度、温度は６５０℃〜８００℃程度の条件で行われる。
〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態における半導体装置は、図９に示されるように、ソース電極及びドレイン電極がすべて分割されており、分割されたソース電極及びドレイン電極の間には、各々高熱伝導部が形成されている構造の半導体装置である。
本実施の形態における半導体装置は、図９に示されるように、半導体チップ１０の表面に、櫛形状のゲート電極２１が形成されており、ゲート電極２１の櫛歯の部分２１ａにおけるゲート幅Ｌｇは一定である。櫛形状のゲート電極２１の櫛歯の部分２１ａの間隔は、半導体チップ１０の中央部分が最も広く、周辺部分に向かって徐々に狭くなり、周辺部分の端で最も狭くなるように形成されている。ゲート電極２１は、各々の櫛歯の部分２１ａは、接続部分２１ｂに接続されており、ソース電極及びドレイン電極は、ゲート電極２１の櫛歯の部分２１ａの両側に形成されている。このため、隣り合う櫛歯の部分２１ａと櫛歯の部分２１ａの間には、ソース電極とドレイン電極が交互に配置されている。
具体的には、図９の半導体チップ２１０の左側の周辺部分より中央部分に向かって、ゲート電極２１の櫛歯の部分２１ａは、櫛歯の部分２１ａの間隔が徐々に広くなるように形成されている。ゲート電極２１の隣り合う櫛歯の部分２１ａと櫛歯の部分２１ａの間には、半導体チップ１０の左側の周辺部分より中央部分に向かって、ソース電極２２２ａ、ドレイン電極２２３ａ、ソース電極２２２ｂ、ドレイン電極２２３ｂの順で形成されている。
また、半導体チップ２１０の中央部分より図９の右側の周辺部分に向かって、ゲート電極２１の櫛歯の部分２１ａは、櫛歯の部分２１ａの間隔が徐々に狭くなるように形成されている。ゲート電極２１の隣り合う櫛歯の部分２１ａと櫛歯の部分２１ａの間には、半導体チップ１０の中央部分より右側の周辺部分に向かって、ソース電極２２２ｃ、ドレイン電極２２３ｃ、ソース電極２２２ｄ、ドレイン電極２２３ｄの順で形成されている。尚、ゲート電極２１の櫛歯の部分２１ａとソース電極とのソース−ゲート間隔Ｌｓｇは一定であり、ゲート電極２１の櫛歯の部分２１ａとドレイン電極とのドレイン−ゲート間隔Ｌｄｇは一定である。
本実施の形態においては、図９に示されるように、ソース電極２２２ａ、２２２ｂ、２２２ｃ及び２２２ｄ、ドレイン電極２２３ａ、２２３ｂ、２２３ｃ及び２２３ｄは、各々２つに分割されている。このように２つに分割されたソース電極及びドレイン電極の間には高熱伝導部が形成されている。具体的には、ソース電極２２２ａにおいて２つに分割されている部分の間には、高熱伝導部２３２ａが形成されており、ドレイン電極２２３ａにおいて２つに分割されている部分の間には、高熱伝導部２３３ａが形成されている。ソース電極２２２ｂにおいて２つに分割されている部分の間には、高熱伝導部２３２ｂが形成されており、ドレイン電極２２３ｂにおいて２つに分割されている部分の間には、高熱伝導部２３３ｂが形成されている。ソース電極２２２ｃにおいて２つに分割されている部分の間には、高熱伝導部２３２ｃが形成されており、ドレイン電極２２３ｃにおいて２つに分割されている部分の間には、高熱伝導部２３３ｃが形成されている。ソース電極２２２ｄにおいて２つに分割されている部分の間には、高熱伝導部２３２ｄが形成されており、ドレイン電極２２３ｄにおいて２つに分割されている部分の間には、高熱伝導部２３３ｄが形成されている。
尚、ソース電極２２２ａ、２２２ｂ、２２２ｃ及び２２２ｄにおいては、各々に分割されている部分同士は、ボンディングワイヤ等により電気的に接続されている。また、ドレイン電極２２３ａ、２２３ｂ、２２３ｃ及び２２３ｄにおいては、各々に分割されている部分同士は、ボンディングワイヤ等により電気的に接続されている。
高熱伝導部２３２ａ、２３２ｂ、２３２ｃ、２３２ｄ、２３３ａ、２３３ｂ、２３３ｃ、２３３ｄは、熱伝導率が高く、絶縁性を有する材料により形成されており、ダイヤモンドや絶縁性を有する単結晶ＳｉＣ等により形成されている。尚、高熱伝導部は、ソース電極やドレイン電極を形成している金属よりも熱伝導率が高い材料により形成されていることが好ましい。
本実施の形態における半導体装置は、ソース電極及びドレイン電極において、分割されている部分の間に、高熱伝導部を形成することにより、半導体チップ２１０において発生した熱を効率よく放熱することができる。具体的には、図１０に示されるように、半導体チップ２１０において発生した熱は、破線矢印に示されるように、ソース電極２２２ｂの分割されている部分の間に形成された高熱伝導部２３２ｂに向かって流れて、放熱される。高熱伝導部は、ソース電極やドレイン電極を形成している金属材料よりも熱伝導率が高いため、半導体チップ２１０における温度上昇を抑制することができる。尚、図１０は、図９における一点鎖線９Ａ−９Ｂにおいて切断した断面図である。
ところで、本実施の形態における半導体装置においては、高温放熱部の面積が広い程、放熱効果が高くなる。この場合、分割されて形成されているソース電極及びドレイン電極における幅が狭くなるが、幅が狭くなりすぎると電極のコンタクト抵抗、即ち、窒化物半導体膜と電極とのコンタクト抵抗が上昇してしまう。
図１１は、ソース電極及びドレイン電極において２つの分割されている部分の電極幅Ｗｐと電極のコンタクト抵抗との関係を示す。ソース電極及びドレイン電極において２つの分割されている部分の電極幅Ｗｐは、図１２に示されるように、ソース電極２２２ｂにおいて２つに分割されている左側の部分の幅及び右側の部分の幅である。尚、図１２は、図９における一点鎖線９Ａ−９Ｂにおいて切断した断面図である。
図１１に示されるように、ソース電極及びドレイン電極において２つに分割されている部分の電極幅Ｗｐは、０．６μｍ未満では、電極幅Ｗｐが狭くなるに伴い、電極のコンタクト抵抗が急増する。一方、電極幅Ｗｐが０．６μｍ以上では、電極のコンタクト抵抗は約０．７Ω・ｃｍで略一定となり、電極幅Ｗｐが広くなっても、電極のコンタクト抵抗は変わらない。従って、ソース電極及びドレイン電極において２つに分割されている部分の電極幅Ｗｐは、０．６μｍ以上あれば、半導体装置の特性に影響を与えることはない。よって、ソース電極及びドレイン電極が２つに分割されている場合には、分割されている部分の電極幅Ｗｐは、０．６μｍ以上であることが好ましい。尚、分割されている部分の電極幅Ｗｐが、あまり広いと半導体装置の大型化を招くため、分割されている部分の電極幅Ｗｐは、１００μｍ以下であることが好ましい。
また、図１３に示されるように、ゲート電極２１ａ、ソース電極２２２ｂを含む領域の上に、パッシベーション膜２４０を形成し、このパッシベーション膜２４０の上にも、高熱伝導部２３２を形成してもよい。これにより、半導体チップ２１０において発生した熱は、破線矢印に示されるように、パッシベーション膜２４０の上に広がっている高熱伝導部２３２に向かって流れるため、より一層放熱効果を高めることができる。
尚、上記以外の内容については、第１の実施の形態と同様である。
〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
本実施の形態における半導体デバイスは、第１または第２の実施の形態におけるいずれかの半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図１４に基づき説明する。尚、図１４は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１または第２の実施の形態に示されているものとは、異なっている。
最初に、基板１１０をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０は、第１の実施の形態における半導体チップ１０または第１の実施の形態における半導体チップ２１０に相当するものである。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。
次に、ゲート電極４１１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４１２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４１３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。また、本実施の形態においては、ゲート電極４１１はゲート電極パッドであり、第１または第２の実施の形態における半導体装置のゲート電極２１と接続されている。また、ソース電極４１２はソース電極パッドであり、第１または第２の実施の形態における半導体装置のソース電極２２と接続されている。また、ドレイン電極４１３はドレイン電極パッドであり、第１または第２の実施の形態における半導体装置のドレイン電極２３と接続されている。
次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。
次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第１または第２の実施の形態におけるいずれかの半導体装置を用いた電源装置及び高周波増幅器である。
最初に、図１５に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図１５に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図１５に示す例では３つ）４６８を備えている。図１５に示す例では、第１または第２の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いられている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）を用いている。
次に、図１６に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図１６に示す例では、パワーアンプ４７３は、第１または第２の実施の形態におけるいずれかの半導体装置を有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図１６に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に形成された第１の半導体層と、
前記第１の半導体層の上に形成された第２の半導体層と、
前記第２の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
を有する半導体チップを含む半導体装置において、
前記ゲート電極は、複数の櫛歯の部分を有する櫛形状に形成されており、
前記ゲート電極における前記櫛歯の部分の間隔は、前記半導体チップの中央部分から周辺部分に向かって狭くなっており、
前記ゲート電極における前記櫛歯の部分の両側のうちの一方には前記ソース電極が、他方には前記ドレイン電極が、各々形成されており、
前記ゲート電極における前記櫛歯の部分の間に形成された各々の前記ソース電極及び前記ドレイン電極の平面視における面積は略同一であることを特徴とする半導体装置。
（付記２）
前記櫛歯の部分の間に形成された各々の前記ソース電極及び前記ドレイン電極の面積の平均に対する各々の前記ソース電極及び前記ドレイン電極の面積は、０．７以上、１．６以下であることを特徴とする、付記１に記載の半導体装置。
（付記３）
前記櫛歯の部分の間に形成された各々の前記ソース電極及び前記ドレイン電極の面積の平均に対する各々の前記ソース電極及び前記ドレイン電極の面積は、０．８５以上、１．２５以下であることを特徴とする付記１に記載の半導体装置。
（付記４）
各々の前記ソース電極及び前記ドレイン電極のうちの一部または全部は、２つに分割されていることを特徴とする付記１から３のいずれかに記載の半導体装置。
（付記５）
前記ソース電極の２つに分割されている部分は電気的に接続されており、前記ドレイン電極の２つに分割されている部分は電気的に接続されていることを特徴とする付記４に記載の半導体装置。
（付記６）
前記ソース電極の２つに分割されている部分の間、及び、前記ドレイン電極の２つに分割されている部分の間には、絶縁体材料により高熱伝導部が形成されていることを特徴とする付記４または５に記載の半導体装置。
（付記７）
前記ゲート電極、前記ソース電極及びドレイン電極の上には、パッシベーション膜が形成されており、
前記高熱伝導部は、前記パッシベーション膜の上にも形成されていることを特徴とする付記６に記載の半導体装置。
（付記８）
前記ソース電極の２つに分割されている部分の電極幅、及び、前記ドレイン電極の２つに分割されている部分の電極幅は、０．６μｍ以上であることを特徴とする付記４から７のいずれかに記載の半導体装置。
（付記９）
前記ゲート電極における各々の櫛歯の部分のゲート幅は一定であり、
前記ゲート電極の櫛歯の部分と、前記櫛歯の部分に最も近い前記ソース電極との間隔は一定であり、
前記ゲート電極の櫛歯の部分と、前記櫛歯の部分に最も近い前記ドレイン電極との間隔は一定であることを特徴とする付記１から８のいずれかに記載の半導体装置。
（付記１０）
前記第１の半導体層及び前記第２の半導体層は、窒化物半導体により形成されていることを特徴とする付記１から９のいずれかに記載の半導体装置。
（付記１１）
前記第１の半導体層は、ＧａＮを含む材料により形成されており、
前記第２の半導体層は、ＡｌＧａＮ、ＩｎＡｌＮ、ＩｎＡｌＧａＮのいずれかを含む材料により形成されていることを特徴とする付記１から９のいずれかに記載の半導体装置。
（付記１２）
付記１から１１のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記１３）
付記１から１１のいずれかに記載の半導体装置を有することを特徴とする増幅器。
１０ 半導体チップ
２１ ゲート電極
２１ａ 櫛歯の部分
２１ｂ 接続部分
２２ ソース電極
２３ ドレイン電極
１１０ 基板
１１１ バッファ層
１２１ 電子走行層（第１の半導体層）
１２１ａ ２ＤＥＧ
１２２ 電子供給層（第２の半導体層）

Claims (7)

  1. 基板の上に形成された第１の半導体層と、
    前記第１の半導体層の上に形成された第２の半導体層と、
    前記第２の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
    を有する半導体チップを含む半導体装置において、
    前記ゲート電極は、複数の櫛歯の部分を有する櫛形状に形成されており、
    前記ゲート電極における前記櫛歯の部分の間隔は、前記半導体チップの中央部分から周辺部分に向かって狭くなっており、
    前記ゲート電極における前記櫛歯の部分の両側のうちの一方には前記ソース電極が、他方には前記ドレイン電極が、各々形成されており、
    平面視において、前記ゲート電極における前記櫛歯の部分の間に形成された各々の前記ソース電極及び前記ドレイン電極の面積の平均に対する各々の前記ソース電極及び前記ドレイン電極の面積は、０．７以上、１．６以下であることを特徴とする半導体装置。
  2. 前記櫛歯の部分の間に形成された各々の前記ソース電極及び前記ドレイン電極の面積の平均に対する各々の前記ソース電極及び前記ドレイン電極の面積は、０．８５以上、１．２５以下であることを特徴とする請求項１に記載の半導体装置。
  3. 各々の前記ソース電極及び前記ドレイン電極のうちの一部または全部は、２つに分割されていることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記ソース電極の２つに分割されている部分の間、及び、前記ドレイン電極の２つに分割されている部分の間には、絶縁体材料により高熱伝導部が形成されていることを特徴とする請求項３に記載の半導体装置。
  5. 前記ゲート電極、前記ソース電極及びドレイン電極の上には、パッシベーション膜が形成されており、
    前記高熱伝導部は、前記パッシベーション膜の上にも形成されていることを特徴とする請求項４に記載の半導体装置。
  6. 前記ソース電極の２つに分割されている部分の電極幅、及び、前記ドレイン電極の２つに分割されている部分の電極幅は、０．６μｍ以上であることを特徴とする請求項３から５のいずれかに記載の半導体装置。
  7. 前記第１の半導体層及び前記第２の半導体層は、窒化物半導体により形成されていることを特徴とする請求項１から６のいずれかに記載の半導体装置。
JP2015215110A 2015-10-30 2015-10-30 半導体装置 Expired - Fee Related JP6555082B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2015215110A JP6555082B2 (ja) 2015-10-30 2015-10-30 半導体装置
US15/259,080 US20170125533A1 (en) 2015-10-30 2016-09-08 Semiconductor apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015215110A JP6555082B2 (ja) 2015-10-30 2015-10-30 半導体装置

Publications (2)

Publication Number Publication Date
JP2017085061A JP2017085061A (ja) 2017-05-18
JP6555082B2 true JP6555082B2 (ja) 2019-08-07

Family

ID=58635255

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015215110A Expired - Fee Related JP6555082B2 (ja) 2015-10-30 2015-10-30 半導体装置

Country Status (2)

Country Link
US (1) US20170125533A1 (ja)
JP (1) JP6555082B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9620424B2 (en) 2013-11-12 2017-04-11 Skyworks Solutions, Inc. Linearity performance for radio-frequency switches
US11901243B2 (en) * 2013-11-12 2024-02-13 Skyworks Solutions, Inc. Methods related to radio-frequency switching devices having improved voltage handling capability
KR102352305B1 (ko) * 2015-04-03 2022-01-19 삼성디스플레이 주식회사 표시 장치
JP6870304B2 (ja) * 2016-12-05 2021-05-12 住友電気工業株式会社 半導体装置の製造方法
JP2019067786A (ja) * 2017-09-28 2019-04-25 株式会社東芝 高出力素子
CN110416296B (zh) 2018-04-26 2021-03-26 苏州能讯高能半导体有限公司 半导体器件、半导体芯片及半导体器件制作方法
CN113646888B (zh) * 2019-04-01 2026-02-10 新唐科技日本株式会社 单片半导体装置以及混合半导体装置
JP7476062B2 (ja) * 2020-09-15 2024-04-30 株式会社東芝 半導体装置
CN115566061B (zh) * 2022-10-20 2024-01-02 英诺赛科(苏州)半导体有限公司 一种电子装置、电路及其制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4998147A (en) * 1989-07-31 1991-03-05 Motorola, Inc. Field effect attenuator devices having controlled electrical lengths
US5168329A (en) * 1989-11-06 1992-12-01 Sumitomo Electric Industries, Ltd. Microwave semiconductor device capable of controlling a threshold voltage
JPH06342803A (ja) * 1992-05-29 1994-12-13 Texas Instr Inc <Ti> トランジスタ
US6501136B1 (en) * 1997-09-16 2002-12-31 Winbond Electronics Corporation High-speed MOSFET structure for ESD protection
JP2004039657A (ja) * 2002-06-28 2004-02-05 Renesas Technology Corp 半導体装置
US20050127399A1 (en) * 2003-12-12 2005-06-16 Meadows Ronald C. Non-uniform gate pitch semiconductor devices
US7265399B2 (en) * 2004-10-29 2007-09-04 Cree, Inc. Asymetric layout structures for transistors and methods of fabricating the same
US8203185B2 (en) * 2005-06-21 2012-06-19 Cree, Inc. Semiconductor devices having varying electrode widths to provide non-uniform gate pitches and related methods
JP4800084B2 (ja) * 2006-03-31 2011-10-26 住友電工デバイス・イノベーション株式会社 半導体装置およびその製造方法
JP5658472B2 (ja) * 2010-03-26 2015-01-28 ルネサスエレクトロニクス株式会社 電界効果トランジスタ
US8319256B2 (en) * 2010-06-23 2012-11-27 Power Integrations, Inc. Layout design for a high power, GaN-based FET
JP2012028441A (ja) * 2010-07-21 2012-02-09 Sumitomo Electric Ind Ltd 半導体装置
JP5648356B2 (ja) * 2010-07-27 2015-01-07 住友電気工業株式会社 半導体装置
JP2012084743A (ja) * 2010-10-13 2012-04-26 Fujitsu Semiconductor Ltd 半導体装置及び電源装置
US20130313653A1 (en) * 2012-05-25 2013-11-28 Infineon Technologies Austria Ag MOS Transistor with Multi-finger Gate Electrode

Also Published As

Publication number Publication date
JP2017085061A (ja) 2017-05-18
US20170125533A1 (en) 2017-05-04

Similar Documents

Publication Publication Date Title
JP6555082B2 (ja) 半導体装置
US9818840B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP5784440B2 (ja) 半導体装置の製造方法及び半導体装置
JP6759885B2 (ja) 半導体装置及び半導体装置の製造方法
CN102646581B (zh) 半导体器件和制造半导体器件的方法
JP6575304B2 (ja) 半導体装置、電源装置、増幅器及び半導体装置の製造方法
CN103367112B (zh) 半导体器件的制造方法、半导体器件以及半导体晶体生长衬底
CN102651351A (zh) 半导体器件、半导体器件的制造方法和电子电路
JP7099255B2 (ja) 化合物半導体装置、高周波増幅器及び電源装置
JP2014072428A (ja) 半導体結晶基板の製造方法、半導体装置の製造方法、半導体結晶基板及び半導体装置
JP6819318B2 (ja) 半導体装置、半導体集積回路及び半導体装置の製造方法
US11201235B2 (en) Semiconductor device, method for producing semiconductor device, power supply device, and amplifier
JP6680169B2 (ja) 半導体装置及び増幅器
JP6561559B2 (ja) 半導体装置及び半導体装置の製造方法
JP2021118198A (ja) 半導体装置
TWI662701B (zh) 高電子遷移率電晶體結構
JP7103145B2 (ja) 半導体装置、半導体装置の製造方法、電源装置及び増幅器
JP2014220338A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190419

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190624

R150 Certificate of patent or registration of utility model

Ref document number: 6555082

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees