JP6557447B2

JP6557447B2 - Manufacturing method of semiconductor device

Info

Publication number: JP6557447B2
Application number: JP2013227659A
Authority: JP
Inventors: 田中　敦; 田中　　敦; 満宏野中; 武雄犬伏; 誠島田; 武史山本
Original assignee: Nichia Corp
Current assignee: Nichia Corp
Priority date: 2013-10-31
Filing date: 2013-10-31
Publication date: 2019-08-07
Anticipated expiration: 2033-10-31
Also published as: JP2015088678A

Description

本発明は、半導体素子の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor element.

レジスト膜上の金属膜をリフトオフで精度よく除去できるよう、画像反転処理（イメージリバーサル処理）を利用してレジスト膜を逆テーパー形状に形成する方法が知られている（特許文献１参照）。これによれば、レジスト膜が形成されている領域上の金属膜とレジスト膜が形成されていない領域上の金属膜とをリフトオフに先がけてあらかじめ分離させておくことができる。 A method of forming a resist film in a reverse taper shape using image reversal processing (image reversal processing) is known so that the metal film on the resist film can be accurately removed by lift-off (see Patent Document 1). According to this, the metal film on the region where the resist film is formed and the metal film on the region where the resist film is not formed can be separated in advance prior to lift-off.

特開平４−４６３４６号公報JP-A-4-46346

しかしながら、上記従来の方法では、半導体ウエハの上面に段差が形成されていると、この段差の上段及び下段の少なくとも一方に金属膜を形成する際に、段差の境界部分に金属膜が意図せずに残留してしまうことがあった。 However, in the conventional method, if a step is formed on the upper surface of the semiconductor wafer, the metal film is not intended at the boundary of the step when the metal film is formed on at least one of the upper and lower steps of the step. May remain.

そこで、本発明は、半導体ウエハの上面に形成された段差の上段及び下段の少なくとも一方に金属膜を形成する際に、段差の境界部分に金属膜が意図せずに残留することを抑制できる半導体素子の製造方法を提供することを目的とする。 Accordingly, the present invention provides a semiconductor that can suppress unintentional remaining of a metal film at a boundary portion of a step when a metal film is formed on at least one of an upper step and a lower step formed on an upper surface of a semiconductor wafer. An object is to provide a method for manufacturing an element.

本発明によれば、上記課題は、次の手段により解決される。すなわち、半導体ウエハの上面に形成された段差の上段及び下段の少なくとも一方に金属膜を形成する半導体素子の製造方法であって、前記半導体ウエハの上面全面に第１レジスト膜を形成する工程と、前記第１レジスト膜のうち少なくとも前記段差の境界部分を除いた領域を露光することにより、露光された領域の溶解度を高める工程と、前記露光された領域に形成されている第１レジスト膜を除去する工程と、前記半導体ウエハの上面全面に第２レジスト膜を形成する工程と、前記第２レジスト膜のうち少なくとも前記第１レジスト膜が形成されている領域を含む領域を露光することにより、露光された領域の溶解度を高める工程と、前記半導体ウエハを加熱することにより前記第２レジスト膜における露光された領域の溶解度を低めた後、前記第２レジスト膜の全面を露光して前記溶解度を低めた領域以外の領域の溶解度を高める工程と、前記溶解度が高められた領域に形成されている第２レジスト膜を除去する工程と、前記半導体ウエハの上面全面に金属膜を形成する工程と、前記第２レジスト膜の上面に形成されている金属膜を前記第１レジスト膜及び前記第２レジスト膜とともに除去する工程と、をこの順に有することを特徴とする半導体素子の製造方法である。 According to the present invention, the above problem is solved by the following means. That is, a method for manufacturing a semiconductor element, wherein a metal film is formed on at least one of an upper stage and a lower stage of a step formed on an upper surface of a semiconductor wafer, the step of forming a first resist film on the entire upper surface of the semiconductor wafer; A step of increasing the solubility of the exposed region by exposing at least a region of the first resist film excluding the boundary portion of the step, and removing the first resist film formed in the exposed region; Exposing by exposing a region including at least the region where the first resist film is formed in the second resist film; and a step of forming a second resist film on the entire upper surface of the semiconductor wafer. Increasing the solubility of the exposed region, and lowering the solubility of the exposed region in the second resist film by heating the semiconductor wafer A step of exposing the entire surface of the second resist film to increase the solubility in a region other than the region where the solubility is lowered; and a step of removing the second resist film formed in the region where the solubility is increased; A step of forming a metal film on the entire upper surface of the semiconductor wafer, and a step of removing the metal film formed on the upper surface of the second resist film together with the first resist film and the second resist film in this order. It is a manufacturing method of the semiconductor element characterized by having.

本発明によれば、半導体ウエハの上面に形成された段差の上段及び下段の少なくとも一方に金属膜を形成する際に、段差の境界部分に金属膜が意図せずに残留することを抑制できるため、段差の上段にのみ金属膜が形成される半導体素子や、段差の下段にのみ金属膜が形成される素子や、段差の上段と下段とに金属膜がそれぞれ形成される半導体素子などを歩留まり良く量産することができる。 According to the present invention, when a metal film is formed on at least one of the upper and lower steps formed on the upper surface of the semiconductor wafer, it is possible to prevent the metal film from unintentionally remaining at the boundary between the steps. A semiconductor element in which a metal film is formed only on the upper part of the step, an element in which a metal film is formed only on the lower part of the step, or a semiconductor element in which a metal film is formed on the upper and lower parts of the step. Can be mass-produced.

本発明の実施形態に係る半導体ウエハなどの断面を模式的に示す図である。It is a figure showing typically a section of a semiconductor wafer etc. concerning an embodiment of the present invention.

図１は、本発明の実施形態に係る半導体ウエハなどの断面を模式的に示す図である。 FIG. 1 is a diagram schematically showing a cross section of a semiconductor wafer or the like according to an embodiment of the present invention.

図１に示すように、本発明の実施形態に係る半導体素子の製造方法は、半導体ウエハ１０の上面に形成された段差の上段１０ａ及び下段１０ｂの少なくとも一方に金属膜４０を形成する半導体素子の製造方法であって、第１工程から第９工程を有している。各工程は、第１工程から第９工程の順に行われる。 As shown in FIG. 1, the method for manufacturing a semiconductor device according to the embodiment of the present invention is a semiconductor device in which a metal film 40 is formed on at least one of an upper step 10 a and a lower step 10 b formed on the upper surface of a semiconductor wafer 10. The manufacturing method includes the first to ninth steps. Each step is performed in the order of the first step to the ninth step.

（第１工程）
まず、図１（ａ）に示すように、半導体ウエハ１０の上面全面に第１レジスト膜２０を形成する。半導体ウエハ１０は、例えば、ｎ型半導体層１１と、活性層１２と、ｐ型半導体層１３と、をこの順に有している。段差の上段１０ａの上面は、例えばｐ型半導体層１３の表面であり、段差の下段１０ｂの上面は、例えばｎ型半導体層１１の表面である。段差の境界部分１０ｃにおいては、例えば活性層１２が露出している。段差の境界部分１０ｃは、第１レジスト膜２０により覆われている。 (First step)
First, as shown in FIG. 1A, a first resist film 20 is formed on the entire upper surface of the semiconductor wafer 10. The semiconductor wafer 10 has, for example, an n-type semiconductor layer 11, an active layer 12, and a p-type semiconductor layer 13 in this order. The upper surface of the upper step 10 a of the step is, for example, the surface of the p-type semiconductor layer 13, and the upper surface of the lower step 10 b of the step is, for example, the surface of the n-type semiconductor layer 11. In the step boundary portion 10c, for example, the active layer 12 is exposed. The step boundary 10 c is covered with the first resist film 20.

（第２工程）
次に、図１（ｂ）に示すように、露光用のマスク１００を用いて露光領域を制限し、第１レジスト膜２０のうち少なくとも段差の境界部分１０ｃを除いた領域を露光する。これにより、露光された領域に形成されている第１レジスト膜２０は、その溶解度が高められ、次の第３工程により除去することが容易になる。 (Second step)
Next, as shown in FIG. 1B, the exposure area is limited using an exposure mask 100, and the area of the first resist film 20 excluding at least the boundary portion 10c of the step is exposed. Thereby, the solubility of the first resist film 20 formed in the exposed region is increased, and it becomes easy to remove in the next third step.

（第３工程）
次に、図１（ｃ）に示すように、例えば半導体ウエハ１０を現像液に浸すことにより、露光された領域に形成されている第１レジスト膜２０を除去する。これにより、第１レジスト膜２０を、後述する第２レジスト膜３０によって完全に被覆される位置に残し、少なくとも、後の工程で金属膜４０と半導体ウエハ１０を接触させる位置には残さないようにする。 (Third step)
Next, as shown in FIG. 1C, the first resist film 20 formed in the exposed region is removed by, for example, immersing the semiconductor wafer 10 in a developing solution. As a result, the first resist film 20 is left at a position where it is completely covered by a second resist film 30 to be described later, and at least not at a position where the metal film 40 and the semiconductor wafer 10 are brought into contact in a later step. To do.

（第４工程）
次に、図１（ｄ）に示すように、半導体ウエハ１０の上面全面に第２レジスト膜３０を形成する。これにより、第１レジスト膜２０が第２レジスト膜３０で覆われる。 (4th process)
Next, as shown in FIG. 1D, a second resist film 30 is formed on the entire upper surface of the semiconductor wafer 10. Thereby, the first resist film 20 is covered with the second resist film 30.

（第５工程）
次に、図１（ｅ）に示すように、露光用のマスク２００を用いて露光領域を制限し、第２レジスト膜３０のうち少なくとも第１レジスト膜２０が形成されている領域を含む領域を露光する。これにより、露光された領域に形成されている第２レジスト膜３０の溶解度が露光された領域以外の領域に形成されている第２レジスト膜３０の溶解度よりも高くなる。 (5th process)
Next, as shown in FIG. 1E, the exposure region is limited using an exposure mask 200, and a region including at least the region where the first resist film 20 is formed in the second resist film 30. Exposure. Thereby, the solubility of the second resist film 30 formed in the exposed region becomes higher than the solubility of the second resist film 30 formed in a region other than the exposed region.

（第６工程）
次に、半導体ウエハ１０を加熱することにより第２レジスト膜３０における露光された領域の溶解度を低めた後、図１（ｆ）に示すように、第２レジスト膜３０の全面を露光して溶解度を低めた領域以外の領域の溶解度を高める。これにより、第２レジスト膜３０における溶解度の高低が反転する。すなわち、第５工程後に溶解度が相対的に高かった領域の溶解度が低くなる一方で、第５工程後に溶解度が相対的に低かった領域の溶解度が高くなる。 (6th process)
Next, after the semiconductor wafer 10 is heated to lower the solubility of the exposed region in the second resist film 30, the entire surface of the second resist film 30 is exposed and dissolved as shown in FIG. Increase the solubility of the region other than the region where is reduced. Thereby, the level of solubility in the second resist film 30 is reversed. That is, the solubility of the region where the solubility is relatively high after the fifth step is low, while the solubility of the region where the solubility is relatively low after the fifth step is high.

（第７工程）
次に、図１（ｇ）に示すように、例えば半導体ウエハ１０を現像液に浸すことにより、溶解度が高められた領域に形成されている第２レジスト膜３０を除去する。除去されずに残った第２レジスト膜３０は、前述した第６工程において加熱により溶解度が反転される方法により形成されており、その端面３１には現像液が回り込む。これにより、第２レジスト膜３０の端面３１は、逆テーパー状に形成される。 (Seventh step)
Next, as shown in FIG. 1G, for example, the second resist film 30 formed in the region where the solubility is increased is removed by immersing the semiconductor wafer 10 in a developer. The second resist film 30 that remains without being removed is formed by a method in which the solubility is reversed by heating in the sixth step described above, and the developer flows around the end face 31. Thereby, the end surface 31 of the second resist film 30 is formed in a reverse taper shape.

（第８工程）
次に、図１（ｈ）に示すように、半導体ウエハ１０の上面全面に金属膜４０を形成する。なお、金属膜４０は、半導体ウエハ１０の上面に直接形成してもよいし、第１レジスト膜２０や第２レジスト膜３０などの他の部材を介して形成してもよい。 (8th step)
Next, as shown in FIG. 1H, a metal film 40 is formed on the entire upper surface of the semiconductor wafer 10. The metal film 40 may be formed directly on the upper surface of the semiconductor wafer 10 or may be formed via another member such as the first resist film 20 or the second resist film 30.

（第９工程）
次に、図１（ｉ）に示すように、第２レジスト膜３０の上面に形成されている金属膜４０を第１レジスト膜２０及び第２レジスト膜３０とともに除去する。これにより、半導体ウエハ１０の上面に形成された段差の上段１０ａ及び下段１０ｂの少なくとも一方に金属膜４０が形成される。第２レジスト膜３０の端面３１が逆テーパー状に形成されていることで、第２レジスト膜３０と金属膜４０とが、リフトオフに先がけてあらかじめ分離されているため、第２レジスト膜３０を剥離し易い。なお、ここでは金属膜４０を段差の上段１０ａに形成する場合を例に挙げて説明したが、段差の下段１０ｂに形成する場合は、第１レジスト膜２０及び第２レジスト膜３０の開口部を下段１０ｂに設ければよい。 (9th step)
Next, as shown in FIG. 1I, the metal film 40 formed on the upper surface of the second resist film 30 is removed together with the first resist film 20 and the second resist film 30. Thereby, the metal film 40 is formed on at least one of the upper step 10a and the lower step 10b of the step formed on the upper surface of the semiconductor wafer 10. Since the end surface 31 of the second resist film 30 is formed in a reverse taper shape, the second resist film 30 and the metal film 40 are separated in advance prior to lift-off, so that the second resist film 30 is peeled off. Easy to do. Here, the case where the metal film 40 is formed on the upper step 10a of the step has been described as an example. However, when the metal film 40 is formed on the lower step 10b of the step, the openings of the first resist film 20 and the second resist film 30 are formed. What is necessary is just to provide in the lower stage 10b.

以上説明した本発明の実施形態に係る半導体素子の製造方法によれば、第２レジスト膜３０の下に第１レジスト膜２０が形成されているため、たとえ段差の境界部分１０ｃにおいて第２レジスト膜３０の一部が露光不良により意図せずに除去されてしまっても、段差の境界部分１０ｃにおける半導体ウエハ１０の上面は露出しない。また、第２レジスト膜３０と第１レジスト膜２０は、第２レジスト膜３０と半導体ウエハ１０よりも強く密着しているため、剥離しにくい。よって、本発明の実施形態に係る半導体素子の製造方法によれば、半導体ウエハ１０の上面に形成された段差の上段１０ａ及び下段１０ｂの少なくとも一方に金属膜４０を形成する際に、段差の境界部分１０ｃに金属膜４０が意図せずに残留することが抑制されることとなり、段差の上段１０ａにのみ金属膜４０が形成される半導体素子や、段差の下段１０ｂにのみ金属膜４０が形成される素子や、段差の上段１０ａと下段１０ｂとに金属膜４０がそれぞれ形成される半導体素子などを歩留まり良く量産することができるようになる。なお、第２レジスト膜３０が反転処理を経て形成される膜であるのに対し、第１レジスト膜２０は反転処理を経ずに形成される膜である。また、第１レジスト膜２０を形成する際には、段差の境界部分１０ｃは非露光領域として設定されている。したがって、第１レジスト膜２０については、段差の境界部分１０ｃにおける露光不良の問題は生じない。 According to the semiconductor element manufacturing method according to the embodiment of the present invention described above, since the first resist film 20 is formed under the second resist film 30, the second resist film is formed even at the step boundary portion 10c. Even if a part of 30 is removed unintentionally due to poor exposure, the upper surface of the semiconductor wafer 10 at the step boundary 10c is not exposed. Further, since the second resist film 30 and the first resist film 20 are in closer contact with each other than the second resist film 30 and the semiconductor wafer 10, they are difficult to peel off. Therefore, according to the method of manufacturing a semiconductor device according to the embodiment of the present invention, when the metal film 40 is formed on at least one of the upper step 10a and the lower step 10b formed on the upper surface of the semiconductor wafer 10, the step boundary is formed. The unintentional remaining of the metal film 40 in the portion 10c is suppressed, and a semiconductor element in which the metal film 40 is formed only on the upper step 10a of the step or the metal film 40 is formed only on the lower step 10b of the step. It is possible to mass-produce elements with high yield and semiconductor elements in which the metal film 40 is respectively formed on the upper and lower steps 10a and 10b. The second resist film 30 is a film formed through a reversal process, whereas the first resist film 20 is a film formed without a reversal process. When the first resist film 20 is formed, the step boundary portion 10c is set as a non-exposure region. Therefore, the first resist film 20 does not have the problem of exposure failure at the step boundary 10c.

なお、上記した各工程は、第１工程から第９工程の順に行われるが、各工程の間には、他の工程が行われてもよい。例えば、第３工程により露光された領域に形成されている第１レジスト膜２０を除去した後、第４工程を行う前に、半導体ウエハ１０を加熱する工程を行うとともに、第７工程により溶解度が高められた領域に形成されている第２レジスト膜３０を除去した後、第８工程を行う前に、第１レジスト膜２０を除去した後の加熱よりも低い温度で半導体ウエハ１０を加熱する工程を行ってもよい。このようにすれば、第１レジスト膜２０や第２レジスト膜３０の定着を良くすることができる。特に、第１レジスト膜２０を高温で熱処理することで、第１レジスト膜２０を半導体ウエハ１０に十分に定着させることができる。これによって、例えば、第２レジスト膜３０を現像する際に第１レジスト膜２０が除去されてしまうことを十分に抑制することができる。 In addition, although each process mentioned above is performed in order of a 1st process to a 9th process, another process may be performed between each process. For example, after removing the first resist film 20 formed in the region exposed in the third step and before performing the fourth step, the step of heating the semiconductor wafer 10 is performed and the solubility is increased by the seventh step. A process of heating the semiconductor wafer 10 at a temperature lower than the heating after removing the first resist film 20 after performing the eighth process after removing the second resist film 30 formed in the raised region. May be performed. In this way, fixing of the first resist film 20 and the second resist film 30 can be improved. In particular, the first resist film 20 can be sufficiently fixed to the semiconductor wafer 10 by heat-treating the first resist film 20 at a high temperature. Accordingly, for example, it is possible to sufficiently suppress the first resist film 20 from being removed when the second resist film 30 is developed.

以下、さらに説明を続ける。 Further description will be continued below.

（半導体ウエハ１０）
半導体ウエハ１０の上面に形成された段差の数や段差の境界部分１０ｃの形状などは限定されない。半導体ウエハ１０は、これを個片化することにより複数の半導体素子（例：発光ダイオード素子、レーザダイオード素子）が得られるものであればよい。例えば、ピーク波長４３０〜５４０ｎｍのレーザ光を発振する窒化ガリウム系レーザダイオード素子が得られるウエハを用いることができる。半導体ウエハは、例えば、基板上に、ｎ型半導体層１１、活性層１２、ｐ型半導体層１３がこの順に設けられる。また、段差は、例えば、ｎ型半導体層１１、活性層１２、ｐ型半導体層１３がこの順に設けられた半導体ウエハ１０において、ｐ型半導体層１３からｎ型半導体層１１までの一部が除去されて形成される段差である。段差の高さは、例えば、数μｍ程度である。図１（ａ）のように段差の境界部分１０ｃに活性層１２が位置する場合は、２〜５μｍ程度とすることができる。これらの半導体層の表面にはＳｉＯ_２、ＺｒＯ_２等の絶縁膜が形成されていてもよい。また、このような絶縁膜は、段差の境界部分１０ｃに形成されていてもよい。 (Semiconductor wafer 10)
The number of steps formed on the upper surface of the semiconductor wafer 10 and the shape of the step boundary 10c are not limited. The semiconductor wafer 10 may be any one as long as a plurality of semiconductor elements (eg, light-emitting diode elements, laser diode elements) can be obtained by separating the semiconductor wafer 10 into individual pieces. For example, a wafer from which a gallium nitride laser diode element that oscillates laser light having a peak wavelength of 430 to 540 nm can be obtained can be used. In the semiconductor wafer, for example, an n-type semiconductor layer 11, an active layer 12, and a p-type semiconductor layer 13 are provided in this order on a substrate. Further, the step is removed, for example, from the p-type semiconductor layer 13 to the n-type semiconductor layer 11 in the semiconductor wafer 10 in which the n-type semiconductor layer 11, the active layer 12, and the p-type semiconductor layer 13 are provided in this order. This is a step formed. The height of the step is, for example, about several μm. When the active layer 12 is located at the step boundary 10c as shown in FIG. 1A, the thickness can be about 2 to 5 μm. An insulating film such as SiO ₂ or ZrO ₂ may be formed on the surface of these semiconductor layers. Further, such an insulating film may be formed at the step boundary 10c.

（第１レジスト膜２０）
第１レジスト膜２０は、ポジ型、すなわち、露光により溶解度が高められるレジスト膜である。第１レジスト膜２０には、例えば、ｇ線レジスト、ｉ線レジスト、ＫｒＦレジスト、ＡｒＦレジストなどを用いることができる。 (First resist film 20)
The first resist film 20 is a positive type, that is, a resist film whose solubility is increased by exposure. For the first resist film 20, for example, a g-line resist, an i-line resist, a KrF resist, an ArF resist, or the like can be used.

（第２レジスト膜３０）
第２レジスト膜３０は、反転処理に適したレジストを用いることができる。すなわち、露光後の加熱処理により露光領域の溶解度が低下するレジスト膜である。第２レジスト膜３０には、例えば、ノボラックベースのレジストなどを用いることができる。また、反転処理に適したものであれば、第１レジスト膜２０と同じ材料を用いてもよい。第２レジスト膜３０が第１レジスト膜２０と同じ材料からなる場合は、レジスト膜の材料が一種類で済むため管理しやすい。また、第２レジスト膜３０として、ネガ型のレジスト膜を用いることも考えられる。ネガ型の場合は、露光された領域に形成されている第２レジスト膜の溶解度が露光された領域以外の領域に形成されている第２レジスト膜の溶解度よりも低くなるので、現像液等に浸すことで露光領域以外が除去される。ネガ型の場合も反転処理型の場合と同様に、端面を逆テーパー状に形成することができるため金属膜をレジスト膜の上下で分離させ易い。なお、ネガ型のレジスト膜の形成方法は、第６工程がない他は反転処理型の場合と同様である。つまり、半導体ウエハの上面全面にネガ型の第２レジスト膜を形成する工程と、第２レジスト膜のうち少なくとも第１レジスト膜が形成されている領域を含む領域を露光し、溶解度を低くする工程と、溶解度を低くした領域以外に形成されている第２レジスト膜を除去する工程と、によって形成する。 (Second resist film 30)
As the second resist film 30, a resist suitable for the inversion process can be used. That is, it is a resist film in which the solubility of the exposed region is lowered by heat treatment after exposure. For the second resist film 30, for example, a novolac-based resist can be used. Further, the same material as that of the first resist film 20 may be used as long as it is suitable for the inversion process. When the second resist film 30 is made of the same material as the first resist film 20, it is easy to manage since only one type of resist film material is required. It is also conceivable to use a negative resist film as the second resist film 30. In the case of the negative type, the solubility of the second resist film formed in the exposed region is lower than the solubility of the second resist film formed in a region other than the exposed region. By immersing, areas other than the exposure area are removed. In the case of the negative type, similarly to the case of the inversion processing type, the end face can be formed in a reverse taper shape, so that the metal film can be easily separated above and below the resist film. The negative resist film is formed in the same manner as the reversal process type except that the sixth step is not provided. That is, a step of forming a negative second resist film on the entire upper surface of the semiconductor wafer, and a step of exposing a region including at least a region where the first resist film is formed in the second resist film to reduce the solubility. And a step of removing the second resist film formed outside the region where the solubility is lowered.

（溶解度）
第１レジスト膜２０や第２レジスト膜３０の溶解度は、それぞれの工程で用いられる現像液への溶け易さを指す。 (solubility)
The solubility of the 1st resist film 20 and the 2nd resist film 30 points out easiness to melt | dissolve in the developing solution used at each process.

（現像液）
第１レジスト膜２０や第２レジスト膜３０の除去に用いる現像液には、現像液や除去液などを用いることができる。なお、第１レジスト膜２０や第２レジスト膜３０の除去は、現像液を用いる方法以外で除去することもできるが、典型的には現像液を用いて除去する。 (Developer)
As the developer used for removing the first resist film 20 and the second resist film 30, a developer or a remover can be used. The first resist film 20 and the second resist film 30 can be removed by a method other than using a developing solution, but typically, the removing is performed using a developing solution.

（加熱）
半導体ウエハ１０を加熱する際の温度は、例えば８０℃〜２５０℃とする。特に、第１レジスト膜２０を現像した後であって第２レジスト膜３０を形成する前に加熱する際の温度は、１２０℃〜２００℃であることが好ましい。第２レジスト膜３０を現像した後に加熱する際の温度は、それよりも低い温度でよく、例えば８０℃〜１５０℃の範囲から第１レジスト膜２０を現像した後の温度よりも低温のものを選択する。 (heating)
The temperature at which the semiconductor wafer 10 is heated is, for example, 80 ° C. to 250 ° C. In particular, the temperature at the time of heating after developing the first resist film 20 and before forming the second resist film 30 is preferably 120 ° C. to 200 ° C. The temperature at the time of heating after developing the second resist film 30 may be lower than that, for example, a temperature lower than the temperature after developing the first resist film 20 from the range of 80 ° C. to 150 ° C. select.

（金属膜４０）
金属膜４０には、本発明の実施形態で説明したようなリフトオフによる形成が可能なものを選択する。例えば、Ｎｉ、Ｐｄ、Ｐｔ、Ａｕから選択された一種からなるものや、これら２種以上が順に積層されたものを用いることができる。 (Metal film 40)
As the metal film 40, one that can be formed by lift-off as described in the embodiment of the present invention is selected. For example, a material selected from Ni, Pd, Pt, and Au, or a material in which two or more of these are sequentially stacked can be used.

以上、本発明の実施形態について説明したが、これらの説明は、本発明の一例に関するものであり、本発明は、これらの説明によって何ら限定されるものではない。 As mentioned above, although embodiment of this invention was described, these description is related with an example of this invention, and this invention is not limited at all by these description.

１０半導体ウエハ
１０ａ段差の上段
１０ｂ段差の下段
１０ｃ段差の境界部分
１１ｎ型半導体層
１２活性層
１３ｐ型半導体層
２０第１レジスト膜
３０第２レジスト膜
３１第２レジスト膜の端面
４０金属膜
１００マスク
２００マスク DESCRIPTION OF SYMBOLS 10 Semiconductor wafer 10a The upper step 10b of a level | step difference The lower level 10c of the level | step difference 11 n-type semiconductor layer 12 Active layer 13 P-type semiconductor layer 20 1st resist film 30 2nd resist film 31 End face 40 of 2nd resist film Metal film 100 Mask 200 Mask

Claims

A method of manufacturing a semiconductor element, wherein a metal film is formed on at least one of an upper stage and a lower stage of a step formed on an upper surface of a semiconductor wafer,
Forming a first resist film on the entire upper surface of the semiconductor wafer;
Increasing the solubility of the exposed region by exposing at least a region of the first resist film excluding the boundary portion of the step;
Removing the first resist film formed in the exposed region;
Forming a second resist film on the entire upper surface of the semiconductor wafer;
Increasing the solubility of the exposed region by exposing a region completely including at least the region where the first resist film is formed in the second resist film;
The step of lowering the solubility of the exposed region in the second resist film by heating the semiconductor wafer, and then exposing the entire surface of the second resist film to increase the solubility in regions other than the region where the solubility is lowered. When,
Removing the second resist film formed in the region with increased solubility;
Forming a metal film on the entire upper surface of the semiconductor wafer;
Removing the metal film formed on the upper surface of the second resist film together with the first resist film and the second resist film;
In this order, a method for manufacturing a semiconductor device.

The method of manufacturing a semiconductor device according to claim 1, wherein the second resist film is made of the same material as the first resist film.

Heating the semiconductor wafer after removing the first resist film formed in the exposed region;
Heating the semiconductor wafer at a temperature lower than the heating after removing the first resist film after removing the second resist film formed in the region with increased solubility;
The method of manufacturing a semiconductor device according to claim 2, wherein: