JP6558969B2 - 半導体チップ、半導体装置およびそれらの製造方法 - Google Patents
半導体チップ、半導体装置およびそれらの製造方法 Download PDFInfo
- Publication number
- JP6558969B2 JP6558969B2 JP2015117285A JP2015117285A JP6558969B2 JP 6558969 B2 JP6558969 B2 JP 6558969B2 JP 2015117285 A JP2015117285 A JP 2015117285A JP 2015117285 A JP2015117285 A JP 2015117285A JP 6558969 B2 JP6558969 B2 JP 6558969B2
- Authority
- JP
- Japan
- Prior art keywords
- metal electrode
- metal
- electrode
- semiconductor substrate
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
Landscapes
- Wire Bonding (AREA)
Description
表面と裏面とを有する半導体基板と、
半導体基板の表面上に設けられた表面電極と、を含み、
表面電極は、
半導体基板の上に形成された第1金属電極と、
第1金属電極の上に形成され、表面が粗面化された第2金属電極と、を含むことを特徴とする半導体チップである。
半導体チップの第2金属電極の上にワイヤ配線が接合されたことを特徴とする半導体装置である。
表面と裏面とを有する半導体基板を準備する工程と、
半導体基板の表面上に第1金属電極を形成する工程と、
半導体基板の表面上に絶縁膜を形成し、第1金属電極の表面が露出するように絶縁膜に開口部を形成する工程と、
保持金属にメッシュ板が取り付けられた治具を準備する工程と、
メッシュ板が開口部の中に入るように半導体基板の上に治具を取り付ける工程と、
半導体基板と治具とを無電解めっき液に浸漬し、第1金属電極の上にメッシュ板をめっき金属で接合し、一方で、保持金属を無電解めっき液に溶かして除去する工程と、
半導体基板をダイシングして、半導体チップに分割する工程と、を含む半導体チップの製造方法である。
上述の方法により半導体チップを作製する工程と、
半導体チップを実装基板の上に固定する工程と、
半導体チップの第2金属電極に、ワイヤ電極を超音波ボンディングする工程と、
半導体チップを樹脂封止する工程と、を含むことを特徴とする半導体装置の製造方法である。
図1は、全体が100で表される、本発明の実施の形態1にかかる半導体装置の断面図である。半導体装置100は、例えばIGBTやパワーMOSFETのような電力用の半導体チップ10を含む。半導体チップ10は、例えばシリコンやSiCからなり、表面と裏面とを有する半導体基板1を含む。半導体基板1の表面上には、表面電極2が設けられている。
図9は、本発明の実施の形態2にかかる半導体チップ10の平面図であり、図10は、図9の半導体チップ10をA−A方向に見た場合の断面図である。図9、10中、図1と同一符合は、同一または相当箇所を示す。
Claims (15)
- 膜厚方向に電流が流れる電力用の半導体チップであって、
表面と裏面とを有する半導体基板と、
該半導体基板の表面上に設けられた表面電極と、を含み、
該表面電極は、
該半導体基板の上に形成された第1金属電極と、
該第1金属電極の上に、めっき金属で接合されたメッシュ板からなり、表面が粗面化された第2金属電極と、を含むことを特徴とする半導体チップ。 - 膜厚方向に電流が流れる電力用の半導体チップであって、
表面と裏面とを有する半導体基板と、
該半導体基板の表面上に設けられた表面電極と、を含み、
該表面電極は、
該半導体基板の上に形成された第1金属電極と、
該第1金属電極の上に、該第1金属電極側の全面が該第1金属電極と直接接し、
表面が粗面化された第2金属電極と、を含むことを特徴とする半導体チップ。 - 膜厚方向に電流が流れる電力用の半導体チップであって、
表面と裏面とを有する半導体基板と、
該半導体基板の表面上に設けられた表面電極と、を含み、
該表面電極は、
該半導体基板の上に形成された第1金属電極と、
該第1金属電極の上に、該第1金属電極との間に層間保護膜なく形成され、
表面が粗面化された第2金属電極と、を含むことを特徴とする半導体チップ。 - 上記第2金属電極の表面は、上記第1金属電極の表面より表面粗さが大きいことを特徴とする請求項1〜3のいずれかに記載の半導体チップ。
- 上記第2金属電極の表面が、ワイヤ配線接合領域を含み、
該ワイヤ配線接合領域は、該ワイヤ配線接合領域以外の領域より表面粗さが小さいことを特徴とする請求項1〜3のいずれかに記載の半導体チップ。 - 上記第1金属電極は、アルミニウムおよびアルミニウム合金から選択される本体金属と、該本体金属の表面に形成された亜鉛からなる表面金属とからなり、
上記第2金属電極は、銅および銅合金から選択される金属からなることを特徴とする請求項1〜3のいずれかに記載の半導体チップ。 - 請求項1〜6のいずれかに記載の半導体チップが、実装基板上に固定され、
該半導体チップの第2金属電極の上にワイヤ配線が接合されたことを特徴とする半導体装置。 - 上記ワイヤ配線は、銅からなることを特徴とする請求項7に記載の半導体装置。
- 更に、上記半導体チップが、樹脂封止されたことを特徴とする請求項7または8に記載の半導体装置。
- 表面と裏面とを有する半導体基板を準備する工程と、
該半導体基板の表面上に第1金属電極を形成する工程と、
該半導体基板の表面上に絶縁膜を形成し、該第1金属電極の表面が露出するように該絶縁膜に開口部を形成する工程と、
保持金属にメッシュ板が取り付けられた治具を準備する工程と、
該メッシュ板が該開口部の中に入るように該半導体基板の上に該治具を取り付ける工程と、
該半導体基板と該治具とを無電解めっき液に浸漬し、該第1金属電極の上に該メッシュ板をめっき金属で接合して第2金属電極とし、一方で、該保持金属を該無電解めっき液に溶かして除去する工程と、
該半導体基板をダイシングして、半導体チップに分割する工程と、を含むことを特徴とする半導体チップの製造方法。 - 上記第2金属電極は、銅および銅合金から選択される金属であり、
更に、上記第1金属電極の表面に亜鉛膜を形成する工程を含むことを特徴とする請求項10に記載の製造方法。 - 上記メッシュ板は、網状に編んだ金属線、または孔部を設けた金属箔からなることを特徴とする請求項10に記載の製造方法。
- 上記保持金属は、標準酸化還元電位が銅より大きく亜鉛より小さい材料からなり、上記メッシュ板は銅からなり、上記無電解めっきで形成されるめっき金属は銅であることを特徴とする請求項10〜12のいずれかに記載の製造方法。
- 上記保持金属は、クロム、鉄、錫からなるグループから選択される金属およびそれら合金であることを特徴とする請求項13に記載の製造方法。
- 請求項10〜14のいずれかに記載の方法により半導体チップを作製する工程と、
該半導体チップを実装基板の上に固定する工程と、
該半導体チップの第2金属電極に、ワイヤ電極を超音波ボンディングする工程と、
該半導体チップを樹脂封止する工程と、を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015117285A JP6558969B2 (ja) | 2015-06-10 | 2015-06-10 | 半導体チップ、半導体装置およびそれらの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015117285A JP6558969B2 (ja) | 2015-06-10 | 2015-06-10 | 半導体チップ、半導体装置およびそれらの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017005100A JP2017005100A (ja) | 2017-01-05 |
| JP6558969B2 true JP6558969B2 (ja) | 2019-08-14 |
Family
ID=57752312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015117285A Active JP6558969B2 (ja) | 2015-06-10 | 2015-06-10 | 半導体チップ、半導体装置およびそれらの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6558969B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111344840B (zh) | 2017-11-22 | 2023-07-07 | 三菱电机株式会社 | 半导体装置以及半导体装置的制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164329A (ja) * | 1986-12-26 | 1988-07-07 | Toshiba Corp | 半導体装置 |
| JP3702480B2 (ja) * | 1995-02-09 | 2005-10-05 | 株式会社村田製作所 | 電極パッドの形成方法 |
| JP4416874B2 (ja) * | 1998-09-30 | 2010-02-17 | イビデン株式会社 | 半導体チップの製造方法 |
| JP4674522B2 (ja) * | 2004-11-11 | 2011-04-20 | 株式会社デンソー | 半導体装置 |
| JP2008098225A (ja) * | 2006-10-06 | 2008-04-24 | Nec Electronics Corp | 半導体装置 |
-
2015
- 2015-06-10 JP JP2015117285A patent/JP6558969B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2017005100A (ja) | 2017-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6632686B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN105103272B (zh) | 半导体装置的制造方法 | |
| US8823175B2 (en) | Reliable area joints for power semiconductors | |
| JP6264230B2 (ja) | 半導体装置 | |
| JP2008258499A (ja) | 電極構造及び半導体装置 | |
| JPWO2017183580A1 (ja) | 半導体装置、パワーモジュール及びその製造方法 | |
| JP6860334B2 (ja) | 半導体装置 | |
| JP6456494B2 (ja) | 半導体装置の製造方法 | |
| US11538734B2 (en) | Power semiconductor package with highly reliable chip topside | |
| JP4344560B2 (ja) | 半導体チップおよびこれを用いた半導体装置 | |
| JP6558969B2 (ja) | 半導体チップ、半導体装置およびそれらの製造方法 | |
| JP2007019215A (ja) | 半導体装置及びその製法 | |
| JP5494559B2 (ja) | 半導体装置およびその製造方法 | |
| JP2005019798A (ja) | モールド型半導体装置及びその製造方法 | |
| JP6579653B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2021174982A (ja) | 半導体装置および半導体モジュール | |
| WO2017175426A1 (ja) | 電力用半導体装置 | |
| JP5418654B2 (ja) | 半導体装置 | |
| JP2020077665A (ja) | 半導体素子および半導体装置 | |
| JP2017076741A (ja) | 半導体装置およびその製造方法 | |
| JP5884625B2 (ja) | 半導体デバイス | |
| JP4962409B2 (ja) | 半導体装置及びその製法 | |
| JP5151837B2 (ja) | 半導体装置の製造方法 | |
| JP2014222742A (ja) | 半導体装置 | |
| JP2012169455A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190128 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190618 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190716 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6558969 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |