Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6560077B2 - Oscillator circuit - Google Patents
[go: Go Back, main page]

JP6560077B2 - Oscillator circuit - Google Patents

Oscillator circuit Download PDF

Info

Publication number
JP6560077B2
JP6560077B2 JP2015184609A JP2015184609A JP6560077B2 JP 6560077 B2 JP6560077 B2 JP 6560077B2 JP 2015184609 A JP2015184609 A JP 2015184609A JP 2015184609 A JP2015184609 A JP 2015184609A JP 6560077 B2 JP6560077 B2 JP 6560077B2
Authority
JP
Japan
Prior art keywords
oscillation
circuit
transistor
terminal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015184609A
Other languages
Japanese (ja)
Other versions
JP2017060067A (en
Inventor
大輔 坂田
大輔 坂田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2015184609A priority Critical patent/JP6560077B2/en
Publication of JP2017060067A publication Critical patent/JP2017060067A/en
Application granted granted Critical
Publication of JP6560077B2 publication Critical patent/JP6560077B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Oscillators With Electromechanical Resonators (AREA)

Description

本発明は電気機械振動子を用いた発振回路に関するものである。   The present invention relates to an oscillation circuit using an electromechanical vibrator.

電気機械振動子である水晶振動子等を用いた発振回路は、電子回路において多く用いられている。図4に水晶振動子を用いた従来の発振回路(特許文献1の図2)を示す。この発振回路はコルピッツ型であり、水晶振動子X11が発振トランジスタQ11のベース端子(ノードN11)に接続され、そのベース端子とエミッタ端子(ノードN12)間にキャパシタC11が接続され、エミッタ端子と接地間にキャパシタC12が接続されている。   Oscillation circuits using crystal vibrators or the like that are electromechanical vibrators are often used in electronic circuits. FIG. 4 shows a conventional oscillation circuit using a crystal resonator (FIG. 2 of Patent Document 1). This oscillation circuit is a Colpitts type, the crystal resonator X11 is connected to the base terminal (node N11) of the oscillation transistor Q11, the capacitor C11 is connected between the base terminal and the emitter terminal (node N12), the emitter terminal and the ground A capacitor C12 is connected between them.

発振トランジスタQ11のエミッタ端子に接続された負荷抵抗R11に現れる発振電圧V12は、キャパシタC15を介して出力発振電圧Voutとなる。また、発振電圧V12は、キャパシタC13で容量結合されたダイオードD1,D2により整流され、ノードN13においてキャパシタC14で平滑された整流電圧V13となる。   The oscillation voltage V12 appearing at the load resistor R11 connected to the emitter terminal of the oscillation transistor Q11 becomes the output oscillation voltage Vout via the capacitor C15. The oscillation voltage V12 is rectified by diodes D1 and D2 capacitively coupled by the capacitor C13, and becomes a rectified voltage V13 smoothed by the capacitor C14 at the node N13.

得られた整流電圧V13は、トランジスタQ12のベース端子に入力することによって電流変換されて、トランジスタQ12のコレクタ端子に接続された抵抗R12を経由して、発振トランジスタQ11のベース端子に負帰還する。R13は発振トランジスタQ11のベースバイアス抵抗、R14は整流用バイアス抵抗、D3は整流用バイアス用ダイオードである。   The obtained rectified voltage V13 is converted into a current by being input to the base terminal of the transistor Q12, and negatively fed back to the base terminal of the oscillation transistor Q11 via the resistor R12 connected to the collector terminal of the transistor Q12. R13 is a base bias resistor of the oscillation transistor Q11, R14 is a rectifying bias resistor, and D3 is a rectifying bias diode.

水晶振動子を用いた発振回路では、電源電圧Vccが低いときは、得られる発振電圧V12の振幅を極力大きくし、かつ、その発振電圧V12の波形の歪を小さく抑えたい場合がある。   In an oscillation circuit using a crystal resonator, when the power supply voltage Vcc is low, it may be desired to increase the amplitude of the oscillation voltage V12 obtained as much as possible and to suppress the distortion of the waveform of the oscillation voltage V12.

そこで図4の従来の発振回路では、出力発振電圧Voutの振幅レベルを所定値に保持するために、発振トランジスタQ11のエミッタ端子に出力する発振電圧V12の振幅に対応して、発振トランジスタQ11のベースバイアス電圧V11を負帰還制御している。この結果、発振トランジスタQ11のエミッタ端子から出力する発振電圧V12の波形の歪を低減しながら、その発振電圧V12の振幅を大きくすることが可能となる。   Therefore, in the conventional oscillation circuit shown in FIG. 4, in order to maintain the amplitude level of the output oscillation voltage Vout at a predetermined value, the base of the oscillation transistor Q11 corresponds to the amplitude of the oscillation voltage V12 output to the emitter terminal of the oscillation transistor Q11. Negative feedback control is performed on the bias voltage V11. As a result, it is possible to increase the amplitude of the oscillation voltage V12 while reducing distortion of the waveform of the oscillation voltage V12 output from the emitter terminal of the oscillation transistor Q11.

すなわち、発振電圧V12の振幅が大きいときは、発振トランジスタQ11のベースバイアス電圧V11を低くする。つまり、共振回路に並列で接続されたトランジスタQ12のコレクタ端子とエミッタ端子間の可変インピーダンスを小さくすることで、発振電圧V12の振幅を小さくするよう負帰還制御する。   That is, when the amplitude of the oscillation voltage V12 is large, the base bias voltage V11 of the oscillation transistor Q11 is lowered. That is, negative feedback control is performed so as to reduce the amplitude of the oscillation voltage V12 by reducing the variable impedance between the collector terminal and the emitter terminal of the transistor Q12 connected in parallel to the resonance circuit.

逆に、発振電圧V12の振幅が小さいときは、発振トランジスタQ11のベースバイアス電圧V11を高くする。つまり、共振回路に並列で接続されたトランジスタQ12のコレクタ端子とエミッタ端子間の可変インピーダンスを大きくすることで、発振トランジスタQ11の駆動能力を上げて発振電圧V12の振幅を大きくするよう負帰還制御する。   Conversely, when the amplitude of the oscillation voltage V12 is small, the base bias voltage V11 of the oscillation transistor Q11 is increased. That is, negative feedback control is performed so as to increase the drive capability of the oscillation transistor Q11 and increase the amplitude of the oscillation voltage V12 by increasing the variable impedance between the collector terminal and the emitter terminal of the transistor Q12 connected in parallel to the resonance circuit. .

特開昭59−010617号公報JP 59-010617 A

しかしながら、この図4の従来の発振回路は、発振トランジスタQ11のベースバイアス電圧V11を高くして発振トランジスタQ11の増幅能力を上げることで発振電圧V12の振幅が大きくなっていくと、発振トランジスタQ11はコレクタが電圧Vccの電源端子に接続されていることから、ベースバイアスアス電圧V11がコレクタ電圧(電源電圧Vcc)を上回る事態が発生する。   However, when the amplitude of the oscillation voltage V12 is increased by increasing the base bias voltage V11 of the oscillation transistor Q11 and increasing the amplification capability of the oscillation transistor Q11 in the conventional oscillation circuit of FIG. Since the collector is connected to the power supply terminal of the voltage Vcc, a situation occurs in which the base bias ass voltage V11 exceeds the collector voltage (power supply voltage Vcc).

このため、発振電圧V12の正側において、発振トランジスタQ11のベース・コレクタ間接合電圧が順方向バイアス電圧になる。発振トランジスタQ11のベースバイアス電圧V11がさらに高くなると、そのベース・コレクタ間の順方向バイアス電圧がさらに大きくなることで、図5に示すように、発振電圧V12の波形がクランプされる事態となる。   Therefore, on the positive side of the oscillation voltage V12, the base-collector junction voltage of the oscillation transistor Q11 becomes the forward bias voltage. When the base bias voltage V11 of the oscillation transistor Q11 is further increased, the forward bias voltage between the base and the collector is further increased, so that the waveform of the oscillation voltage V12 is clamped as shown in FIG.

発振電圧V12の波形がクランプされると、図5に示すように、その振幅がVp1からVp2に小さくなる。この結果、図6に示すように、負帰還制御に供される整流電圧V13が低下するので、発振トランジスタQ11のベースバイアス電圧V11を高くする方向へ負帰還制御が行われる。よって、発振電圧V12の波形のクランプがより強くかかることになって整流電圧V13はさらに小さくなり、クランプが発生する前とクランプが発生した後とでは、ベースバイアス電圧V11と整流電圧V13の変化の方向が逆になる。   When the waveform of the oscillation voltage V12 is clamped, the amplitude decreases from Vp1 to Vp2, as shown in FIG. As a result, as shown in FIG. 6, the rectified voltage V13 used for the negative feedback control decreases, so that the negative feedback control is performed in the direction of increasing the base bias voltage V11 of the oscillation transistor Q11. Accordingly, the waveform of the oscillation voltage V12 is more strongly clamped, and the rectified voltage V13 is further reduced. The change in the base bias voltage V11 and the rectified voltage V13 before and after the clamp is generated. The direction is reversed.

このため、ベースバイアス電圧V11は上限の電圧に張り付き、発振電圧V12の波形は大きく歪んだままとなってしまう。このように、図4の従来の発振回路では、発振電圧V12の振幅を大きくし、かつ、歪を小さくしたいという目的には適さない場合があつた。   For this reason, the base bias voltage V11 sticks to the upper limit voltage, and the waveform of the oscillation voltage V12 remains largely distorted. As described above, the conventional oscillation circuit of FIG. 4 may not be suitable for the purpose of increasing the amplitude of the oscillation voltage V12 and reducing the distortion.

また、図4の従来の発振回路は、共振回路と整流回路がキャパシタC14を介在して接続されているため、比較的インピーダンスが低い整流回路が共振回路に深く影響を及ぼし、発振そのものへの影響が大きくなるため、各素子の定数設定が難しいという問題もあった。   Further, in the conventional oscillation circuit of FIG. 4, since the resonance circuit and the rectification circuit are connected via the capacitor C14, the rectification circuit having a relatively low impedance has a deep influence on the resonance circuit and influences on the oscillation itself. Therefore, there is a problem that it is difficult to set constants for each element.

本発明の目的は、これらを改善し、発振電圧の振幅を大きくしながら、発振電圧の波形の歪を低減することができる発振回路を提供することにある。   It is an object of the present invention to provide an oscillation circuit that can improve these and reduce the distortion of the waveform of the oscillation voltage while increasing the amplitude of the oscillation voltage.

上記課題を解決するため、請求項1にかかる発明は、電気機械振動子を共振回路の一部として用いた発振回路において、前記共振回路にベース端子が接続された発振トランジスタと、前記ベース端子の信号を入力する高入力インピーダンスの第1のバッファ回路と、該第1のバッファ回路の出力信号を整流する整流回路と、該整流回路で得られた整流電圧を反転増幅する反転増幅器と、該反転増幅器の出力信号を前記発振トランジスタの前記ベース端子に負帰還させる帰還回路とを備えたことを特徴とする。   In order to solve the above problem, an invention according to claim 1 is an oscillation circuit using an electromechanical vibrator as a part of a resonance circuit, an oscillation transistor having a base terminal connected to the resonance circuit, and A first buffer circuit having a high input impedance for inputting a signal; a rectifier circuit for rectifying an output signal of the first buffer circuit; an inverting amplifier for inverting and amplifying a rectified voltage obtained by the rectifier circuit; And a feedback circuit for negatively feeding back the output signal of the amplifier to the base terminal of the oscillation transistor.

請求項2にかかる発明は、請求項1に記載の発振回路において、前記発振トランジスタは、前記ベース端子にバイアス電圧が印加され、エミッタ端子に負荷抵抗が接続され、コレクタ端子に電源端子が接続されたバイポーラのトランジスタからなり、前記第1のバッファ回路は、ベース端子に前記発振トランジスタのベース端子が接続され、コレクタ端子に電源端子が接続され、エミッタ端子から前記整流電圧が得られるようにしたバイポーラのトランジスタからなることを特徴とする。
According to a second aspect of the present invention, in the oscillation circuit according to the first aspect, the oscillation transistor has a bias voltage applied to the base terminal, a load resistor connected to the emitter terminal, and a power supply terminal connected to the collector terminal. was made bipolar transistor, said first buffer circuit, the base terminal of the oscillation transistor is connected to the base terminal, a power supply terminal connected to the collector terminal and to the rectified voltage from the emitter terminal is obtained bipolar It is characterized by comprising the following transistors .

請求項3にかかる発明は、請求項1又は2に記載の発振回路において、前記電気機械振動子と前記発振トランジスタの前記ベース端子との間に接続されたキャパシタと、該キャパシタと前記電気機械振動子との共通接続点に入力側が接続された高入力インピーダンスの第2のバッファ回路とをさらに備え、該第2のバッファ回路の出力側から出力発振電圧を取り出すことを特徴とする。   The invention according to claim 3 is the oscillation circuit according to claim 1 or 2, wherein the capacitor is connected between the electromechanical vibrator and the base terminal of the oscillation transistor, and the capacitor and the electromechanical vibration. And a second buffer circuit having a high input impedance connected to the common connection point with the child, the output oscillation voltage being extracted from the output side of the second buffer circuit.

請求項4にかかる発明は、請求項に記載の発振回路において、前記発振トランジスタとしての前記バイポーラのトランジスタと前記第1のバッファ回路としての前記バイポーラのトランジスタを、それぞれMOSトランジスタに置き換え、前記ベース端子をゲート端子に、前記エミッタ端子をソース端子に、前記コレクタ端子をドレイン端子、それぞれ置き換えたことを特徴とする。

Such invention in claim 4, in the oscillation circuit according to claim 2, replacing the bipolar transistor as transistor and the first buffer circuit of the bipolar as the oscillation transistor, the MOS transistors, respectively, the the base terminal to the gate terminal, the emitter terminal to a source terminal, the collector terminal to the drain terminal, is characterized in that each replaced.

本発明によれば、発振トランジスタのベース端子の電圧を高入力インピーダンスの第1のバッファ回路を介在して整流し、その整流電圧を反転増幅し帰還回路を介在して発振トランジスタのベース端子に負帰還しているので、クランプ状態が発生する前とクランプ状態が発生した後とで、発振トランジスタのベースバイアス電圧の変化の方向が整流電圧の変化の方向と同じとなり、発振トランジスタのベースバイアス電圧が上限に張り付くことが防止される。また、負帰還信号生成用の整流電圧は、発振トランジスタのベース端子から高入力インピーダンスの第1のバッファ回路に入力されてから整流されるので、共振回路と整流回路との間を分離でき、整流回路の定数に影響されることなく、発振回路の定数を設定することができる。   According to the present invention, the voltage at the base terminal of the oscillation transistor is rectified via the first buffer circuit having a high input impedance, the rectified voltage is inverted and amplified, and the voltage is negatively applied to the base terminal of the oscillation transistor via the feedback circuit. Since feedback is performed, the direction of change of the base bias voltage of the oscillation transistor is the same as the direction of change of the rectified voltage before and after the clamp state occurs, and the base bias voltage of the oscillation transistor is Sticking to the upper limit is prevented. Further, since the rectified voltage for generating the negative feedback signal is rectified after being input from the base terminal of the oscillation transistor to the first buffer circuit having a high input impedance, the resonance circuit and the rectifier circuit can be separated and rectified. The constant of the oscillation circuit can be set without being influenced by the constant of the circuit.

本発明の第1の実施例の発振回路のブロック図である。1 is a block diagram of an oscillation circuit according to a first exemplary embodiment of the present invention. 本発明の第1の実施例の発振回路の回路図である。1 is a circuit diagram of an oscillation circuit according to a first embodiment of the present invention. 本発明の第2の実施例の発振回路のブロック図である。It is a block diagram of the oscillation circuit of the 2nd Example of this invention. 従来の発振回路の回路図である。It is a circuit diagram of the conventional oscillation circuit. 図4の発振回路の動作波形図である。FIG. 5 is an operation waveform diagram of the oscillation circuit of FIG. 4. 図4の発振回路の動作特性図である。FIG. 5 is an operation characteristic diagram of the oscillation circuit of FIG. 4. 本発明の第1の実施例の動作特性図である。FIG. 3 is an operational characteristic diagram of the first embodiment of the present invention.

<第1の実施例>
図1に本発明の第1の実施例の発振回路のブロック図を示す。図1において、10は水晶振動子X1とキャパシタC1,C2からなる共振回路であり、その共振回路10のノードN1とノードN2が発振用増幅器20に接続されている。30は入力側がノードN1に接続された高入力インピーダンスの第1のバッファ回路、40はその第1のバッファ回路30の出力電圧を整流する整流回路、50は整流回路40の出力信号を反転増幅する反転増幅器、50は反転増幅器40の出力電圧をノードN1に負帰還させてそのノードN1のベースバイアス電圧を設定する帰還回路である。
<First embodiment>
FIG. 1 shows a block diagram of an oscillation circuit according to a first embodiment of the present invention. In FIG. 1, reference numeral 10 denotes a resonance circuit composed of a crystal resonator X1 and capacitors C1 and C2. Reference numeral 30 denotes a first buffer circuit having a high input impedance whose input side is connected to the node N1, 40 denotes a rectifier circuit that rectifies the output voltage of the first buffer circuit 30, and 50 inverts and amplifies the output signal of the rectifier circuit 40. An inverting amplifier 50 is a feedback circuit that negatively feeds back the output voltage of the inverting amplifier 40 to the node N1 and sets the base bias voltage at the node N1.

共振回路10と発振用増幅器20によって生成した発振信号は、第1のバッファ回路30でインピーダンス変換され整流回路40で整流されてから、反転増幅器50で反転増幅され帰還回路60を経由して、ノードN1に負帰還される。本実施例では、発振電圧から負帰還信号を生成する部分(第1のバッファ回路30、整流回路40、反転増幅器50、帰還回路60)を、出力発振電圧Voutを生成する部分(発振用増幅器20)から独立して構成しているため、出力発振電圧Voutの振幅を所定の大きさに保持しながら、出力発振電圧Voutの波形の歪を低減することができる。このとき、負帰還に関わる回路は、高入力インピーダンスの第1のバッファ回路30により共振回路10からも分離されているので、負帰還に関わる回路が発振動作に悪影響を与えることはない。   The oscillation signal generated by the resonance circuit 10 and the oscillation amplifier 20 is impedance-converted by the first buffer circuit 30, rectified by the rectifier circuit 40, then inverted and amplified by the inverting amplifier 50, passed through the feedback circuit 60, Negative feedback to N1. In this embodiment, a portion (first buffer circuit 30, rectifier circuit 40, inverting amplifier 50, feedback circuit 60) that generates a negative feedback signal from an oscillation voltage is used as a portion (oscillation amplifier 20) that generates an output oscillation voltage Vout. ), The distortion of the waveform of the output oscillation voltage Vout can be reduced while maintaining the amplitude of the output oscillation voltage Vout at a predetermined magnitude. At this time, the circuit related to negative feedback is also separated from the resonance circuit 10 by the first buffer circuit 30 having a high input impedance, and therefore the circuit related to negative feedback does not adversely affect the oscillation operation.

図2に図1の発振回路の具体的回路を示す。発振用増幅器20は、NPN型の発振トランジスタQ1とそのエミッタ端子に接続された負荷抵抗R1により構成される。出力発振電圧Voutは発振トランジスタQ1のエミッタ端子から直流カット用のキャパシタC4を経由して取り出される。第1のバッファ回路30と整流回路40は、発振トランジスタQ1と同じNPN型で高入力インピーダンスのバッファトランジスタQ2と抵抗R2とキャパシタC3とで構成される。反転増幅器50は、基準電圧Vrefが非反転入力端子に印加されたオペアンプ51と、ゲインを決める抵抗R3,R4により構成されている。   FIG. 2 shows a specific circuit of the oscillation circuit of FIG. The oscillation amplifier 20 includes an NPN oscillation transistor Q1 and a load resistor R1 connected to the emitter terminal thereof. The output oscillation voltage Vout is taken out from the emitter terminal of the oscillation transistor Q1 via the DC cut capacitor C4. The first buffer circuit 30 and the rectifier circuit 40 are composed of the same NPN type and high input impedance buffer transistor Q2 as the oscillation transistor Q1, a resistor R2, and a capacitor C3. The inverting amplifier 50 includes an operational amplifier 51 to which a reference voltage Vref is applied to a non-inverting input terminal, and resistors R3 and R4 that determine a gain.

バッファトランジスタQ2のエミッタ端子のノードのN3には、発振トランジスタQ1のベースバイアス電圧V1に交流成分の発振電圧が重畳したノードN1の電圧から、バッファトランジスタQ2のベース・エミッタ接合電圧を差し引いた整流電圧V3が出力される。このため、ノードN2の発振電圧V2の振幅が大きくなって、トランジスタQ1のベース・コレクタ間接合電圧が順方向電圧になり、発振電圧V2の波形がクランプされるようになっても、バッファトランジスタQ2のエミッタ端子の整流電圧V3が、波形がクランプされない場合の電圧より低下することはない。   The node N3 of the emitter terminal of the buffer transistor Q2 has a rectified voltage obtained by subtracting the base-emitter junction voltage of the buffer transistor Q2 from the voltage of the node N1 in which the oscillation voltage of the AC component is superimposed on the base bias voltage V1 of the oscillation transistor Q1. V3 is output. Therefore, even if the amplitude of the oscillation voltage V2 at the node N2 increases, the base-collector junction voltage of the transistor Q1 becomes a forward voltage, and the waveform of the oscillation voltage V2 is clamped, the buffer transistor Q2 The rectified voltage V3 at the emitter terminal of the current does not drop below the voltage when the waveform is not clamped.

また、発振トランジスタQ1のエミッタ端子の発振電圧V2の波形がクランプされる程度が大きくなると、発振トランジスタQ1のベース・コレクタ間接合に流れる電流も増すので、そのベース・コレクタ間電圧は若干増すことになり、エミッタ端子の発振電圧V2も若干ながら増加する。このように、ノードN2の発振電圧V2の波形がクランプされても、ノードN3の整流電圧V3は、図7に示すように、若干の勾配をもって上昇する。   Further, when the waveform of the oscillation voltage V2 at the emitter terminal of the oscillation transistor Q1 is clamped, the current flowing through the base-collector junction of the oscillation transistor Q1 increases, so that the base-collector voltage slightly increases. Thus, the oscillation voltage V2 at the emitter terminal slightly increases. Thus, even if the waveform of the oscillation voltage V2 at the node N2 is clamped, the rectified voltage V3 at the node N3 rises with a slight gradient as shown in FIG.

したがって、クランプ状態が発生する前とクランプ状態が発生した後とで、ノードN1のベースバイアス電圧V1の変化の方向は、ノードN3の整流電圧V3の変化と同じ方向であることが維持されるので、発振トランジスタQ1のベースバイアス電圧V1が上限に張り付くことが避けられる。   Therefore, the direction of change of the base bias voltage V1 at the node N1 is maintained in the same direction as the change of the rectified voltage V3 at the node N3 before and after the clamp state occurs. The base bias voltage V1 of the oscillation transistor Q1 can be avoided from sticking to the upper limit.

また、ノードN3の整流電圧V3は、発振トランジスタQ1のベース端子から高入力インピーダンスのバッファトランジスタQ2のベース端子に入力され、整流されるように構成したことにより、共振回路10と整流回路40との間が分離されるので、整流回路40の定数に影響されることなく、発振回路の定数を設定できる。   Further, the rectified voltage V3 at the node N3 is input from the base terminal of the oscillation transistor Q1 to the base terminal of the buffer transistor Q2 having a high input impedance, and is rectified, whereby the resonance circuit 10 and the rectifier circuit 40 are connected. Since the interval is separated, the constant of the oscillation circuit can be set without being affected by the constant of the rectifier circuit 40.

<第2の実施例>
図3は本発明の第2の実施例の発振回路を示す図である。ここでは、水晶振動子X1のノードN4と発振トランジスタQ1のベース端子のノードN1との間に直流カット用のキャパシタC5を接続することで共振回路10Aを構成する。そして、ノードN4に現れる発振電圧V4を高入力インピーダンスの第2のバッファ回路70を介して出力発振電圧Voutとして取り出すようにしている。
<Second embodiment>
FIG. 3 is a diagram showing an oscillation circuit according to a second embodiment of the present invention. Here, the resonant circuit 10A is configured by connecting a DC cut capacitor C5 between the node N4 of the crystal unit X1 and the node N1 of the base terminal of the oscillation transistor Q1. The oscillation voltage V4 appearing at the node N4 is taken out as the output oscillation voltage Vout via the second buffer circuit 70 having a high input impedance.

このように、本実施例では、高い入力インピーダンスのバッファトランジスタQ2を介して発振電圧を整流のために取り出す図2のノードN1とは別のノードN4から、発振電圧V4を取り出すように構成している。このため、発振トランジスタQ1による発振電圧V4の波形の歪の影響を減らして信号を取り出すことができ、かつ、発振電圧V4を取り出すことによる影響が発振トランジスタQ1の側へ及ぶことをさらに低減させることができる。   As described above, in this embodiment, the oscillation voltage V4 is extracted from the node N4 different from the node N1 in FIG. 2 that extracts the oscillation voltage for rectification through the buffer transistor Q2 having a high input impedance. Yes. For this reason, it is possible to reduce the influence of the distortion of the waveform of the oscillation voltage V4 by the oscillation transistor Q1 and to extract a signal, and to further reduce the influence of the extraction of the oscillation voltage V4 on the oscillation transistor Q1 side. Can do.

10,10A:共振回路
20:発振用増幅器、Q1:発振トランジスタ
30:高入力インピーダンスの第1のバッファ回路、Q2:バッファトランジスタ
40:整流回路
50:反転増幅器
60:帰還回路
70:高入力インピーダンスの第2のバッファ回路
10, 10A: Resonant circuit 20: Oscillation amplifier, Q1: Oscillation transistor 30: First buffer circuit with high input impedance, Q2: Buffer transistor 40: Rectifier circuit 50: Inverting amplifier 60: Feedback circuit 70: High input impedance Second buffer circuit

Claims (4)

電気機械振動子を共振回路の一部として用いた発振回路において、
前記共振回路にベース端子が接続された発振トランジスタと、前記ベース端子の信号を入力する高入力インピーダンスの第1のバッファ回路と、該第1のバッファ回路の出力信号を整流する整流回路と、該整流回路で得られた整流電圧を反転増幅する反転増幅器と、該反転増幅器の出力信号を前記発振トランジスタの前記ベース端子に負帰還させる帰還回路とを備えたことを特徴とする発振回路。
In an oscillation circuit using an electromechanical vibrator as a part of a resonance circuit,
An oscillation transistor having a base terminal connected to the resonance circuit; a first buffer circuit having a high input impedance for inputting a signal of the base terminal; a rectifier circuit for rectifying an output signal of the first buffer circuit; An oscillation circuit comprising: an inverting amplifier that inverts and amplifies a rectified voltage obtained by the rectifier circuit; and a feedback circuit that negatively feeds back an output signal of the inverting amplifier to the base terminal of the oscillation transistor.
請求項1に記載の発振回路において、
前記発振トランジスタは、前記ベース端子にバイアス電圧が印加され、エミッタ端子に負荷抵抗が接続され、コレクタ端子に電源端子が接続されたバイポーラのトランジスタからなり、
前記第1のバッファ回路は、ベース端子に前記発振トランジスタのベース端子が接続され、コレクタ端子に電源端子が接続され、エミッタ端子から前記整流電圧が得られるようにしたバイポーラのトランジスタからなることを特徴とする発振回路。
The oscillation circuit according to claim 1,
The oscillation transistor is a bipolar transistor in which a bias voltage is applied to the base terminal, a load resistor is connected to the emitter terminal, and a power supply terminal is connected to the collector terminal .
The first buffer circuit includes a bipolar transistor having a base terminal connected to a base terminal of the oscillation transistor, a collector terminal connected to a power supply terminal, and the rectified voltage obtained from an emitter terminal. An oscillation circuit.
請求項1又は2に記載の発振回路において、
前記電気機械振動子と前記発振トランジスタの前記ベース端子との間に接続されたキャパシタと、該キャパシタと前記電気機械振動子との共通接続点に入力側が接続された高入力インピーダンスの第2のバッファ回路とをさらに備え、該第2のバッファ回路の出力側から出力発振電圧を取り出すことを特徴とする発振回路。
The oscillation circuit according to claim 1 or 2,
A capacitor connected between the electromechanical vibrator and the base terminal of the oscillation transistor, and a second buffer having a high input impedance, the input side of which is connected to a common connection point between the capacitor and the electromechanical vibrator And an oscillation circuit, wherein an oscillation voltage is extracted from an output side of the second buffer circuit.
請求項に記載の発振回路において、
前記発振トランジスタとしての前記バイポーラのトランジスタと前記第1のバッファ回路としての前記バイポーラのトランジスタを、それぞれMOSトランジスタに置き換え、前記ベース端子をゲート端子に、前記エミッタ端子をソース端子に、前記コレクタ端子をドレイン端子、それぞれ置き換えたことを特徴とする発振回路。
The oscillation circuit according to claim 2 ,
Said bipolar transistor as a transistor and the first buffer circuit of the bipolar as the oscillation transistor, respectively replaced with the MOS transistor, the base terminal to the gate terminal, the emitter terminal to a source terminal, the collector terminal An oscillation circuit characterized by replacing each with a drain terminal .
JP2015184609A 2015-09-18 2015-09-18 Oscillator circuit Active JP6560077B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015184609A JP6560077B2 (en) 2015-09-18 2015-09-18 Oscillator circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015184609A JP6560077B2 (en) 2015-09-18 2015-09-18 Oscillator circuit

Publications (2)

Publication Number Publication Date
JP2017060067A JP2017060067A (en) 2017-03-23
JP6560077B2 true JP6560077B2 (en) 2019-08-14

Family

ID=58391841

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015184609A Active JP6560077B2 (en) 2015-09-18 2015-09-18 Oscillator circuit

Country Status (1)

Country Link
JP (1) JP6560077B2 (en)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09135121A (en) * 1995-11-09 1997-05-20 Fujitsu Ltd Crystal oscillation circuit
JP3322791B2 (en) * 1996-02-14 2002-09-09 東洋通信機株式会社 Colpitts oscillation circuit
JP4042246B2 (en) * 1999-02-26 2008-02-06 エプソントヨコム株式会社 Piezoelectric oscillator
JP2006279608A (en) * 2005-03-29 2006-10-12 Epson Toyocom Corp Piezoelectric oscillator
JP5060749B2 (en) * 2006-07-31 2012-10-31 日本電波工業株式会社 Sensing device

Also Published As

Publication number Publication date
JP2017060067A (en) 2017-03-23

Similar Documents

Publication Publication Date Title
JP6632358B2 (en) Amplifier and voltage regulator
KR20140036790A (en) Mems microphone using noise filter
JP2008177748A (en) High-frequency signal detection circuit
TWI635701B (en) Bias circuit and power amplifier circuit
CN108270401A (en) Amplifier device
JPH09260974A (en) Amplifier circuit
CN110212876A (en) Follower circuit structure with built-in negative-feedback
CN104038156B (en) Crystal oscillator
US9735744B1 (en) Power amplification circuit
JP6560077B2 (en) Oscillator circuit
JP5883477B2 (en) Voltage controlled oscillator
US20050179502A1 (en) Differential oscillator circuit
KR20200005033A (en) Multi stage power amplifier having bias compensating function
IT9022449A1 (en) UNIT GAIN FINAL STAGE PARTICULARLY FOR MONOLITHICALLY INTEGRABLE POWER AMPLIFIERS
US7579878B2 (en) High gain, high speed comparator operable at low current
US6271734B1 (en) Piezoelectric oscillator
CN110545083A (en) Trans-impedance amplifier
US10243516B2 (en) Audio amplifier and audio power amplifier
US10404222B2 (en) Bootstrapped application arrangement and application to the unity gain follower
CN112088488A (en) Amplifier circuit
JP2000252749A5 (en)
JPS5921228B2 (en) oscillation circuit
JPH04369907A (en) High frequency amplifier circuit
JP5792568B2 (en) Voltage controlled oscillator circuit
JP2004236093A (en) Negative resistance circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190423

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190517

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190718

R150 Certificate of patent or registration of utility model

Ref document number: 6560077

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250