JP6563366B2 - 配線基板及びその製造方法 - Google Patents
配線基板及びその製造方法 Download PDFInfo
- Publication number
- JP6563366B2 JP6563366B2 JP2016116956A JP2016116956A JP6563366B2 JP 6563366 B2 JP6563366 B2 JP 6563366B2 JP 2016116956 A JP2016116956 A JP 2016116956A JP 2016116956 A JP2016116956 A JP 2016116956A JP 6563366 B2 JP6563366 B2 JP 6563366B2
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- layer
- metal
- insulating layer
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0284—Details of three-dimensional rigid printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/66—Conductive materials thereof
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/685—Shapes or dispositions thereof comprising multiple insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/69—Insulating materials thereof
- H10W70/695—Organic materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
図1は、本実施の形態に係る配線基板を例示する断面図であり、図1(a)は配線層と絶縁層が交互に複数積層された配線基板の一部を示した図、図1(b)は図1(a)のA部の部分拡大図である。
次に、本実施の形態に係る配線基板の製造方法について説明する。図2〜図4は、本実施の形態に係る配線基板の製造工程を例示する図である。なお、本実施の形態では、単品の配線基板を形成する工程を示すが、配線基板となる複数の部分を作製後、個片化して各配線基板とする工程としてもよい。
10 絶縁層
10a、21a、24a 上面
10b、21b、24b 下面
10x 凸部
10y 凹部
20 配線層
21、22、23 金属膜
21c、24c 側面
24、25 金属層
30 絶縁層
30x ビアホール
40 配線層
50 保護絶縁層
50x 開口部
Claims (9)
- 一方の側に、凸部を備えた絶縁層と、
前記凸部の上端面に形成された配線層と、を有し、
前記配線層は、
前記凸部の上端面の外周部を露出するように形成された第1金属層と、
前記第1金属層の上面に形成され、下面の外周部が前記第1金属層の上面の外側に露出すると共に、前記凸部の上端面よりも幅広く設けた第2金属層と、
前記第1金属層の側面、並びに、前記第2金属層の上面、側面、及び下面の外周部、を被覆すると共に、前記凸部の上端面と前記第2金属層の下面の外周部とが対向する領域を充填する第3金属層と、を有し、
前記第2金属層と前記第3金属層は、異なる材料からなることを特徴とする配線基板。 - 前記第2金属層は銅により形成され、前記第3金属層はニッケルリンにより形成されている請求項1に記載の配線基板。
- 前記第1金属層は、前記第2金属層よりも前記絶縁層との密着性が高い金属により形成されている請求項1又は2に記載の配線基板。
- 前記絶縁層は、前記凸部以外の領域に凹部を備え、
前記配線層を被覆すると共に、前記凹部を充填する他の絶縁層を有する請求項1乃至3の何れか一項に記載の配線基板。 - 絶縁層上に第1金属層を形成する工程と、
前記第1金属層の上面に第2金属層を選択的に形成する工程と、
前記第2金属層の間から露出する前記第1金属層を除去し、更に前記第1金属層が除去されて露出した前記絶縁層の上面を掘り下げて前記第1金属層及び前記第2金属層の積層体が形成された領域が突出する凸部を形成する工程と、
前記第1金属層の外周側を除去して前記第1金属層の幅を前記第2金属層の幅よりも狭くし、前記第2金属層の下面の外周部を前記第1金属層の上面の外側に露出させる工程と、
前記凸部の周囲に形成された凹部の底面側及び内壁面側を除去し、前記凹部を深くすると共に、前記凸部の幅を前記第1金属層の幅よりも広く、かつ前記第2金属層の幅よりも狭くする工程と、
前記第1金属層の側面、並びに、前記第2金属層の上面、側面、及び下面の外周部、を被覆すると共に、前記凸部の上端面と前記第2金属層の下面の外周部とが対向する領域を充填する第3金属層を形成する工程と、を有することを特徴とする配線基板の製造方法。 - 前記第2金属層は銅により形成され、前記第3金属層はニッケルリンにより形成される請求項5に記載の配線基板の製造方法。
- 前記凹部の底面側及び内壁面側を除去する工程は等方性エッチングにより行い、
前記等方性エッチングにより、前記凹部の底面及び内壁面が粗化される請求項5又は6に記載の配線基板の製造方法。 - 前記凸部を形成する工程では、異方性エッチングによる一連の工程で前記第1金属層の除去と前記絶縁層の掘り下げを行う請求項5乃至7の何れか一項に記載の配線基板の製造方法。
- 前記絶縁層上に他の絶縁層を形成する工程を有し、
前記他の絶縁層は、前記第1金属層、前記第2金属層、及び前記第3金属層を含む配線層を被覆すると共に、前記凹部を充填する請求項5乃至8の何れか一項に記載の配線基板の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016116956A JP6563366B2 (ja) | 2016-06-13 | 2016-06-13 | 配線基板及びその製造方法 |
| US15/488,659 US9741652B1 (en) | 2016-06-13 | 2017-04-17 | Wiring substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016116956A JP6563366B2 (ja) | 2016-06-13 | 2016-06-13 | 配線基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017224642A JP2017224642A (ja) | 2017-12-21 |
| JP6563366B2 true JP6563366B2 (ja) | 2019-08-21 |
Family
ID=59581645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016116956A Active JP6563366B2 (ja) | 2016-06-13 | 2016-06-13 | 配線基板及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9741652B1 (ja) |
| JP (1) | JP6563366B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020047773A (ja) * | 2018-09-19 | 2020-03-26 | 株式会社フジクラ | プリント配線板及びその製造方法 |
| KR102785311B1 (ko) * | 2020-05-21 | 2025-03-25 | 엘지이노텍 주식회사 | 인쇄회로기판 및 이의 제조 방법 |
| WO2023276510A1 (ja) * | 2021-07-02 | 2023-01-05 | 住友電気工業株式会社 | フレキシブルプリント回路基板及びフレキシブルプリント回路基板の製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3881884A (en) * | 1973-10-12 | 1975-05-06 | Ibm | Method for the formation of corrosion resistant electronic interconnections |
| US5081520A (en) * | 1989-05-16 | 1992-01-14 | Minolta Camera Kabushiki Kaisha | Chip mounting substrate having an integral molded projection and conductive pattern |
| JPH07307549A (ja) * | 1994-05-11 | 1995-11-21 | Toshiba Corp | 薄膜配線パターンの形成方法および薄膜配線基板の製造方法 |
| US6518088B1 (en) * | 1994-09-23 | 2003-02-11 | Siemens N.V. And Interuniversitair Micro-Electronica Centrum Vzw | Polymer stud grid array |
| JP2003023239A (ja) * | 2001-07-05 | 2003-01-24 | Sumitomo Electric Ind Ltd | 回路基板とその製造方法及び高出力モジュール |
| JP2004259774A (ja) | 2003-02-24 | 2004-09-16 | Sumitomo Metal Mining Co Ltd | Icパッケージ用回路基板の製造方法 |
| JP4081052B2 (ja) * | 2003-12-05 | 2008-04-23 | 三井金属鉱業株式会社 | プリント配線基板の製造法 |
| DE102007041892A1 (de) * | 2007-09-04 | 2009-03-05 | Robert Bosch Gmbh | Elektrische Schaltanordnung mit einem MID-Schaltungsträger und einer damit verbundenen Verbindungsschnittstelle |
| JP5138459B2 (ja) * | 2008-05-15 | 2013-02-06 | 新光電気工業株式会社 | 配線基板の製造方法 |
| JP5221315B2 (ja) * | 2008-12-17 | 2013-06-26 | 新光電気工業株式会社 | 配線基板及びその製造方法 |
| JP6144003B2 (ja) * | 2011-08-29 | 2017-06-07 | 富士通株式会社 | 配線構造及びその製造方法並びに電子装置及びその製造方法 |
| KR101482429B1 (ko) * | 2013-08-12 | 2015-01-13 | 삼성전기주식회사 | 인쇄회로기판 및 그 제조방법 |
-
2016
- 2016-06-13 JP JP2016116956A patent/JP6563366B2/ja active Active
-
2017
- 2017-04-17 US US15/488,659 patent/US9741652B1/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US9741652B1 (en) | 2017-08-22 |
| JP2017224642A (ja) | 2017-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6381750B2 (ja) | 配線基板、半導体装置 | |
| US9253897B2 (en) | Wiring substrate and method for manufacturing the same | |
| US9247644B2 (en) | Wiring board and method for manufacturing the same | |
| CN103918354B (zh) | 配线基板及其制造方法 | |
| JP6951838B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| US8389871B2 (en) | Multilayered wiring board and method of manufacturing the same | |
| JP6661232B2 (ja) | 配線基板、半導体装置、配線基板の製造方法及び半導体装置の製造方法 | |
| CN102164464B (zh) | 多层布线基板的制造方法及多层布线基板 | |
| US11289403B2 (en) | Multi-layer substrate and method for manufacturing multi-layer substrate | |
| JP2015122386A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JP2011171397A (ja) | 多層配線基板及びその製造方法 | |
| CN109788666B (zh) | 线路基板及其制作方法 | |
| JP6761064B2 (ja) | 配線基板及びその製造方法 | |
| US9961767B2 (en) | Circuit board and method of manufacturing circuit board | |
| CN103369874B (zh) | 布线基板的制造方法以及布线基板 | |
| JP6346916B2 (ja) | 配線基板及びその製造方法 | |
| CN106024723A (zh) | 布线基板 | |
| JP6563366B2 (ja) | 配線基板及びその製造方法 | |
| JP7077005B2 (ja) | 配線基板及びその製造方法 | |
| JP2016154195A (ja) | 多層配線板 | |
| US20170256470A1 (en) | Wiring substrate and method for manufacturing the same | |
| US20260011673A1 (en) | Interconnect substrate and method of making the same | |
| CN117336939A (zh) | 布线基板 | |
| JP2010074032A (ja) | 配線基板およびその製造方法 | |
| JP2013135085A (ja) | 半導体装置、配線板、及び配線板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20181126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190709 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190711 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190724 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6563366 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |