Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6567982B2 - Surface acoustic wave device and surface acoustic wave device using the same - Google Patents
[go: Go Back, main page]

JP6567982B2 - Surface acoustic wave device and surface acoustic wave device using the same - Google Patents

Surface acoustic wave device and surface acoustic wave device using the same Download PDF

Info

Publication number
JP6567982B2
JP6567982B2 JP2016015971A JP2016015971A JP6567982B2 JP 6567982 B2 JP6567982 B2 JP 6567982B2 JP 2016015971 A JP2016015971 A JP 2016015971A JP 2016015971 A JP2016015971 A JP 2016015971A JP 6567982 B2 JP6567982 B2 JP 6567982B2
Authority
JP
Japan
Prior art keywords
layer
wiring pattern
acoustic wave
surface acoustic
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016015971A
Other languages
Japanese (ja)
Other versions
JP2017135652A (en
Inventor
裕二 森
裕二 森
知史 中村
知史 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2016015971A priority Critical patent/JP6567982B2/en
Publication of JP2017135652A publication Critical patent/JP2017135652A/en
Application granted granted Critical
Publication of JP6567982B2 publication Critical patent/JP6567982B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Description

本発明は、素子基板に設けられた機能体を有する弾性表面波装置に関する。   The present invention relates to a surface acoustic wave device having a functional body provided on an element substrate.

弾性表面波装置は、素子基板と、素子基板に設けられた機能体、例えば、IDT電極とを有している。素子基板上の素子電極パッドは、対向する回路配線基板上の基板電極パッドにはんだバンプを介して電気的に接続されている。素子電極パッドは、一部が機能体から素子基板の外周側に延びる配線パターン上に設けられている。このような構造としては、例えば、特許文献1に開示されているものがある。   The surface acoustic wave device has an element substrate and a functional body provided on the element substrate, for example, an IDT electrode. The element electrode pads on the element substrate are electrically connected to the substrate electrode pads on the opposing circuit wiring board via solder bumps. Part of the element electrode pad is provided on a wiring pattern extending from the functional body to the outer peripheral side of the element substrate. An example of such a structure is disclosed in Patent Document 1.

特開2013−12932号公報JP 2013-12932 A

上述の弾性表面波装置において、素子電極パッドは、一部が機能体から素子基板の外周側に延びる配線パターン上に設けられており、配線パターンとの界面で剥がれが生じやすいという問題点があった。   In the surface acoustic wave device described above, a part of the element electrode pad is provided on the wiring pattern extending from the functional body to the outer peripheral side of the element substrate, and there is a problem that peeling is likely to occur at the interface with the wiring pattern. It was.

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、素子電極パッドの密着性を向上することができる弾性表面波装置を提供することにある。   The present invention has been made in view of the above problems, and an object thereof is to provide a surface acoustic wave device capable of improving the adhesion of an element electrode pad.

本発明の一態様に係る弾性表面波素子は、素子基板と、該素子基板に設けられた機能体と、該機能体の周辺に設けられた素子電極パッドと、前記機能体から前記素子電極パッドに向かって延びており、前記素子電極パッドに電気的に接続された配線パターンと、を備えており、前記配線パターンは、前記素子基板上に設けられており、前記機能体に接続された第1の配線パターンおよび該第1の配線パターン上に設けられるとともに、該第1の配線パターンの端部から前記素子電極パッドの下方に延在して前記素子基板上に設けられた第2の配線パターンを含んでおり、前記素子電極パッドは、平面透視して前記第1の配線パターンに重ならないように前記第2の配線パターン上に設けられ、前記第2の配線パターン側から第1層、該第1層上に設けられた第2層および該第2層上に設けられた第3層を有しており、前記第1層は、Ti層またはCr層からなり、前記第2層は、Ni層からなり、前記第3層は、Au層からなることを特徴とする。
A surface acoustic wave device according to an aspect of the present invention includes an element substrate, a functional body provided on the element substrate, an element electrode pad provided around the functional body, and the functional electrode to the element electrode pad. And a wiring pattern electrically connected to the element electrode pad, the wiring pattern being provided on the element substrate and connected to the functional body. A first wiring pattern and a second wiring provided on the element substrate extending from an end of the first wiring pattern below the element electrode pad. The element electrode pad is provided on the second wiring pattern so as not to overlap the first wiring pattern in a plan view, and the first layer from the second wiring pattern side, The first layer A second layer provided on the second layer and a third layer provided on the second layer, wherein the first layer comprises a Ti layer or a Cr layer, and the second layer comprises a Ni layer. the third layer is characterized Rukoto such an Au layer.

本発明の弾性表面波素子によれば、配線パターンと素子電極パッドとの密着性を向上させることができる。
According to the surface acoustic wave device of the present invention, the adhesion between the wiring pattern and the device electrode pad can be improved.

本発明の実施形態に係る弾性表面波装置を説明するための概略の縦断面図である。1 is a schematic longitudinal sectional view for explaining a surface acoustic wave device according to an embodiment of the present invention. 本発明の実施形態に係る弾性表面波装置を上方側から透視して示す透視図である。1 is a perspective view illustrating a surface acoustic wave device according to an embodiment of the present invention as seen through from above. (a)および(b)は、図2に示す素子基板のA−A線で切断した切断部端面図である。(A) And (b) is the cut part end view cut | disconnected by the AA line of the element substrate shown in FIG.

以下、本発明の実施形態に係る弾性表面波装置について、図面を参照しながら説明する。なお、以下の説明で用いられる図は模式的なものであり、図面上の寸法比率等は現実のものとは必ずしも一致していない。なお、弾性表面波装置は、いずれの方向を上方もしくは下方としてもよいが、説明の便宜上、直交座標系XYZを定義するとともに、Z方向の正側を上方として、上面もしくは下面の語を用いるものとする。   Hereinafter, a surface acoustic wave device according to an embodiment of the present invention will be described with reference to the drawings. Note that the drawings used in the following description are schematic, and the dimensional ratios and the like on the drawings do not necessarily match the actual ones. In the surface acoustic wave device, either direction may be set upward or downward, but for convenience of explanation, an orthogonal coordinate system XYZ is defined, and the positive side in the Z direction is used as the upper side, and the word of the upper surface or the lower surface is used. And

また、実施形態等の説明において、既に説明した構成と同一若しくは類似する構成については、同一の符号を付して説明を省略することがある。   In the description of the embodiments and the like, components that are the same as or similar to those already described may be assigned the same reference numerals and descriptions thereof may be omitted.

<実施の形態>
本発明の実施形態に係る弾性表面波装置10について、図1乃至図3を参照しながら以下に説明する。
<Embodiment>
A surface acoustic wave device 10 according to an embodiment of the present invention will be described below with reference to FIGS. 1 to 3.

実施形態に係る弾性表面波装置10は、図1および図2に示すような構成であり、弾性表面波素子2を含んでおり、弾性表面波素子2は、素子基板2aと、素子基板2aに設けられた機能体2bと、機能体2bの周辺に設けられた素子電極パッド3と、機能体2bから素子電極パッド3に向かって延びており、素子電極パッド3に電気的に接続された配線パターン7と、を備えている。また、弾性表面波素子2は、図1に示すように、素子基板2aと素子基板2aの一方主面に形成された複数の機能体2bとを有しており、回路配線基板1との間に空間Sを有するように回路配線基板1上に搭載される。   A surface acoustic wave device 10 according to the embodiment is configured as shown in FIGS. 1 and 2 and includes a surface acoustic wave element 2. The surface acoustic wave element 2 is provided on an element substrate 2a and an element substrate 2a. Function body 2b provided, element electrode pad 3 provided around function body 2b, and wiring extending from function body 2b toward element electrode pad 3 and electrically connected to element electrode pad 3 Pattern 7 is provided. As shown in FIG. 1, the surface acoustic wave element 2 has an element substrate 2a and a plurality of functional bodies 2b formed on one main surface of the element substrate 2a. Is mounted on the circuit wiring board 1 so as to have a space S.

弾性表面波素子2は、平面視して四角形状の素子基板2aの一方主面に複数の機能体2bが設けられ、複数の機能体2bの周辺に複数の素子電極パッド3が設けられている。機能体2bは、配線パターン7を介して素子電極パッド3に電気的に接続されている。   The surface acoustic wave element 2 is provided with a plurality of functional bodies 2b on one main surface of a quadrangular element substrate 2a in plan view, and a plurality of element electrode pads 3 provided around the plurality of functional bodies 2b. . The functional body 2 b is electrically connected to the element electrode pad 3 through the wiring pattern 7.

また、回路配線基板1は、素子基板2aの一方主面と対向する主面(回路配線基板1の上面)に複数の基板電極パッド4が設けられており、基板電極パッド4がはんだバンプ5を介して素子電極パッド3に電気的に接続される。   The circuit wiring board 1 is provided with a plurality of substrate electrode pads 4 on the main surface (the upper surface of the circuit wiring board 1) facing one main surface of the element substrate 2a. And electrically connected to the element electrode pad 3.

図2は、弾性表面波装置10を上方側から透視した状態を示す透視図であり、弾性表面波素子2の素子基板2a上の複数の機能体2b、素子電極パッド3および配線パターン7を示している。なお、図2は、封止樹脂層6を含んだ状態を示している。弾性表面波素子2は、複数の機能体2bが素子基板2aの一方主面(下面)に形成されており、例えば、概ね直方体形状である。   FIG. 2 is a perspective view showing a state in which the surface acoustic wave device 10 is seen through from above, and shows a plurality of functional bodies 2 b, element electrode pads 3, and wiring patterns 7 on the element substrate 2 a of the surface acoustic wave element 2. ing. FIG. 2 shows a state including the sealing resin layer 6. The surface acoustic wave element 2 has a plurality of functional bodies 2b formed on one main surface (lower surface) of the element substrate 2a, and has a substantially rectangular parallelepiped shape, for example.

また、弾性表面波素子2は、図2に示すように、複数の素子電極パッド3が素子基板2aの機能体2bの周辺に配置されており、各々の配線パターン7に電気的に接続されている。また、配線パターン7は、機能体2bから素子電極パッド3に向かって延びており、四角形状の素子基板2aの外周辺に沿って形成され、素子電極パッド3に電気的に接続されている。なお、弾性表面波素子2は、素子基板2aの一方主面には機能体2b同士を電気的に接続するための中間配線が設けられており、この中間配線は配線パターン7に含まれるものとする。   In the surface acoustic wave element 2, as shown in FIG. 2, a plurality of element electrode pads 3 are arranged around the functional body 2b of the element substrate 2a, and are electrically connected to the respective wiring patterns 7. Yes. The wiring pattern 7 extends from the functional body 2 b toward the element electrode pad 3, is formed along the outer periphery of the rectangular element substrate 2 a, and is electrically connected to the element electrode pad 3. The surface acoustic wave element 2 is provided with an intermediate wiring for electrically connecting the functional bodies 2b to one main surface of the element substrate 2a. The intermediate wiring is included in the wiring pattern 7. To do.

また、素子電極パッド3は、四角形状の素子基板2aの外周辺に沿って設けられており、配線パターン7の端部に設けられているもの、あるいは、配線パターン7の途中に設けられているものがある。また、素子電極パッド3は、配線パターン7に電気的に接続されているもの、あるいは、電気的に接続されていないものがある。   The element electrode pad 3 is provided along the outer periphery of the rectangular element substrate 2 a and is provided at the end of the wiring pattern 7 or in the middle of the wiring pattern 7. There is something. In addition, the element electrode pad 3 may be electrically connected to the wiring pattern 7 or may not be electrically connected.

配線パターン7は、図3に示すように、第1の配線パターン7aおよび第2の配線パターン7bを含んでおり、第1の配線パターン7aは、素子基板2a上に設けられており、
機能体2bに接続されており、第2の配線パターン7bは、第1の配線パターン7a上に設けられるとともに、第1の配線パターン7aの端部から素子電極パッド3に向かっており、素子電極パッド3の下方に延在して素子基板2a上に設けられている。
As shown in FIG. 3, the wiring pattern 7 includes a first wiring pattern 7a and a second wiring pattern 7b. The first wiring pattern 7a is provided on the element substrate 2a.
The second wiring pattern 7b connected to the functional body 2b is provided on the first wiring pattern 7a and is directed from the end of the first wiring pattern 7a toward the element electrode pad 3, It extends below the pad 3 and is provided on the element substrate 2a.

素子電極パッド3は、第2の配線パターン7bを介して第1の配線パターン7aに電気的に接続されることになる。また、第2の配線パターン7bは、特に、素子電極パッド3の外周部との密着性を向上させるために、図2に示すように、平面視して外周が素子電極パッド3の外周よりも外側に位置するように設けられている。これによって、素子電極パッド3は、外周部が第2の配線パターン7bから突出しなくなり、すなわち、素子電極パッド3は、平面透視して外周が第2の配線パターン7bの外周よりも内側に位置するように設けられることによって、外周部を起点とする素子電極パッド3の剥がれ等の発生が抑制される。   The element electrode pad 3 is electrically connected to the first wiring pattern 7a via the second wiring pattern 7b. Further, the second wiring pattern 7b has an outer periphery that is larger than the outer periphery of the element electrode pad 3 in a plan view, as shown in FIG. It is provided so that it may be located outside. As a result, the outer periphery of the element electrode pad 3 does not protrude from the second wiring pattern 7b. That is, the outer periphery of the element electrode pad 3 is located inside the outer periphery of the second wiring pattern 7b as seen in a plan view. By being provided in this manner, the occurrence of peeling of the element electrode pad 3 starting from the outer periphery is suppressed.

また、第2の配線パターン7bは、第1の配線パターン7a上に設けられていればよく、機能体2bに接続されていても、接続されていなくてもよい。   Moreover, the 2nd wiring pattern 7b should just be provided on the 1st wiring pattern 7a, and may or may not be connected to the functional body 2b.

素子電極パッド3は、図3に示すように、平面透視して第1の配線パターン7aに重ならないように第2の配線パターン7b上に設けられている。すなわち、第1の配線パターン7aは、素子電極パッド3の下方には設けられていない。   As shown in FIG. 3, the element electrode pad 3 is provided on the second wiring pattern 7b so as not to overlap the first wiring pattern 7a in a plan view. That is, the first wiring pattern 7 a is not provided below the element electrode pad 3.

また、配線パターン7は、素子基板2a上に設けられた第2の配線パターン7bの厚みが第1の配線パターン7aの厚みよりも厚くなるように設けられる。配線パターン7は、図3に示すように、第1の配線パターン7aの厚みT1および第2の配線パターン7bの厚みT2の関係が、T1<T2となるように、第1の配線パターン7aおよび第2の配線パターン7bがそれぞれ素子基板2a上に設けられる。   The wiring pattern 7 is provided such that the thickness of the second wiring pattern 7b provided on the element substrate 2a is thicker than the thickness of the first wiring pattern 7a. As shown in FIG. 3, the wiring pattern 7 includes the first wiring pattern 7a and the second wiring pattern 7b such that the relationship between the thickness T1 of the first wiring pattern 7a and the thickness T2 of the second wiring pattern 7b is T1 <T2. Second wiring patterns 7b are respectively provided on the element substrate 2a.

第1の配線パターン7aは、厚みT1が、例えば、100(nm)〜500(nm)であり、第2の配線パターン7bは、厚みT2が、例えば、300(nm)〜3,000(nm)である。   The first wiring pattern 7a has a thickness T1 of, for example, 100 (nm) to 500 (nm), and the second wiring pattern 7b has a thickness T2 of, for example, 300 (nm) to 3,000 (nm). ).

このように、第2の配線パターン7bは、厚みT2を厚くすることによって表面が粗くなりやすく、一方、第1の配線パターン7aは、機能体2bと同時に形成されており、厚みT1が薄く、表面が粗くなりにくい。例えば、第2の配線パターン7bを設けずに、第1の配線パターン7a上に直接素子電極パッド3を設けた場合には、素子電極パッド3の密着性が低下して、剥がれが発生しやすくなる。しかしながら、弾性表面波装置10は、素子電極パッド3が第2の配線パターン7b上に設けられており、第2の配線パターン7bとの密着性が向上する。   Thus, the surface of the second wiring pattern 7b is likely to be roughened by increasing the thickness T2, while the first wiring pattern 7a is formed simultaneously with the functional body 2b, and the thickness T1 is thin. The surface is not easily roughened. For example, when the element electrode pad 3 is provided directly on the first wiring pattern 7a without providing the second wiring pattern 7b, the adhesion of the element electrode pad 3 is lowered and peeling is likely to occur. Become. However, in the surface acoustic wave device 10, the element electrode pad 3 is provided on the second wiring pattern 7b, and the adhesion with the second wiring pattern 7b is improved.

第1の配線パターン7aの表面粗さ(Ra)は、例えば、2(nm)〜6(nm)であり、第2の配線パターン7bは、膜厚を厚くすることによって、第1の配線パターン7aの表面粗さ(Ra)よりも表面粗さ(Ra)が大きくなり、第2の配線パターン7bの表面粗さ(Ra)は、例えば、30(nm)〜80(nm)である。なお、表面粗さ(Ra)は、中心線平均粗さ(Ra)であり、例えば、表面粗さ測定器を用いて測定することができる。   The surface roughness (Ra) of the first wiring pattern 7a is, for example, 2 (nm) to 6 (nm), and the second wiring pattern 7b is formed by increasing the film thickness, thereby increasing the first wiring pattern. The surface roughness (Ra) is larger than the surface roughness (Ra) of 7a, and the surface roughness (Ra) of the second wiring pattern 7b is, for example, 30 (nm) to 80 (nm). The surface roughness (Ra) is the centerline average roughness (Ra), and can be measured using, for example, a surface roughness measuring instrument.

弾性表面波素子2は、例えば、一方主面(下面)の複数の素子電極パッド3のいずれかを介して信号が入力され、入力された信号に所定の処理を行なって複数の素子極パッド3のいずれかから信号を出力する。また、複数の素子電極パット3は、素子基板2aの一方主面(下面)に適宜な数で設けられており、素子電極パッド3の形状、数、形成位置および役割等は、弾性表面波素子2の内部の構成等に応じて適宜に設定される。   In the surface acoustic wave element 2, for example, a signal is input via any one of a plurality of element electrode pads 3 on one main surface (lower surface), and the input signal is subjected to a predetermined process to be a plurality of element electrode pads 3. A signal is output from either of the above. The plurality of element electrode pads 3 are provided in an appropriate number on one main surface (lower surface) of the element substrate 2a. The shape, number, formation position, role, etc. of the element electrode pads 3 are the surface acoustic wave element. 2 is set as appropriate according to the internal configuration of 2.

また、弾性表面波素子2は、図1に示すように、保護膜2cが素子基板2aの一方主面に機能体2bを覆うように設けられている。保護膜2cは、機能体2bおよび第1の配線パターン7aを覆うように素子基板2a上に形成され、第1の配線パターン7a上の第2の配線パターン7bが形成される領域が露出するように取り除かれ、また、素子基板2a上の第2の配線パターン7bが形成される領域が露出するように取り除かれる。なお、素子電極パッド3は、第2の配線パターン7b上に設けられる。   In the surface acoustic wave element 2, as shown in FIG. 1, a protective film 2c is provided on one main surface of the element substrate 2a so as to cover the functional body 2b. The protective film 2c is formed on the element substrate 2a so as to cover the functional body 2b and the first wiring pattern 7a, so that a region where the second wiring pattern 7b is formed on the first wiring pattern 7a is exposed. In addition, it is removed so that the region where the second wiring pattern 7b on the element substrate 2a is formed is exposed. The element electrode pad 3 is provided on the second wiring pattern 7b.

具体的には、保護膜2cは、例えば、CVD(Chemical Vapor Deposition)法を用い
て機能体2bおよび配線パターン7aを覆うように素子基板2a上に形成される。また、第1の配線パターン7a上に第2の配線パターン7bを設けるために、周知のフォトリソグラフィー法等を用いて配線パターン7a上に形成された保護膜2cを取り除いて第1の配線パターン7aを露出させるとともに、第2の配線パターン7bを素子基板2a上に設けるために、第2の配線パターン7bが形成される領域の保護膜2cを取り除いて素子基板2aを露出させる。
Specifically, the protective film 2c is formed on the element substrate 2a so as to cover the functional body 2b and the wiring pattern 7a by using, for example, a CVD (Chemical Vapor Deposition) method. Further, in order to provide the second wiring pattern 7b on the first wiring pattern 7a, the protective film 2c formed on the wiring pattern 7a is removed by using a known photolithography method or the like to remove the first wiring pattern 7a. In addition, in order to provide the second wiring pattern 7b on the element substrate 2a, the protection film 2c in the region where the second wiring pattern 7b is formed is removed to expose the element substrate 2a.

保護膜2cは、例えば、酸化珪素、酸化アルミニウムまたは窒化珪素等の絶縁材料からなる。保護膜2cの厚みは、例えば、5(nm)〜30(nm)である。   The protective film 2c is made of an insulating material such as silicon oxide, aluminum oxide, or silicon nitride. The thickness of the protective film 2c is, for example, 5 (nm) to 30 (nm).

弾性表面波素子2は、機能体2bおよび機能体2bに接続された配線パターン7aが導電層によって構成されており、例えば、同一の導電材料によって、機能体2bおよび第1の配線パターン7aの導電層は、同時に素子基板2a上に形成することができる。導電層は、いずれも、AlまたはAl合金(例えば、Al−Cu系、Al−Si−Cu系またはAl−Ti系)、CuまたはCu合金(例えば、Cu−Mg系またはCu−Ti系)、AgまたはAg合金(例えば、Ag−Mg系またはAg−Ti系)等の金属材料を用いることができる。また、導電層は、単一の導電材料で構成された単一層であってよく、また、複数の導電材料を積層して構成された積層体であってもよい。機能体2bおよび配線パターン7aは、一部が異なる導電材料によって形成されていてもよい。機能体2bおよび配線パターン7aは、厚みが、例えば、100(nm)〜500(nm)である。   In the surface acoustic wave element 2, the functional body 2b and the wiring pattern 7a connected to the functional body 2b are formed of a conductive layer. For example, the conductive material of the functional body 2b and the first wiring pattern 7a is made of the same conductive material. The layer can be simultaneously formed on the element substrate 2a. Any of the conductive layers is Al or Al alloy (for example, Al-Cu, Al-Si-Cu, or Al-Ti), Cu or Cu alloy (for example, Cu-Mg or Cu-Ti), A metal material such as Ag or an Ag alloy (for example, Ag—Mg or Ag—Ti) can be used. In addition, the conductive layer may be a single layer made of a single conductive material, or may be a laminate formed by stacking a plurality of conductive materials. The functional body 2b and the wiring pattern 7a may be formed of different conductive materials. The functional body 2b and the wiring pattern 7a have a thickness of, for example, 100 (nm) to 500 (nm).

また、第2の配線パターン7bは、積層体構造であり、図3に示すように、第1の配線パターン7a上に設けられるとともに、素子基板2a上に設けられており、3層の積層体で構成されている。第2の配線パターン7bは、第1層7b1、第2層7b2および第3層7b3を有しており、素子基板2a側から第1層7b1、第1層7b1上に設けられた第2層7b2および第2層7b2上に設けられた第3層7b3で構成されている。また、第2の配線パターン7bは、3層以上の積層体で構成されていてもよい。   Further, the second wiring pattern 7b has a laminated structure, and is provided on the first wiring pattern 7a and on the element substrate 2a as shown in FIG. It consists of The second wiring pattern 7b has a first layer 7b1, a second layer 7b2, and a third layer 7b3, and a second layer provided on the first layer 7b1 and the first layer 7b1 from the element substrate 2a side. 7b2 and the third layer 7b3 provided on the second layer 7b2. Further, the second wiring pattern 7b may be composed of a laminate of three or more layers.

第1層7b1は、厚みが、例えば、2(nm)〜30(nm)であり、第2層7b2は、厚みが、例えば、0.8(μm)〜3(μm)であり、第3層7b3は、厚みが、例えば、2(nm)〜30(nm)である。また、第2の配線パターン7bの表面粗さ(Ra)は、第2層7b2の厚みが厚くなっており、第2層7b2の表面粗さが主に反映されることになる。   The first layer 7b1 has a thickness of 2 (nm) to 30 (nm), for example, and the second layer 7b2 has a thickness of 0.8 (μm) to 3 (μm), for example. The layer 7b3 has a thickness of 2 (nm) to 30 (nm), for example. The surface roughness (Ra) of the second wiring pattern 7b is mainly reflected by the surface roughness of the second layer 7b2 because the thickness of the second layer 7b2 is large.

第1層7b1は、例えば、チタン(Ti)層またはクロム(Cr)層であり、第2層7b2は、Al層またはAl合金層(例えば、Al−Cu系、Al−Si−Cu系またはAl−Ti系)、Cu層またはCu合金層(例えば、Cu−Mg系またはCu−Ti系)、Ag層またはAg合金層(例えば、Ag−Mg系またはAg−Ti系)等の金属材料である。また、第3層7b3は、例えば、チタン(Ti)層またはクロム(Cr)層である。また、Al層は、例えば、純度が99.9999%以上のAlを用いることができる。   The first layer 7b1 is, for example, a titanium (Ti) layer or a chromium (Cr) layer, and the second layer 7b2 is an Al layer or an Al alloy layer (for example, Al—Cu based, Al—Si—Cu based or Al -Ti type), Cu layer or Cu alloy layer (for example, Cu-Mg type or Cu-Ti type), Ag layer or Ag alloy layer (for example, Ag-Mg type or Ag-Ti type), etc. . The third layer 7b3 is, for example, a titanium (Ti) layer or a chromium (Cr) layer. For the Al layer, for example, Al having a purity of 99.9999% or more can be used.

第1層7b1は、第1の配線パターン7aとの密着性の向上のために、チタン(Ti)層またはクロム(Cr)層を用いることができる。また、第3層7b3は、素子電極パッド3との密着性の向上および第2層7b2の酸化防止のために、チタン(Ti)層またはクロム(Cr)層を用いることができる。第2層7b2は、第2の配線パターン7bを低抵抗にするためにAlまたはAl合金を用いることができる。   For the first layer 7b1, a titanium (Ti) layer or a chromium (Cr) layer can be used in order to improve the adhesion with the first wiring pattern 7a. The third layer 7b3 can be a titanium (Ti) layer or a chromium (Cr) layer in order to improve adhesion to the device electrode pad 3 and to prevent oxidation of the second layer 7b2. For the second layer 7b2, Al or an Al alloy can be used in order to make the second wiring pattern 7b have a low resistance.

素子電極パッド3は、積層体構造であり、図3に示すように、第2の配線パターン7b上に設けられており、3層の積層体で構成されている。素子電極パッド3は、第1層3a、第2層3bおよび第3層3cを有しており、第2の配線パターン7b側から第1層3a、第1層3a上に設けられた第2層3bおよび第2層3b上に設けられた第3層3cで構成されている。また、素子電極パッド3は、3層以上の積層体で構成されていてもよい。   The element electrode pad 3 has a multilayer structure, and is provided on the second wiring pattern 7b as shown in FIG. 3, and is composed of a three-layered structure. The element electrode pad 3 includes a first layer 3a, a second layer 3b, and a third layer 3c, and a second layer provided on the first layer 3a and the first layer 3a from the second wiring pattern 7b side. The third layer 3c is provided on the layer 3b and the second layer 3b. The element electrode pad 3 may be composed of a laminate of three or more layers.

また、第1層3aは、厚みが、例えば、5(nm)〜15(nm)であり、第2層3bは、厚みが、例えば、900(nm)〜3500(nm)であり、第3層3cは、厚みが、例えば、60(nm)〜100(nm)である。   The first layer 3a has a thickness of, for example, 5 (nm) to 15 (nm), and the second layer 3b has a thickness of, for example, 900 (nm) to 3500 (nm). The layer 3c has a thickness of 60 (nm) to 100 (nm), for example.

第1層3aは、例えば、チタン(Ti)層またはクロム(Cr)層であり、第2層3bは、ニッケル(Ni)層、または、ニッケル(Ni)を主成分とする金属材料(例えば、Ni−Ti系合金)層である。また、第3層3cは、例えば、金(Au)層である。   The first layer 3a is, for example, a titanium (Ti) layer or a chromium (Cr) layer, and the second layer 3b is a nickel (Ni) layer or a metal material containing nickel (Ni) as a main component (for example, Ni-Ti alloy) layer. The third layer 3c is, for example, a gold (Au) layer.

第1層3aは、第2の配線パターン7bとの密着性向上のために、チタン(Ti)層を用いることができる。また、第2層3bは、はんだバンプ5のバリア層のために、ニッケル(Ni)層、または、ニッケル(Ni)を主成分とする金属材料層が用いられ、第3層3cは、第2層3bのニッケル(Ni)層、または、ニッケル(Ni)を主成分とする金属材料層の酸化防止のために、金(Au)層を用いることができる。   For the first layer 3a, a titanium (Ti) layer can be used to improve the adhesion with the second wiring pattern 7b. The second layer 3b is a nickel (Ni) layer or a metal material layer containing nickel (Ni) as a main component for the barrier layer of the solder bump 5, and the third layer 3c is a second layer 3c. A gold (Au) layer can be used to prevent oxidation of the nickel (Ni) layer of the layer 3b or the metal material layer mainly composed of nickel (Ni).

機能体2bおよび第1の配線パターン7aは、以下のようにして素子基板2a上に設けられる。具体的には、まず、スパッタリング法または蒸着法等の薄膜形成法を用いて、素子基板2aの一方主面(下面)上に機能体2bおよび第1の配線パターン7aとなる金属層(導電層)が形成される。次に、形成された金属層に対して、周知のフォトリソグラフィー法等を用いてパターニングを行なうことで、機能体2bおよび第1の配線パターン7aを形成することができる。   The functional body 2b and the first wiring pattern 7a are provided on the element substrate 2a as follows. Specifically, first, using a thin film forming method such as a sputtering method or a vapor deposition method, a metal layer (conductive layer) that becomes the functional body 2b and the first wiring pattern 7a on one main surface (lower surface) of the element substrate 2a. ) Is formed. Next, the functional body 2b and the first wiring pattern 7a can be formed by patterning the formed metal layer using a known photolithography method or the like.

また、上述のように、例えば、CVD(Chemical Vapor Deposition)法を用いて、保
護層2cを機能体2bおよび第1の配線パターン7aを覆うように素子基板2a上に形成する。そして、形成された保護膜2cに対して周知のフォトリソグラフィー法等を用いて、第2の配線パターン7bが形成される領域の保護膜2cを取り除く。すなわち、第2の配線パターン7bが形成される領域の第1の配線パターン7a上の保護膜2cを取り除くとともに、第2の配線パターン7bが形成される領域の素子基板2a上の保護膜2cを取り除く。
Further, as described above, the protective layer 2c is formed on the element substrate 2a so as to cover the functional body 2b and the first wiring pattern 7a by using, for example, a CVD (Chemical Vapor Deposition) method. Then, the protective film 2c in the region where the second wiring pattern 7b is to be formed is removed by using a known photolithography method or the like on the formed protective film 2c. That is, the protective film 2c on the first wiring pattern 7a in the region where the second wiring pattern 7b is formed is removed, and the protective film 2c on the element substrate 2a in the region where the second wiring pattern 7b is formed. remove.

第2の配線パターン7bは、保護膜2cが取り除かれた第1の配線パターン7a上および素子基板2a上に、蒸着法等の薄膜形成法を用いて、第2の配線パターン7bとなる金属層(導電層)が形成される。なお、金属層は、例えば、第1層7b1、第2層7b2および第3層7b3の3層が連続で成膜される。次に、形成された金属層に対して、周知のフォトリソグラフィー法等を用いてパターニングを行なうことで、第2の配線パターン7bを形成することができる。   The second wiring pattern 7b is a metal layer that becomes the second wiring pattern 7b on the first wiring pattern 7a and the element substrate 2a from which the protective film 2c has been removed by using a thin film forming method such as vapor deposition. (Conductive layer) is formed. Note that, for example, three layers of the first layer 7b1, the second layer 7b2, and the third layer 7b3 are continuously formed as the metal layer. Next, the second wiring pattern 7b can be formed by patterning the formed metal layer using a known photolithography method or the like.

さらに、素子電極パッド3は、例えば、スパッタリング法を用いて第2の配線パターン7b上に素子電極パッド3となる金属層(導電層)が形成される。なお、金属層は、例え
ば、第1層3a、第2層3bおよび第3層3cの3層が連続で成膜される。次に、形成された金属層に対して、周知のフォトリソグラフィー法等を用いて、パターニングを行なうことで、素子電極パッド3を形成することができる。これによって、第2の配線パターン7b上に素子電極パッド3が設けられる。
Furthermore, the element electrode pad 3 is formed with a metal layer (conductive layer) to be the element electrode pad 3 on the second wiring pattern 7b by using, for example, a sputtering method. For example, the metal layer is formed of three layers of a first layer 3a, a second layer 3b, and a third layer 3c in succession. Next, the element electrode pad 3 can be formed by patterning the formed metal layer using a known photolithography method or the like. Thereby, the element electrode pad 3 is provided on the second wiring pattern 7b.

また、弾性表面波素子2は、素子基板2aの厚みが、例えば、50(μm)〜400(μm)であり、また、平面視における長辺および短辺の長さが、例えば、0.4(mm)〜3(mm)である。なお、素子基板2aの厚みおよび平面視における長辺および短辺の長さは、適宜な厚みおよび長さとすることができる。   In the surface acoustic wave element 2, the element substrate 2a has a thickness of, for example, 50 (μm) to 400 (μm), and the length of the long side and the short side in plan view is, for example, 0.4. (Mm) to 3 (mm). The thickness of the element substrate 2a and the lengths of the long side and the short side in plan view can be set to appropriate thicknesses and lengths.

弾性表面波装置10は、弾性表面波素子2が回路配線基板1の上面に素子基板2aの一方主面(素子基板2aの下面)を対向させて搭載されている。また、回路配線基板1は、素子基板2aの一方主面と対向する主面(上面)上に複数の基板電極パッド4が設けられており、基板電極パッド4は、対応する各々の素子電極パッド3にはんだバンプ5を介して電気的に接続される。   In the surface acoustic wave device 10, the surface acoustic wave element 2 is mounted on the upper surface of the circuit wiring board 1 with one main surface of the element substrate 2 a (the lower surface of the element substrate 2 a) facing the surface. Further, the circuit wiring board 1 is provided with a plurality of substrate electrode pads 4 on a main surface (upper surface) opposite to one main surface of the element substrate 2a, and the substrate electrode pads 4 correspond to the corresponding element electrode pads. 3 is electrically connected via solder bumps 5.

また、弾性表面波素子2は、素子基板2aが回路配線基板1の上面側に回路配線基板1の上面との間に空間Sを形成するように対向して配置されている。このように、素子電極パッド3および基板電極パッド4は、素子基板2aと回路配線基板1との間に空間Sを有するようにはんだバンプ5を介して電気的に接続されている。はんだバンプ5は、例えば、Sn−Ag系、Sn−Ag−Cu系またはSn―Bi系等のはんだ材料、あるいは、Pbを含む高融点のはんだ材料からなる。弾性表面波装置10は、はんだバンプ5の厚みが、例えば、10(μm)〜100(μm)でり、回路配線基板1と素子基板2a(保護膜2cを含む)との間隔が、例えば、10(μm)〜130(μm)である。   The surface acoustic wave element 2 is disposed so that the element substrate 2 a faces the upper surface side of the circuit wiring board 1 so as to form a space S between the upper surface of the circuit wiring board 1. Thus, the element electrode pad 3 and the substrate electrode pad 4 are electrically connected via the solder bumps 5 so as to have the space S between the element substrate 2 a and the circuit wiring board 1. The solder bump 5 is made of, for example, a solder material such as Sn—Ag, Sn—Ag—Cu, or Sn—Bi, or a high melting point solder material containing Pb. In the surface acoustic wave device 10, the thickness of the solder bump 5 is, for example, 10 (μm) to 100 (μm), and the distance between the circuit wiring board 1 and the element substrate 2 a (including the protective film 2 c) is, for example, 10 (μm) to 130 (μm).

このように、弾性表面波素子2は、素子基板2aの一方主面に機能体2bが設けられており、弾性表面波装置10は、弾性表面波素子2が素子基板2aの一方主面(機能体2b)と回路配線基板1の主面との間に振動のための空間Sを有するように配線回路基板1上に搭載されている。   As described above, the surface acoustic wave element 2 is provided with the functional body 2b on one main surface of the element substrate 2a, and the surface acoustic wave device 10 includes the surface acoustic wave element 2 on one main surface (function) of the element substrate 2a. It is mounted on the printed circuit board 1 so as to have a space S for vibration between the body 2b) and the main surface of the circuit wiring board 1.

素子基板2aは、圧電性基板であり、図1および図2に示すように、概ね薄型の直方体形状に形成されている。素子基板2aは、例えば、タンタル酸リチウム単結晶またはニオブ酸リチウム単結晶等の圧電性を有する単結晶の基板によって構成されている。素子基板2aの平面形状および各種寸法は適宜に設定されてよい。素子基板2aは、例えば、平面視において四角形状であり、厚さが、例えば、一定であり、適宜に設定され、例えば、50(μm)〜300(μm)であり、また、平面視における長辺および短辺の長さは、例えば、0.5(mm)〜1.5(mm)である。また、素子基板2aは、いわゆる貼り合わせ基板で構成されていてもよい。   The element substrate 2a is a piezoelectric substrate, and is formed in a generally thin rectangular parallelepiped shape as shown in FIGS. The element substrate 2a is composed of a single crystal substrate having piezoelectricity such as a lithium tantalate single crystal or a lithium niobate single crystal. The planar shape and various dimensions of the element substrate 2a may be set as appropriate. The element substrate 2a has, for example, a quadrangular shape in plan view, a thickness that is constant, for example, is set as appropriate, and is, for example, 50 (μm) to 300 (μm), and is long in plan view. The lengths of the side and the short side are, for example, 0.5 (mm) to 1.5 (mm). Further, the element substrate 2a may be formed of a so-called bonded substrate.

弾性表面波素子2は、図1および図2に示すように、機能体2bが素子基板2aの一方主面(下面)に設けられており、機能体2bは、例えば、周知のIDT(Inter Digital transducer)電極2b1および2つの反射器2b2であり、いわゆるSAW共振子である。   As shown in FIGS. 1 and 2, the surface acoustic wave element 2 has a functional body 2b provided on one main surface (lower surface) of the element substrate 2a. The functional body 2b is, for example, a well-known IDT (Inter Digital). transducer) electrode 2b1 and two reflectors 2b2, which are so-called SAW resonators.

IDT電極2b1は、図2に示すように、互いに噛み合うように(複数の電極指が互い
に交互するように)配置された一対の櫛歯電極を有している。IDT電極2b1の各櫛歯
電極は、バスバーと、バスバーからバスバーの長手方向に直交する方向に延びる複数の電極指とを有している。複数の電極指のピッチは概ね一定である。実際には、IDT電極2b1は、これより多くの電極指を有するように設けられていてもよい。
As shown in FIG. 2, the IDT electrode 2 b 1 has a pair of comb electrodes arranged so as to mesh with each other (a plurality of electrode fingers alternate with each other). Each comb electrode of the IDT electrode 2b1 includes a bus bar and a plurality of electrode fingers extending from the bus bar in a direction perpendicular to the longitudinal direction of the bus bar. The pitch of the plurality of electrode fingers is generally constant. Actually, the IDT electrode 2b1 may be provided to have more electrode fingers.

また、反射器2b2は、図2に示すように、IDT電極2b1を両側から挟むように設けられており、一対のバスバーと、一対のバスバー間において延びる複数の電極指とを有している。この複数の電極指のピッチは概ね一定であるとともに、IDT電極2b1の複数の電極指のピッチと概ね同一である。   As shown in FIG. 2, the reflector 2b2 is provided so as to sandwich the IDT electrode 2b1 from both sides, and has a pair of bus bars and a plurality of electrode fingers extending between the pair of bus bars. The pitch of the plurality of electrode fingers is substantially constant and is substantially the same as the pitch of the plurality of electrode fingers of the IDT electrode 2b1.

弾性表面波素子2は、図2に示すように、素子基板2aに配線パターン7が形成されており、配線パターン7はIDT電極2b1の一方のバスバーから延出して設けられている。このように、配線パターン7は、IDT電極2b1から機能体2bの周辺の素子電極パッド3に向かって延出するように形成されている。配線パターン7は、IDT電極2b1への電気信号の入出力の経路となり、素子電極パッド3は、配線パターン7の第2の配線パターン7b上に設けられており、配線パターン7に電気的に接続されている。すなわち、配線パターン7は、機能体2bと素子電極パッド3との間を電気的に接続している。   As shown in FIG. 2, the surface acoustic wave element 2 has a wiring pattern 7 formed on the element substrate 2a, and the wiring pattern 7 is provided to extend from one bus bar of the IDT electrode 2b1. Thus, the wiring pattern 7 is formed so as to extend from the IDT electrode 2b1 toward the element electrode pad 3 around the functional body 2b. The wiring pattern 7 serves as an input / output path for electric signals to the IDT electrode 2 b 1, and the element electrode pad 3 is provided on the second wiring pattern 7 b of the wiring pattern 7 and is electrically connected to the wiring pattern 7. Has been. That is, the wiring pattern 7 electrically connects the functional body 2 b and the element electrode pad 3.

回路配線基板1は、図1に示すように、素子基板2aの一方主面(下面)に対向するように配置されており、上面に基板電極パッド4が設けられ、下面に下面導体層1cが設けられ、内部に内部導体層1bが設けられている。回路配線基板1は、上面の基板電極パッド4と内部導体層1bとが貫通導体層1aを介して電気的に接続されており、また、内部導体層1bと下面導体層1cとが貫通導体層1aを介して電気的に接続されている。また、基板電極パッド4は、厚みが、例えば、5(μm)〜15(μm)である。   As shown in FIG. 1, the circuit wiring board 1 is disposed so as to face one main surface (lower surface) of the element substrate 2a, the substrate electrode pad 4 is provided on the upper surface, and the lower surface conductor layer 1c is provided on the lower surface. The internal conductor layer 1b is provided inside. In the circuit wiring board 1, the substrate electrode pad 4 on the upper surface and the internal conductor layer 1b are electrically connected through the through conductor layer 1a, and the internal conductor layer 1b and the lower conductor layer 1c are in the through conductor layer. It is electrically connected via 1a. The substrate electrode pad 4 has a thickness of, for example, 5 (μm) to 15 (μm).

回路配線基板1は、図1に示すように、例えば、概ね薄型の直方体形状に形成されている。また、回路配線基板1は、例えば、酸化アルミニウム質焼結体、窒化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体またはガラスセラミック焼結体等のセラミック材料が用いられる。あるいは、回路配線基板1は、ポリイミド樹脂、シアネート樹脂、エポキシ樹脂またはポリフェニレンエーテル樹脂等の有機樹脂材料が用いられる。また、セラミックまたはガラス等の無機材料をエポキシ樹脂等の有機樹脂材料に混合させてなる複合材料を用いることもできる。また、回路配線基板1は、平面視における長辺および短辺の長さが、例えば、30(mm)〜300(mm)である。   As shown in FIG. 1, the circuit wiring board 1 is formed in, for example, a generally thin rectangular parallelepiped shape. The circuit wiring board 1 is made of a ceramic material such as an aluminum oxide sintered body, an aluminum nitride sintered body, a mullite sintered body, a silicon carbide sintered body, or a glass ceramic sintered body. Alternatively, the circuit wiring board 1 is made of an organic resin material such as polyimide resin, cyanate resin, epoxy resin, or polyphenylene ether resin. A composite material obtained by mixing an inorganic material such as ceramic or glass with an organic resin material such as an epoxy resin can also be used. The circuit wiring board 1 has a long side and a short side in a plan view having a length of, for example, 30 (mm) to 300 (mm).

また、基板電極パッド4は、はんだバンプ5との接合性の向上を目的として、表面に、例えば、めっき層形成法を用いて、ニッケル(Ni)層およびその上から金(Au)層が形成されている。   Further, the substrate electrode pad 4 is formed with a nickel (Ni) layer and a gold (Au) layer thereon by using, for example, a plating layer forming method for the purpose of improving the bonding property with the solder bump 5. Has been.

回路配線基板1は、一般的な配線基板の製造方法と同様の製造方法を用いて製造することができる。回路配線基板1の製造方法の一例を以下に示す。本実施形態では、回路配線基板1は、第1の配線基板と第2の配線基板とからなる2層で構成される場合を示しており、例えば、上側の第1の配線基板と下側の第2の配線基板とを積層して製造することができる。   The circuit wiring board 1 can be manufactured using a manufacturing method similar to a general wiring board manufacturing method. An example of a method for manufacturing the circuit wiring board 1 is shown below. In the present embodiment, the circuit wiring board 1 is shown as having a two-layer structure including a first wiring board and a second wiring board. For example, the upper wiring board 1 and the lower wiring board 1 are shown. The second wiring board can be laminated and manufactured.

回路配線基板1は、まず、下側の第2の配線基板の下面に周知の印刷法またはフォトリソグラフィー法等を用いて下面導体層1cが、例えば、銅等の金属材料で形成される。そして、この第2の配線基板は、上面からレーザー加工、ドリル加工または金型加工等を用いて第2の配線基板を貫通する貫通孔が下面導体層1c上に形成される。次に、第2の配線基板は、周知の印刷法またはフォトリソグラフィー法等を用いて、例えば、銅等の金属材料で貫通孔に貫通導体層1aが形成されるとともに上面に内部導体層1bが形成される。そして、第2の配線基板の上面に第1の配線基板を積層して、上述の製造工程を経ることによって、2層からなる回路配線基板1が得られる。   In the circuit wiring board 1, first, the lower surface conductor layer 1c is formed of a metal material such as copper on the lower surface of the lower second wiring board by using a known printing method or photolithography method. In the second wiring board, a through-hole penetrating the second wiring board is formed on the lower conductor layer 1c from the upper surface by using laser processing, drilling, die processing, or the like. Next, the second wiring board is formed by using a well-known printing method or photolithography method, for example, with a through conductor layer 1a formed in a through hole with a metal material such as copper, and an inner conductor layer 1b on the upper surface. It is formed. Then, the first wiring board is laminated on the upper surface of the second wiring board, and the circuit wiring board 1 having two layers is obtained through the above manufacturing process.

また、弾性表面波装置10は、封止樹脂層6が弾性表面波素子2の上面(素子基板2aの一方主面とは反対側の主面)および弾性表面波素子2の側面を覆うように設けられてい
る。また、封止樹脂層6の厚みは、例えば、0.2(mm)〜0.8(mm)であり、封止樹脂層6は、例えば、エポキシ樹脂等の樹脂材料からなる。
In the surface acoustic wave device 10, the sealing resin layer 6 covers the upper surface of the surface acoustic wave element 2 (the main surface opposite to the one main surface of the element substrate 2 a) and the side surface of the surface acoustic wave element 2. Is provided. Moreover, the thickness of the sealing resin layer 6 is 0.2 (mm)-0.8 (mm), for example, and the sealing resin layer 6 consists of resin materials, such as an epoxy resin, for example.

弾性表面波装置10は、素子電極パッド3が平面透視して第1の配線パターン7aに重ならないように第2の配線パターン7b上に設けられており、応力の集中が緩和されるので、第2の配線パターン7bと素子電極パッド3との密着性が向上して剥がれ等の発生が抑制される。例えば、図3に示すように、第2の配線パターン7bは、第1の配線パターン7aの端部に起因する段差部が生じているので、素子電極パッド3が平面透視して第1の配線パターン7aに重なるように設けられると、段差部に素子電極パッド3が乗り上げるような状態になり、素子電極パッド3が乗り上げた段差部に応力が集中して、素子電極パッド3は剥がれ等が生じやすくなる。   The surface acoustic wave device 10 is provided on the second wiring pattern 7b so that the element electrode pad 3 does not overlap the first wiring pattern 7a in a plan view, and stress concentration is reduced. The adhesion between the second wiring pattern 7b and the element electrode pad 3 is improved, and the occurrence of peeling or the like is suppressed. For example, as shown in FIG. 3, the second wiring pattern 7b has a stepped portion due to the end of the first wiring pattern 7a. If the element electrode pad 3 is provided so as to overlap the pattern 7a, the element electrode pad 3 rides on the stepped portion, stress concentrates on the stepped portion on which the element electrode pad 3 rides, and the element electrode pad 3 is peeled off. It becomes easy.

本発明は、上述した実施の形態に特に限定されるものではなく、本発明の範囲内で種々の変更および改良が可能である。   The present invention is not particularly limited to the above-described embodiments, and various changes and improvements can be made within the scope of the present invention.

1 回路配線基板
1a 貫通導体層
1b 内部導体層
1c 下面導体層
2 弾性表面波素子
2a 素子基板
2b 機能体
2c 保護膜
3 素子電極パッド
4 基板電極パッド
5 はんだバンプ
6 封止樹脂層
7 配線パターン
7a 第1の配線パターン
7b 第2の配線パターン
10 弾性表面波装置
S 空間
DESCRIPTION OF SYMBOLS 1 Circuit wiring board 1a Through-conductor layer 1b Internal conductor layer 1c Lower surface conductor layer 2 Surface acoustic wave element 2a Element board 2b Functional body 2c Protective film 3 Element electrode pad 4 Board electrode pad 5 Solder bump 6 Sealing resin layer 7 Wiring pattern 7a First wiring pattern 7b Second wiring pattern 10 Surface acoustic wave device S Space

Claims (4)

素子基板と、
該素子基板に設けられた機能体と、
該機能体の周辺に設けられた素子電極パッドと、
前記機能体から前記素子電極パッドに向かって延びており、前記素子電極パッドに電気的に接続された配線パターンと、
を備えており、
前記配線パターンは、前記素子基板上に設けられており、前記機能体に接続された第1の配線パターンおよび該第1の配線パターン上に設けられるとともに、該第1の配線パターンの端部から前記素子電極パッドの下方に延在しており、前記素子基板上に設けられた第2の配線パターンを含んでおり、
前記素子電極パッドは、平面透視して前記第1の配線パターンに重ならないように前記第2の配線パターン上に設けられ、前記第2の配線パターン側から第1層、該第1層上に設けられた第2層および該第2層上に設けられた第3層を有しており、前記第1層は、Ti層またはCr層からなり、前記第2層は、Ni層からなり、前記第3層は、Au層からなることを特徴とする弾性表面波素子
An element substrate;
A functional body provided on the element substrate;
Device electrode pads provided around the functional body;
A wiring pattern extending from the functional body toward the device electrode pad and electrically connected to the device electrode pad;
With
The wiring pattern is provided on the element substrate, and is provided on the first wiring pattern connected to the functional body and the first wiring pattern, and from an end of the first wiring pattern. Extending below the element electrode pad, including a second wiring pattern provided on the element substrate;
The element electrode pad is provided on the second wiring pattern so as not to overlap the first wiring pattern when seen in a plan view, and is formed on the first layer and the first layer from the second wiring pattern side. A second layer provided and a third layer provided on the second layer, wherein the first layer comprises a Ti layer or a Cr layer, the second layer comprises a Ni layer, the third layer, the surface acoustic wave device characterized Rukoto such an Au layer.
前記配線パターンは、前記素子基板上に設けられた前記第2の配線パターンの厚みが前記第1の配線パターンの厚みよりも厚いことを特徴とする請求項1に記載の弾性表面波素子2. The surface acoustic wave device according to claim 1, wherein a thickness of the second wiring pattern provided on the element substrate is thicker than a thickness of the first wiring pattern. 前記第2の配線パターンは、前記素子基板側から第1層、第1層上に設けられた第2層および第2層上に設けられた第3層を有しており、前記第1層はTi層またはCr層からなり、前記第2層は、Al層またはAl合金層からなり、前記第3層は、Ti層またはCr層からなることを特徴とする請求項1または請求項2に記載の弾性表面波素子Said second wiring pattern, the first layer from the element substrate side, has a third layer provided on the second layer and the second layer on which is provided on said first layer, said first the first layer consists of Ti layer or a Cr layer, the second layer, made of Al layer or an Al alloy layer, the third layer, according to claim 1 or claim characterized by comprising a Ti layer or a Cr layer Item 3. The surface acoustic wave device according to Item 2. 請求項1乃至請求項3のいずれかに記載の弾性表面波素子を回路配線基板に搭載していることを特徴とする弾性表面波装置。 It claims 1 to surface acoustic wave device you characterized that you have mounted on the circuit wiring board surface acoustic wave device according to claim 3.
JP2016015971A 2016-01-29 2016-01-29 Surface acoustic wave device and surface acoustic wave device using the same Active JP6567982B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016015971A JP6567982B2 (en) 2016-01-29 2016-01-29 Surface acoustic wave device and surface acoustic wave device using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016015971A JP6567982B2 (en) 2016-01-29 2016-01-29 Surface acoustic wave device and surface acoustic wave device using the same

Publications (2)

Publication Number Publication Date
JP2017135652A JP2017135652A (en) 2017-08-03
JP6567982B2 true JP6567982B2 (en) 2019-08-28

Family

ID=59503789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016015971A Active JP6567982B2 (en) 2016-01-29 2016-01-29 Surface acoustic wave device and surface acoustic wave device using the same

Country Status (1)

Country Link
JP (1) JP6567982B2 (en)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09153758A (en) * 1995-09-29 1997-06-10 Toshiba Corp Surface acoustic wave device
JP3687601B2 (en) * 2001-12-07 2005-08-24 株式会社村田製作所 ELECTRONIC COMPONENT ELEMENT, ITS MANUFACTURING METHOD, AND ELECTRONIC COMPONENT DEVICE
WO2006046545A1 (en) * 2004-10-26 2006-05-04 Kyocera Corporation Elastic surface wave element and communication device
WO2009016906A1 (en) * 2007-07-30 2009-02-05 Murata Manufacturing Co., Ltd. Elastic wave device and method for manufacturing the same
JP4570653B2 (en) * 2007-12-05 2010-10-27 Okiセミコンダクタ株式会社 Surface acoustic wave filter
JP2014192539A (en) * 2013-03-26 2014-10-06 Nippon Dempa Kogyo Co Ltd Piezoelectric device and manufacturing method thereof
CN105794107B (en) * 2013-12-27 2018-12-25 株式会社村田制作所 Elastic wave device and its manufacturing method

Also Published As

Publication number Publication date
JP2017135652A (en) 2017-08-03

Similar Documents

Publication Publication Date Title
CN101868917B (en) Surface wave device and method of manufacturing the same
CN106464232B (en) Elastic wave device and method of making the same
JP4706907B2 (en) Piezoelectric device and manufacturing method thereof
CN105814796A (en) Elastic wave filter device
US11233026B2 (en) Electronic component
JP5398561B2 (en) Elastic wave device and manufacturing method thereof
CN105580273A (en) Elastic wave device and elastic wave module
KR102163886B1 (en) Elastic wave device
JP6556081B2 (en) Surface acoustic wave device
JP6567982B2 (en) Surface acoustic wave device and surface acoustic wave device using the same
JP6166190B2 (en) Elastic wave device and elastic wave device
JP2014230079A (en) Surface acoustic wave device
JP2015050615A (en) Acoustic wave element
CN100477187C (en) Semiconductor chip, semiconductor device, and method for manufacturing semiconductor device
JP5483851B2 (en) Manufacturing method of surface acoustic wave device
JP2014216971A (en) Surface acoustic wave device
JP6964359B1 (en) Surface acoustic wave device
JP2018160829A (en) Surface acoustic wave device
JP6130162B2 (en) Manufacturing method of electronic parts
JP6352844B2 (en) Multi-circuit circuit board and surface acoustic wave device
JP6068220B2 (en) Manufacturing method of electronic parts
KR20220002537A (en) wire electrode
JP6356625B2 (en) Surface acoustic wave device
JP3874059B2 (en) Manufacturing method of semiconductor device
CN109037198A (en) Wafer-class encapsulation and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180810

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190423

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190620

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190702

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190801

R150 Certificate of patent or registration of utility model

Ref document number: 6567982

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150