JP6569293B2 - 半導体装置、金属部材および半導体装置の製造方法 - Google Patents
半導体装置、金属部材および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6569293B2 JP6569293B2 JP2015101407A JP2015101407A JP6569293B2 JP 6569293 B2 JP6569293 B2 JP 6569293B2 JP 2015101407 A JP2015101407 A JP 2015101407A JP 2015101407 A JP2015101407 A JP 2015101407A JP 6569293 B2 JP6569293 B2 JP 6569293B2
- Authority
- JP
- Japan
- Prior art keywords
- protrusion
- metal member
- contact member
- solder
- external electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/20—Arrangements for cooling
- H10W40/25—Arrangements for cooling characterised by their materials
- H10W40/255—Arrangements for cooling characterised by their materials having a laminate or multilayered structure, e.g. direct bond copper [DBC] ceramic substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
- H10W70/658—Shapes or dispositions of interconnections for devices provided for in groups H10D8/00 - H10D48/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07236—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/932—Plan-view shape, i.e. in top view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W80/00—Direct bonding of chips, wafers or substrates
- H10W80/701—Direct bonding of chips, wafers or substrates characterised by the pads after the direct bonding
- H10W80/743—Direct bonding of chips, wafers or substrates characterised by the pads after the direct bonding having disposition changed during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W80/00—Direct bonding of chips, wafers or substrates
- H10W80/701—Direct bonding of chips, wafers or substrates characterised by the pads after the direct bonding
- H10W80/754—Direct bonding of chips, wafers or substrates characterised by the pads after the direct bonding having material changed during the connecting
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
- Connections Effected By Soldering, Adhesion, Or Permanent Deformation (AREA)
Description
実施の形態1にかかる半導体装置の構成について説明する。図1は、実施の形態1にかかる半導体装置の構成を示す説明図である。図2は、実施の形態1にかかる半導体装置の要部の構成を詳細に示す説明図である。図1(b)には、図1(a)の切断線X−X’における断面で切断し、当該断面から積層基板20の奥行方向を見たときの状態を示す。なお、図1では積層基板20のおもて面側を覆うケースを図示省略する。図1(a)では、図1(b)のワイヤー26を図示省略する。図2(a)は、導電性板22に接合された筒状コンタクト部材10の断面構造を示す断面図である。図2(b)は、図2(a)の筒状コンタクト部材10を開放端10b側から見たときの平面構造を示す平面図である。図2(c)は、筒状コンタクト部材10の本体筒部1に外部電極用端子25を嵌め合わせた状態を示す断面図である。図2(d)は、図2(c)の切断面X2から積層基板20側を見たときの筒状コンタクト部材10の空洞部4および外部電極用端子25の平面形状を示す平面図である。
次に、実施の形態2にかかる半導体装置の構成について説明する。図3は、実施の形態2にかかる半導体装置の構成を示す断面図である。実施の形態2にかかる半導体装置は、筒状コンタクト部材10の本体筒部1の内壁10cに設けられた、はんだ27aの這い上がりおよび飛散防止用の突起部31,32の断面形状が実施の形態1にかかる半導体装置と異なる。
次に、実施の形態3にかかる半導体装置の構成について説明する。図4は、実施の形態3にかかる半導体装置の構成を示す断面図である。実施の形態3にかかる半導体装置が実施の形態1にかかる半導体装置と異なる点は、本体筒部1の側壁を内側に塑性変形させることで、はんだ27aの這い上がりおよび飛散防止用の突起部33を形成している点である。具体的には、図4に示すように、筒状コンタクト部材30の本体筒部1の側壁の全周にわたって、本体筒部1の一部を内側に塑性変形させてなる略半円形状や略半楕円形状の断面形状を有する突起部33が設けられている。
次に、実施の形態4にかかる半導体装置の構成について説明する。図5は、実施の形態4にかかる半導体装置の構成を示す断面図である。実施の形態4にかかる半導体装置が実施の形態1にかかる半導体装置と異なる点は、さらに、筒状コンタクト部材40の他方の開放端10b側にも、はんだ27aの這い上がりおよび飛散防止用の突起部(以下、第2突起部とする)41が設けられている点である。すなわち、筒状コンタクト部材40の本体筒部1の内壁10cには、筒状コンタクト部材40の一方の開放端10a側に第1突起部5が設けられ、かつ他方の開放端10b側に第2突起部41が設けられている。
次に、はんだ27aの這い上がりおよび飛散防止用の突起部5の幅w1について検証した。図6は、実施例1にかかる半導体装置の突起部の幅について検証した結果を示す図表である。実施の形態1にかかる半導体装置の構成にしたがい、突起部5の幅w1と本体筒部1の内径d1との比率(=2×w1/d1)が異なる筒状コンタクト部材10をはんだ付けした複数の試料を作製した。突起部5を配置する高さh1は1mmとし、突起部5の厚さt1は0.1mmとした。本体筒部1には、内径d1が1mmの中空筒状部材を用いた。これら各試料において、はんだ27aの這い上がりや飛散の有無を判定した結果を図6に示す。図6では、第1領域Aへのはんだ27aの這い上がりや飛散を防止することができた場合を○とし、第1領域Aまではんだ27aの這い上がりや飛散が生じた場合を×とした。
次に、はんだ27aの這い上がりおよび飛散防止用の突起部5の厚さt1について検証した。図7は、実施例2にかかる半導体装置の突起部の厚さについて検証した結果を示す図表である。実施の形態1にかかる半導体装置の構成にしたがい、突起部5の厚さt1が異なる筒状コンタクト部材10をはんだ付けし、筒状コンタクト部材10の本体筒部1に外部電極用端子25を圧入した複数の試料を作製した。外部電極用端子25を圧入するための加圧力は5kgfとした。これら各試料において、突起部5を変形させることができたか否かを判定した結果を図7に示す。図7では、突起部5を変形させることができた場合を○とし、突起部5を変形させることができなかった場合を×とした。なお、突起部5を配置する高さh1は1mmとした。そして、突起部5の幅w1と本体筒部1の内径d1との比率(=2×w1/d1)は0.2とした。
次に、はんだ27aの這い上がりおよび飛散防止用の突起部5を配置する高さh1について検証した。図8は、実施例3にかかる半導体装置の突起部を配置する高さの下限値について検証した結果を示す図表である。図9は、実施例3にかかる半導体装置の突起部を配置する高さの上限値について検証した結果を示す図表である。実施の形態1にかかる半導体装置の構成にしたがい、突起部5を配置する高さh1が異なる筒状コンタクト部材10をはんだ付けし、筒状コンタクト部材10の本体筒部1に外部電極用端子25を圧入した複数の試料を作製した。突起部5の幅w1と本体筒部1の内径d1との比率(=2×w1/d1)は0.2とした。突起部5の厚さt1は、0.2mmとした。図8,9では、筒状コンタクト部材10の上端側の第1領域Aにはんだ27aが這い上がったり飛散していない、および第1領域Aにはんだ27aが這い上がったり飛散したとしても外部電極用端子25の挿入時に組立不良を生じさせない場合を○とし、第1領域Aにはんだ27aが這い上がったり飛散することで組立不良が生じた場合を×とした。
2,3 フランジ
4 空洞部
5,31〜33,41 突起部
5a 突起部の孔部
10,30,40 筒状コンタクト部材
10a, 10b 筒状コンタクト部材の開放端
10c 本体筒部の内壁
20 積層基板
21 セラミック基板
22 導電性板
23 銅箔
24 半導体チップ
25 外部電極用端子
25a 外部電極用端子の下端部
26 ワイヤー
27,27a はんだ
33a,33b 略半円形状または略半楕円形状の突起部の端部
33c 略半円形状または略半楕円形状の突起部の頂点部
A 空洞部の第1領域
B 空洞部の第2領域
d1 本体筒部の内径
d2 外部電極用端子の直径
h1 突起部を配置する高さ
h2 外部電極用端子の下端部の高さ
t1 突起部の厚さ
t2 はんだの濡れ上がった厚さ
t3 略半円形状または略半楕円形状の突起部の厚さ
w1 突起部の幅
w2 突起部の内径
Claims (15)
- 両端に開放端を備え、半導体チップまたは導電性板に前記開放端の一方をはんだにより接合されうる金属部材であって、
前記開放端の他方から外部電極用端子が挿入され嵌め合わされうる中空筒状の筒部と、
前記筒部の前記一方の開放端側の内壁のみ、前記筒部の中心軸と直交する方向に内側に張り出した第1の突起部と、
を有し、
前記内壁が前記開放端から前記第1の突起部までが平坦かつ直線状であることを特徴とする金属部材。 - 前記内壁の全周にわたる前記第1の突起部を有することを特徴とする請求項1に記載の金属部材。
- 前記一方の開放端に、前記中心軸と直交する方向に外側に張り出したフランジを有することを特徴とする請求項1または2に記載の金属部材。
- 前記第1の突起部の厚さは、0.1mm以上1.6mm以下であることを特徴とする請求項1〜3のいずれか一つに記載の金属部材。
- 前記第1の突起部の幅wとの比率が0.2≦2×w/d≦0.8を満たす内径dを有することを特徴とする請求項1〜4のいずれか一つに記載の金属部材。
- 前記第1の突起部を配置する高さは、前記はんだによる接合面から前記第1の突起部の前記接合面側の面までの高さが1mm以上であることを特徴とする請求項1〜5のいずれか一つに記載の金属部材。
- 矩形状の断面形状をなす前記第1の突起部を有することを特徴とする請求項1〜6のいずれか一つに記載の金属部材。
- 前記中心軸付近に向かうにしたがって厚さを薄くした三角形状または台形状の断面形状をなす前記第1の突起部を有することを特徴とする請求項1〜6のいずれか一つに記載の金属部材。
- 前記他方の開放端側の内壁に、前記中心軸と直交する方向に内側に張り出した第2の突起部を有することを特徴とする請求項1〜8のいずれか一つに記載の金属部材。
- 前記第2の突起部を配置する高さは、前記他方の開放端から前記第2の突起部の前記他方の開放端側の面までの高さが1mm以上であることを特徴とする請求項9に記載の金属部材。
- 前記内壁に固定されるように、前記第1の突起部を嵌め合わせてなることを特徴とする請求項1〜10のいずれか一つに記載の金属部材。
- 前記内壁に固定されるように、前記第2の突起部を嵌め合わせてなることを特徴とする請求項9または10に記載の金属部材。
- 前記半導体チップまたは前記導電性板に、請求項1〜12のいずれか一つに記載の金属部材の前記一方の開放端がはんだにより接合されたことを特徴とする半導体装置。
- 前記半導体チップと、前記導電性板と、を絶縁基板上に実装した半導体装置の製造方法であって、
前記半導体チップ上または前記導電性板上に、請求項1〜12のいずれか一つに記載の金属部材の前記一方の開放端を、はんだにより接合する第1工程と、
前記金属部材の前記他方の開放端から前記外部電極用端子を圧入して、前記金属部材に前記外部電極用端子を嵌め合わせる第2工程と、
を含むことを特徴とする半導体装置の製造方法。 - 端部の尖った前記外部電極用端子を圧入することを特徴とする請求項14に記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015101407A JP6569293B2 (ja) | 2015-05-18 | 2015-05-18 | 半導体装置、金属部材および半導体装置の製造方法 |
| DE102016205622.0A DE102016205622A1 (de) | 2015-05-18 | 2016-04-05 | Halbleitervorrichtung, Metallelement und Verfahren zum Herstellen einer Halbleitervorrichtung |
| CN201610206064.6A CN106169453B (zh) | 2015-05-18 | 2016-04-05 | 半导体装置、金属部件以及半导体装置的制造方法 |
| US15/091,447 US10199314B2 (en) | 2015-05-18 | 2016-04-05 | Semiconductor device, metal member, and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015101407A JP6569293B2 (ja) | 2015-05-18 | 2015-05-18 | 半導体装置、金属部材および半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019090986A Division JP6680391B2 (ja) | 2019-05-13 | 2019-05-13 | 半導体装置、金属部材および半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016219554A JP2016219554A (ja) | 2016-12-22 |
| JP6569293B2 true JP6569293B2 (ja) | 2019-09-04 |
Family
ID=57231741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015101407A Expired - Fee Related JP6569293B2 (ja) | 2015-05-18 | 2015-05-18 | 半導体装置、金属部材および半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10199314B2 (ja) |
| JP (1) | JP6569293B2 (ja) |
| CN (1) | CN106169453B (ja) |
| DE (1) | DE102016205622A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112019001372T5 (de) * | 2018-03-16 | 2021-03-25 | Fuji Electric Co., Ltd. | Halbleitervorrichtung |
| JP7099524B2 (ja) | 2018-06-19 | 2022-07-12 | 富士電機株式会社 | 半導体装置の製造方法及び半導体装置 |
| CN113035790B (zh) * | 2019-12-24 | 2024-04-02 | 株洲中车时代半导体有限公司 | 焊接底座及功率半导体模块 |
| BE1028071B1 (de) | 2020-02-19 | 2021-09-13 | Phoenix Contact Gmbh & Co | Elektrisches Kontaktelement |
| JP7468149B2 (ja) * | 2020-05-27 | 2024-04-16 | 富士電機株式会社 | 半導体装置 |
| JP7666045B2 (ja) | 2021-03-19 | 2025-04-22 | 富士電機株式会社 | 半導体装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4247981A (en) * | 1979-06-18 | 1981-02-03 | Western Electric Company, Inc. | Methods of assembling interconnect members with printed circuit boards |
| JP2766164B2 (ja) * | 1993-07-30 | 1998-06-18 | 日本電気株式会社 | 半導体パッケージとその接続構造 |
| WO2003047047A1 (en) * | 2001-11-21 | 2003-06-05 | Bal Seal Engineering Co., Inc. | Connector for latching and carrying current capabilities with tooless connection |
| US20040139775A1 (en) * | 2003-01-08 | 2004-07-22 | Christopher Patterson | Method of forming double O-ring |
| US7601012B2 (en) * | 2003-07-24 | 2009-10-13 | Ted Ju | Socket connector |
| WO2006098026A1 (ja) * | 2005-03-17 | 2006-09-21 | Fujitsu Limited | 接続機構、半導体パッケージ、およびその製造方法 |
| JP5040675B2 (ja) * | 2008-01-18 | 2012-10-03 | パナソニック株式会社 | チップ形電子部品 |
| DE102008005547B4 (de) * | 2008-01-23 | 2013-08-29 | Infineon Technologies Ag | Leistungshalbleitermodul und Schaltungsanordnung mit einem Leistungshalbleitermodul |
| US7973416B2 (en) * | 2008-05-12 | 2011-07-05 | Texas Instruments Incorporated | Thru silicon enabled die stacking scheme |
| JP5481680B2 (ja) | 2010-04-28 | 2014-04-23 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
| US20120269599A1 (en) * | 2011-04-20 | 2012-10-25 | Shayan Malek | Threaded structures with solder management features |
| JP6016611B2 (ja) * | 2012-12-20 | 2016-10-26 | 三菱電機株式会社 | 半導体モジュール、その製造方法およびその接続方法 |
-
2015
- 2015-05-18 JP JP2015101407A patent/JP6569293B2/ja not_active Expired - Fee Related
-
2016
- 2016-04-05 US US15/091,447 patent/US10199314B2/en not_active Expired - Fee Related
- 2016-04-05 CN CN201610206064.6A patent/CN106169453B/zh not_active Expired - Fee Related
- 2016-04-05 DE DE102016205622.0A patent/DE102016205622A1/de not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| US20160343647A1 (en) | 2016-11-24 |
| US10199314B2 (en) | 2019-02-05 |
| CN106169453A (zh) | 2016-11-30 |
| CN106169453B (zh) | 2020-11-27 |
| DE102016205622A1 (de) | 2016-11-24 |
| JP2016219554A (ja) | 2016-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6569293B2 (ja) | 半導体装置、金属部材および半導体装置の製造方法 | |
| CN105027279B (zh) | 接触部件以及半导体模块 | |
| CN104064493B (zh) | 半导体装置的制造方法以及安装夹具 | |
| CN106688073A (zh) | 熔线元件、熔断器件、和发热体内置式熔断器件 | |
| US10297937B2 (en) | Composite flexible printed wiring board and method for manufacturing composite flexible printed wiring board | |
| US10784642B2 (en) | Flexible printed wiring board, electronic device having flexible printed wiring board, and method for manufacturing electronic device having flexible printed wiring board | |
| CN106537691B (zh) | 端子连接结构及其制造方法 | |
| US6261136B1 (en) | Edge clip terminal | |
| JP2019169726A (ja) | 半導体装置、金属部材および半導体装置の製造方法 | |
| JP6181934B2 (ja) | 端子接続構造およびその製造方法 | |
| US20180211930A1 (en) | Semiconductor device and method for manufacturing the same | |
| US20170223816A1 (en) | Flexible printed wiring board, electronic device having flexible printed wiring board, and method for manufacturing electronic device having flexible printed wiring board | |
| EP3633391B1 (en) | Probe | |
| US10039179B2 (en) | Wiring substrate | |
| US20190198231A1 (en) | Coil component and electronic device | |
| JP6881913B2 (ja) | 配線基板 | |
| EP2145716A1 (en) | Welding method and welding structure of conductive terminals | |
| JP3947737B2 (ja) | 接合体 | |
| CN116511752B (zh) | 一种铜表面结构、制备方法及其焊接方法 | |
| JP2013012592A (ja) | 素子収納用パッケージおよびこれを備えたモジュール | |
| JP2007081004A (ja) | 電子部品 | |
| JP2003336775A (ja) | 配管接続構造及びプレート式熱交換器 | |
| JP2012109391A (ja) | 電子機器 | |
| JP2019029533A (ja) | フレキシブルプリント配線板、複合配線板及び複合配線板の製造方法 | |
| JP2007053397A (ja) | 接合体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180214 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181030 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190104 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190312 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190513 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190709 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190722 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6569293 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |