JP6571398B2 - 半導体用保護フィルム、半導体装置及び複合シート - Google Patents
半導体用保護フィルム、半導体装置及び複合シート Download PDFInfo
- Publication number
- JP6571398B2 JP6571398B2 JP2015113907A JP2015113907A JP6571398B2 JP 6571398 B2 JP6571398 B2 JP 6571398B2 JP 2015113907 A JP2015113907 A JP 2015113907A JP 2015113907 A JP2015113907 A JP 2015113907A JP 6571398 B2 JP6571398 B2 JP 6571398B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor
- protective layer
- protective film
- protective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
- H10P72/7422—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W42/00—Arrangements for protection of devices
- H10W42/121—Arrangements for protection of devices protecting against mechanical damage
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P54/00—Cutting or separating of wafers, substrates or parts of devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
- H10P72/7402—Wafer tapes, e.g. grinding or dicing support tapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
- H10P72/7416—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/401—Marks applied to devices, e.g. for alignment or identification for identification or tracking
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W46/00—Marks applied to devices, e.g. for alignment or identification
- H10W46/601—Marks applied to devices, e.g. for alignment or identification for use after dicing
- H10W46/607—Located on parts of packages, e.g. on encapsulations or on package substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/63—Vias, e.g. via plugs
- H10W70/635—Through-vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/013—Manufacture or treatment of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/321—Structures or relative sizes of die-attach connectors
- H10W72/322—Multilayered die-attach connectors, e.g. a coating on a top surface of a core
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/321—Structures or relative sizes of die-attach connectors
- H10W72/325—Die-attach connectors having a filler embedded in a matrix
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/353—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
- H10W72/354—Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/823—Interconnections through encapsulations, e.g. pillars through molded resin on a lateral side a chip
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/877—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
- H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
- H10W74/117—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/20—Configurations of stacked chips
- H10W90/24—Configurations of stacked chips at least one of the stacked chips being laterally offset from a neighbouring stacked chip, e.g. chip stacks having a staircase shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/20—Configurations of stacked chips
- H10W90/28—Configurations of stacked chips the stacked chips having different sizes, e.g. chip stacks having a pyramidal shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/20—Configurations of stacked chips
- H10W90/291—Configurations of stacked chips characterised by containers, encapsulations, or other housings for the stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/732—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between stacked chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Dicing (AREA)
- Laminated Bodies (AREA)
- Adhesive Tapes (AREA)
- Adhesives Or Adhesive Processes (AREA)
- Wire Bonding (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
上記保護層は、非導電性無機材料で構成される。
上記接着剤層は、上記保護層の一方の面に設けられる。
また、保護層が非導電性無機材料で構成されているため、保護層が金属で構成される場合と比較して、ダイシング加工時における加工精度を向上させつつ、ダイシングソーの摩耗や劣化を抑制することができる。また、切り屑が半導体チップの回路面に付着したとしても短絡不良が生じることはない。これにより、生産性および信頼性の向上が図れることになる。
さらに、非導電性無機材料にガラス等の透光性を有する材料を用いることで、接着剤層表面にレーザー等で印字した場合にも、視認性を確保することが可能となる。
上記半導体素子は、上記配線基板にフリップチップ実装される。
上記保護フィルムは、非導電性無機材料で構成された保護層と、上記保護層の一方の面に設けられた接着剤層とを有し、上記接着剤層は上記半導体素子の裏面に接合される。
これにより、反りを抑制されたPoP構造等の半導体装置を得ることができる。
上記第1の半導体素子は、上記第1の配線基板にフリップチップ実装される。
上記第2の配線基板は、上記第1の半導体素子と上記第2の半導体素子との間に配置される。上記第2の配線基板は、保護層と、配線層と、接着剤層とを有する。上記保護層は、非導電性無機材料で構成される。上記配線層は、上記保護層に設けられ、上記第1の配線基板と上記第2の半導体素子との間を電気的に接続する。上記接着剤層は、上記保護層の一方の面に設けられ、上記第1の半導体素子の裏面に接合される。
上記保護フィルムは、非導電性無機材料で構成された保護層と、上記保護層の前記粘着層側とは反対側の面に設けられた接着剤層と、を有する。
図1は、本発明の一実施形態に係る半導体装置100の構成を示す概略側断面図、図2は、図1における要部(第1の半導体パッケージP1)の拡大図である。
各図において、X軸、Y軸及びZ軸は、相互に直交する3軸方向を示しており、Z軸方向は、半導体装置100の高さ方向(厚さ方向)に相当する。
図1に示すように、本実施形態の半導体装置100は、第1の半導体パッケージP1と第2の半導体パッケージP2との積層構造(PoP:Package on Package)を有する。
図3は、本発明の一実施形態に係る保護フィルム10を示す概略側断面図である。
なお、保護フィルム10は、第1の半導体チップC1の製造に用いられる半導体ウエハの裏面に貼着されたウエハサイズの保護フィルム10F(図6(A)参照)をチップレベルに切り出すことで形成される。なおまた、本発明に係る保護フィルムは、図1に示す半導体装置以外の半導体チップ用保護フィルムとして使用されることも、勿論可能である。
保護層11は、保護フィルム10の基材として構成される。保護層11は、非導電性無機材料で構成される。非導電性無機材料としては、ワークの加工、例えば半導体ウエハのダイシングに適するものであれば特に限定されず、典型的には、ガラス質材料、セラミック材料もしくはこれらの混合物などが挙げられる。
接着剤層12は、保護層11の一方の面に設けられる。接着剤層12は、典型的には、熱硬化性成分及びエネルギー線硬化性成分の少なくとも1種とバインダーポリマー成分とからなる。
図3に示すように、本実施形態の保護フィルム10は剥離シート13をさらに備える。剥離シート13は、接着剤層12を被覆するように設けられ、保護フィルム10の使用時には、接着剤層12から剥離される。
保護層11の少なくとも一方の面に印字層が設けられてもよい。印字層は、典型的には、文字、記号、図形等を含み、半導体素子あるいは半導体装置の種類等を識別可能に表示する。印字層は、典型的には、保護層11又は接着剤層12の少なくとも一部で構成され、例えば、接着剤層の保護層との接着側表面に形成される。印字層は、例えば、保護層11の表面をレーザー加工法等で削ることで形成されてもよいし、レーザー光の照射により接着剤層12表面を改質させることで形成されてもよい。特に、保護層11が板ガラス、透明セラミックス等、透光性を有する材料で構成される場合、保護層11に透光性が付与されるため、レーザー印字等により保護層の上から接着剤層12表面の印字層を容易に形成することができる。保護フィルム10は、印字層を別途有してもよい。すなわち、印字層は、保護層11及び接着剤層12とは異なる層で構成されてもよい。
続いて、保護フィルム10を備えた半導体装置、特に、第1の半導体パーケージP1の製造方法について説明する。
図8は、本発明の他の実施形態に係る半導体装置200の構成を示す概略側断面図である。以下、第1の実施形態と異なる構成について主に説明し、上述の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。
図9は、本発明の他の実施形態に係る複合シート300の構成を示す概略側断面図である。以下、第1の実施形態と異なる構成について主に説明し、上述の実施形態と同様の構成については同様の符号を付しその説明を省略または簡略化する。
保護フィルム10は、第1の実施形態と同様に構成され、非導電性無機材料で構成された保護層11と、保護層11の粘着層74側とは反対側の面に設けられた接着剤層12とを有する。
11…保護層
12,212…接着剤層
13…剥離シート
14…印字層
21…第1の配線基板
22,210…第2の配線基板
100,200…半導体装置
211…基材
300…複合シート
C1…第1の半導体チップ
C2…第2の半導体チップ
P1…第1の半導体パッケージ
P2…第2の半導体パッケージ
T…ダイシングテープ
W…半導体ウエハ
Claims (9)
- 非導電性無機材料で構成された保護層と、
前記保護層の一方の面に設けられた接着剤層と
を具備し、
前記非導電性無機材料は、軟化点がリフロー温度よりも高いガラス質材料を少なくとも含み、
前記保護層は、線膨張係数が10 −5 から10 −7 /℃オーダの板ガラスで構成される
半導体用保護フィルム。 - 請求項1に記載の半導体用保護フィルムであって、
前記保護層は、10μm以上300μm以下の厚さを有する
半導体用保護フィルム。 - 配線基板と、
前記配線基板にフリップチップ実装された半導体素子と、
非導電性無機材料で構成された保護層と、前記保護層の一方の面に設けられ前記半導体素子の裏面に接合された接着剤層とを有する保護フィルムと
を具備し、
前記非導電性無機材料は、軟化点がリフロー温度よりも高いガラス質材料を少なくとも含み、
前記保護層は、線膨張係数が10 −5 から10 −7 /℃オーダの板ガラスで構成される
半導体装置。 - 請求項3に記載の半導体装置であって、
前記保護フィルムは、前記保護層の少なくとも一方の面に設けられた印字層を有する
半導体装置。 - 請求項4に記載の半導体装置であって、
前記印字層は、前記保護層又は前記接着剤層の少なくとも一部で構成される
半導体装置。 - 請求項3〜5のいずれか1つに記載の半導体装置であって、
前記保護層は、10μm以上300μm以下の厚さを有する
半導体装置。 - 請求項3〜6のいずれか1つに記載の半導体装置であって、
前記配線基板に電気的に接続される半導体パッケージ部品をさらに具備し、
前記半導体素子は、前記配線基板と前記半導体パッケージ部品との間に配置される
半導体装置。 - 第1の配線基板と、
前記第1の配線基板にフリップチップ実装された第1の半導体素子と、
第2の半導体素子と、
非導電性無機材料で構成された基材と、前記基材に設けられ前記第1の配線基板と前記第2の半導体素子との間を電気的に接続する配線層と、前記基材の一方の面に設けられ前記第1の半導体素子の裏面に接合された接着剤層とを有し、前記第1の半導体素子と前記第2の半導体素子との間に配置された第2の配線基板と
を具備し、
前記非導電性無機材料は、軟化点がリフロー温度よりも高いガラス質材料を少なくとも含み、
前記基材は、線膨張係数が10 −5 から10 −7 /℃オーダの板ガラスで構成される
半導体装置。 - ベース層の一方の面側に粘着剤層が積層されてなる粘着シートと、
前記粘着シートの前記粘着剤層側に積層された保護フィルムと
を具備し、
前記保護フィルムは、
非導電性無機材料で構成された保護層と、
前記保護層の前記粘着剤層側とは反対側の面に設けられた接着剤層と、を有し、
前記非導電性無機材料は、軟化点がリフロー温度よりも高いガラス質材料を少なくとも含み、
前記保護層は、線膨張係数が10 −5 から10 −7 /℃オーダの板ガラスで構成される
複合シート。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015113907A JP6571398B2 (ja) | 2015-06-04 | 2015-06-04 | 半導体用保護フィルム、半導体装置及び複合シート |
| PCT/JP2016/065992 WO2016194893A1 (ja) | 2015-06-04 | 2016-05-31 | 半導体用保護フィルム、半導体装置及び複合シート |
| CN201680031690.4A CN107636825B (zh) | 2015-06-04 | 2016-05-31 | 半导体用保护膜、半导体装置及复合片 |
| KR1020177036492A KR102201459B1 (ko) | 2015-06-04 | 2016-05-31 | 반도체용 보호 필름, 반도체 장치 및 복합 시트 |
| US15/578,156 US10825790B2 (en) | 2015-06-04 | 2016-05-31 | Protective film for semiconductors, semiconductor device, and composite sheet |
| TW105117571A TWI646616B (zh) | 2015-06-04 | 2016-06-03 | 半導體用保護膜、半導體裝置以及複合片 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015113907A JP6571398B2 (ja) | 2015-06-04 | 2015-06-04 | 半導体用保護フィルム、半導体装置及び複合シート |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2017001188A JP2017001188A (ja) | 2017-01-05 |
| JP6571398B2 true JP6571398B2 (ja) | 2019-09-04 |
Family
ID=57441219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015113907A Active JP6571398B2 (ja) | 2015-06-04 | 2015-06-04 | 半導体用保護フィルム、半導体装置及び複合シート |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US10825790B2 (ja) |
| JP (1) | JP6571398B2 (ja) |
| KR (1) | KR102201459B1 (ja) |
| CN (1) | CN107636825B (ja) |
| TW (1) | TWI646616B (ja) |
| WO (1) | WO2016194893A1 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113169127B (zh) * | 2019-05-15 | 2024-06-25 | 华为技术有限公司 | 一种芯片封装装置及其制备方法 |
| KR102757722B1 (ko) | 2020-05-22 | 2025-01-21 | 미쓰이 가가쿠 토세로 가부시키가이샤 | 점착성 적층 필름 및 전자 장치의 제조 방법 |
| CN118712146A (zh) * | 2021-04-22 | 2024-09-27 | 成都芯源系统有限公司 | 倒装芯片封装单元及相关封装方法 |
| CN115648532B (zh) * | 2022-10-31 | 2025-11-25 | 长电科技管理有限公司 | 半导体封装注塑模具、注塑装置及半导体封装注塑方法 |
| US20240379522A1 (en) * | 2023-05-09 | 2024-11-14 | Juniper Networks, Inc. | Semiconductor package with two substrates |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10294423A (ja) * | 1997-04-17 | 1998-11-04 | Nec Corp | 半導体装置 |
| JP2001135598A (ja) * | 1999-08-26 | 2001-05-18 | Seiko Epson Corp | ウエハのダイシング方法、半導体装置及びその製造方法、回路基板並びに電子機器 |
| JP2001326195A (ja) * | 2000-05-16 | 2001-11-22 | Hitachi Ltd | 半導体チップおよびその製造方法ならびに実装方法 |
| JP3649129B2 (ja) * | 2001-01-12 | 2005-05-18 | 松下電器産業株式会社 | 半導体装置の製造方法および半導体装置 |
| JP4432110B2 (ja) * | 2003-02-19 | 2010-03-17 | 日本電気硝子株式会社 | 半導体パッケージ用カバーガラス |
| JP2005298678A (ja) * | 2004-04-12 | 2005-10-27 | Fuji Photo Film Co Ltd | セリウム付活ホウ酸ルテチウム系輝尽性蛍光体、放射線像変換パネルおよび放射線画像記録再生方法 |
| JP4945902B2 (ja) * | 2005-01-24 | 2012-06-06 | 大日本印刷株式会社 | 化粧材 |
| CN101333070A (zh) * | 2007-06-28 | 2008-12-31 | 旭硝子株式会社 | 带电极的玻璃基板的制造方法 |
| US20090039532A1 (en) | 2007-08-08 | 2009-02-12 | Advanced Chip Engineering Technology Inc. | Semiconductor device package having a back side protective scheme |
| JP5456441B2 (ja) | 2009-01-30 | 2014-03-26 | 日東電工株式会社 | ダイシングテープ一体型ウエハ裏面保護フィルム |
| JP5733600B2 (ja) * | 2009-07-03 | 2015-06-10 | 日本電気硝子株式会社 | 素子封止体の製造方法、及び素子封止体 |
| US20110062599A1 (en) * | 2009-09-17 | 2011-03-17 | Joon Dong Kim | Integrated circuit packaging system with package stacking and method of manufacture thereof |
| JP5419226B2 (ja) | 2010-07-29 | 2014-02-19 | 日東電工株式会社 | フリップチップ型半導体裏面用フィルム及びその用途 |
| JP5820170B2 (ja) | 2011-07-13 | 2015-11-24 | 日東電工株式会社 | 半導体装置用の接着フィルム、フリップチップ型半導体裏面用フィルム、及び、ダイシングテープ一体型半導体裏面用フィルム |
| JP2013041965A (ja) * | 2011-08-15 | 2013-02-28 | Fujikura Ltd | 半導体装置の製造方法 |
| US9450203B2 (en) * | 2014-12-22 | 2016-09-20 | Apple Inc. | Organic light-emitting diode display with glass encapsulation and peripheral welded plastic seal |
| US20160201200A1 (en) * | 2015-01-14 | 2016-07-14 | Siemens Energy, Inc. | Adhesion of coatings using adhesive bonding compositions |
-
2015
- 2015-06-04 JP JP2015113907A patent/JP6571398B2/ja active Active
-
2016
- 2016-05-31 WO PCT/JP2016/065992 patent/WO2016194893A1/ja not_active Ceased
- 2016-05-31 KR KR1020177036492A patent/KR102201459B1/ko active Active
- 2016-05-31 CN CN201680031690.4A patent/CN107636825B/zh active Active
- 2016-05-31 US US15/578,156 patent/US10825790B2/en active Active
- 2016-06-03 TW TW105117571A patent/TWI646616B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| KR20180002883A (ko) | 2018-01-08 |
| TWI646616B (zh) | 2019-01-01 |
| TW201707112A (zh) | 2017-02-16 |
| CN107636825B (zh) | 2020-11-24 |
| US20180138141A1 (en) | 2018-05-17 |
| CN107636825A (zh) | 2018-01-26 |
| JP2017001188A (ja) | 2017-01-05 |
| US10825790B2 (en) | 2020-11-03 |
| KR102201459B1 (ko) | 2021-01-11 |
| WO2016194893A1 (ja) | 2016-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5487619B2 (ja) | 回路部材接続用接着剤及びこれを用いた半導体装置 | |
| KR101933339B1 (ko) | 다이싱 테이프 일체형 반도체 이면용 필름 및 그의 제조 방법, 및 반도체 장치의 제조 방법 | |
| TWI534236B (zh) | 用於半導體背面之切晶帶一體型薄膜 | |
| TWI527105B (zh) | 用於半導體背面之切晶帶一體型薄膜 | |
| JP6571398B2 (ja) | 半導体用保護フィルム、半導体装置及び複合シート | |
| JP5249290B2 (ja) | フリップチップ型半導体裏面用フィルム、ダイシングテープ一体型半導体裏面用フィルム、半導体装置の製造方法、及び、フリップチップ型半導体装置 | |
| JP6958791B2 (ja) | 半導体装置の製造方法 | |
| JP2014030029A (ja) | 保護膜形成層付ダイシングシートおよびチップの製造方法 | |
| KR20120032402A (ko) | 플립칩형 반도체 이면용 필름 및 그의 용도 | |
| KR20120010124A (ko) | 플립칩형 반도체 이면용 필름 및 다이싱 테이프 일체형 반도체 이면용 필름 | |
| KR20140116204A (ko) | 플립 칩형 반도체 장치의 제조 방법 | |
| KR20120011780A (ko) | 다이싱 테이프 일체형 반도체 이면용 필름, 및 반도체 장치의 제조 방법 | |
| US20180240758A1 (en) | Semiconductor apparatus and composite sheet | |
| JP7319134B2 (ja) | 半導体素子の製造方法 | |
| KR20120011822A (ko) | 플립 칩형 반도체 이면용 필름, 다이싱 테이프 일체형 반도체 이면용 필름, 반도체 장치의 제조 방법 및 플립 칩형 반도체 장치 | |
| JP2010245191A (ja) | フィルム状接着剤 | |
| JP5811514B2 (ja) | フィルム状接着剤 | |
| JP2010265416A (ja) | フィルム状接着剤 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190312 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190513 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190723 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190808 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6571398 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |