Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6573882B2 - カプセル化用のデュアルサイド補強フラックス - Google Patents
[go: Go Back, main page]

JP6573882B2 - カプセル化用のデュアルサイド補強フラックス - Google Patents

カプセル化用のデュアルサイド補強フラックス Download PDF

Info

Publication number
JP6573882B2
JP6573882B2 JP2016531887A JP2016531887A JP6573882B2 JP 6573882 B2 JP6573882 B2 JP 6573882B2 JP 2016531887 A JP2016531887 A JP 2016531887A JP 2016531887 A JP2016531887 A JP 2016531887A JP 6573882 B2 JP6573882 B2 JP 6573882B2
Authority
JP
Japan
Prior art keywords
dsr
circuit board
printed circuit
dsr material
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016531887A
Other languages
English (en)
Other versions
JP2016535451A5 (ja
JP2016535451A (ja
Inventor
ベンカタギリヤッパ,ラマクリシュナ・ホスル
ムケルジー,スタパ
シッダッパ,ハリシュ・ハンチナ
リバス,モルガナ・デ・アビラ
サルカール,シウリ
シング,バワ
ラウト,ラフル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Alpha Assembly Solutions Inc
Original Assignee
Alpha Assembly Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha Assembly Solutions Inc filed Critical Alpha Assembly Solutions Inc
Publication of JP2016535451A publication Critical patent/JP2016535451A/ja
Publication of JP2016535451A5 publication Critical patent/JP2016535451A5/ja
Application granted granted Critical
Publication of JP6573882B2 publication Critical patent/JP6573882B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P74/00Testing or measuring during manufacture or treatment of wafers, substrates or devices
    • H10P74/20Testing or measuring during manufacture or treatment of wafers, substrates or devices characterised by the properties tested or measured, e.g. structural or electrical properties
    • H10P74/203Structural properties, e.g. testing or measuring thicknesses, line widths, warpage, bond strengths or physical defects
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/321Structures or relative sizes of die-attach connectors
    • H10W72/325Die-attach connectors having a filler embedded in a matrix
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/01Manufacture or treatment
    • H10W74/012Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/40Encapsulations, e.g. protective coatings characterised by their materials
    • H10W74/47Encapsulations, e.g. protective coatings characterised by their materials comprising organic materials, e.g. plastics or resins
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10734Ball grid array [BGA]; Bump grid array
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954Other details of electrical connections
    • H05K2201/10977Encapsulated connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • H05K3/284Applying non-metallic protective coatings for encapsulating mounted components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489Composition of fluxes; Application thereof; Other processes of activating the contact surfaces
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01271Cleaning, e.g. oxide removal or de-smearing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07211Treating the bond pad before connecting, e.g. by applying flux or cleaning
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07231Techniques
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07231Techniques
    • H10W72/07236Soldering or alloying
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07251Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07331Connecting techniques
    • H10W72/07337Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • H10W72/07338Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy hardening the adhesive by curing, e.g. thermosetting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241Dispositions, e.g. layouts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/20Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251Materials
    • H10W72/252Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/351Materials of die-attach connectors
    • H10W72/353Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics
    • H10W72/354Materials of die-attach connectors not comprising solid metals or solid metalloids, e.g. ceramics comprising polymers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Engineering & Computer Science (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

1つ以上の局面は、一般的に電子産業に関連し、より具体的には、半導体をパッケージ化するための材料および方法に関する。
背景
基板レベルおよび部品レベルの両方で半導体のパッケージ化に使用される従来のアンダーフィル材料の代用品として使用することができる革新的な製品の需要が高まっている。
電子産業において、組立製造業者は、さまざまな条件の下でパッケージ化材料の処理を容易にするために、高安定性のアンダーフィル材料代用品を求めている。
概要
1つ以上の局面によれば、デュアルサイド補強材料および方法が提供される。
本開示の一局面は、組立プロセス中にデュアルサイド補強(dual-side reinforcement、DSR)材料を素子上に塗布する方法に係る。一実施形態において、本方法は、プリント回路基板上に半田ペースト材料をプリントする工程と、ピックアンドプレース(pick-and-place)装置を用いて、ボールグリッドアレイ素子を選択する工程と、この素子をPoP(package on package)機械上にプリントされたフラックスに浸漬する工程と、この素子を基板上の半田ペーストパッドに配置する工程とを備える。
方法の一局面は、素子を基板に取り付けるために、基板に熱を適用することによって素子をリフローさせる工程をさらに含むことができる。方法は、基板に熱を適用することによって素子をリフローさせる工程の後に、硬化性DSR材料を用いて、素子と基板との間の隙間を完全に充填する工程をさらに含むことができる。方法は、走査型電子顕微鏡を用いて、素子の下部の硬化性DSR材料を分析する工程をさらに含むことができる。
本開示の別の局面は、アンダーフィル材料の特性および増強された室温安定性を備えるデュアルサイド補強材料に係る。一実施形態において、補強材料は、室温に安定である樹脂混合物、硬化剤、触媒、および少なくとも1つの他の添加剤を含む。
デュアルサイド補強材料の一局面は、従来のアンダーフィル材料の機械的特性を有する材料、および/または従来のアンダーフィル材料の落下衝撃特性を有する材料をさらに含む。
これらの例示的な局面および実施形態のさらなる他の局面、実施形態および利点は、以下により詳細に説明される。また、理解すべきことは、上述の記載および以下の詳細な説明は、さまざまな局面および実施形態を単に例示するものであり、特許請求の局面および実施形態の性質および特徴を理解するための概要または枠組みを提供することを意図していることである。添付の図面は、さまざまな局面および実施形態を例示するおよびさらに理解するために提供され、本明細書に組み込まれ、本明細書の一部を構成する。図面は、本明細書の残りの部分とともに、記載および請求される局面および実施形態の原理および動作を説明するためのものである。
図面には、同様の参照番号は、一般に、異なる図面の同様の部分を示す。また、図面は、必ずしも縮尺通りに描かれておらず、その代わりに、開示された実施形態の原理を説明するために、強調で描かれることがある。図面は、これらの実施形態を限定する意図をしていない。明確化のために、各図面においてすべての部品を標記しないことがある。以下の説明において、さまざまな実施形態は、以下の図面を参照して説明される。
1つ以上の実施形態に係るデュアルサイド補強材料(DSR)を塗布する方法のフローチャートである。 走査型電子顕微鏡(SEM)で撮影した1つ以上の実施形態に係るDSR材料により充填されたパッケージの写真である。 添付の実施例に説明した落下衝撃データを示す図である。 1つ以上の実施形態に係るDSR材料の粘度安定性を示すグラフである。 添付の実施例に説明した熱サイクル試験のデータを示す図である。 熱サイクル試験後の断面を示す図である。 添付の実施例に説明した落下衝撃データを示す図である。
詳細な説明
本明細書に記載のさまざまな実施形態は、以下の説明に記載されたまたは図面に例示された構成の詳細および部品の配置を限定するものではない。本明細書に開示された例示的なもの以外に、さまざまな方法で1つ以上の実施形態を実行または実施することは、可能である。
現在では、従来の熱硬化性ポリマ系アンダーフィル材料は、パッケージ化材料として広く使用され、材料の機械的特性を増強または増加する。電子産業のカプセル化プロセスに広く使用されるアンダーフィル材料は、温度に敏感であるため、室温に曝される場合、早期硬化などの問題を引き起こす可能性がある。室温および空気に曝されることによって、アンダーフィル材料の粘度増加を引き起こす可能性があり、処理上の問題につながる。従来のアンダーフィル材料は、標準的なリフロープロセスとは異なる別の硬化プロセスで硬化される必要および−4℃より低い温度に保存される必要があるため、使用上いくつかの固有の欠点を有する。
1つ以上の実施形態によれば、本発明の材料および方法は、従来のアンダーフィル材料のこれらの欠点に対処することができる。いくつかの実施形態において、本明細書に開示された材料は、塗布されると従来のアンダーフィル材料として機能し、材料を硬化する標準的なリフロープロセスに使用されることができる。硬化後、材料は、アンダーフィル材料の特性および室温安定性を備える傾向があり、任意の追加の手段なしで保存され、使用されることができる。開示されたDSR材料は、優れた室温安定性を有する。いくつかの非限定的な実施形態において、DSR材料は、室温では少なくとも20日間安定である。開示された材料の粘度も安定である。有利には、標準的なリフロープロセスとは異なる別の硬化プロセスを設ける必要がない。
本明細書に使用されたリフロー半田付けは、一般的に、プリント回路基板の表面に、半田ペーストのプリントまたは分配もしくは半田予備成形物の配置もしくはその両方を行い、堆積された半田の中にまたは近くに部品を配置し、および組立体を半田をリフローさせるのに十分な温度に加熱するプロセスを指すことができる。
1つ以上の実施形態によれば、デュアルサイド補強(DSR)材料は、従来のアンダーフィル材料の特性を備える上に、増強された室温安定性を備えることができる。少なくともいくつかの実施形態において、DSR材料は、すべてが一般的に室温に安定である樹脂混合物、硬化剤、触媒、および少なくとも1つの他の添加剤を含む。
1つ以上の実施形態によれば、DSR材料を塗布する方法が開示される。DSR材料を塗布するために、1つの方法は、プリント回路基板上に半田ペースト材料をプリントする工程と、ピックアンドプレース装置を用いて、ボールグリッドアレイ素子を選択する工程と、素子をPoP(package on package)機械上にプリントされたフラックスに浸漬する工程と、素子を基板上の半田ペーストパッドに配置する工程とを備える。
「デュアルサイド補強材料」または「DSR材料」という用語は、本明細書に使用された場合、一種のフラックスを含有する硬化性組成物を指しでもよい。この組成物は、樹脂、硬化剤、触媒および必要な任意の他の添加剤のうち1つ以上を含んでもよい。この組成物は、フラックス剤を含んでもよく含まなくてもよい。少なくともいくつかの実施形態において、フラックス剤は、含まれていない。たとえば、リフロープロセスに従ってDSR材料を加熱するときに、DSR材料は、三次元架橋反応を行い、半田接点の周りにおよびBGAボールと基板との間に隙間に硬質の固体塊を形成し、アンダーフィル材として作用する。
1つ以上の非限定的な実施形態によれば、DSR材料は、重量%で以下の成分、すなわち、
a)30〜40重量%の高沸点有機溶媒、
b)5〜10重量%の異なる機能性を有するエポキシ樹脂、
c)15〜30重量%の高分子量および二機能性を有する固形エポキシ樹脂、
d)活性化剤として、3〜10重量%のジカルボン酸、
e)触媒として、2〜8重量%の芳香族アミン置換物、
f)触媒として、1〜5重量%のホスフィン系塩、
g)1〜5重量%の液体無水物型硬化剤/触媒、
h)0.1〜4重量%の液体型応力改質剤、
i)0.1〜3重量%の接着促進剤、および
j)20〜50重量%の補強充填剤
のうち1つ以上を含むことができる。
1つ以上の実施形態によれば、材料の安定性および所望粘度は、エポキシ樹脂と硬化剤との比によって決められる。使用された触媒は、一般に室温では低い反応性を有すべきであり、架橋反応は、高温(処理温度)のみで起こるべきである。好ましくは、架橋反応は、半田を溶融した後に開始すべきある。半田を溶融する前にエポキシ樹脂が架橋反応する場合、架橋されたエポキシ樹脂は、硬くなる。硬化されたエポキシ樹脂によって、溶融半田は、電子回路基板上の適切な接点を形成することができない場合がある。1つ以上の実施形態によれば、エポキシ樹脂と硬化剤とを組み合わせることによって、半田を溶融した後、高温で架橋反応を誘発することができる。硬化/架橋されたエポキシ樹脂は、半田接点の周りにカラーを形成することができ、半田接点に加えられる応力を低減することができる。
少なくともいくつかの実施形態において、これらの成分は、所望の割合で混合され、たとえば三本の粉砕ロールなどにより粉砕されることができる。たとえばFOG<10ミクロンであることを確認した後、粉砕処理を停止してもよい。その後、粉砕した試料を所望量の補強剤と混合することによって、最終DSR製品を得ることができる。
1つ以上の非限定的な実施形態によれば、DSR材料の粘度は、約100〜500Pa.Sの範囲内にあっでもよい。一般的に半田の融点を超えるべきであるピーク硬化温度を決定するために、DSR材料の熱量測定特性は、DSCによって測定されることができる。DSR材料のガラス転移温度(Tg)および熱膨張率(CTE)は、熱機械分析装置(TMA)によって測定されることができる。材料の貯蔵弾性率は、動的機械分析(DMA)によって測定されることができる。
いくつかの実施形態によれば、DSR材料を塗布するための方法が提供される。この方法において、DSR材料は、PoP機械によって容易に塗布されることができる。アンダーフィル材料として機能することが意図されたDSR材料は、流動性を有しなくてもよい。PoPによってDSR材料(場合によって、「フラックス」として呼ばれる)を塗布した後、DSR材料は、標準SMTリフロー条件の下で架橋反応することができる。
図1は、DSR材料を塗布する方法の例示的な実施形態を示している。図示のように、方法は、プリント回路基板上に半田ペースト材料をプリントする工程と、ピックアンドプレース装置を用いて、ボールグリッドアレイ素子を選択する工程と、素子をPoP(package on package)機械上にプリントされたフラックスに浸漬する工程と、素子を基板上の半田ペーストパッド上に配置する工程とを備えることができる。リフロー工程の後、素子と基板との間の隙間は、硬化性DSR材料を用いて完全に充填することができる。
1つ以上の実施形態によれば、方法のさまざまな処理パラメータを制御することができる。これらの処理パラメータは、たとえば、浸漬時間、浸漬深さおよび浸漬部品の引上速度を含むことができる。浸漬時間は、BGAの各半田ボールに付着させるフラックスの量を決定するため、重要であり得る。各ボールに付着されるフラックスの量は、組み立てられたパッケージの最終的な機械的信頼性を影響することができる。より長い浸漬時間は、より高いパッケージ機械的特性をもたらすことができる。一般的には、浸漬時間は、パッケージのサイズに応じて変更されてもよい。いくつかの非限定的な実施形態において、推奨の浸漬時間は、約0.1秒〜約5秒であってもよい。浸漬深さは、最終パッケージの高い機械的強度の達成に寄与することができる。いくつかの非限定的な実施形態において、浸漬深さは、所定のパッケージおよび所定のパッケージの最終的な機械的信頼性の需要に応じて、約50%〜約90%まで変化されてもよい。いくつかの特定の実施形態において、推奨の浸漬深さは、BGAパッケージのボール高さの約90%である。引上速度は、一般的には、機器が部品をDSR材料のフラックストレイから引き上げる速度として認識される。パッケージを処理する前に、異なる種類のパッケージの引上速度を最適化する必要がある。
1つ以上の実施形態によれば、DSR材料は、従来のアンダーフィル材料の特性を備える上に、優れた室温安定性を有する。従来のアンダーフィル材料は、室温に不安定であり、その粘度が処理中に流動性および硬化性に負の影響を与える。本明細書に開示されたDSR材料は、室温に安定であり、アンダーフィル材料のすべての有利な機械的特性を有する。
本明細書に記載された方法および組成物は、プリント回路基板の製造、LEDの組立、太陽電池の製造、半導体の製造およびダイの取付を含むがこれらに限定されない用途に使用されることができる。
本明細書に開示された材料および方法のこれらおよび他の実施形態の機能および利点は、以下の実施例からより完全に理解されるであろう。以下の実施例は、開示された材料および方法の利点を説明することを意図しているが、開示された材料および方法の完全な範囲を例示するものではない。
図2に示されたように、走査型電子顕微鏡(SEM)を用いて、部品の下部の硬化性DSR材料に対する分析を行った。SEM画像から、基板とBGA部品との間の隙間が硬化性DSR材料により完全に充填され、かつ空洞が存在しないことが分かる。空洞を生成せず、隙間を完全に充填するDSR材料は、基板上の部品の機械的信頼性を増強することができる。
図3に示されたように、DSR材料の落下衝撃特性は、標準的なアンダーフィル材料StayChip3082と比較した。
図3のワイブルプロットは、標準SMT半田ペースト、アンダーフィル材料StayChip3082を含有する標準SMT半田ペースト、およびDSR材料(NHHV4+40%Si)を含有する標準SMT半田ペーストの落下衝撃データを示している。比較によって、アンダーフィル材料を含有する半田ペーストの落下衝撃特性は、標準半田ペーストに比べてはるかに高いであることが分かる。
また、DSR材料が充填およびリフローされた基板と同等であることが確認された。落下衝撃データから、DSR材料がアンダーフィル材料と同様に振る舞うことが確認された。
Malcom粘度計を用いてDSR材料の安定性を測定し、一定の時間間隔でDSR材料の粘度を測定した。Malcom粘度計からの粘度データは、図4に示されている。DSR材料は、優れた安定性を示した。
熱サイクル試験は、IPC標準9701Aに従って(0℃(10分)〜+125℃(10分)の間に1000サイクルで)行われた。1000サイクルの後、故障を解析するために、BGAの横断面観察および顕微鏡観察を行った。最大5つの連続的な読取走査のうち公称抵抗が20%増加すると、故障と定義された。データは、図5に示されている。図示のように、いずれかペーストの電気抵抗は、20%を超えて増加しなかった。図6は、熱サイクル後の断面を示している。
SH2およびNHHV4−Sの両方は、(10分間の滞留時間で)0℃から+125℃まで1000熱サイクルを受けた。1000熱サイクルを受けたSH2およびNHHV4−Sにおいて、半田ボールまたはフラックス材料に亀裂が観察されなかった。Sn3Ag0.5Cu CVP390半田ペーストにおいて、SH2またはNHHV4−Sを添加しない場合、750熱サイクルの後に亀裂が現れた。したがって、SH2およびNHHV4−Sは、熱サイクル試験中に(CTEの不整合による)周期膨張に対する追加の抵抗力を半田接点に与えた。
開示されたDSR材料の落下衝撃特性は、落下条件B(1500G、0.5msパルス、半正弦曲線)を使用するJEDEC規格JESD22−B111「携帯式電子製品の部品の基板レベル落下試験方法」に従って、従来の半田ペーストの落下衝撃特性と比較した。故障の検出は、5回の連続落下の間に、1回目の落下に続き、3回の追加落下を断続的に行うことによって定義された。
データは、図7に示されている。NHHV4−SおよびSH2の落下衝撃特徴寿命は、従来の半田ペーストのみを用いた場合よりもそれぞれ約2倍および3倍であった。SH5−Fの落下衝撃特徴寿命は、従来の半田ペーストのみを用いた場合よりもほぼ6倍高かった。
理解すべきことは、本明細書に説明された組成物および方法の実施形態は、および本明細書に記載された構造および配置の詳細に適用されると限らないことである。これらの組成物および方法は、他の実施形態に実施可能であり、さまざまな方法で実行または実現可能である。特定の実現例は、例示の目的のみで本明細書に記載され、限定する意図をしていない。特に、任意の1つ以上の実施形態に関連して説明された作用、要素および特徴は、任意の他の実施形態における同様の役割から除外されることを意図していない。
また、本明細書に使用された語法表現および専門用語は、説明の目的のためであり、限定と見なされるべきではない。本明細書において、「含む」(including)、「備える」(comprising)、「有する」(having)、「含有する」(containing)、「包含する」(involving)およびそれらの変形は、その後に列挙される項目およびそれらの均等物に加えて、追加の構成も含むことを意味する。
上記では、少なくとも1つの実施形態のいくつかの側面を説明したが、理解すべきことは、さまざまな変更、修正および改良は、当業者にとって容易に想起されることである。このような変更、修正および改良はは、本開示の一部であり、本開示の範囲内にあると意図されている。したがって、前述の説明および図面は、例示に過ぎない。

Claims (9)

  1. 組立プロセス中にデュアルサイド補強(DSR)材料を素子上に塗布する方法であって、
    プリント回路基板上に半田ペースト材料をプリントする工程と、
    ピックアンドプレース装置を用いて、ボールグリッドアレイ素子を選択する工程と、
    前記素子をPoP(package on package)機械上にプリントされたフラックスに浸漬する工程と、
    前記素子を前記プリント回路基板上の半田ペーストパッドに配置する工程と
    前記素子を前記プリント回路基板に取り付けるために、前記プリント回路基板に熱を適用することによって前記素子をリフローさせる工程と、
    硬化性DSR材料を用いて、前記素子と前記プリント回路基板との間の隙間を充填する工程とを備え、
    ここにおいて、前記DSR材料は、エポキシ樹脂および硬化剤を含み、
    エポキシ樹脂および硬化剤の組み合わせは、半田を溶融した後、架橋反応を高温でのみ誘発する、方法。
  2. 走査型電子顕微鏡を用いて、前記素子の下部の前記硬化性DSR材料を分析する工程をさらに含む、請求項に記載の方法。
  3. 浸漬時間は、0.1秒〜5秒であることを特徴とする、請求項1に記載の方法。
  4. 浸漬深さは、50%〜90%であることを特徴とする、請求項1に記載の方法。
  5. 前記DSR材料はジカルボン酸を含む、請求項1に記載の方法。
  6. 前記DSR材料は芳香族アミン置換物を含む、請求項1に記載の方法。
  7. 前記DSR材料はホスフィン系塩を含む、請求項1に記載の方法。
  8. 前記DSR材料は液体無水物型硬化剤を含む、請求項1に記載の方法。
  9. 前記DSR材料は100〜500Pa.Sの範囲内の粘度を有する、請求項1に記載の方法。
JP2016531887A 2013-08-02 2014-07-31 カプセル化用のデュアルサイド補強フラックス Active JP6573882B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IN3497/CHE/2013 2013-08-02
IN3497CH2013 2013-08-02
PCT/US2014/049046 WO2015017615A1 (en) 2013-08-02 2014-07-31 Dual-side reinforcement flux for encapsulation

Publications (3)

Publication Number Publication Date
JP2016535451A JP2016535451A (ja) 2016-11-10
JP2016535451A5 JP2016535451A5 (ja) 2017-07-27
JP6573882B2 true JP6573882B2 (ja) 2019-09-11

Family

ID=52432416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016531887A Active JP6573882B2 (ja) 2013-08-02 2014-07-31 カプセル化用のデュアルサイド補強フラックス

Country Status (7)

Country Link
US (1) US9786629B2 (ja)
JP (1) JP6573882B2 (ja)
KR (2) KR20220009982A (ja)
CN (1) CN105453240B (ja)
DE (1) DE112014003568B4 (ja)
TW (1) TWI627226B (ja)
WO (1) WO2015017615A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110763699B (zh) * 2019-10-12 2022-12-20 广州兴森快捷电路科技有限公司 线路板的内层互连缺陷的分析方法及线路板

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6780682B2 (en) * 2001-02-27 2004-08-24 Chippac, Inc. Process for precise encapsulation of flip chip interconnects
US7331502B2 (en) * 2001-03-19 2008-02-19 Sumitomo Bakelite Company, Ltd. Method of manufacturing electronic part and electronic part obtained by the method
JP3608536B2 (ja) * 2001-08-08 2005-01-12 松下電器産業株式会社 電子部品実装方法
DE10145826C1 (de) * 2001-09-13 2003-01-23 Siemens Ag Verfahren zum Verbinden eines Bauelements mit einem Substrat und zur Durchführung dieses Verfahrens geeigneter Vorratsbehälter und geeignetes Handhabungsgerät
US6833629B2 (en) * 2001-12-14 2004-12-21 National Starch And Chemical Investment Holding Corporation Dual cure B-stageable underfill for wafer level
US7037399B2 (en) * 2002-03-01 2006-05-02 National Starch And Chemical Investment Holding Corporation Underfill encapsulant for wafer packaging and method for its application
US7047633B2 (en) 2003-05-23 2006-05-23 National Starch And Chemical Investment Holding, Corporation Method of using pre-applied underfill encapsulant
US7279223B2 (en) 2003-12-16 2007-10-09 General Electric Company Underfill composition and packaged solid state device
JPWO2006118033A1 (ja) * 2005-04-27 2008-12-18 リンテック株式会社 シート状アンダーフィル材および半導体装置の製造方法
US7169641B2 (en) * 2005-05-03 2007-01-30 Stats Chippac Ltd. Semiconductor package with selective underfill and fabrication method therfor
JP4757070B2 (ja) * 2006-03-27 2011-08-24 富士通株式会社 半田付け用フラックス及び半導体素子の接合方法
CN102083583B (zh) * 2007-07-23 2013-08-14 汉高有限公司 焊剂
EP2260512A4 (en) * 2008-03-19 2016-04-06 Henkel Ltd METHOD FOR PRODUCING A SEMICONDUCTOR SEALING OR CIRCUIT ASSEMBLY USING A FLUX REFILLING COMPOSITION APPLIED TO SOLDERING CONTACT POINTS IN A PERMANENT PROCESSING
US8008419B2 (en) * 2008-08-13 2011-08-30 Designer Molecules, Inc. Siloxane monomers and methods for use thereof
KR20110092553A (ko) * 2010-02-09 2011-08-18 삼성전자주식회사 자기조립된 절연 박막을 포함하는 반도체 패키지 모듈 및 그 제조 방법
JP5278385B2 (ja) * 2010-06-22 2013-09-04 信越化学工業株式会社 実装用封止材及びそれを用いて封止した半導体装置
KR20130124070A (ko) * 2012-05-04 2013-11-13 삼성전자주식회사 플립칩 패키지 제조 장치 및 이를 이용한 플립칩 패키지 제조 방법

Also Published As

Publication number Publication date
US20160163672A1 (en) 2016-06-09
TW201512294A (zh) 2015-04-01
DE112014003568T5 (de) 2016-04-14
KR20160039617A (ko) 2016-04-11
WO2015017615A1 (en) 2015-02-05
CN105453240A (zh) 2016-03-30
KR102338917B1 (ko) 2021-12-13
DE112014003568B4 (de) 2026-02-19
TWI627226B (zh) 2018-06-21
JP2016535451A (ja) 2016-11-10
US9786629B2 (en) 2017-10-10
CN105453240B (zh) 2018-05-01
KR20220009982A (ko) 2022-01-25

Similar Documents

Publication Publication Date Title
JP4299140B2 (ja) ウエハレベル用の二重硬化b−ステージ化可能なアンダーフィル
US7166491B2 (en) Thermoplastic fluxing underfill composition and method
CN103289621A (zh) 热固性树脂组合物
KR20170066424A (ko) 열경화성 수지 조성물 및 그의 제조 방법
JP6573882B2 (ja) カプセル化用のデュアルサイド補強フラックス
US8551819B2 (en) Method for surface mounting using cleaning-free activated resinous composition
KR102243088B1 (ko) 무세척 플럭스 조성물
JP7145426B2 (ja) 電子部品補強用熱硬化性樹脂組成物、半導体装置及び半導体装置の製造方法
JP2007194633A (ja) 発泡性アンダーフィル封止材
US8075721B2 (en) Low exothermic thermosetting resin compositions useful as underfill sealants and having reworkability
JP2006222422A (ja) 無鉛プロセス用のパッケージまたはプレアプライド発泡性アンダーフィル
KR101900602B1 (ko) 열경화성 수지 조성물 및 전자 부품 탑재 기판
Teng et al. Thermo-Mechanical Reworkable Epoxy Underfill in Board-Level Package: Material Characteristics and Reliability Criteria
JP3897303B2 (ja) 一液型エポキシ樹脂組成物
Noh et al. Effects of underfill materials and thermal cycling on mechanical reliability of chip scale package
JP4366971B2 (ja) 液状封止樹脂組成物の設計方法、および半導体装置の製造方法
JP2004090021A (ja) 硬化性フラックス
JP2003105054A (ja) 液状封止樹脂組成物及び半導体装置
JP2002261202A (ja) 液状封止樹脂組成物及び半導体装置
JP2016535451A5 (ja)
JP2022147854A (ja) 仮固定組成物
Zhang et al. Development of no-flow underfill based on non-anhydride curing system
Zhang et al. Study of non-anhydride curing system for no-flow underfill applications
Zhang et al. A novel approach to incorporate silica filler into no-flow underfill
Zhang et al. Development of no-flow underfill for board level assembly

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170614

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180312

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180619

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181009

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190104

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190308

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190814

R150 Certificate of patent or registration of utility model

Ref document number: 6573882

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250