Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6576235B2 - Ｄｒａｍキャパシタの下部電極およびその製造方法 - Google Patents
[go: Go Back, main page]

JP6576235B2 - Ｄｒａｍキャパシタの下部電極およびその製造方法 - Google Patents

Ｄｒａｍキャパシタの下部電極およびその製造方法 Download PDF

Info

Publication number
JP6576235B2
JP6576235B2 JP2015248362A JP2015248362A JP6576235B2 JP 6576235 B2 JP6576235 B2 JP 6576235B2 JP 2015248362 A JP2015248362 A JP 2015248362A JP 2015248362 A JP2015248362 A JP 2015248362A JP 6576235 B2 JP6576235 B2 JP 6576235B2
Authority
JP
Japan
Prior art keywords
film
tion
lower electrode
gas
tion film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015248362A
Other languages
English (en)
Other versions
JP2017117823A (ja
Inventor
石坂　忠大
忠大 石坂
正樹 小泉
正樹 小泉
佐野　正樹
正樹 佐野
錫亨 洪
錫亨 洪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2015248362A priority Critical patent/JP6576235B2/ja
Priority to TW105141226A priority patent/TWI745324B/zh
Priority to SG10201610592VA priority patent/SG10201610592VA/en
Priority to KR1020160174322A priority patent/KR101946124B1/ko
Priority to US15/386,741 priority patent/US10199451B2/en
Priority to CN201611191916.5A priority patent/CN106952894B/zh
Publication of JP2017117823A publication Critical patent/JP2017117823A/ja
Application granted granted Critical
Publication of JP6576235B2 publication Critical patent/JP6576235B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/01—Manufacture or treatment
    • H10D1/041—Manufacture or treatment of capacitors having no potential barriers
    • H10D1/042—Manufacture or treatment of capacitors having no potential barriers using deposition processes to form electrode extensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01318—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of alloy material, compound material or organic material contacting the insulator, e.g. TiN
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3414—Deposited materials, e.g. layers characterised by the chemical composition being group IIIA-VIA materials
    • H10P14/3416—Nitrides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6339—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE or pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Power Engineering (AREA)

Description

本発明は、ＤＲＡＭキャパシタの下部電極およびその製造方法に関する。
近時、ＤＲＡＭの容量を上げるためにキャパシタ部に高誘電率（ｈｉｇｈ−ｋ）材料からなるｈｉｇｈ−ｋ膜が用いられている。
ｈｉｇｈ−ｋ膜には、ＨｆＯ２やＺｒＯ２、Ａｌ２Ｏ３とＺｒＯ２を積層したもの等の酸化物材料が用いられているが、これらを半導体デバイスに用いたとき、その中の酸素が抜けてｈｉｇｈ−ｋ膜中に酸素の欠陥が生じてしまうことがある。ｈｉｇｈ−ｋ膜中に酸素の欠陥があると、ｈｉｇｈ−ｋ膜に隣接する電極の界面にダイポールが形成され、ダイポールによってバンドが曲がり実効的な仕事関数が低くなる。その結果、電子が流れやすくなり、リーク電流が増加する。
このような問題を解決する技術として、特許文献１および非特許文献１には、ｈｉｇｈ−ｋ膜に隣接する電極として用いられるＴｉＮ膜に酸素を添加することにより、ｈｉｇｈ−ｋ膜中の酸素欠陥を少なくする技術が開示されている。
一方、ＤＲＡＭのキャパシタとしては、ＴｉＮ膜からなる下部電極の上に誘電体膜が形成され、その上にＴｉＮ膜からなる上部電極が形成された構造のものが知られている（例えば、特許文献２）。また、キャパシタの容量を増加させることができるＤＲＡＭのキャパシタの製造方法として、例えば、特許文献３に記載されたものが知られている。この方法においては、最初に、基板上にモールド酸化膜を形成した後、モールド酸化膜をエッチングして凹部を形成する。次いで、凹部の内壁に下部電極となる膜を成膜し、その膜のフィールド部をエッチバックする。その後、希フッ酸によりモールド酸化膜を除去し、シリンダ状の下部電極を残存させる。その後、シリンダ状の下部電極の表面にｈｉｇｈ−ｋ膜を成膜し、さらにその上に上部電極を成膜する。
特表２０１５−５０６０９７号公報 特開２００７−２０１０８３号公報 米国特許第６９１１３６４号明細書
E.Cartier,et al.,Appl.Phys.Lett.,Vol.95,2009,p.042901
ところで、特許文献３に記載された方法でＤＲＡＭのキャパシタを形成する際には、下部電極は、モールド酸化膜を除去する際にフッ酸（ＨＦ）に浸漬され、また、ｈｉｇｈ−ｋ膜成膜時には酸化剤である酸素系ガス（例えばＯ２ガスやＯ３ガス）に曝される。
このため、下部電極には、フッ酸に対する耐性が高く、かつ酸素系ガスによるストレス変化が小さいことが要求される。
しかし、特許文献１および非特許文献１に記載された、酸素が添加されたＴｉＮ膜を下部電極として用いた場合は、フッ酸に対する耐性が高いことと、酸素系ガスによるストレス変化が小さいこととを両立させることが困難である。
したがって、本発明は、フッ酸に対する耐性が高いことと、酸素系ガスによるストレス変化が小さいこととを両立させることができるＤＲＡＭキャパシタの下部電極およびその製造方法を提供することを課題とする。
上記課題を解決するため、本発明の第１の観点は、ＤＲＡＭキャパシタにおける誘電体膜の下層に設けられるＴｉＮ系材料からなるシリンダ状の下部電極であって、両外側に設けられた相対的に酸素濃度が低い第１のＴｉＯＮ膜と、前記第１のＴｉＯＮ膜の内側に設けられた相対的に酸素濃度が高い第２のＴｉＯＮ膜とを有することを特徴とするＤＲＡＭキャパシタの下部電極を提供する。
上記第１の観点に係るＤＲＡＭキャパシタの下部電極は、前記第２のＴｉＯＮ膜の両外側に前記第１のＴｉＯＮ膜が形成された３層構造を有してもよいし、前記第２のＴｉＯＮ膜の内側に設けられたＴｉＮ膜をさらに有し、前記ＴｉＮ膜の両側に前記第２のＴｉＯＮ膜が形成され、前記第２のＴｉＯＮ膜の両側に前記第１のＴｉＯＮ膜が形成された５層構造を有してもよい。また、前記第２のＴｉＯＮ膜の内側に設けられた前記第２のＴｉＯＮ膜よりも酸素濃度が低い第３のＴｉＯＮ膜をさらに有し、前記第３のＴｉＯＮ膜の両側に前記第２のＴｉＯＮ膜が形成され、前記第２のＴｉＯＮ膜の両側に前記第１のＴｉＯＮ膜が形成された５層構造を有してもよい。前記下部電極は、厚さ方向に対称な膜構造を有することが好ましい。
前記第１のＴｉＯＮ膜の酸素濃度は、３０〜４０ａｔ．％であることが好ましく、前記第１のＴｉＯＮ膜の膜厚は、０．５〜５ｎｍであることが好ましい。また、前記第２のＴｉＯＮ膜の酸素濃度は、４０ａｔ．％より高いことが好ましく、前記第２のＴｉＯＮ膜の膜厚は、０．５〜５ｎｍであることが好ましい。
本発明の第２の観点は、ＤＲＡＭキャパシタにおける誘電体膜の下層に設けられたＴｉＮ系材料からなるシリンダ状の下部電極の製造方法であって、被処理基板を処理容器内に収容し、前記処理容器内を減圧状態に保持し、所定の処理温度で、Ｔｉ含有ガスと窒化ガスとを前記処理容器のパージを挟んで所定回数交互に供給して単位窒化膜を形成した後、酸化剤を供給して前記単位窒化膜を酸化処理するサイクルを所定サイクル行って、相対的に酸素濃度が低い第１のＴｉＯＮ膜を形成する工程と、前記Ｔｉ含有ガスと前記窒化ガスとを前記処理容器のパージを挟んで所定回数交互に供給して単位窒化膜を形成した後、前記酸化剤を供給して前記単位窒化膜を酸化処理するサイクルを所定サイクル行って、前記第１のＴｉＯＮ膜の上に、相対的に酸素濃度が高い第２のＴｉＯＮ膜を形成する工程と、最上層として、被処理基板を処理容器内に収容し、前記処理容器内を減圧状態に保持し、所定の処理温度で、Ｔｉ含有ガスと窒化ガスとを前記処理容器のパージを挟んで所定回数交互に供給して単位窒化膜を形成した後、酸化剤を供給して前記単位窒化膜を酸化処理するサイクルを所定サイクル行って、２層目の前記第１のＴｉＯＮ膜を形成する工程とを有し、前記第１のＴｉＯＮ膜と前記第２のＴｉＯＮ膜との酸素濃度を、前記単位窒化膜を形成する際の前記Ｔｉ含有ガスと前記窒化ガスとの交互供給回数、前記単位窒化膜を酸化処理する時間、および前記酸化処理の際の前記酸化剤の流量の少なくとも一つにより調整することを特徴とするＤＲＡＭキャパシタの下部電極の製造方法を提供する。
本発明の第３の観点は、ＤＲＡＭキャパシタにおける誘電体膜の下層に設けられたＴｉＮ系材料からなるシリンダ状の下部電極の製造方法であって、被処理基板を処理容器内に収容し、前記処理容器内を減圧状態に保持し、所定の処理温度で、Ｔｉ含有ガスと窒化ガスとを前記処理容器のパージを挟んで所定回数交互に供給して単位窒化膜を形成した後、酸化剤を供給して前記単位窒化膜を酸化処理するサイクルを所定サイクル行って相対的に酸素濃度が低い１層目の第１のＴｉＯＮ膜を形成する工程と、次いで、前記Ｔｉ含有ガスと前記窒化ガスとを前記処理容器のパージを挟んで所定回数交互に供給して単位窒化膜を形成した後、前記酸化剤を供給して前記単位窒化膜を酸化処理するサイクルを所定サイクル行って、１層目の前記第１のＴｉＯＮ膜の上に、相対的に酸素濃度が高い１層目の第２のＴｉＯＮ膜を形成する工程と、次いで、前記Ｔｉ含有ガスと前記窒化ガスとを前記処理容器のパージを挟んで交互に供給して１層目の前記第２のＴｉＯＮ膜の上にＴｉＮ膜を形成する工程と、次いで、前記Ｔｉ含有ガスと前記窒化ガスとを前記処理容器のパージを挟んで所定回数交互に供給して単位窒化膜を形成した後、前記酸化剤を供給して前記単位窒化膜を酸化処理するサイクルを所定サイクル行って、前記ＴｉＮ膜の上に、２層目の前記第２のＴｉＯＮ膜を形成する工程と、次いで、前記Ｔｉ含有ガスと前記窒化ガスとを前記処理容器のパージを挟んで所定回数交互に供給して単位窒化膜を形成した後、前記酸化剤を供給して前記単位窒化膜を酸化処理するサイクルを所定サイクル行って、２層目の前記第２のＴｉＯＮ膜の上に、２層目の前記第１のＴｉＯＮ膜を形成する工程と有し、前記第１のＴｉＯＮ膜と前記第２のＴｉＯＮ膜との酸素濃度を、前記単位窒化膜を形成する際の前記Ｔｉ含有ガスと前記窒化ガスとの交互供給回数、前記単位窒化膜を酸化処理する時間、および前記酸化処理の際の前記酸化剤の流量の少なくとも一つにより調整することを特徴とするＤＲＡＭキャパシタの下部電極の製造方法を提供する。
上記第２および第３の観点において、前記Ｔｉ含有ガスがＴｉＣｌ４ガスであり、前記窒化ガスがＮＨ３ガスであることが好ましい。前記酸化剤として、Ｏ２ガス、Ｏ３ガス、Ｈ２Ｏ、ＮＯ２からなる群から選択される酸素含有ガス、または、前記酸素含有ガスをプラズマ化したものを用いることができる。前記処理温度は３００〜５００℃であることが好ましい。
本発明によれば、ＤＲＡＭキャパシタの下部電極として、ＴｉＮ系材料からなり、両外側に相対的に酸素濃度が低い第１のＴｉＯＮ膜を形成し、その内側に相対的に酸素濃度が高い第２のＴｉＯＮ膜を形成するので、第１のＴｉＯＮ膜により、モールド酸化膜を除去する際のフッ酸に対する耐性を高くすることができ、第２のＴｉＯＮ膜により、誘電体膜形成の際に用いられる酸素系ガスによるストレス変化を小さくすることができる。
本発明の一実施形態に係る下部電極を有するＤＲＡＭキャパシタの製造方法を概略的に示す工程断面図である。 本発明の一実施形態に係る下部電極の一例を示す断面図である。 ＴｉＮ膜、低酸素濃度のＴｉＯＮ膜、中酸素濃度のＴｉＯＮ膜、高酸素濃度のＴｉＯＮ膜についてフッ酸に対する耐腐食性を試験した結果を示す図である。 ＴｉＮ膜、低酸素濃度のＴｉＯＮ膜、中酸素濃度のＴｉＯＮ膜、高酸素濃度のＴｉＯＮ膜について、膜のストレス変化を示す図である。 本発明の一実施形態に係る下部電極の他の例を示す断面図である。 本発明の一実施形態に係る下部電極のさらに他の例を示す断面図である。 本発明の一実施形態に係る下部電極を構成する各膜を成膜する成膜装置の一例を示す概略断面図である。 本発明の一実施形態に係る下部電極を製造する際の全体のプロセスを説明するためのフロー図である。 下部電極に含まれるＴｉＯＮ膜の成膜手法の一例を示すタイミングチャートである。 下部電極に含まれるＴｉＯＮ膜の成膜手法の一例を示すフロー図である。 図９および図１０の成膜手法により成膜した際における成膜状態を示す模式図である。 下部電極に含まれるＴｉＮ膜の成膜手法の一例を示すフロー図である。
以下、添付図面を参照して本発明の実施形態について具体的に説明する。
＜ＤＲＡＭキャパシタの製造方法＞
図１は本発明の一実施形態に係る下部電極を有するＤＲＡＭキャパシタの製造方法を概略的に示す工程断面図である。
最初に、シリコン基板等の半導体基板２０１上に、厚さ１μｍ以上のＳｉＯ２からなるモールド酸化膜２０２を形成する（図１（ａ））。次いで、モールド酸化膜２０２をエッチングしてアスペクト１００以上の円柱状の凹部２０３を形成する（図１（ｂ））。次いで、モールド酸化膜２０２および露出した半導体基板２０１の上に後述するように、ＴｉＯＮ膜を含むＴｉＮ系材料からなる下部電極２０４を形成し（図１（ｃ））、モールド酸化膜２０２の上面をエッチバックする（図１（ｄ））。次いで、フッ酸（ＨＦ）によりモールド酸化膜２０２を除去し、半導体基板２０１上にシリンダ状の下部電極２０４のみを残存させる（図１（ｅ））。
その後、シリンダ状の下部電極２０４の表面に容量絶縁膜として用いられる高誘電率（ｈｉｇｈ−ｋ）材料からなる誘電体膜（ｈｉｇｈ−ｋ膜）２０５を形成する（図１（ｆ））。誘電体膜（ｈｉｇｈ−ｋ膜）２０５としては、ＨｆＯ２やＺｒＯ２、Ａｌ２Ｏ３とＺｒＯ２を積層したもの等の酸化物材料が用いられる。誘電体膜（ｈｉｇｈ−ｋ膜）２０５は、Ｈｆ等を含む原料ガスと、酸化剤としての酸素系ガス（例えばＯ２ガスやＯ３ガス）とを交互に供給する原子層堆積法（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ；ＡＬＤ）により成膜される。
その後、誘電体膜（ｈｉｇｈ−ｋ膜）２０５の表面に、ＴｉＯＮ膜を含む上部電極２０６を形成する（図１（ｇ））。以上により、ＤＲＡＭキャパシタが製造される。
＜下部電極構造＞
次に、以上のようにして形成されるＤＲＡＭキャパシタの下部電極について説明する。
図２は、ＤＲＡＭキャパシタの下部電極の一例を示す断面図である。
この例では、下部電極２０４は上述したように全体がＴｉＮ系材料からなり、両外側に設けられた２層の第１のＴｉＯＮ膜２４１と、それらの内側にそれぞれ形成された２層の第２のＴｉＯＮ膜２４２と、第２のＴｉＯＮ膜２４２の内側に設けられた中心層をなすＴｉＮ膜２４３とを有する５層の積層構造となっている。
ＴｉＯＮ膜は、ＴｉＮ膜に酸素を添加した膜であり、下部電極２０４の両外側をＴｉＯＮ膜とすることにより、下部電極２０４の表面に形成される誘電体膜（ｈｉｇｈ−ｋ膜）２０５を構成する酸化物材料の中の酸素が抜けて酸素の欠陥が生じることを抑制する効果を有する。
ＴｉＯＮ膜のうち、外側の第１のＴｉＯＮ膜２４１は相対的に酸素濃度が低いＴｉＯＮ膜であり、内側の第２のＴｉＯＮ膜２４２は相対的に酸素濃度が高いＴｉＯＮ膜である。下部電極２０４を形成する際には、凹部２０３が形成された後のモールド酸化膜２０２の表面および半導体基板２０１の露出面に、第１のＴｉＯＮ膜２４１、第２のＴｉＯＮ膜２４２、ＴｉＮ膜２４３、第２のＴｉＯＮ膜２４２、第１のＴｉＯＮ膜２４１の順に形成される。そして、２層の第１のＴｉＯＮ膜２４１および２層の第２のＴｉＯＮ膜２４２は、それぞれ同じ厚さを有しており、下部電極２０４は、厚さ方向に対称な膜構造となっている。そして、モールド酸化膜２０２を除去した後も対称な構造が維持される。
酸素濃度が相対的に低い第１のＴｉＯＮ膜２４１を最外側に配置するのは、ＴｉＯＮ膜は、酸素濃度が低いほど、フッ酸（ＨＦ）に対する耐食性良好になるからである。
上述したように、ＤＲＡＭキャパシタを製造する際には、フッ酸（ＨＦ）でモールド酸化膜を除去する工程があるが、その際には下部電極２０４もフッ酸（ＨＦ）に浸漬されるため、下部電極２０４にはフッ酸（ＨＦ）に対する耐性が要求される。そこで、ＴｉＯＮ膜の酸素濃度とフッ酸（ＨＦ）に対する耐性との関係を調査した結果、ＴｉＯＮ膜は低酸素濃度であるほど良好な耐性を示すことが確認された。
そのことを確認した実験を図３に示す。図３は、ＴｉＮ膜、低酸素濃度のＴｉＯＮ膜（酸素濃度３３〜３８ａｔ．％）、中酸素濃度のＴｉＯＮ膜（酸素濃度４６ａｔ．％）、高酸素濃度のＴｉＯＮ膜（酸素濃度５５ａｔ．％）についてフッ酸に対する耐腐食性を試験した結果を示す図である。ここでは、シリコン基板上に、ＳｉＯ２膜を形成した後、ＴｉＮ膜または上記酸素濃度のＴｉＯＮ膜を厚さ１０ｎｍで成膜したサンプルを、４９％フッ酸（ＨＦ）に３０ｓｅｃ浸漬した後、倍率５倍および５０倍の光学顕微鏡で表面状態を観察した。
その結果、図３に示すように、ＴｉＮ膜と低酸素濃度のＴｉＯＮ膜は、フッ酸浸漬によりほとんど変化は見られなかったが、中酸素濃度のＴｉＯＮ膜は明らかな腐食が見られ、高酸素濃度のＴｉＯＮ膜は膜が消失し、その下のＳｉＯ２膜も消失して、銀色のシリコン基板が露出していた。
このように、ＴｉＯＮ膜は、酸素濃度が低いほど、フッ酸（ＨＦ）に対する耐性が良好になることから、フッ酸（ＨＦ）が浸漬される下部電極２０４の表面領域を相対的に酸素濃度が低い第１のＴｉＯＮ膜２４１とする。
第１のＴｉＯＮ膜２４１の酸素濃度は、フッ酸に対する耐性を良好にする観点から４０ａｔ．％以下であることが好ましく、誘電体膜（ｈｉｇｈ−ｋ膜）２０５を構成する酸化物材料の中の酸素が抜けて酸素の欠陥が生じることを抑制する観点から３０ａｔ．％以上が好ましい。また、第１のＴｉＯＮ膜２４１の膜厚は、フッ酸に対する耐性を良好にする観点から、０．５〜５ｎｍであることが好ましい。
相対的に酸素濃度が高い第２のＴｉＯＮ膜２４２は、第１のＴｉＯＮ膜２４１の内側でかつＴｉＮ膜２４３の外側に設けられるが、これは積層膜として構成される下部電極２０４のストレス変化を小さくするためである。
上述したように、ＤＲＡＭキャパシタを製造する際には、下部電極２０４の上に誘電体膜（ｈｉｇｈ−ｋ膜）２０５を成膜する工程があるが、その際には下部電極も、酸化剤として用いる加熱された酸素系ガス（Ｏ２ガスやＯ３ガス）に曝される。従来、下部電極として用いられているＴｉＮ膜は、このような酸素系ガスによって膜に比較的大きなストレス変化が生じる。膜にストレス変化があると、パターン倒れ等の不都合が生じるおそれがある。そこで、ＴｉＯＮ膜の酸素濃度と膜のストレス変化との関係を調査した結果、ＴｉＯＮ膜は高酸素濃度であるほどストレス変化が小さいことが確認された。
そのことを確認した実験を図４に示す。図４は、ＴｉＮ膜、低酸素濃度のＴｉＯＮ膜（酸素濃度３３〜３８ａｔ．％）、中酸素濃度のＴｉＯＮ膜（酸素濃度４６ａｔ．％）、高酸素濃度のＴｉＯＮ膜（酸素濃度５５ａｔ．％）について、膜のストレス変化を示す図である。ここでは、シリコン基板上に、ＳｉＯ２膜を形成した後、ＴｉＮ膜または上記酸素濃度のＴｉＯＮ膜を厚さ１０ｎｍで成膜したサンプルについて、３００℃で９０ｓｅｃのＯ３ガスアニールを行い、膜のストレス変化をストレス測定器により測定した。
図４に示すように、ＴｉＮ膜はストレス変化の絶対値が１ＧＰａを超えていたのに対し、ＴｉＯＮ膜は酸素濃度が上昇するに従ってストレス変化の絶対値が低下し、高酸素濃度のＴｉＯＮ膜のストレス変化の絶対値は０．３ＧＰａとＴｉＮ膜の１／３程度であった。
このように、ＴｉＯＮ膜は、酸素濃度が高いほど、ストレス変化が小さくなることから、外側の第１のＴｉＯＮ膜２４１と中央のＴｉＮ膜２４３との間に相対的に酸素濃度が高い第２のＴｉＯＮ膜２４２を配置することにより、下部電極２０４の全体のストレス変化を抑制することができる。また、下部電極２０４は、２層の第１のＴｉＯＮ膜２４１、２層の第２のＴｉＯＮ膜２４２、中央のＴｉＮ膜２４３が厚さ方向に対称に設けられた構造を有しているので、膜のストレスが均一となる。
第２のＴｉＯＮ膜２４２の酸素濃度は、ストレス変化を小さくする効果を得る観点から４０ａｔ．％より高いことが好ましく、５０ａｔ．％以上であることがより好ましい。また、第２のＴｉＯＮ膜２４２の膜厚は、ストレス変化を小さくする観点から、０．５〜５ｎｍであることが好ましい。
下部電極２０４は電極として低抵抗であることが好ましく、かつその中央部は酸素が含有される必要はないため、下部電極２０４の中央部をＴｉＯＮ膜よりも低抵抗の通常のＴｉＮ膜２４３で構成する。ＴｉＮ膜２４３の厚さは、第１のＴｉＯＮ膜２４１および第２のＴｉＯＮ膜２４２の残部である。下部電極２０４の全体の厚さは５〜２０ｎｍであることが好ましく、このことから、上記第１のＴｉＯＮ膜２４１および第２のＴｉＯＮ膜２４２の膜厚を考慮すると、ＴｉＮ膜２４３の厚さは３〜１０ｎｍ程度となる。
なお、図２の例では、下部電極２０４を、両外側に設けられた２層の第１のＴｉＯＮ膜２４１と、それらの内側に形成された２層の第２のＴｉＯＮ膜２４２とを有する５層構造としたが、図５に示すように、両外側に設けられた第１のＴｉＯＮ膜２４１と、中央に設けられた第２のＴｉＯＮ膜２４２とを有する３層構造であってもよいし、図６に示すように、図２の構造における中央のＴｉＮ膜２４３を第２のＴｉＯＮ膜２４２よりも酸素濃度が低いＴｉＯＮ膜、例えば第１のＴｉＯＮ膜２４１で置き換えた５層構造であってもよい。
＜下部電極の製造方法＞
次に、以上のように構成されるＤＲＡＭキャパシタの下部電極の製造方法について説明する。
最初に、下部電極２０４を製造するための成膜装置について説明する。
図７は下部電極を構成する各膜を成膜する成膜装置の一例を示す概略断面図である。
この成膜装置１００は、略円筒状のチャンバ１を有している。チャンバ１の内部には、図１（ｂ）に示す、モールド酸化膜２０２に多数の凹部２０３が形成された構造の半導体ウエハ（以下単にウエハと記す）Ｗを水平に支持するためのステージとして、ＡｌＮで構成されたサセプタ２がその中央下部に設けられた円筒状の支持部材３により支持された状態で配置されている。サセプタ２の外縁部にはウエハＷをガイドするためのガイドリング４が設けられている。また、サセプタ２にはモリブデン等の高融点金属で構成されたヒーター５が埋め込まれており、このヒーター５はヒーター電源６から給電されることにより被処理基板であるウエハＷを所定の温度に加熱する。
チャンバ１の天壁１ａには、シャワーヘッド１０が設けられている。シャワーヘッド１０は、ベース部材１１とシャワープレート１２とを有しており、シャワープレート１２の外周部は、貼り付き防止用の円環状をなす中間部材１３を介してベース部材１１に図示しないネジにより固定されている。シャワープレート１２はフランジ状をなし、その内部に凹部が形成されており、ベース部材１１とシャワープレート１２との間にガス拡散空間１４が形成される。ベース部材１１はその外周にフランジ部１１ａが形成されており、このフランジ部１１ａがチャンバ１の天壁１ａに取り付けられている。シャワープレート１２には複数のガス吐出孔１５が形成されており、ベース部材１１には２つのガス導入孔１６および１７が形成されている。
ガス供給機構２０は、Ｔｉ含有ガスとしてのＴｉＣｌ４ガスを供給するＴｉＣｌ４ガス供給源２１と、窒化ガスとしてのＮＨ３ガスを供給するＮＨ３ガス供給源２３とを有している。ＴｉＣｌ４ガス供給源２１にはＴｉＣｌ４ガス供給ライン２２が接続されており、このＴｉＣｌ４ガス供給ライン２２は第１のガス導入孔１６に接続されている。ＮＨ３ガス供給源２３にはＮＨ３ガス供給ライン２４が接続されており、このＮＨ３ガス供給ライン２４は第２のガス導入孔１７に接続されている。
ＴｉＣｌ４ガス供給ライン２２にはＮ２ガス供給ライン２６が接続されており、このＮ２ガス供給ライン２６にはＮ２ガス供給源２５からＮ２ガスがキャリアガスまたはパージガスとして供給されるようになっている。
ＮＨ３ガス供給ライン２４には酸化剤供給ライン２８が接続されており、この酸化剤供給ライン２８には酸化剤供給源２７から、酸化剤として、Ｏ２ガス、Ｏ３ガス、Ｈ２Ｏ、ＮＯ２等の酸素含有ガスが供給されるようになっている。酸素含有ガスをプラズマ化して酸化剤として用いてもよい。このとき、酸化剤供給源２７から予め酸素含有ガスをプラズマ化したものを酸化剤として供給してもよいし、酸素含有ガスをシャワーヘッド１０内でプラズマ化してもよい。また、ＮＨ３ガス供給ライン２４にはＮ２ガス供給ライン３０が接続されており、このＮ２ガス供給ライン３０にはＮ２ガス供給源２９からＮ２ガスがキャリアガスまたはパージガスとして供給されるようになっている。
また、ガス供給機構２０は、クリーニングガスであるＣｌＦ３ガスを供給するＣｌＦ３ガス供給源３１も有しており、ＣｌＦ３ガス供給源３１にはＣｌＦ３ガス供給ライン３２ａが接続されている。このＣｌＦ３ガス供給ライン３２ａは、ＴｉＣｌ４ガス供給ライン２２に接続されている。また、ＣｌＦ３ガス供給ライン３２ａから分岐して、ＮＨ３ガス供給ライン２４に接続されるＣｌＦ３ガス供給ライン３２ｂが設けられている。
ＴｉＣｌ４ガス供給ライン２２、ＮＨ３ガス供給ライン２４、酸化剤ライン２８、Ｎ２ガス供給ライン２６、３０、ＣｌＦ３ガス供給ライン３２ａには、マスフローコントローラ３３およびマスフローコントローラ３３を挟む２つのバルブ３４が設けられている。また、ＣｌＦ３ガス供給ライン３２ｂには、バルブ３４が設けられている。
したがって、ＴｉＣｌ４ガス供給源２１からのＴｉＣｌ４ガスおよびＮ２ガス供給源２５からのＮ２ガスは、ＴｉＣｌ４ガス供給ライン２２を介してシャワーヘッド１０の第１のガス導入孔１６からシャワーヘッド１０内のガス拡散空間１４に至り、またＮＨ３ガス供給源２３からのＮＨ３ガス、酸化剤供給源２７からの酸化剤およびＮ２ガス供給源２９からのＮ２ガスは、ＮＨ３ガス供給ライン２４を介してシャワーヘッド１０の第２のガス導入孔１７からシャワーヘッド１０内のガス拡散空間１４に至り、これらのガスはシャワープレート１２のガス吐出孔１５からチャンバ１内へ吐出されるようになっている。
なお、シャワーヘッド１０は、ＴｉＣｌ４ガスとＮＨ３ガスとが独立してチャンバ１内に供給されるポストミックスタイプであってもよい。
なお、Ｔｉ含有ガスとしては、ＴｉＣｌ４以外に、テトラ（イソプロポキシ）チタン（ＴＴＩＰ）、四臭化チタン（ＴｉＢｒ４）、四ヨウ化チタン（ＴｉＩ４）、テトラキスエチルメチルアミノチタン（ＴＥＭＡＴ）、テトラキスジメチルアミノチタン（ＴＤＭＡＴ）、テトラキスジエチルアミノチタン（ＴＤＥＡＴ）等を用いることもできる。また、窒化ガスとしては、ＮＨ３以外に、モノメチルヒドラジン（ＭＭＨ）を用いることもできる。また、キャリアガスおよびパージガスとして用いるＮ２ガスの代わりに、Ａｒガス等の他の不活性ガスを用いることもできる。
シャワーヘッド１０のベース部材１１には、シャワーヘッド１０を加熱するためのヒーター４５が設けられている。このヒーター４５にはヒーター電源４６が接続されており、ヒーター電源４６からヒーター４５に給電することによりシャワーヘッド１０が所望の温度に加熱される。ベース部材１１の上部に形成された凹部にはヒーター４５による加熱効率を上げるために断熱部材４７が設けられている。
チャンバ１の底壁１ｂの中央部には円形の穴３５が形成されており、底壁１ｂにはこの穴３５を覆うように下方に向けて突出する排気室３６が設けられている。排気室３６の側面には排気管３７が接続されており、この排気管３７には排気装置３８が接続されている。そしてこの排気装置３８を作動させることによりチャンバ１内を所定の真空度まで減圧することが可能となっている。
サセプタ２には、ウエハＷを支持して昇降させるための３本（２本のみ図示）のウエハ支持ピン３９がサセプタ２の表面に対して突没可能に設けられ、これらウエハ支持ピン３９は支持板４０に支持されている。そして、ウエハ支持ピン３９は、エアシリンダ等の駆動機構４１により支持板４０を介して昇降される。
チャンバ１の側壁には、チャンバ１と隣接して設けられた図示しないウエハ搬送室との間でウエハＷの搬入出を行うための搬入出口４２と、この搬入出口４２を開閉するゲートバルブ４３とが設けられている。
成膜装置１００の構成部であるヒーター電源６および４６、バルブ３４、マスフローコントローラ３３、駆動機構４１等は、マイクロプロセッサ（コンピュータ）を備えた制御部５０に接続されて制御される構成となっている。また、制御部５０には、オペレータが成膜装置１００を管理するためにコマンドの入力操作等を行うキーボードや、成膜装置１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース５１が接続されている。さらに、制御部５０には、成膜装置１００で実行される各種処理を制御部５０の制御にて実現するためのプログラムや、処理条件に応じて成膜装置１００の各構成部に処理を実行させるためのプログラムすなわち処理レシピが格納された記憶部５２が接続されている。処理レシピは記憶部５２中の記憶媒体５２ａに記憶されている。記憶媒体はハードディスク等の固定的なものであってもよいし、ＣＤＲＯＭ、ＤＶＤ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介して処理レシピを適宜伝送させるようにしてもよい。そして、必要に応じて、ユーザーインターフェース５１からの指示等にて任意の処理レシピを記憶部５２から呼び出して制御部５０に実行させることで、制御部５０の制御下で、成膜装置１００での所望の処理が行われる。
次に、以上のような成膜装置１００により積層構造の下部電極を製造する方法について説明する。
最初に図８のフロー図により全体のプロセスについて説明する。
ゲートバルブ４３を開にして、ウエハ搬送室から搬送装置により（いずれも図示せず）搬入出口４２を介してウエハＷをチャンバ１内へ搬入し、サセプタ２に載置する（工程１）。そして、ゲートバルブ４３を閉じて所定の真空度に調整するとともに、ヒーター５によりウエハＷを好ましくは３００〜５００℃の範囲の所定温度に加熱し、チャンバ１内にＮ２ガスを供給してウエハＷの予備加熱を行いウエハＷの温度を安定させる（工程２）。
その後、１層目の第１のＴｉＯＮ膜２４１の形成（工程３）、１層目の第２のＴｉＯＮ膜２４２の形成（工程４）、ＴｉＮ膜２４３の形成（工程５）、２層目の第２のＴｉＯＮ膜２４２の形成（工程６）、２層目の第１のＴｉＯＮ膜２４１の形成（工程７）を連続して行う。
その後、チャンバ１内の真空引きを行い（工程８）、ゲートバルブ４３を開にして、ウエハ搬送室の搬送装置によりウエハＷを搬出する（工程９）。以上により、１枚のウエハＷに対する下部電極２０４の形成が終了する。
次に、第１のＴｉＯＮ膜２４１および第２のＴｉＯＮ膜２４２の成膜方法の詳細について説明する。
第１のＴｉＯＮ膜２４１および第２のＴｉＯＮ膜２４２の成膜に際しては、Ｔｉ含有ガスであるＴｉＣｌ４ガスの供給と、窒化ガスであるＮＨ３ガスの供給とをチャンバ１のパージを挟んで交互に複数回（Ｘ回）繰り返した後、酸化剤を供給し、その後チャンバ１をパージするサイクルを１サイクルとし、このサイクルを複数サイクル（Ｙサイクル）繰り返す。
この成膜手法の一例について図９のタイミングチャートおよび図１０のフロー図を参照して説明する。
これらの図に示すように、最初に、ＴｉＣｌ４ガス供給源２１からＴｉＣｌ４ガスをチャンバ１に供給してＴｉＣｌ４ガスを吸着させ（ステップＳ１）、次いで、ＴｉＣｌ４ガスの供給を停止し、Ｎ２ガスによりチャンバ１内をパージし（ステップＳ２）、次いで、ＮＨ３ガス供給源２３からＮＨ３ガスをチャンバ１に供給して吸着したＴｉＣｌ４と反応させてＴｉＮを形成し（ステップＳ３）、次いで、ＮＨ３ガスを停止し、Ｎ２ガスによりチャンバ１内をパージし（ステップＳ４）、これらステップＳ１〜Ｓ４をＸ回繰り返す。Ｘ回繰り返したら、酸化剤供給源２７から酸化剤（例えばＯ２ガス）をチャンバ１に供給して酸化処理を行い（ステップＳ５）、次いでチャンバ１内をパージする（ステップＳ６）。このサイクルを１サイクルとし、これをＹサイクル繰り返すことにより、所望の厚さのＴｉＯＮ膜を形成する。
このときの成膜状態を図１１に示す。この図に示すように、ステップＳ１〜Ｓ４をＸ回繰り返すことにより所定膜厚の単位ＴｉＮ膜１０１が成膜され、その後ステップＳ５の酸化処理を行うことにより単位ＴｉＮ膜１０１が酸化される。これを１サイクルとしてＹサイクル行うことにより所定膜厚のＴｉＯＮ膜が形成される。
このときステップＳ１〜Ｓ４の繰り返し回数であるＸによりＴｉＯＮ膜の酸素量を調整することができる。すなわち、Ｘを減らすと酸化の頻度が増えるので膜中の酸素取り込み量が増え、逆にＸを増やすと膜中の酸素取り込み量は減る。
したがって、酸素濃度が相対的に低い第１のＴｉＯＮ膜２４１の１層目については、Ｘを比較的大きくして上記シーケンスで成膜を行い、その後、酸素濃度が相対的に高い第２のＴｉＯＮ膜２４２の１層目を成膜する際には、Ｘを減らして同様のシーケンスで成膜を行えばよい。
また、ＴｉＯＮ膜の酸素濃度は、Ｘを調整するのみならず、酸化処理の時間や酸化剤の流量で調整することもできる。したがって、ＴｉＯＮ膜の酸素濃度は、Ｘの調整、酸化処理の時間、および酸化剤の流量の少なくとも１つにより調整することができる。このことから、第１のＴｉＯＮ膜２４１を成膜した後、第２のＴｉＯＮ膜２４２の１層目を成膜する際には、Ｘを減少させること、酸化処理の時間を増加させること、および酸化剤の流量を増加させることの少なくとも一つを行えばよい。
なお、Ｔｉ原料ガスとしてＴｉＣｌ４ガス、窒化ガスとしてＮＨ３ガス、キャリアガス・パージガスとしてＮ２ガス、酸化剤としてＯ２ガスを用いた場合のＴｉＯＮ膜の成膜条件の好ましい範囲は以下の通りである。
処理温度（サセプタ温度）：３００〜５００℃
チャンバ内圧力：１３．３３〜１３３３Ｐａ（０．１〜１０Ｔｏｒｒ）
ＴｉＣｌ４ガス流量：１０〜２００ｍＬ／ｍｉｎ（ｓｃｃｍ）
ＮＨ３ガス流量：１０００〜１００００ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｎ２ガス流量：１０００〜３００００ｍＬ／ｍｉｎ（ｓｃｃｍ）
ステップＳ１〜Ｓ４の１回の供給時間：０．０１〜３ｓｅｃ
Ｏ２ガス流量：１０〜３０００ｍＬ／ｍｉｎ（ｓｃｃｍ）
Ｏ２ガス供給時間：０．１〜６０ｓｅｃ
第２のＴｉＯＮ膜２４２の１層目を形成した後にＴｉＮ膜２４３を形成する際には、図１２のフロー図に示すように、最初に、ＴｉＣｌ４ガス供給源２１からＴｉＣｌ４ガスをチャンバ１に供給してＴｉＣｌ４ガスを吸着させ（ステップＳ１１）、次いで、ＴｉＣｌ４ガスの供給を停止し、Ｎ２ガスによりチャンバ１内をパージし（ステップＳ１２）、次いで、ＮＨ３ガス供給源２３からＮＨ３ガスをチャンバ１に供給して吸着したＴｉＣｌ４と反応させてＴｉＮを形成し（ステップＳ１３）、次いで、ＮＨ３ガスを停止し、Ｎ２ガスによりチャンバ１内をパージし（ステップＳ１４）、これらステップＳ１１〜Ｓ１４を所定回繰り返せばよい。ステップＳ１１〜Ｓ１４は、上記ステップＳ１〜Ｓ４と同様の条件で行うことができる。
その後、２層目の第２のＴｉＯＮ膜２４２および２層目の第１のＴｉＯＮ膜２４１を形成する際にも、上述した１層目の第１のＴｉＯＮ膜２４１および１層目の第２のＴｉＯＮ膜２４２と同様に、繰り返し回数Ｘ等を調整して所望の酸素濃度で形成することができる。
図５および図６の構造の下部電極２０４を形成するに際しても、上述した成膜手法により、繰り返し回数Ｘ等を調整して膜の酸素濃度を調整し、所望の厚さで第１のＴｉＯＮ膜２４１および第２のＴｉＯＮ膜２４２を成膜すればよい。
＜他の適用＞
なお、本発明は、上記実施形態に限定されることなく種々変形可能である。例えば、下部電極の構造は、図２、図５、図６のものに限らず、両方の最外側に相対的に酸素濃度が低いＴｉＯＮ膜を有し、その内側に相対的に酸素濃度が高いＴｉＯＮ膜を有する積層膜であればよく、中央部はＴｉＮ膜であっても種々の濃度のＴｉＯＮ膜であってもよい。また、図７の成膜装置は、あくまで例示であって、本発明の下部電極は図７の装置に限らず製造することができる。
１…チャンバ
２…サセプタ
５…ヒーター
１０…シャワーヘッド
２０…ガス供給機構
２１…ＴｉＣｌ４ガス供給源
２３…ＮＨ３ガス供給源
２５，２９…Ｎ２ガス供給源
２７…酸化剤供給源
５０…制御部
５２…記憶部
５２ａ…記憶媒体
１００…成膜装置
１０１…単位ＴｉＮ膜
２０１…半導体基板
２０２…モールド酸化膜
２０３…凹部
２０４…下部電極
２０５…誘電体膜（ｈｉｇｈ−ｋ膜）
２０６…上部電極
２４１…第１のＴｉＯＮ膜
２４２…第２のＴｉＯＮ膜
２４３…ＴｉＮ膜
Ｗ……半導体ウエハ

Claims (14)

  1. ＤＲＡＭキャパシタにおける誘電体膜の下層に設けられるＴｉＮ系材料からなるシリンダ状の下部電極であって、
    両外側に設けられた相対的に酸素濃度が低い第１のＴｉＯＮ膜と、
    前記第１のＴｉＯＮ膜の内側に設けられた相対的に酸素濃度が高い第２のＴｉＯＮ膜と
    を有することを特徴とするＤＲＡＭキャパシタの下部電極。
  2. 前記第２のＴｉＯＮ膜の両外側に前記第１のＴｉＯＮ膜が形成された３層構造を有することを特徴とする請求項１に記載のＤＲＡＭキャパシタの下部電極。
  3. 前記第２のＴｉＯＮ膜の内側に設けられたＴｉＮ膜をさらに有し、前記ＴｉＮ膜の両側に前記第２のＴｉＯＮ膜が形成され、前記第２のＴｉＯＮ膜の両側に前記第１のＴｉＯＮ膜が形成された５層構造を有することを特徴とする請求項１に記載のＤＲＡＭキャパシタの下部電極。
  4. 前記第２のＴｉＯＮ膜の内側に設けられた前記第２のＴｉＯＮ膜よりも酸素濃度が低い第３のＴｉＯＮ膜をさらに有し、前記第３のＴｉＯＮ膜の両側に前記第２のＴｉＯＮ膜が形成され、前記第２のＴｉＯＮ膜の両側に前記第１のＴｉＯＮ膜が形成された５層構造を有することを特徴とする請求項１に記載のＤＲＡＭキャパシタの下部電極。
  5. 厚さ方向に対称な膜構造を有することを特徴とする請求項１から請求項４のいずれか１項に記載のＤＲＡＭキャパシタの下部電極。
  6. 前記第１のＴｉＯＮ膜の酸素濃度は、３０〜４０ａｔ．％であることを特徴とする請求項１から請求項５のいずれか１項に記載のＤＲＡＭキャパシタの下部電極。
  7. 前記第１のＴｉＯＮ膜の膜厚は、０．５〜５ｎｍであることを特徴とする請求項１から請求項６のいずれか１項に記載のＤＲＡＭキャパシタの下部電極。
  8. 前記第２のＴｉＯＮ膜の酸素濃度は、４０ａｔ．％より高いことを特徴とする請求項１から請求項７のいずれか１項に記載のＤＲＡＭキャパシタの下部電極。
  9. 前記第２のＴｉＯＮ膜の膜厚は、０．５〜５ｎｍであることを特徴とする請求項１から請求項８のいずれか１項に記載のＤＲＡＭキャパシタの下部電極。
  10. ＤＲＡＭキャパシタにおける誘電体膜の下層に設けられたＴｉＮ系材料からなるシリンダ状の下部電極の製造方法であって、
    被処理基板を処理容器内に収容し、前記処理容器内を減圧状態に保持し、所定の処理温度で、Ｔｉ含有ガスと窒化ガスとを前記処理容器のパージを挟んで所定回数交互に供給して単位窒化膜を形成した後、酸化剤を供給して前記単位窒化膜を酸化処理するサイクルを所定サイクル行って、相対的に酸素濃度が低い第１のＴｉＯＮ膜を形成する工程と、
    前記Ｔｉ含有ガスと前記窒化ガスとを前記処理容器のパージを挟んで所定回数交互に供給して単位窒化膜を形成した後、前記酸化剤を供給して前記単位窒化膜を酸化処理するサイクルを所定サイクル行って、前記第１のＴｉＯＮ膜の上に、相対的に酸素濃度が高い第２のＴｉＯＮ膜を形成する工程と、
    最上層として、被処理基板を処理容器内に収容し、前記処理容器内を減圧状態に保持し、所定の処理温度で、Ｔｉ含有ガスと窒化ガスとを前記処理容器のパージを挟んで所定回数交互に供給して単位窒化膜を形成した後、酸化剤を供給して前記単位窒化膜を酸化処理するサイクルを所定サイクル行って、２層目の前記第１のＴｉＯＮ膜を形成する工程と
    を有し、
    前記第１のＴｉＯＮ膜と前記第２のＴｉＯＮ膜との酸素濃度を、前記単位窒化膜を形成する際の前記Ｔｉ含有ガスと前記窒化ガスとの交互供給回数、前記単位窒化膜を酸化処理する時間、および前記酸化処理の際の前記酸化剤の流量の少なくとも一つにより調整することを特徴とするＤＲＡＭキャパシタの下部電極の製造方法。
  11. ＤＲＡＭキャパシタにおける誘電体膜の下層に設けられたＴｉＮ系材料からなるシリンダ状の下部電極の製造方法であって、
    被処理基板を処理容器内に収容し、前記処理容器内を減圧状態に保持し、所定の処理温度で、Ｔｉ含有ガスと窒化ガスとを前記処理容器のパージを挟んで所定回数交互に供給して単位窒化膜を形成した後、酸化剤を供給して前記単位窒化膜を酸化処理するサイクルを所定サイクル行って相対的に酸素濃度が低い１層目の第１のＴｉＯＮ膜を形成する工程と、
    次いで、前記Ｔｉ含有ガスと前記窒化ガスとを前記処理容器のパージを挟んで所定回数交互に供給して単位窒化膜を形成した後、前記酸化剤を供給して前記単位窒化膜を酸化処理するサイクルを所定サイクル行って、１層目の前記第１のＴｉＯＮ膜の上に、相対的に酸素濃度が高い１層目の第２のＴｉＯＮ膜を形成する工程と、
    次いで、前記Ｔｉ含有ガスと前記窒化ガスとを前記処理容器のパージを挟んで交互に供給して１層目の前記第２のＴｉＯＮ膜の上にＴｉＮ膜を形成する工程と、
    次いで、前記Ｔｉ含有ガスと前記窒化ガスとを前記処理容器のパージを挟んで所定回数交互に供給して単位窒化膜を形成した後、前記酸化剤を供給して前記単位窒化膜を酸化処理するサイクルを所定サイクル行って、前記ＴｉＮ膜の上に、２層目の前記第２のＴｉＯＮ膜を形成する工程と、
    次いで、前記Ｔｉ含有ガスと前記窒化ガスとを前記処理容器のパージを挟んで所定回数交互に供給して単位窒化膜を形成した後、前記酸化剤を供給して前記単位窒化膜を酸化処理するサイクルを所定サイクル行って、２層目の前記第２のＴｉＯＮ膜の上に、２層目の前記第１のＴｉＯＮ膜を形成する工程と
    を有し、
    前記第１のＴｉＯＮ膜と前記第２のＴｉＯＮ膜との酸素濃度を、前記単位窒化膜を形成する際の前記Ｔｉ含有ガスと前記窒化ガスとの交互供給回数、前記単位窒化膜を酸化処理する時間、および前記酸化処理の際の前記酸化剤の流量の少なくとも一つにより調整することを特徴とするＤＲＡＭキャパシタの下部電極の製造方法。
  12. 前記Ｔｉ含有ガスがＴｉＣｌ４ガスであり、前記窒化ガスがＮＨ３ガスであることを特徴とする請求項１０または請求項１１に記載のＤＲＡＭキャパシタの下部電極の製造方法。
  13. 前記酸化剤として、Ｏ２ガス、Ｏ３ガス、Ｈ２Ｏ、ＮＯ２からなる群から選択される酸素含有ガス、または、前記酸素含有ガスをプラズマ化したものが用いられることを特徴とする請求項１０から請求項１２のいずれか１項に記載のＤＲＡＭキャパシタの下部電極の製造方法。
  14. 前記処理温度が３００〜５００℃であることを特徴とする請求項１０から請求項１３のいずれか１項に記載のＤＲＡＭキャパシタの下部電極の製造方法。
JP2015248362A 2015-12-21 2015-12-21 Ｄｒａｍキャパシタの下部電極およびその製造方法 Active JP6576235B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015248362A JP6576235B2 (ja) 2015-12-21 2015-12-21 Ｄｒａｍキャパシタの下部電極およびその製造方法
TW105141226A TWI745324B (zh) 2015-12-21 2016-12-13 Ｄｒａｍ電容器之下部電極及其製造方法
SG10201610592VA SG10201610592VA (en) 2015-12-21 2016-12-19 Lower electrode of dram capacitor and manufacturing method thereof
KR1020160174322A KR101946124B1 (ko) 2015-12-21 2016-12-20 Dram 커패시터의 하부 전극 및 그 제조 방법
US15/386,741 US10199451B2 (en) 2015-12-21 2016-12-21 Lower electrode of DRAM capacitor and manufacturing method thereof
CN201611191916.5A CN106952894B (zh) 2015-12-21 2016-12-21 Dram电容器的下部电极及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015248362A JP6576235B2 (ja) 2015-12-21 2015-12-21 Ｄｒａｍキャパシタの下部電極およびその製造方法

Publications (2)

Publication Number Publication Date
JP2017117823A JP2017117823A (ja) 2017-06-29
JP6576235B2 true JP6576235B2 (ja) 2019-09-18

Family

ID=59065292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015248362A Active JP6576235B2 (ja) 2015-12-21 2015-12-21 Ｄｒａｍキャパシタの下部電極およびその製造方法

Country Status (6)

Country Link
US (1) US10199451B2 (ja)
JP (1) JP6576235B2 (ja)
KR (1) KR101946124B1 (ja)
CN (1) CN106952894B (ja)
SG (1) SG10201610592VA (ja)
TW (1) TWI745324B (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102789286B1 (ko) 2019-03-29 2025-04-01 삼성전자주식회사 캐패시터를 포함하는 반도체 소자 및 그 제조 방법
WO2021119000A1 (en) * 2019-12-09 2021-06-17 Entegris, Inc. Diffusion barriers made from multiple barrier materials, and related articles and methods
KR102803241B1 (ko) 2020-09-17 2025-05-07 삼성전자주식회사 내부 보호층 및 외부 보호층을 포함하는 하부 전극을 갖는 반도체 소자
US11706486B2 (en) * 2021-06-25 2023-07-18 Rovi Guides, Inc. Systems and methods to prevent or reduce ad fatigue using user preferences
US20250003067A1 (en) * 2021-09-13 2025-01-02 Soulbrain Co., Ltd. Film quality improver, method of forming thin film using film quality improver, and semiconductor substrate fabricated using method
US20250166898A1 (en) * 2023-11-21 2025-05-22 Nanya Technology Corporation Capacitor and method of manufacturing thereof

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514908A (en) * 1994-04-29 1996-05-07 Sgs-Thomson Microelectronics, Inc. Integrated circuit with a titanium nitride contact barrier having oxygen stuffed grain boundaries
US5895266A (en) * 1996-02-26 1999-04-20 Applied Materials, Inc. Titanium nitride barrier layers
JP3277855B2 (ja) * 1997-08-27 2002-04-22 ヤマハ株式会社 半導体装置の配線形成方法
US20020180046A1 (en) * 1998-02-18 2002-12-05 International Business Machines Corporation Method for producing a flat interface for a metal-silicon contact barrier film
US6225656B1 (en) * 1998-12-01 2001-05-01 Symetrix Corporation Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same
JP3228262B2 (ja) * 1999-03-10 2001-11-12 日本電気株式会社 半導体素子のキャパシタ製造方法及び半導体素子のキャパシタ
JP2001156024A (ja) * 1999-09-13 2001-06-08 Tokyo Electron Ltd ＴｉＮ系薄膜およびその成膜方法、成膜装置、ＴｉＮ系薄膜を含む膜構造体およびその製造方法、ならびに半導体装置
US6824825B2 (en) * 1999-09-13 2004-11-30 Tokyo Electron Limited Method for depositing metallic nitride series thin film
JP3805603B2 (ja) * 2000-05-29 2006-08-02 富士通株式会社 半導体装置及びその製造方法
US6495428B1 (en) * 2001-07-11 2002-12-17 Micron Technology, Inc. Method of making a capacitor with oxygenated metal electrodes and high dielectric constant materials
GB2386471B (en) 2001-12-11 2004-04-07 Samsung Electronics Co Ltd A method for fabricating a one-cylinder stack capacitor
US6919101B2 (en) * 2003-02-04 2005-07-19 Tegal Corporation Method to deposit an impermeable film on porous low-k dielectric film
KR100712502B1 (ko) * 2004-11-30 2007-05-02 삼성전자주식회사 금속-유전막-금속 캐패시터 및 그 제조방법
JP2007201083A (ja) 2006-01-25 2007-08-09 Elpida Memory Inc キャパシタの製造方法
US20080087930A1 (en) * 2006-10-11 2008-04-17 Jong-Cheol Lee Capicitor Using Binary Metal Electrode, Semiconductor Device Having The Capacitor And Method of Fabricating The Same
JP4805865B2 (ja) * 2007-03-19 2011-11-02 シャープ株式会社 可変抵抗素子
JP5832715B2 (ja) * 2008-09-04 2015-12-16 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2011096818A (ja) * 2009-10-29 2011-05-12 Fujitsu Semiconductor Ltd 半導体装置及びその製造方法
US8994132B2 (en) * 2010-09-27 2015-03-31 Fujifilm Corporation Photoelectric conversion element, solid-sate imaging element, imaging apparatus, and method for manufacturing photoelectric conversion element
US20130149852A1 (en) 2011-12-08 2013-06-13 Tokyo Electron Limited Method for forming a semiconductor device
JP2014067886A (ja) * 2012-09-26 2014-04-17 Ps4 Luxco S A R L 半導体装置の製造方法
JP6087236B2 (ja) * 2013-07-24 2017-03-01 東京エレクトロン株式会社 成膜方法
KR102392819B1 (ko) * 2015-09-09 2022-05-02 삼성전자주식회사 커패시터 및 이를 포함하는 반도체 소자

Also Published As

Publication number Publication date
TWI745324B (zh) 2021-11-11
JP2017117823A (ja) 2017-06-29
US10199451B2 (en) 2019-02-05
CN106952894A (zh) 2017-07-14
SG10201610592VA (en) 2017-07-28
CN106952894B (zh) 2019-12-24
TW201801288A (zh) 2018-01-01
KR20170074194A (ko) 2017-06-29
KR101946124B1 (ko) 2019-02-08
US20170179219A1 (en) 2017-06-22

Similar Documents

Publication Publication Date Title
JP6576235B2 (ja) Ｄｒａｍキャパシタの下部電極およびその製造方法
JP6022638B2 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
JP6163524B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
TWI534288B (zh) The method of manufacturing a semiconductor device, a substrate processing apparatus and a recording medium
JP6851173B2 (ja) 成膜装置および成膜方法
JP5882075B2 (ja) キャパシタの製造方法、キャパシタ、およびそれに用いられる誘電体膜の形成方法
US20160056035A1 (en) Method of Manufacturing Semiconductor Device
JP6755164B2 (ja) ＴｉＮ系膜およびその形成方法
JP2015105410A (ja) 基板処理装置及び半導体装置の製造方法
TWI788683B (zh) 基板處理裝置、基板支撐具、半導體裝置的製造方法及程式
JP6815158B2 (ja) 酸化チタン膜の成膜方法およびハードマスクの形成方法
CN107863289A (zh) 半导体装置的制造方法、基板处理装置和存储介质
JP2018170307A (ja) 金属汚染防止方法及び成膜装置
JP2018135562A (ja) 成膜方法
JP2012062502A (ja) 半導体装置の製造方法及び基板処理装置
JP6123021B2 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
JP7229266B2 (ja) 基板処理装置、半導体装置の製造方法、及びプログラム
JP6306386B2 (ja) 基板処理方法、基板処理装置およびプログラム
JP2012059833A (ja) 半導体装置の製造方法及び基板処理装置
JP2017212320A (ja) 酸化チタン膜の形成方法および形成システム、ならびにコンタクト構造の形成方法
CN121915384A (zh) 衬底处理方法、半导体器件的制造方法、程序制品及衬底处理装置
CN116779534A (zh) 衬底处理方法、半导体器件的制造方法、记录介质及衬底处理装置
CN117758231A (zh) 衬底处理方法、半导体器件的制造方法、衬底处理装置及记录介质
JP2020063470A (ja) パターニングスペーサ用酸化チタン膜を成膜する方法およびパターン形成方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190416

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190723

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190820

R150 Certificate of patent or registration of utility model

Ref document number: 6576235

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250