JP6579546B2

JP6579546B2 - Amplifying device manufacturing method

Info

Publication number: JP6579546B2
Application number: JP2015225803A
Authority: JP
Inventors: 熊谷　誠司; 誠司熊谷
Original assignee: Sumitomo Electric Device Innovations Inc
Current assignee: Sumitomo Electric Device Innovations Inc
Priority date: 2015-11-18
Filing date: 2015-11-18
Publication date: 2019-09-25
Anticipated expiration: 2035-11-18
Also published as: JP2017098616A

Description

本発明は、集積型増幅素子および増幅装置の製造方法に関するものである。 The present invention relates to an integrated amplification element and a method for manufacturing an amplification device.

特許文献１には、トランスインピーダンスアンプを含むディジタル光受信回路に関する技術が開示されている。この文献に記載された光受信回路では、トランスインピーダンスアンプの前段にプリアンプ回路が設けられる。ピーク値検出回路は「０」レベル時のプリアンプ出力を検出し、この検出結果に基づいて、フィードバック制御回路がＤＣ雑音入力を抑制する。この光受信回路は、プリアンプをトランスインピ−ダンスアンプとは独立に設計することにより、集積化時のチャンネル間クロストークが少ないプリアンプ回路を採用することを企図している。 Patent Document 1 discloses a technique related to a digital optical receiver circuit including a transimpedance amplifier. In the optical receiver circuit described in this document, a preamplifier circuit is provided before the transimpedance amplifier. The peak value detection circuit detects the preamplifier output at the “0” level, and the feedback control circuit suppresses the DC noise input based on the detection result. This optical receiver circuit is designed to adopt a preamplifier circuit with less crosstalk between channels when integrated by designing the preamplifier independently of the transimpedance amplifier.

特開平６−１７７６６４号公報JP-A-6-177664

近年、例えばトランスインピーダンスアンプ（以下ＴＩＡという）をそれぞれ含む複数の増幅回路を１チップに集積してなる集積型増幅素子が用いられることがある。例えば、光通信分野では、ＤＷＤＭ（Dense Wavelength Division Multiplexing；高密度波長分割多重方式）に用いられる光受信モジュールの小型化のため、受信光に含まれる複数の波長成分のそれぞれを受光する複数のフォトダイオードからの微弱な電流信号をそれぞれ増幅するための複数の増幅回路を、１チップに集積することが行われる。 In recent years, for example, an integrated amplifier element in which a plurality of amplifier circuits each including a transimpedance amplifier (hereinafter referred to as TIA) are integrated on one chip is sometimes used. For example, in the optical communication field, in order to reduce the size of an optical receiver module used for DWDM (Dense Wavelength Division Multiplexing), a plurality of photoreceives each of a plurality of wavelength components included in received light. A plurality of amplifier circuits for amplifying weak current signals from the diodes are integrated on one chip.

しかしながら、複数の増幅回路が１チップに集積されると、各増幅回路に他の増幅回路からのノイズが周り込み易くなり、動作の安定が妨げられる。特に、上述したような光受信モジュールの各増幅回路は微弱な電流信号を増幅するために高利得に設計されるので、このような問題が顕著となる。 However, when a plurality of amplifier circuits are integrated on one chip, noise from other amplifier circuits is likely to wrap around each amplifier circuit, and operation stability is hindered. In particular, since each amplifier circuit of the optical receiver module as described above is designed to have a high gain in order to amplify a weak current signal, such a problem becomes remarkable.

本発明は、このような問題点に鑑みてなされたものであり、複数の増幅回路が１チップに集積された集積型増幅素子、及び該集積型増幅素子を備える増幅装置の製造方法において、各増幅回路が他の増幅回路から拾うノイズを低減することを目的とする。 The present invention has been made in view of such problems, and in an integrated amplifier element in which a plurality of amplifier circuits are integrated on one chip, and a method of manufacturing an amplifier device including the integrated amplifier element, An object of the present invention is to reduce noise picked up by an amplifier circuit from other amplifier circuits.

上述した課題を解決するために、本発明の一実施形態に係る集積型増幅素子においては、１つのチップ上に、それぞれ増幅回路を備えた複数のセルが設けられ、複数のセルのそれぞれには、検査時に電源を供給するための検査用電源パッドが設けられており、複数のセルのうち、第１セル及び第２セルには、ボンディングワイヤによって外部と電気的に接続される実装用電源パッドが設けられ、第１セルおよび第２セルのうち何れかの実装用電源パッドが、配線を経由して第３セルに電源を供給し、第２セルの実装用電源パッドは、第２セルの検査用電源パッドとは別個に設けられている。 In order to solve the above-described problem, in an integrated amplifier device according to an embodiment of the present invention, a plurality of cells each including an amplifier circuit are provided on one chip, and each of the plurality of cells is provided. An inspection power pad for supplying power during inspection is provided, and among the plurality of cells, the first cell and the second cell are electrically connected to the outside by bonding wires. The power supply for mounting one of the first cell and the second cell supplies power to the third cell via the wiring, and the power supply for mounting of the second cell It is provided separately from the inspection power supply pad.

本発明によれば、複数の増幅回路が１チップに集積された集積型増幅素子、及び該集積型増幅素子を備える増幅装置の製造方法において、各増幅回路に他の増幅回路から回り込むノイズを低減することができる。 According to the present invention, in an integrated amplifier element in which a plurality of amplifier circuits are integrated on a single chip, and a method of manufacturing an amplifier device including the integrated amplifier element, noise that wraps around each amplifier circuit from other amplifier circuits is reduced. can do.

図１は、本発明の一実施形態に係る集積型増幅素子を備える増幅装置の例として、光受信モジュール（ＲＯＳＡ）の構成を示す断面図である。FIG. 1 is a cross-sectional view illustrating a configuration of an optical receiving module (ROSA) as an example of an amplifying apparatus including an integrated amplifying element according to an embodiment of the present invention. 図２は、集積型増幅素子及びその周辺構造の平面図である。FIG. 2 is a plan view of the integrated amplifier element and its peripheral structure. 図３は、集積型増幅素子の内部構成の例を示す回路図である。FIG. 3 is a circuit diagram showing an example of the internal configuration of the integrated amplifier element. 図４は、各増幅回路の内部回路の具体例を示す。FIG. 4 shows a specific example of the internal circuit of each amplifier circuit. 図５は、光受信モジュールの製造方法を示すフローチャートである。FIG. 5 is a flowchart showing a method for manufacturing the optical receiving module. 図６は、集積型増幅素子の各増幅回路にプローブを順に当てて検査を行う様子を示す。FIG. 6 shows a state in which a probe is sequentially applied to each amplifier circuit of the integrated amplifier element for inspection. 図７は、従来の集積型増幅素子のパッド配置を示す平面図である。FIG. 7 is a plan view showing a pad arrangement of a conventional integrated amplification element. 図８は、従来の集積型増幅素子の各増幅回路にプローブを順に当てて検査を行う様子を示す。FIG. 8 shows a state in which a probe is sequentially applied to each amplification circuit of a conventional integrated amplification element for inspection. 図９は、集積型増幅素子の電源パッドの配置を改良した例を示す。FIG. 9 shows an example in which the arrangement of the power supply pads of the integrated amplifier element is improved. 図１０は、集積型増幅素子を更に改良した例を示す。FIG. 10 shows an example in which the integrated amplification element is further improved.

［本願発明の実施形態の説明］
最初に、本発明の実施形態の内容を列記して説明する。本発明の一実施形態に係る集積型増幅素子においては、１つのチップ上に、それぞれ増幅回路を備えた複数のセルが設けられ、複数のセルのそれぞれには、検査時に電源を供給するための検査用電源パッドが設けられており、複数のセルのうち、第１セル及び第２セルには、ボンディングワイヤによって外部と電気的に接続される実装用電源パッドが設けられ、第１セルおよび第２セルのうち何れかの実装用電源パッドが、配線を経由して第３セルに電源を供給し、第２セルの実装用電源パッドは、第２セルの検査用電源パッドとは別個に設けられている。 [Description of Embodiment of Present Invention]
First, the contents of the embodiment of the present invention will be listed and described. In an integrated amplifier device according to an embodiment of the present invention, a plurality of cells each including an amplifier circuit are provided on one chip, and each of the plurality of cells is supplied with power during inspection. A power supply for inspection is provided, and among the plurality of cells, the first cell and the second cell are provided with a power supply for mounting that is electrically connected to the outside by a bonding wire. One of the two power supply pads for mounting supplies power to the third cell via the wiring, and the power supply pad for mounting the second cell is provided separately from the power supply for inspection of the second cell. It has been.

この集積型増幅素子では、それぞれ増幅回路を備える複数のセルが１つのチップ上に設けられており、複数のセルのそれぞれには、検査時に電源を供給するための検査用電源パッドが設けられている。このように、検査用電源パッドを複数のセルそれぞれに設けるのは、プローブを用いて行う各増幅回路の検査を容易化する為である。この場合、集積型増幅素子を増幅装置に実装した後に各セルに電源を供給するためには、例えば、各セルにおいて電源パッドの位置を一方側の辺寄りに偏らせるとともに、複数のセルの電源パッドのうち当該チップの該一方側の辺に最も近い電源パッドにワイヤボンディングを行い、該電源パッドから他の電源パッドに向けて配線を設けるとよい。しかしながら、本発明者の知見によれば、上記のような構成では各セルの増幅回路に他のセルの増幅回路からのノイズが配線を介して回り込んでしまい、動作の安定が妨げられる。 In this integrated amplification element, a plurality of cells each including an amplifier circuit are provided on one chip, and each of the plurality of cells is provided with a test power supply pad for supplying power during a test. Yes. As described above, the inspection power supply pads are provided in each of the plurality of cells in order to facilitate the inspection of each amplifier circuit performed using the probe. In this case, in order to supply power to each cell after the integrated amplification element is mounted on the amplification device, for example, the position of the power supply pad in each cell is biased toward one side and the power supply of a plurality of cells is used. Wire bonding may be performed on the power supply pad closest to the one side of the chip among the pads, and wiring may be provided from the power supply pad to another power supply pad. However, according to the knowledge of the present inventor, in the configuration as described above, the noise from the amplification circuit of another cell wraps around the amplification circuit of each cell through the wiring, and the stability of the operation is hindered.

これに対し、上記の集積型増幅素子では、複数のセルのうち少なくとも２つのセル（第１セル及び第２セル）において、ボンディングワイヤによって外部と電気的に接続される実装用電源パッドが設けられており、第１セルおよび第２セルのうち何れかの実装用電源パッドが、配線を経由して第３セルに電源を供給する。これにより、２つのセルから他のセルに電源を供給できるので、１つのセルから他のセルに電源を供給する場合と比較して、１本の配線から電源供給を受けるセルの個数を少なくできる。これにより、各セルの増幅回路に他のセルの増幅回路から回り込むノイズを低減することができる。また、第２セルの実装用電源パッドが第２セルの検査用電源パッドとは別個に設けられているので、各セルにおいて電源パッドの位置を第１セル側の辺寄りに偏らせた場合に、第２セルに対してもワイヤボンディングを容易に行うことができる。 On the other hand, in the above-described integrated amplification element, at least two cells (first cell and second cell) of the plurality of cells are provided with mounting power supply pads that are electrically connected to the outside by bonding wires. One of the first cells and the second cells supplies power to the third cell via the wiring. Accordingly, since power can be supplied from two cells to other cells, the number of cells that receive power supply from one wiring can be reduced as compared with the case where power is supplied from one cell to another cell. . As a result, it is possible to reduce noise that wraps around the amplifier circuit of each cell from the amplifier circuit of another cell. Further, since the power supply pad for mounting the second cell is provided separately from the power supply for inspection of the second cell, when the position of the power supply pad is biased toward the first cell side in each cell. Also, wire bonding can be easily performed for the second cell.

また、上記の集積型増幅素子において、第１セルの実装用電源パッドは、検査用電源パッドを兼ねてもよい。 In the integrated amplification element, the power supply pad for mounting the first cell may also serve as a test power supply pad.

また、上記の集積型増幅素子において、複数のセルの検査用電源パッドは、複数のセルの同じ領域にそれぞれ配置されてもよい。これにより、各セルに共通のプローブを用いて増幅回路の検査を行うことができる。 Further, in the integrated amplifier element, the test power supply pads for the plurality of cells may be disposed in the same region of the plurality of cells. Thus, the amplifier circuit can be inspected using a probe common to each cell.

また、増幅装置の製造方法は、上記いずれかの集積型増幅素子を備える増幅装置を製造する方法であって、複数のセルのぞれぞれの検査用電源パッドにプローブを接触させて行う集積型増幅素子の検査を、複数のセルの検査用電源パッドのそれぞれに対して順に行う工程と、第１セルおよび第２セルの実装用電源パッドのそれぞれに対してワイヤボンディングを行う工程とを含む。この製造方法によれば、第１セル及び第２セルの実装用電源パッドのそれぞれに対してワイヤボンディングを行うことにより、２つのセルから他のセルに電源を供給できるので、１本の配線から電源供給を受けるセルの個数を少なくし、各セルの増幅回路への他のセルの増幅回路からのノイズを低減することができる。 An amplifying device manufacturing method is a method of manufacturing an amplifying device including any one of the integrated amplifying elements described above, and is an integration performed by bringing a probe into contact with a test power supply pad of each of a plurality of cells. Including a step of sequentially inspecting each of the plurality of cell inspection power supply pads and a step of performing wire bonding to each of the mounting power pads of the first cell and the second cell. . According to this manufacturing method, power can be supplied from two cells to another cell by performing wire bonding to each of the power supply pads for mounting the first cell and the second cell. It is possible to reduce the number of cells that receive power supply, and to reduce noise from the amplifier circuit of another cell to the amplifier circuit of each cell.

［本願発明の実施形態の詳細］
本発明の実施形態に係る集積型増幅素子および増幅装置の製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。 [Details of the embodiment of the present invention]
Specific examples of the manufacturing method of the integrated amplification element and the amplification device according to the embodiment of the present invention will be described below with reference to the drawings. In addition, this invention is not limited to these illustrations, is shown by the claim, and intends that all the changes within the meaning and range equivalent to the claim are included. In the following description, the same reference numerals are given to the same elements in the description of the drawings, and redundant descriptions are omitted.

図１は、本発明の一実施形態に係る集積型増幅素子を備える増幅装置の例として、光受信モジュール（ＲＯＳＡ）１Ａの構成を示す断面図である。図１に示されるように、光受信モジュール１Ａは、シングルモードの光ファイバが接続されるレセプタクル部１１と、受光素子や光学部品等が収容されるパッケージ部１２と、外部回路との電気接続のための端子部１３とを備える。レセプタクル部１１は、スリーブ１４、ジョイントスリーブ１５、及びホルダ１６を有する。スリーブ１４には、光コネクタのフェルールが挿入される。フェルールの先端からは、複数の波長成分が多重化されて成る信号光Ｌ１が出力される。 FIG. 1 is a cross-sectional view showing a configuration of an optical receiving module (ROSA) 1A as an example of an amplifying apparatus including an integrated amplifying element according to an embodiment of the present invention. As shown in FIG. 1, the optical receiver module 1A includes a receptacle 11 to which a single-mode optical fiber is connected, a package unit 12 in which a light receiving element and optical components are accommodated, and an external circuit. Terminal portion 13 for the purpose. The receptacle part 11 includes a sleeve 14, a joint sleeve 15, and a holder 16. An optical connector ferrule is inserted into the sleeve 14. From the tip of the ferrule, a signal light L1 formed by multiplexing a plurality of wavelength components is output.

ホルダ１６は、スリーブ取付部２３を介してパッケージ部１２の前面に固定されている。ホルダ１６には、ジョイントスリーブ１５を介してスリーブ１４が結合されている。スリーブ１４内にはスタブ１７が設けられ、スタブ１７は光コネクタのフェルールに当接する。フェルールの先端から出力された信号光Ｌ１は、スタブ１７内の光ファイバに導入される。ホルダ１６はレンズ１８を保持しており、レンズ１８は、スタブ１７内の光ファイバから出力された信号光Ｌ１をコリメートする。 The holder 16 is fixed to the front surface of the package part 12 via the sleeve attachment part 23. A sleeve 14 is coupled to the holder 16 via a joint sleeve 15. A stub 17 is provided in the sleeve 14, and the stub 17 abuts on a ferrule of the optical connector. The signal light L1 output from the tip of the ferrule is introduced into the optical fiber in the stub 17. The holder 16 holds a lens 18, and the lens 18 collimates the signal light L1 output from the optical fiber in the stub 17.

パッケージ部１２は、長方形状の外観を有し、側壁２１ａ、底板２１ｂ、及び蓋体２１ｃからなる金属製の筐体２１を有する。筐体２１の前面にはスリーブ取付部２３が固定されており、スリーブ取付部２３は光学窓１９を収容する。レンズ１８を通過した信号光Ｌ１は、光学窓１９を通過して、筐体２１内に導入される。筐体２１内には、光分波器２６及び反射器２７が設けられている。光分波器２６は、レンズ１８を通過した信号光Ｌ１を、複数の波長成分毎に分波する。反射器２７は、例えばプリズム等の光学素子から成り、分波された各波長成分を底板２１ｂに向けて反射させる。光分波器２６及び反射器２７は、底板２１ｂから平行に離間して配置された支持基板２５の裏面上に並んで固定されている。 The package part 12 has a rectangular external appearance, and includes a metal casing 21 including a side wall 21a, a bottom plate 21b, and a lid 21c. A sleeve mounting portion 23 is fixed to the front surface of the housing 21, and the sleeve mounting portion 23 accommodates the optical window 19. The signal light L 1 that has passed through the lens 18 passes through the optical window 19 and is introduced into the housing 21. An optical demultiplexer 26 and a reflector 27 are provided in the housing 21. The optical demultiplexer 26 demultiplexes the signal light L1 that has passed through the lens 18 for each of a plurality of wavelength components. The reflector 27 is made of an optical element such as a prism, for example, and reflects each demultiplexed wavelength component toward the bottom plate 21b. The optical demultiplexer 26 and the reflector 27 are fixed side by side on the back surface of the support substrate 25 arranged in parallel with the bottom plate 21b.

筐体２１内には、複数のレンズ２８と、複数の受光素子２９とが更に設けられている。各レンズ２８は、反射器２７において反射した各波長成分を集光する。各受光素子２９は、各レンズ２８からの各波長成分を受光する。レンズ２８及び受光素子２９は、例えば、セラミック製のサブマウント３０、及び基板３１を介して、底板２１ｂ上に固定されている。また、基板３１上には、複数の増幅回路が１チップに集積された集積型増幅素子３２が実装されている。集積型増幅素子３２は、複数の受光素子２９から出力される電流信号をそれぞれ増幅し、該電流信号に応じた大きさの電圧信号を出力する。 A plurality of lenses 28 and a plurality of light receiving elements 29 are further provided in the housing 21. Each lens 28 condenses each wavelength component reflected by the reflector 27. Each light receiving element 29 receives each wavelength component from each lens 28. The lens 28 and the light receiving element 29 are fixed on the bottom plate 21b via a ceramic submount 30 and a substrate 31, for example. On the substrate 31, an integrated amplification element 32 in which a plurality of amplifier circuits are integrated on one chip is mounted. The integrated amplifying element 32 amplifies each of the current signals output from the plurality of light receiving elements 29 and outputs a voltage signal having a magnitude corresponding to the current signals.

集積型増幅素子３２の上方には、配線基板３７が配置されている。配線基板３７は、集積型増幅素子３２の電源パッド及び受光素子２９のカソード端子に対し、ワイヤ配線３５，３６を介して電気的に接続されている。集積型増幅素子３２の電源パッド及び受光素子２９のカソード端子には、配線基板３７からワイヤ配線３９を介して電源電圧（バイアス電圧）が印加される。 A wiring substrate 37 is disposed above the integrated amplification element 32. The wiring board 37 is electrically connected to the power supply pad of the integrated amplification element 32 and the cathode terminal of the light receiving element 29 via wire wirings 35 and 36. A power supply voltage (bias voltage) is applied from the wiring substrate 37 to the power supply pad of the integrated amplifier 32 and the cathode terminal of the light receiving element 29 via the wire wiring 39.

端子部１３は、例えば、複数のセラミック基板を積層して形成され、筐体２１の背面に嵌め込むような形態で組み付けられる。端子部１３は、筐体２１内に露出しており、ワイヤ配線３９を介して配線基板３７と電気的に接続され、また、ワイヤ配線３３を介して集積型増幅素子３２の信号入出力パッドと電気的に接続されている。 The terminal portion 13 is formed by, for example, laminating a plurality of ceramic substrates and assembled in a form that fits into the back surface of the housing 21. The terminal portion 13 is exposed in the housing 21 and is electrically connected to the wiring substrate 37 via the wire wiring 39, and the signal input / output pad of the integrated amplification element 32 via the wire wiring 33. Electrically connected.

図２は、集積型増幅素子３２及びその周辺構造の平面図である。図２に示されるように、集積型増幅素子３２は１つのチップを構成する半導体基板５０を有する。半導体基板５０は、例えば略長方形状といった平面形状を有し、Ｘ方向（第１の方向）に延びる一対の第１の辺５１ａ，５１ｂと、Ｘ方向と交差（例えば直交）するＹ方向（第２の方向）に延びる一対の第２の辺５２ａ，５２ｂとを有する。更に、集積型増幅素子３２は、増幅回路をそれぞれ備えたＮ個（Ｎは３以上の整数、本実施形態ではＮ＝４の場合を例示）のセル４０を備える。Ｎ個のセル４０は、半導体基板５０上に形成され、Ｘ方向に並んで配置されている。 FIG. 2 is a plan view of the integrated amplifying element 32 and its peripheral structure. As shown in FIG. 2, the integrated amplification element 32 includes a semiconductor substrate 50 constituting one chip. The semiconductor substrate 50 has a planar shape such as a substantially rectangular shape, for example, and a pair of first sides 51a and 51b extending in the X direction (first direction) and a Y direction (first orthogonal) intersecting (for example, orthogonal to) the X direction. And a pair of second sides 52a and 52b extending in the direction (2). Further, the integrated amplifier 32 includes N cells 40 each including an amplifier circuit (N is an integer of 3 or more, and N = 4 is illustrated in the present embodiment). N cells 40 are formed on the semiconductor substrate 50 and arranged side by side in the X direction.

Ｎ個のセル４０のそれぞれは、一対の辺５１ａ，５１ｂに沿って配置された信号入出力パッド４１、及び一方の辺５２ａ寄りに配置された電源パッド４２（検査用電源パッド）を有する。信号入出力パッド４１及び電源パッド４２は、Ｎ個のセル４０の相互間において同じ領域に配置されている。 Each of the N cells 40 includes a signal input / output pad 41 disposed along a pair of sides 51a and 51b, and a power pad 42 (test power pad) disposed near one side 52a. The signal input / output pad 41 and the power supply pad 42 are arranged in the same region between the N cells 40.

より詳細には、辺５１ａに沿って、ＧＮＤパッド４３、信号入力パッド４１ａ、及びＧＮＤパッド４３がこの順で配置されている。信号入力パッド４１ａは、信号入出力パッド４１の一態様であり、受光素子２９の電極２９ａとワイヤ配線６１を介して接続され、受光素子２９からの電流信号を受ける。２つのＧＮＤパッド４３は、サブマウント３０上に設けられたＧＮＤパターンとワイヤ配線６２を介して接続されている。 More specifically, the GND pad 43, the signal input pad 41a, and the GND pad 43 are arranged in this order along the side 51a. The signal input pad 41 a is an aspect of the signal input / output pad 41, is connected to the electrode 29 a of the light receiving element 29 via the wire wiring 61, and receives a current signal from the light receiving element 29. The two GND pads 43 are connected to the GND pattern provided on the submount 30 via the wire wiring 62.

また、辺５１ｂに沿って、ＧＮＤパッド４３、信号出力パッド４１ｂ、ＧＮＤパッド４３、信号出力パッド４１ｃ、及びＧＮＤパッド４３がこの順で配置されている。信号出力パッド４１ｂは、端子部１３の出力端子１３ａとワイヤ配線３３を介して接続されており、差動信号である増幅後の電圧信号の一方（例えば正相信号）を出力する。信号出力パッド４１ｃは、端子部１３の出力端子１３ｂとワイヤ配線３３を介して接続されており、差動信号である増幅後の電圧信号の他方（例えば逆相信号）を出力する。３つのＧＮＤパッド４３は、端子部１３に設けられたＧＮＤパターンとワイヤ配線６２を介して接続されている。 A GND pad 43, a signal output pad 41b, a GND pad 43, a signal output pad 41c, and a GND pad 43 are arranged in this order along the side 51b. The signal output pad 41b is connected to the output terminal 13a of the terminal portion 13 via the wire wiring 33, and outputs one of the amplified voltage signals (for example, a positive phase signal) that is a differential signal. The signal output pad 41c is connected to the output terminal 13b of the terminal portion 13 via the wire wiring 33, and outputs the other of the amplified voltage signals (for example, a reverse phase signal) that is a differential signal. The three GND pads 43 are connected to the GND pattern provided in the terminal portion 13 via the wire wiring 62.

また、各セル４０における辺５２ａ側の辺に沿って、ＧＮＤパッド４６、第１の電源パッド４２ａ、及び第２の電源パッド４２ｂがこの順で配置されている。電源パッド４２ａ及び４２ｂは、電源パッド４２の一態様であって、後述する前段増幅部及び後段増幅部の電源電圧をそれぞれ取り込む。なお、ＧＮＤパッド４６は実装時には使用されず、後述する検査時に用いられる。 A GND pad 46, a first power supply pad 42a, and a second power supply pad 42b are arranged in this order along the side on the side 52a in each cell 40. The power supply pads 42a and 42b are one form of the power supply pad 42, and take in the power supply voltages of the pre-amplifier and the post-amplifier described later, respectively. The GND pad 46 is not used at the time of mounting, but is used at the time of inspection described later.

辺５２ａに最も近いセル４０（以下、第１のセル４０という）の電源パッド４２ａ，４２ｂは、ワイヤボンディングのための実装用電源パッドを兼ねている。すなわち、当該セル４０の電源パッド４２ａは、キャパシタ７２の一方の電極とワイヤ配線６６を介して接続されており、電源パッド４２ｂは、キャパシタ７３の一方の電極とワイヤ配線６７を介して接続されている。キャパシタ７２，７３の該一方の電極は、前述した配線基板３７（図１参照）とワイヤ配線３５を介して接続されており、当該セル４０の電源パッド４２ａ，４２ｂには、配線基板３７から電源電圧が供給される。なお、キャパシタ７２，７３の他方の電極はＧＮＤ配線に接続されており、キャパシタ７２，７３はバイパスコンデンサとして機能する。 The power pads 42a and 42b of the cell 40 (hereinafter referred to as the first cell 40) closest to the side 52a also serve as mounting power pads for wire bonding. That is, the power pad 42 a of the cell 40 is connected to one electrode of the capacitor 72 via the wire wiring 66, and the power pad 42 b is connected to one electrode of the capacitor 73 via the wire wiring 67. Yes. The one electrode of each of the capacitors 72 and 73 is connected to the above-described wiring board 37 (see FIG. 1) via the wire wiring 35, and the power supply pads 42a and 42b of the cell 40 are connected to the power supply from the wiring board 37. Voltage is supplied. The other electrodes of the capacitors 72 and 73 are connected to the GND wiring, and the capacitors 72 and 73 function as bypass capacitors.

また、辺５２ｂに最も近いセル４０（以下、第２のセル４０という）は、上述した電源パッド４２ａ，４２ｂとは別に、辺５２ｂ寄りに配置されたワイヤボンディングのための電源パッド４５ａ，４５ｂ（実装用電源パッド）を更に有する。当該セル４０の電源パッド４５ａは、キャパシタ７４の一方の電極とワイヤ配線６８を介して接続されており、電源パッド４５ｂは、キャパシタ７５の一方の電極とワイヤ配線６９を介して接続されている。キャパシタ７４，７５の該一方の電極は、前述した配線基板３７とワイヤ配線３５を介して接続されており、当該セル４０の電源パッド４５ａ，４５ｂには、配線基板３７から電源電圧が供給される。なお、キャパシタ７４，７５の他方の電極はＧＮＤ配線に接続されており、キャパシタ７４，７５はバイパスコンデンサとして機能する。 In addition, the cell 40 (hereinafter referred to as the second cell 40) closest to the side 52b is separated from the power pads 42a and 42b described above, and power bonding pads 45a and 45b (for wire bonding) disposed near the side 52b (see FIG. A power supply pad for mounting). The power pad 45 a of the cell 40 is connected to one electrode of the capacitor 74 via a wire wiring 68, and the power pad 45 b is connected to one electrode of the capacitor 75 via a wire wiring 69. The one electrode of each of the capacitors 74 and 75 is connected to the wiring substrate 37 described above via the wire wiring 35, and a power supply voltage is supplied from the wiring substrate 37 to the power supply pads 45 a and 45 b of the cell 40. . The other electrodes of the capacitors 74 and 75 are connected to the GND wiring, and the capacitors 74 and 75 function as bypass capacitors.

第１のセル４０を除く他のセル４０（第３のセル）の電源パッド４２ａは、第１のセル４０の電源パッド４２ａ、及び第２のセル４０の電源パッド４５ａのいずれかと、配線を介して電気的に接続されている。同様に、第１のセル４０を除く他のセル４０の電源パッド４２ｂは、第１のセル４０の電源パッド４２ｂ、及び第２のセル４０の電源パッド４５ｂのいずれかと、配線を介して電気的に接続されている。 The power pads 42a of the other cells 40 (third cells) except the first cell 40 are connected to either the power pad 42a of the first cell 40 or the power pad 45a of the second cell 40 via a wiring. Are electrically connected. Similarly, the power pads 42b of the cells 40 other than the first cells 40 are electrically connected to either the power pads 42b of the first cells 40 or the power pads 45b of the second cells 40 via wiring. It is connected to the.

一例として、Ｎが４以上の偶数である場合には、辺５２ａ側の（Ｎ／２）個のセル４０のうち第１のセル４０を除く他のセル４０の電源パッド４２ａ，４２ｂは、第１のセル４０の電源パッド４２ａ，４２ｂ（すなわち第１の実装用電源パッド）と、配線４６ａ，４６ｂ（第１の配線）を介して電気的に接続されている。また、辺５２ｂ側の（Ｎ／２）個のセル４０の電源パッド４２ａ，４２ｂは、第２のセル４０の電源パッド４５ａ，４５ｂ（すなわち第２の実装用電源パッド）と、配線４６ｃ，４６ｄ（第２の配線）を介して電気的に接続されている。 As an example, when N is an even number of 4 or more, the power pads 42a and 42b of the other cells 40 excluding the first cell 40 among the (N / 2) cells 40 on the side 52a side are The power supply pads 42a and 42b (that is, the first mounting power supply pad) of one cell 40 are electrically connected via the wirings 46a and 46b (first wiring). Further, the power pads 42a and 42b of the (N / 2) cells 40 on the side 52b side are the power pads 45a and 45b (that is, the second mounting power pads) of the second cell 40 and the wirings 46c and 46d. It is electrically connected via (second wiring).

図３は、集積型増幅素子３２の内部構成の例を示す回路図である。前述したように、本実施形態の集積型増幅素子３２は、Ｎ個のセル４０を備える。そして、各セル４０は、信号入力パッド４１ａ、信号出力パッド４１ｂ及び４１ｃと、電源パッド４２ａ及び４２ｂと、複数のＧＮＤパッド４３とを有する。 FIG. 3 is a circuit diagram showing an example of the internal configuration of the integrated amplification element 32. As described above, the integrated amplifying element 32 of this embodiment includes N cells 40. Each cell 40 includes a signal input pad 41a, signal output pads 41b and 41c, power supply pads 42a and 42b, and a plurality of GND pads 43.

各セル４０は、例えば、前段増幅部４０Ａ及び後段増幅部４０Ｂを有する。前段増幅部４０Ａは、電源パッド４２ａから電源電圧Ｅ１を受けて動作し、信号入力パッド４１ａから受けた電流信号を差動電圧信号に変換する。後段増幅部４０Ｂは、電源パッド４２ｂから電源電圧Ｅ２を受けて動作し、前段増幅部４０Ａから差動電圧信号を受け、この差動電圧信号を増幅して信号出力パッド４１ｂ及び４１ｃへ出力する。 Each cell 40 includes, for example, a front stage amplification unit 40A and a rear stage amplification unit 40B. The preamplifier 40A operates by receiving the power supply voltage E1 from the power supply pad 42a, and converts the current signal received from the signal input pad 41a into a differential voltage signal. The rear stage amplification unit 40B operates by receiving the power supply voltage E2 from the power supply pad 42b, receives the differential voltage signal from the front stage amplification unit 40A, amplifies the differential voltage signal, and outputs it to the signal output pads 41b and 41c.

図４は、各セル４０の内部回路の具体例を示す。前段増幅部４０Ａは、ＴＩＡ４７、第１バッファ４８ａ、及び第２バッファ４８ｂを含んで構成されている。ＴＩＡ４７は、信号入力パッド４１ａに接続されており、信号入力パッド４１ａから電流信号Ｉａを受け、電流信号Ｉａの大きさに応じた電圧値を有するシングルエンドの電圧信号Ｖａを生成する。第１バッファ４８ａは、電圧信号Ｖａを差動入力の一方に受け、バイアス電圧源４８ｃからのバイアス電圧Ｖｂｉａｓを差動入力の他方に受けて、電圧信号Ｖａの大きさに応じた差電圧を有する差動電圧信号Ｖｃを生成する。第２バッファ４８ｂは、差動電圧信号Ｖｃを受けて増幅することにより、差動電圧信号Ｖｄを出力する。 FIG. 4 shows a specific example of the internal circuit of each cell 40. The pre-amplifier 40A includes a TIA 47, a first buffer 48a, and a second buffer 48b. The TIA 47 is connected to the signal input pad 41a, receives the current signal Ia from the signal input pad 41a, and generates a single-ended voltage signal Va having a voltage value corresponding to the magnitude of the current signal Ia. The first buffer 48a receives the voltage signal Va at one of the differential inputs, receives the bias voltage Vbias from the bias voltage source 48c at the other differential input, and has a difference voltage corresponding to the magnitude of the voltage signal Va. A differential voltage signal Vc is generated. The second buffer 48b outputs the differential voltage signal Vd by receiving and amplifying the differential voltage signal Vc.

後段増幅部４０Ｂは、出力バッファ４９を含んで構成されている。出力バッファ４９は、差動電圧信号Ｖｄを受けて増幅することにより、差動電圧信号Ｖｅを出力する。後段増幅部４０Ｂは信号出力パッド４１ｂ，４１ｃに接続されており、差動電圧信号Ｖｅは信号出力パッド４１ｂ，４１ｃに提供される。 The post-amplifier 40B includes an output buffer 49. The output buffer 49 outputs the differential voltage signal Ve by receiving and amplifying the differential voltage signal Vd. The post-amplifier 40B is connected to the signal output pads 41b and 41c, and the differential voltage signal Ve is provided to the signal output pads 41b and 41c.

以上の構成を備える光受信モジュール１Ａの製造方法について説明する。図５は、光受信モジュール１Ａの製造方法を示すフローチャートである。まず、集積型増幅素子３２に含まれる各セル４０の検査を行う（工程Ｓ１）。図６（ａ）〜図６（ｃ）は、集積型増幅素子３２の各セル４０にプローブを順に当てて検査を行う様子を示す。この検査工程では、図６（ａ）〜図６（ｃ）に示されるように、信号の入出力を行う第１のプローブ８１を信号入出力パッド４１に接触させると同時に、電源供給を行う第２のプローブ８２を電源パッド４２に接触させる。 A method of manufacturing the optical receiving module 1A having the above configuration will be described. FIG. 5 is a flowchart showing a method for manufacturing the optical receiver module 1A. First, each cell 40 included in the integrated amplification element 32 is inspected (step S1). FIG. 6A to FIG. 6C show a state in which a probe is sequentially applied to each cell 40 of the integrated amplification element 32 for inspection. In this inspection step, as shown in FIGS. 6A to 6C, the first probe 81 for inputting / outputting a signal is brought into contact with the signal input / output pad 41, and at the same time, the first power supply is performed. The second probe 82 is brought into contact with the power supply pad 42.

より詳細には、プローブ８１は、電流信号Ｉａ（図４参照）を模擬する電流を入力するプローブ８１ａと、差動電圧信号Ｖｅ（図４参照）を取り出すプローブ８１ｂとによって構成される。プローブ８１ａは、図２に示された、辺５１ａに沿って並ぶＧＮＤパッド４３、信号入力パッド４１ａ、及びＧＮＤパッド４３にそれぞれ接触する３本の針を少なくとも有する。プローブ８１ｂは、図２に示された、辺５１ｂに沿って並ぶＧＮＤパッド４３、信号出力パッド４１ｂ、ＧＮＤパッド４３、信号出力パッド４１ｃ、及びＧＮＤパッド４３にそれぞれ接触する５本の針を少なくとも有する。また、プローブ８２は、辺５２ａ側の辺に沿って配置された、ＧＮＤパッド４６、第１の電源パッド４２ａ、及び第２の電源パッド４２ｂにそれぞれ接触する３本の針を少なくとも有する。 More specifically, the probe 81 includes a probe 81a that inputs a current that simulates the current signal Ia (see FIG. 4) and a probe 81b that extracts a differential voltage signal Ve (see FIG. 4). The probe 81a has at least three needles that are in contact with the GND pad 43, the signal input pad 41a, and the GND pad 43 arranged along the side 51a shown in FIG. The probe 81b includes at least five needles that are in contact with the GND pad 43, the signal output pad 41b, the GND pad 43, the signal output pad 41c, and the GND pad 43 arranged along the side 51b shown in FIG. . In addition, the probe 82 has at least three needles that are arranged along the side on the side 52a side and respectively contact the GND pad 46, the first power supply pad 42a, and the second power supply pad 42b.

この検査工程では、プローブ８１ａ、８１ｂ、及び８２同士の相対的な位置が固定された検査装置を用いて、Ｎ個のセル４０のそれぞれに対して順に検査を行う。すなわち、まず図６（ａ）に示されるように一端に位置するセル４０（例えば第１のセル４０）の検査を行ったのち、図６（ｂ）に示されるようにプローブ８１ａ、８１ｂ、及び８２を移動させてその隣のセル４０の検査を行う。このように隣のセル４０へプローブ８１ａ、８１ｂ、及び８２を移動させながら検査を行い、最後に、他端に位置するセル４０（例えば第２のセル４０）の検査を行う。こうして、各セル４０の検査が完了する。 In this inspection step, each of the N cells 40 is inspected in turn using an inspection apparatus in which the relative positions of the probes 81a, 81b, and 82 are fixed. That is, first, after inspecting a cell 40 located at one end (for example, the first cell 40) as shown in FIG. 6A, probes 81a, 81b, and The next cell 40 is inspected by moving 82. In this way, inspection is performed while moving the probes 81a, 81b, and 82 to the adjacent cell 40, and finally, the cell 40 (for example, the second cell 40) located at the other end is inspected. Thus, the inspection of each cell 40 is completed.

次に、集積型増幅素子３２を筐体２１内部に組み込み、第１のセル４０の電源パッド４２ａ，４２ｂ、及び第２のセル４０の電源パッド４５ａ，４５ｂのそれぞれに対してワイヤボンディングを行う（工程Ｓ２）。具体的には、これらの電源パッド４２ａ，４２ｂ，４５ａ，４５ｂと、図２に示された配線基板３７との間に、ワイヤ配線３５を実装する。このとき、信号入力パッド４１ａ、信号出力パッド４１ｂ，４１ｃ及び他のパッドについても同様に、ワイヤ配線６１，３３等を実装してもよい。 Next, the integrated amplifying element 32 is incorporated into the housing 21, and wire bonding is performed to each of the power pads 42a and 42b of the first cell 40 and the power pads 45a and 45b of the second cell 40 (see FIG. Step S2). Specifically, the wire wiring 35 is mounted between these power supply pads 42a, 42b, 45a, 45b and the wiring board 37 shown in FIG. At this time, the wire wirings 61, 33 and the like may be similarly mounted on the signal input pad 41a, the signal output pads 41b, 41c, and other pads.

続いて、筐体２１内の他の部品を組み込む（工程Ｓ３）。その後、レセプタクル部１１の光軸が受光素子２９の光軸に合致するように光軸調整を行ったのち、スリーブ取付部２３を介してレセプタクル部１１を筐体２１の前面に取り付ける（工程Ｓ４）。最後に筐体２１の蓋体２１ｃを取り付け、光受信モジュール１Ａが完成する。 Subsequently, other components in the housing 21 are assembled (step S3). Thereafter, the optical axis is adjusted so that the optical axis of the receptacle 11 coincides with the optical axis of the light receiving element 29, and then the receptacle 11 is attached to the front surface of the casing 21 via the sleeve attachment 23 (step S4). . Finally, the lid 21c of the housing 21 is attached, and the optical receiving module 1A is completed.

以上に説明した本実施形態の集積型増幅素子３２によって得られる効果について、従来の集積型増幅素子が有する課題とともに説明する。図７は、従来の集積型増幅素子１００Ａのパッド配置を示す平面図である。図７に示されるように、従来の集積型増幅素子１００Ａは、ワイヤ配線が接続されてセル４０に電源電圧を供給する実装用電源パッド１０２を２組有する。一組の電源パッド１０２は半導体基板の辺５２ａに沿って配置され、他の一組の電源パッド１０２は半導体基板の辺５２ｂに沿って配置される。複数のセル４０は、２組のうち何れかの電源パッド１０２に、集積型増幅素子１００Ａの内部において接続される。 The effects obtained by the integrated amplifier 32 of the present embodiment described above will be described together with the problems of the conventional integrated amplifier. FIG. 7 is a plan view showing a pad arrangement of a conventional integrated amplification element 100A. As shown in FIG. 7, the conventional integrated amplification element 100 </ b> A has two sets of mounting power supply pads 102 that are connected to wire wirings and supply a power supply voltage to the cell 40. One set of power supply pads 102 is arranged along the side 52a of the semiconductor substrate, and another set of power supply pads 102 is arranged along the side 52b of the semiconductor substrate. The plurality of cells 40 are connected to one of the power pads 102 of the two sets inside the integrated amplification element 100A.

このような集積型増幅素子１００Ａにおいて、複数のセル４０を順に検査する際には、図８（ａ）〜図８（ｃ）に示されるように、信号入出力を行うプローブ８１と、電源供給を行うプローブ８２とをそれぞれ独立して移動させる必要がある。従って、検査工程が煩雑になるという問題がある。これに対し、例えば図９に示される集積型増幅素子１００Ｂのように、検査時に電源を供給するための電源パッド４２を複数のセル４０のそれぞれに設けることが考えられる。これにより、プローブ８１及び８２の相対的な位置が固定された検査装置を用いて複数のセル４０のそれぞれに対して順に検査を行うことができ、各セル４０の検査を容易化することができる。 In such an integrated amplifying element 100A, when inspecting a plurality of cells 40 in order, as shown in FIGS. 8A to 8C, a probe 81 for inputting and outputting signals, and power supply It is necessary to independently move the probes 82 for performing the above. Therefore, there is a problem that the inspection process becomes complicated. On the other hand, for example, like the integrated amplifier element 100B shown in FIG. 9, it is conceivable to provide each of the plurality of cells 40 with a power pad 42 for supplying power at the time of inspection. Thereby, it can test | inspect with respect to each of the several cell 40 in order using the test | inspection apparatus with which the relative position of the probes 81 and 82 was fixed, and can test | inspect each cell 40 easily. .

この場合、集積型増幅素子１００Ｂを光受信モジュール１Ａに実装した後に各セル４０の電源パッド４２に電源を供給するためには、各セル４０において電源パッド４２の位置を例えば辺５２ａ寄りに偏らせるとともに、複数のセル４０の電源パッド４２のうち辺５２ａに最も近い電源パッド４２にワイヤ配線を接続し、該電源パッド４２から他の電源パッド４２に向けて配線１０３を設けるとよい。しかしながら、本発明者の知見によれば、このような構成では各セル４０の増幅回路に他のセル４０の増幅回路からのノイズが配線１０３を介して回り込み、動作の安定が妨げられる。 In this case, in order to supply power to the power supply pad 42 of each cell 40 after the integrated amplification element 100B is mounted on the optical receiving module 1A, the position of the power supply pad 42 in each cell 40 is biased toward, for example, the side 52a. At the same time, it is preferable to connect a wire wiring to the power supply pad 42 closest to the side 52 a among the power supply pads 42 of the plurality of cells 40 and provide the wiring 103 from the power supply pad 42 to the other power supply pads 42. However, according to the knowledge of the present inventor, in such a configuration, the noise from the amplifier circuit of another cell 40 wraps around the amplifier circuit of each cell 40 via the wiring 103, and the stability of the operation is hindered.

これに対し、本実施形態の集積型増幅素子３２では、複数のセル４０のうち少なくとも２つのセル（第１及び第２のセル４０）において、ボンディングワイヤによって外部と電気的に接続される実装用電源パッド（第１のセル４０の電源パッド４２ａ，４２ｂ及び第２のセル４０の電源パッド４５ａ，４５ｂ）が設けられている。そして、他のセル４０には、第１及び第２のセル４０のうち何れかの実装用電源パッドから配線を経由して電源が供給される。これにより、２つのセル４０から他のセル４０に電源を供給できるので、１つのセル４０から他のセル４０に電源を供給する場合（図９参照）と比較して、１本の配線から電源供給を受けるセル４０の個数を少なくできる。これにより、各セル４０の増幅回路に他のセル４０の増幅回路から回り込むノイズを低減することができる。 On the other hand, in the integrated amplification element 32 of the present embodiment, in at least two cells (first and second cells 40) of the plurality of cells 40, for mounting that is electrically connected to the outside by bonding wires. Power supply pads (power supply pads 42a and 42b of the first cell 40 and power supply pads 45a and 45b of the second cell 40) are provided. The other cells 40 are supplied with power from one of the first and second cells 40 via the wiring from the mounting power supply pad. As a result, power can be supplied from the two cells 40 to the other cells 40, so that power can be supplied from one wiring compared to the case where power is supplied from one cell 40 to the other cells 40 (see FIG. 9). The number of cells 40 to be supplied can be reduced. Thereby, the noise which wraps around from the amplifier circuit of the other cell 40 to the amplifier circuit of each cell 40 can be reduced.

また、図１０に示されるように、単純に配線１０３を分離して１本の配線１０３に接続される電源パッド４２の個数を抑えるとノイズは低減するが、一部の電源パッド４２についてはワイヤ配線の接続が困難となり電源電圧を供給できないおそれがある。これに対し、本実施形態では第２のセル４０の実装用電源パッド４５ａ，４５ｂが検査用の電源パッド４２とは別個に設けられているので、各セル４０において電源パッド４２の位置を第１のセル４０側の辺寄りに偏らせた場合であっても、第２のセル４０に対してワイヤボンディングを容易に行うことができる。 Also, as shown in FIG. 10, noise is reduced by simply separating the wiring 103 and reducing the number of power supply pads 42 connected to one wiring 103, but some power supply pads 42 are wire-free. It may be difficult to connect the wiring and supply the power supply voltage. On the other hand, in the present embodiment, the mounting power pads 45a and 45b of the second cell 40 are provided separately from the power pad 42 for inspection, so that the position of the power pad 42 in each cell 40 is the first position. Even when it is biased toward the cell 40 side, wire bonding can be easily performed on the second cell 40.

また、本実施形態のように、複数のセル４０の電源パッド４２は、複数のセル４０の同じ領域にそれぞれ配置されてもよい。これにより、各セル４０に共通のプローブを用いて増幅回路の検査を行うことができる。 Further, as in the present embodiment, the power pads 42 of the plurality of cells 40 may be disposed in the same region of the plurality of cells 40, respectively. As a result, the amplifier circuit can be inspected using a probe common to each cell 40.

また、本実施形態のように、辺５２ａ側の（Ｎ／２）個のセル４０のうち第１のセル４０を除く他のセル４０の電源パッド４２は、第１のセル４０の電源パッド４２と電気的に接続されており、辺５２ｂ側の（Ｎ／２）個のセル４０の電源パッド４２は実装用電源パッド４５ａ，４５ｂと電気的に接続されてもよい。これにより、配線に接続されるセル４０の個数を等しくして、各セル４０への他のセル４０からのノイズを均等に低減することができる。 Further, as in the present embodiment, the power pads 42 of the other cells 40 other than the first cell 40 among the (N / 2) cells 40 on the side 52 a side are the power pads 42 of the first cell 40. The power pads 42 of the (N / 2) cells 40 on the side 52b side may be electrically connected to the mounting power pads 45a and 45b. Thereby, the number of cells 40 connected to the wiring can be made equal, and noise from other cells 40 to each cell 40 can be reduced evenly.

また、本実施形態の光受信モジュール１Ａの製造方法によれば、プローブ８１，８２の相対位置が固定された検査装置を用いて複数のセル４０の検査を順に行うことにより、各セル４０の検査を容易に行うことができる。そして、第１のセル４０の電源パッド４２ａ，４２ｂ及び実装用電源パッド４５ａ，４５ｂのそれぞれに対してワイヤボンディングを行うことにより、半導体基板の両側の辺５２ａ，５２ｂから電源を供給できるので、１本の配線に接続されるセル４０の個数を少なくし、各セル４０への他のセル４０からのノイズを低減することができる。 Further, according to the method for manufacturing the optical receiver module 1A of the present embodiment, the inspection of each cell 40 is performed by sequentially inspecting the plurality of cells 40 using the inspection apparatus in which the relative positions of the probes 81 and 82 are fixed. Can be easily performed. Since power can be supplied from the sides 52a and 52b on both sides of the semiconductor substrate by wire bonding to the power pads 42a and 42b and the mounting power pads 45a and 45b of the first cell 40, respectively, The number of cells 40 connected to the book wiring can be reduced, and noise from other cells 40 to each cell 40 can be reduced.

本発明による集積型増幅素子および増幅装置の製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態では各増幅回路が前段増幅部および後段増幅部を有する場合を例示したが、各増幅回路は単一の増幅部からなってもよく、３つ以上の増幅部を有してもよい。従って、各増幅回路の電源パッドの個数も、１つのみであってもよく、３つ以上であってもよい。 The manufacturing method of the integrated amplifying element and the amplifying apparatus according to the present invention is not limited to the above-described embodiment, and various other modifications are possible. For example, in the above-described embodiment, the case where each amplifier circuit has a front-stage amplifier and a rear-stage amplifier is illustrated, but each amplifier circuit may be composed of a single amplifier, and has three or more amplifiers. Also good. Therefore, the number of power supply pads of each amplifier circuit may be only one, or may be three or more.

１Ａ…光受信モジュール、１１…レセプタクル部、１２…パッケージ部、１３…端子部、１４…スリーブ、１５…ジョイントスリーブ、１６…ホルダ、１７…スタブ、１８…レンズ、１９…光学窓、２１…筐体、２３…スリーブ取付部、２５…支持基板、２６…光分波器、２７…反射器、２８…レンズ、２９…受光素子、３０…サブマウント、３１…基板、３２…集積型増幅素子、３３，３５，３６，３９…ワイヤ配線、３７…配線基板、４０…セル４０Ａ…前段増幅部、４０Ｂ…後段増幅部、４１…信号入出力パッド、４１ａ…信号入力パッド、４１ｂ，４１ｃ…信号出力パッド、４２，４５ａ，４５ｂ…電源パッド、４３，４６…ＧＮＤパッド、４６ａ〜４６ｄ…配線、４８ａ，４８ｂ…バッファ、４９…出力バッファ、５０…半導体基板、５１ａ，５１ｂ，５２ａ，５２ｂ…辺、６１，６２，６６〜６９…ワイヤ配線、７２〜７５…キャパシタ、８１，８２…プローブ。 DESCRIPTION OF SYMBOLS 1A ... Optical receiver module, 11 ... Receptacle part, 12 ... Package part, 13 ... Terminal part, 14 ... Sleeve, 15 ... Joint sleeve, 16 ... Holder, 17 ... Stub, 18 ... Lens, 19 ... Optical window, 21 ... Housing Body, 23 ... sleeve mounting portion, 25 ... support substrate, 26 ... optical demultiplexer, 27 ... reflector, 28 ... lens, 29 ... light receiving element, 30 ... submount, 31 ... substrate, 32 ... integrated amplification element, 33, 35, 36, 39 ... wire wiring, 37 ... wiring board, 40 ... cell 40A ... front stage amplification unit, 40B ... rear stage amplification unit, 41 ... signal input / output pad, 41a ... signal input pad, 41b, 41c ... signal output Pad, 42, 45a, 45b ... Power supply pad, 43, 46 ... GND pad, 46a-46d ... Wiring, 48a, 48b ... Buffer, 49 ... Output buffer, 50 ... Semiconductor substrate , 51a, 51b, 52a, 52 b ... sides 61,62,66～69 ... wire wiring, 72-75 ... capacitor, 81 ... probe.

Claims

A method for manufacturing an amplification device including an integrated amplification element,
A plurality of cells each including an amplifier circuit are arranged in a certain direction on a semiconductor substrate of the integrated amplifier element ,
Each of the plurality of cells is provided with an inspection power supply pad for supplying power during inspection , and a signal input / output pad .
The inspection power pads of the plurality of cells are respectively disposed in the same region of the plurality of cells,
The signal input / output pads of the plurality of cells are respectively disposed in the same region of the plurality of cells,
Among the plurality of cells, the first cell and the second cell are provided with a mounting power supply pad electrically connected to the outside by a bonding wire,
The mounting power supply pad of any one of the first cell and the second cell supplies power to the third cell via a wiring,
The mounting power supply pad of the second cell is provided separately from the inspection power supply pad of the second cell;
The manufacturing method is
Inspecting the integrated amplifying element performed by bringing a first probe into contact with the power supply pad for inspection of each of the plurality of cells and bringing a second probe into contact with the signal input / output pad of each of the plurality of cells. A method for manufacturing an amplifying device, comprising: an inspection step that is sequentially performed on each of the plurality of cells using an inspection device in which a relative position between the first and second probes is fixed.

Wherein said mounting power supply pads of the first cell, also serves as the inspection power pad, manufacturing method for amplifying apparatus according to claim 1.

The method for manufacturing an amplifying device according to claim 1, further comprising a step of wire bonding to each of the mounting power supply pads of the first cell and the second cell.