JP6584885B2 - 雑音除去機能を有する機器 - Google Patents

Description

本発明の実施形態は、雑音除去機能を有する機器に関する。

一般的には、熱雑音は、平均化することで除去可能である。しかしながら、熱雑音以外の雑音については、平均化処理では除去することができない。

特開２０１４−１７８０４号公報

実施形態は、熱雑音以外の雑音の発生を検出して、雑音を除去した信号を発生することができる雑音除去機能を有する機器を提供することを目的とする。

実施形態の雑音除去機能を有する機器は、熱雑音以外の雑音成分が離散的に含まれる信号を発生する信号発生器と、前記信号発生器の出力の履歴を用いて、前記信号発生器の出力に離散的に含まれる前記熱雑音以外の雑音成分を検出する雑音検出部と、前記信号発生器の出力から前記雑音検出部が検出した雑音成分を除去する信号補正部とを具備する。

第１の実施の形態に係る雑音除去機能を有する機器を示す回路図。 図１の雑音除去機能を有する機器によって構成可能な機器の一例を示す図表。 第２の実施の形態を示す回路図。 図３中の発振器３０の具体的な回路構成の一例を示す回路図。 検出器４０において発生する補正値出力を説明するための波形図。 検出器４０において発生する補正値出力を説明するための波形図。 検出器４０において発生する補正値出力を説明するための波形図。 検出器４０において発生する補正値出力を説明するための波形図。 図５Ａの基準発振出力ｆ０の周波数を説明するための説明図。 図５Ａに対応した補正値出力の一例を示す波形図。 本発明の第３の実施の形態を示すブロック図。 横軸に時間をとり縦軸に発振器３０からの基準発振出力をとって、ＲＴＳ雑音の影響による発振周波数制御情報の変動分をループフィルタ５３によって減衰させる様子を説明するための波形図。 検出器７０からの補正値出力を説明するための説明図。 第４の実施の形態を示す回路図。 補正値出力を説明するための説明図。 第５の実施の形態を示すブロック図。 信号発生器である基準電圧・電流源の具体的な構成の一例を示す回路図。 端子Ｏ１，Ｏ２間に現れる定電圧に熱雑音以外の雑音が混入した場合の例を示す波形図。 トランジスタＴ３のドレインに現れる定電流に熱雑音以外の雑音が混入した場合の例を示す波形図。 第６の実施の形態を示すブロック図。 横軸に時間をとり縦軸に電圧をとって、比較補正回路９２の動作を説明するための波形図。 横軸に時間をとり縦軸に電圧をとって、比較補正回路９２の動作を説明するための波形図。 第７の実施の形態を示すブロック図。 変形例に採用される信号発生器を示す回路図。

以下、図面を参照して本発明の実施の形態について詳細に説明する。
（第１の実施の形態）
図１は第１の実施の形態に係る雑音除去機能を有する機器を示す回路図である。信号発生器１０は、各種信号を発生する。信号発生器１０が発生する信号は、電圧、電流、位相、周波数等によって情報を伝達するものである。この信号には、熱雑音が含まれると共に、熱雑音以外の雑音、例えば、ＲＴＳ雑音、ＢＴＩ雑音、ＨＣＩ雑音、ＴＤＤＢ雑音等が含まれる。信号発生器１０からの各種信号は、信号補正器２０に与えられる。

各種電子・電気機器においては、雑音の影響をキャンセルする仕組みを備えたものがある。例えば、ＰＬＬ回路においては、ＰＬＬループ中のループフィルタ（ＬＰＦ）によって雑音を除去することができる。しかし、この種のフィルタによって除去できる雑音は、自由電子による熱運動（ブラウン運動）によって生じる熱雑音（ホワイトノイズ）である。

例えば、トランジスタには、低い周波数で予測できない変化をするフリッカ雑音が発生する。フリッカ雑音は１／ｆ雑音とも呼ばれ、例えば、ＲＴＳ（Random Telegraph Signal）雑音がフリッカ雑音の原因となる。ＲＴＳ雑音は、ＭＯＳトランジスタのチャネル内を移動するキャリア（電子/正孔）の一つが、ゲート絶縁膜中などに存在するトラップ準位に捕獲されることで生じると考えられており、閾値電圧の変動が生じて、トランジスタを用いた回路の誤動作がランダムに発生する。

また、熱雑音以外の雑音としては、ＲＴＳ雑音の他に、ＢＴＩ（Bias Temperature Instability）雑音やＨＣＩ（Hot Carrier Injection）雑音やＴＤＤＢ（Time Dependent Dielectric Breakdown）雑音等もある。これらの雑音も、ＲＴＳ雑音と同様に、変動を予測することができない低周波の雑音として電子機器の出力等に重畳される。例えば、シリコン発振器においては、ＲＴＳ雑音、ＢＴＩ雑音、ＨＣＩ雑音、ＴＤＤＢ雑音等の雑音（以下、熱雑音以外の雑音という）によって、発振周波数が変動する等の不具合が生じる。

信号補正器２０は、雑音検出器２１を有している。なお、雑音検出器２１は信号補正器２０の外部に設けられることもある。雑音検出器２１は、信号発生器１０からの信号に含まれる熱雑音以外の雑音を検出する。信号補正器２０は、雑音検出器２１の検出結果を用いて、信号発生器１０からの信号に含まれる雑音成分を除去して、出力信号として出力するようになっている。

図２は図１の雑音除去機能を有する機器によって構成可能な機器の一例を示す図表である。例えば、図１の雑音除去機能を有する機器をシリコン発振器に適用した場合には、信号発生器１０は、発振器によって構成することができる。このような発振器は、熱雑音以外の雑音である１／ｆ雑音を含む発振出力を発生する。また、シリコン発振器では、図１の雑音検出器２１を位相検出器によって構成することができる。この位相検出器は、発振器の出力のエッジのずれを検出する。また、シリコン発振器では、図１の信号補正器２０をＡＤＰＬＬ（All-Digital Phase Locked Loop）によって構成することができる。ＡＤＰＬＬは、位相検出器によって検出されたエッジのずれを補正することで、１／ｆ雑音を除去した発振出力を出力する。

同様に、図１の雑音除去機能を有する機器をイメージセンサに適用した場合には、信号発生器１０は、センサーの画素部と初段増幅器によって構成することができる。このようなセンサーの画素部と初段増幅器は、熱雑音以外の雑音である１／ｆ雑音（ランダム雑音）を含む画像信号を発生する。また、イメージセンサでは、図１の雑音検出器２１をランダム雑音検出器によって構成することができる。このランダム雑音検出器は、画像信号に含まれる１／ｆ雑音を検出する。また、イメージセンサでは、図１の信号補正器２０を画像処理部によって構成することができる。画像処理部は、ランダム雑音検出器によって検出された１／ｆ雑音を除去した画像信号を出力する。

同様に、図１の雑音除去機能を有する機器を基準電圧・電流源に適用した場合には、信号発生器１０は、バンドギャップリファレンスによって構成することができる。このようなバンドギャップリファレンスは、熱雑音以外の雑音であるフリッカ雑音を含む基準電圧、基準電流を発生する。また、基準電圧・電流源では、図１の雑音検出器２１を電位差検知器によって構成することができる。この電位差検知器は、電圧、電流に含まれるＲＴＳ雑音を検出する。また、基準電圧・電流源では、図１の信号補正器２０を電圧・電流補正器によって構成することができる。電圧・電流補正器は、電位差検知器によって検出されたＲＴＳ雑音を除去した信号を出力する。

本実施の形態においては、信号発生器１０は、信号発生器１０を構成するトランジスタの一部又は全部が、十分に小さいトランジスタサイズで構成されている。例えば、十分に小さいサイズのトランジスタとは、概ね６５ｎｍ以下のプロセスルールに従って製造された最小サイズに近い大きさで作成したトランジスタをいう。

このように十分に小さいサイズのトランジスタ（以下、縮小化トランジスタという）においては、ＲＴＳ雑音の発生源の数が比較的少ない。縮小化トランジスタを採用すると、トラップ順位に捕獲されるキャリアの数が十分に少なくなる。即ち、雑音の発生源の数が減少する。これにより、縮小化トランジスタに生じるＲＴＳ雑音は、離散的に生じるようになる。また、縮小化トランジスタにおいては、電流や電圧等の出力レベルが十分に小さく、ＲＴＳ雑音が出力に与える影響が大きい。即ち、ＲＴＳ雑音が発生した場合とそうでない場合とで、縮小化トランジスタの出力の差は大きい。このように、縮小化トランジスタの出力は、ＲＴＳ雑音が離散的に発生するとともに、ＲＴＳ雑音が発生した場合とそうでない場合とで出力が著しく異なることから、ＲＴＳ雑音の発生の検出が容易となる。

例えば、信号発生器１０の出力が電圧変化により情報を伝達するものである場合には、ＲＴＳ雑音が発生した場合とそうでない場合とで信号発生器１０の出力電圧のレベルが著しく異なることになる。また、信号発生器１０の出力が周波数により情報を伝達するものである場合には、ＲＴＳ雑音が発生した場合とそうでない場合とで信号発生器１０の出力周波数が著しく異なることになる。これにより、ＲＴＳ雑音を容易に検出することができるようになる。

なお、ＲＴＳ雑音について、数学的な考察を行った文献としては、Moments and Polyspectra of the Discrete-Time Random Telegraph Signal(Bernard Picinbono, Fellow, IEEE)がある。また、ＲＴＳ雑音の測定については、文献Random Telegraph Noise of Deep-Submicrometer MOSFET’s（K.K. HUNG, P. K. KO, CHENMING HU, SENIOR MEMBER, IEEE, AND YIU CHUNG CHENG, MEMBER, IEEE）に詳述されている。

なお、ＲＴＳ雑音に限らず、熱雑音以外の他の雑音についても、縮小化トランジスタを採用することで、熱雑音以外の雑音の発生源の数を減少させ、熱雑音以外の雑音を離散的に発生させるとともに、熱雑音以外の雑音が発生した場合とそうでない場合とで出力の変化を大きくして、熱雑音以外の雑音の発生の検出を容易にすることができる。

例えば、ＢＴＩ雑音は、その劣化メカニズムは現時点で完全に解明されていないが、電圧印加や高温によりトランジスタの閾値が変動する現象である事が知られている。縮小化トランジスタを採用することで、ＢＴＩ雑音の発生源の数を減少させることができる。また、ＢＴＩ雑音による縮小化トランジスタの閾値の感度が大きい。つまり、縮小化トランジスタを採用することで、ＢＴＩ雑音の検出が容易となる。

また、ＨＣＩ雑音は、チャネル内のキャリアがチャネル方向の電界から大きなエネルギーを得て、ゲート絶縁膜界面のエネルギー障壁を越えて膜中に注入されることにより閾値変動等を生じさせるものである。ＨＣＩ雑音についても、縮小化トランジスタを採用することで、発生源の数を減少させることができる。また、ＨＣＩ雑音による縮小化トランジスタの閾値の感度が大きい。つまり、ＨＣＩ雑音についても、縮小化トランジスタを採用することで、雑音の検出が容易となる。

また、ＴＤＤＢ雑音は、ゲート絶縁膜に絶縁耐圧以下の電界を印加している場合でも、長時間に及ぶと絶縁膜が劣化して破壊に至ることにより発生する雑音である。このＴＤＤＢ雑音についても、縮小化トランジスタを採用することで、雑音の検出が容易となる。

即ち、従来、トランジスタサイズを大きくすることで、フリッカ雑音を抑制するようになっていたが、本実施の形態においては、トランジスタサイズを縮小化することで、熱雑音以外の雑音を離散的に発生させてその検出を容易にするものである。

このように構成された実施の形態においては、信号発生器１０は、信号を発生して信号補正器２０に出力する。信号発生器１０が出力する信号には、熱雑音と熱雑音以外の雑音とが含まれる。

雑音検出器２１は、信号発生器１０の一部又は全部のトランジスタが縮小化トランジスタによって構成されていることから、熱雑音以外の雑音が離散的に発生するので、熱雑音以外の雑音の検出が可能である。例えば、雑音検出器２１は、信号発生器１０からの信号を順次記憶し、信号の変化量を検出する。雑音検出器２１は、信号の変化量が所定の閾値よりも大きくなった場合には、熱雑音以外の雑音が検出されたものと判定する。

仮に、信号発生器１０に採用されるトランジスタが十分に大きいサイズのトランジスタである場合には、熱雑音以外の雑音は連続的に発生するとともに信号に与える影響は比較的小さく、この雑音による信号の変化量は比較的小さい。このため、熱雑音以外の雑音の検出は容易ではない。

これに対し、信号発生器１０には縮小化トランジスタが採用されており、この場合には、熱雑音以外の雑音は離散的に発生するとともに信号への影響は比較的大きく、雑音によって信号は比較的大きく変化する。雑音検出器２１は、この変化量が閾値を超えたか否かによって、熱雑音以外の雑音を容易に検出することができる。

信号補正器２０は、雑音検出器２１が検出した熱雑音以外の雑音成分を信号発生器１０の出力から除去して、熱雑音以外の雑音を除去した出力信号を出力する。出力信号から熱雑音以外の雑音であるＢＴＩ雑音、ＨＣＩ雑音及びＴＤＤＢ雑音等を除去した場合には、極めて高い精度の信号を得ることができる。例えば、出力信号がクロックである場合には、正確なクロック周波数を得ることができる。

このように本実施の形態においては、信号発生器に採用するトランジスタのサイズを十分に小さくすることによって、熱雑音以外の雑音を離散的に発生させる。また、雑音レベルを信号レベルに比べて十分に大きくする。熱雑音以外の雑音の影響は、トランジスタの微細化が進むにつれて顕在化してきている。熱雑音以外の雑音は、トランジスタサイズを大きくすることで、相対的に影響を軽減することができる。そこで、従来、熱雑音以外の雑音の影響が大きく現れるトランジスタについては、トランジスタサイズを大きくすることで対応していた。

即ち、一般的な信号処理回路においては、トランジスタサイズを大きくすることで、雑音レベルを信号レベルに比べて十分に小さくするように制御するのに対し、本実施の形態においては、熱雑音以外の雑音についてはＳ／Ｎを低下させ、雑音レベルが信号レベルに比べて例えば１/２０〜１/２０００程度に十分に大きくなるように制御する。これにより、変動の予測が困難なＲＴＳ雑音等の熱雑音以外の雑音についても、雑音検出器において検出可能にすることができ、熱雑音以外の雑音を確実に除去した出力信号を得ることができる。
（第２の実施の形態）
図３は第２の実施の形態を示す回路図である。本実施の形態は、ＡＤＰＬＬに適用したものである。

図３において、発振器３０は図１の信号発生器１０に対応し、ＡＤＰＬＬ５０は図１の信号補正器２０に対応し、検出器４０は図１の雑音検出器２１に対応する。発振器３０は、ＡＤＰＬＬ５０が発生する発振出力の元となる低周波の基準発振出力を発生する。

図４は図３中の発振器３０の具体的な回路構成の一例を示す回路図である。

図４において、スイッチＳ１１，Ｓ１３，Ｓ１６は、制御信号φの反転信号である制御信号φバー（以下、／φと記載）のハイレベル（以下、Ｈレベルという）で同時にオンし、制御信号／φのローレベル（以下、Ｌレベルという）で同時にオフする。スイッチＳ１２，Ｓ１４，Ｓ１５は制御信号φのＨレベルで同時にオンし、Ｌレベルで同時にオフする。

スイッチＳ１１，Ｓ１３がオンになると、電流源Ｉ１１からの電流がスイッチＳ１１を介してコンデンサＣ１１に流れて、コンデンサＣ１１の端子電圧が上昇する。こうして、コンパレータ３２の正相入力端に印加される電圧が上昇する。また、電流源Ｉ１２からの電流は、スイッチＳ１３を介して抵抗Ｒ１に流れる。抵抗Ｒ１の電圧降下によって、コンパレータ３２の逆相入力端には、所定の定電圧（基準電圧）が印加される。コンパレータ３２はコンデンサＣ１１の端子電圧が抵抗Ｒ１による基準電圧よりも高くなると、出力をＬレベルからＨレベルに変化させる。

これにより、制御信号／φはＬレベルとなり、制御信号φはＨレベルとなる。そうすると、スイッチＳ１１，Ｓ１３，Ｓ１６はオフとなり、スイッチＳ１２，Ｓ１４，Ｓ１５はオンとなって、コンデンサＣ１２はスイッチＳ１４を介して電流源Ｉ１２からの電流によって充電される。また、抵抗Ｒ１には、電流源Ｉ１１からの電流が流れて電圧降下が生じる。

コンデンサＣ１２の端子電圧はコンパレータ３２の逆相入力端に供給され、抵抗Ｒ１による基準電圧はコンパレータ３２の正相入力端に供給される。コンデンサＣ１２の端子電圧が抵抗Ｒ１による基準電圧を超えると、コンパレータ３２の出力はＨレベルからＬレベルに反転する。これにより、制御信号／φはＨレベルとなり、制御信号φはＬレベルとなる。こうして、スイッチＳ１１，Ｓ１３，Ｓ１６はオンとなり、スイッチＳ１２，Ｓ１４，Ｓ１５はオフとなって、同様の動作を繰り返す。

コンパレータ３２の出力は、コンデンサＣ１１の端子電圧が基準電圧に到達するか又はコンデンサＣ１２の端子電圧が基準電圧に到達する毎に反転することになる。即ち、コンパレータ３２からは、電流源Ｉ１１，Ｉ１２の定電流値及びコンデンサＣ１１，Ｃ１２の容量に基づく端子電圧の変化と、抵抗Ｒ１の抵抗値に基づく基準電圧とに応じた一定周期の発振出力が得られる。この発振出力が基準発振出力としてＡＤＰＬＬ５０に供給されるようになっている。なお、コンパレータ３２の出力はインバータ３３，３４に供給されて、コンパレータ３２の出力が反転する毎に制御信号／φ，φが生成される。

コンパレータ３２にオフセットが生じている場合には、このオフセットの影響によって、コンパレータ３２の出力の反転タイミングが変化する。従って、基準電圧をコンパレータ３２の逆相入力端のみに供給した場合には、オフセット値の相違によって素子毎に発振周波数が変化してしまう。これに対し、図４の回路は、コンパレータ３２の出力が反転する毎に、基準電圧を与えるコンパレータ３２の入力端を切換えている。これにより、コンパレータ３２の出力のＨレベル時とＬレベル時とでオフセットの影響が相殺され、オフセット値の相違に拘わらず発振周波数を一定にすることが可能である。

本実施の形態においては、電流源Ｉ１１，Ｉ１２には、縮小化トランジスタが採用されている。仮に、電流源Ｉ１１，Ｉ１２を、比較的トランジスタサイズが大きいトランジスタにより構成した場合には、発生の予測が困難なフリッカ雑音によって電流量が変動することがある。このような電流源を用いたこの種の発振器では、電流量の変動によって、発振周波数が比較的低い周波数成分で変動してしまう。後述するように、ＡＤＰＬＬでは、このような基準発振出力の低周波の変動によって発振出力も変動してしまう。

これに対し、電流源Ｉ１１，Ｉ１２に縮小化トランジスタを採用すると、発振器３０の発振出力に含まれる熱雑音以外の雑音は、離散的で且つ信号に対して十分に大きい変化として現れる。即ち、発振器３０の発振出力は、熱雑音以外の雑音成分により、比較的大きな周波数変化が離散的に発生することになる。

本実施の形態においては、発振器３０からの基準発振出力に含まれる熱雑音以外の雑音を検出器４０によって検出するようになっている。検出器４０は基準発振出力が与えられる検出部４１を有している。検出部４１は、後述するＤＣＯ５５の出力クロックを時間基準に用いて、基準発振出力の周期を検出し、検出結果を履歴保持メモリ４２に与える。履歴保持メモリ４２は検出結果を保持するとともに検出結果の履歴を検出部４１に出力する。検出部４１は、履歴保持メモリ４２の出力と基準発振出力との比較によって、本来の基準発振出力以外の周期で発生するクロックを熱雑音以外の雑音成分であるものと判定し、当該クロックの影響を補正するための補正値出力を発生してＡＤＰＬＬ５０の補正部５２に出力するようになっている。

なお、検出器４０は、基準発振出力の周波数と比較的大きく異なる周波数で発生するクロックを検出できればよく、種々の構成が考えられる。例えば、検出部４１は、基準発振出力の立ち上がりエッジ間の時間をカウントし、カウント値が比較的大きく異なるエッジのクロックを熱雑音以外の雑音成分であるものと判定してもよい。

ＡＤＰＬＬ５０は、デジタル制御発振器（以下、ＤＣＯという）５５を有している。ＤＣＯ５５は、入力されるデジタル値に応じた発振周波数の発振出力を発生して出力することができるようになっている。ＤＣＯ５５の発振出力は、アキュムレータ５６に供給されるとともに、フリップフロップ５８及び検出器４０の検出部４１にクロック入力として与えられる。フリップフロップ５８は、発振出力のクロックタイミングで基準発振出力をアキュムレータ５１及びフリップフロップ５７のクロック入力端に与える。

アキュムレータ５６はＤＣＯ５５の発振出力をカウントしており、アキュムレータ５６のカウント値は、フリップフロップ５７によって基準発振出力のタイミングで補正部５２の加算器５２ａに出力される。例えば、ＤＣＯ５５の発振出力の周波数が２４００ＭＨｚ、基準発振出力の周波数が４０ＭＨｚであるものとすると、フリップフロップ５７は、アキュムレータ５６のカウント値が６０加算される毎にカウント値（６０，１２０，１８０，…）を補正部５２に出力することになる。即ち、アキュムレータ５６及びフリップフロップ５７は、基準発振出力周波数の何倍の周波数の発振出力が出力されているかを示している。なお、アキュムレータ５６は、リセットされるまでカウント値を積算するように構成してもよく、この場合には、発振出力周波数を基準発振出力周波数で除算した値の倍数の値を基準発振出力に対応する精度で出力することになる。

ＴＤＣ５９は、例えば、発振出力の周期よりも十分に短い遅延時間の複数の遅延素子により構成することができる。ＴＤＣ５９は、ＤＣＯ５５の発振出力と基準発振出力とが与えられ、ＤＣＯ５５の発振出力と基準発振出力との位相差を、遅延素子の遅延時間の精度で求めて乗算器６０に出力する。なお、ＴＤＣ５９は基準発振出力に同期して動作する。ＴＤＣ５９が求めた位相差は遅延素子の遅延時間を単位としており、乗算器６０は、ＴＤＣ５９からの位相差に正規化係数を乗算することで、ＴＤＣ５９が求めた位相差を、基準発振出力周波数に対応した値に正規化する。

こうして、フリップフロップ５７の出力を位相誤差の整数データとし、乗算器６０の出力である基準発振出力の１周期以下の位相差を位相誤差の小数データとする位相誤差データが得られる。この位相誤差データが補正部５２の加算器５２ａに与えられる。また、加算器５２ａには、アキュムレータ５１の出力も与えられる。アキュムレータ５１には、外部から周波数設定データとしてＤＣＯ５５の希望発振出力周波数と基準発振出力周波数との比の値が入力される。アキュムレータ５１は、周波数設定データである比の値を基準発振出力周期で時間積分することで位相差情報に変換するように構成されていてもよい。例えば、希望発振出力周波数が基準発振出力周波数の６０倍である場合には、位相差情報は、フリップフロップ５８の出力毎に６０，１２０，１８０，…となる。アキュムレータ５１は、この位相差情報を位相制御データとして加算器５２ａに出力する。

位相制御データの値と位相誤差データの値との差分は、基準発振出力を基準にして、ＤＣＯ５５の発振周波数を希望発振出力周波数に制御するための情報（発振周波数制御情報）となる。加算器５２ａは、この位相制御データの値と位相誤差データの値との差分に補正値出力を加算して、発振周波数制御情報を得る。加算器５２ａからの発振周波数制御情報は、ループフィルタ５３を介してゲイン調整部５４に与えられて、ＤＣＯ５５の周波数制御に適した係数が付与された後、ＤＣＯ５５の発振周波数の制御データとしてＤＣＯ５５に供給される。こうして、基本的には、位相誤差データと位相制御データとの差分が所定の値、０となるように、ループ制御が行われる。即ち、ＤＣＯ５５からは、基準発振出力周波数と周波数設定データである比の値との乗算結果の周波数の発振出力が得られる。

しかしながら、基準発振出力にはフリッカ雑音が混入しており、位相制御データの値と位相誤差データの値との差分を用いただけでは、基準発振出力周波数の変動によってＤＣＯ５５からの発振出力も変動してしまうことがある。しかし、本実施の形態においては、発振器３０の一部に縮小化トランジスタを採用していることから、基準発振出力に含まれる雑音は、離散的で且つ本来の発振周波数に比べて比較的大きくずれた周波数で発生する可能性が高く、検出部４１において熱雑音以外の雑音の影響を検出可能である。検出部４１は、例えば基準発振出力のエッジ間の時間を求めて熱雑音以外の雑音による周波数の変動を検出し、この変動が発生しない場合と同様の発振出力が得られるように補正値出力を生成して補正部５２に出力する。なお、エッジ間の時間を確認するための基準はＤＣＯ５５からの出力クロックである。

検出部４１は、履歴保持メモリ４２の出力と基準発振出力とを用いて、熱雑音以外の雑音による発振周波数の誤差分を相殺する補正値出力を生成する。例えば、いま、基準発振出力周波数がＲＴＳ雑音の影響によって高い周波数に変動するものとする。この場合には、フリップフロップ５７及びＴＤＣ５９の出力周期が短くなり、位相誤差データが小さい値となる。即ち、ＲＴＳ雑音の影響によって補正部５２において位相制御データから減算する位相誤差データが小さな値となるので、検出部４１は、この位相誤差データの変動分に相当する補正値出力を発生して、この補正値出力を補正部５２によって減算させる。同様に、基準発振出力周波数がＲＴＳ雑音の影響によって低い周波数に変動する場合には、検出部４１は、この場合の位相誤差データの変動分に相当する補正値出力を発生して、この補正値出力を補正部５２によって加算させる。

また、検出部４１は、履歴保持メモリ４２に記憶した値と基準発振出力との比較に際して、基準発振出力周波数とＤＣＯ５５の出力周波数との比または差に相当する成分を履歴保持メモリ４２に保存する。また、検出部４１は、補正値出力を補正部５２の演算に対応する数値に変換するための正規化係数を用いて、補正値出力を正規化した後補正部５２に出力するようになっていてもよい。また、検出部４１は、ＤＣＯ５５の出力に基づいて、補正値出力の出力タイミングが規定されるようになっていてもよい。

補正部５２は、補正値出力が与えられて、発振周波数制御情報を補正する。これにより、補正部５２からは、熱雑音以外の雑音による変動を相殺した発振周波数制御情報が出力される。なお、熱雑音による影響については、ループフィルタ５３によって除去される。こうして、ＤＣＯ５５からは、雑音の影響を受けていない基準発振出力周波数と周波数設定データである比の値との乗算結果の周波数の発振出力を得ることができる。

次に、このように構成された実施の形態の動作について図５Ａ〜図５Ｄ、図６及び図７を参照して説明する。図５Ａ〜図５Ｄは検出器４０において発生する補正値出力を説明するための波形図であり、それぞれ発振器３０からの基準発振出力ｆ０、補正値出力を無視した場合の補正部５２からの補正値Ｖｃ、ループフィルタ５３の出力値Ｖｌ及びＤＣＯ５５の発振周波数ｆｐを示している。図６は図５Ａの基準発振出力ｆ０の周波数を説明するための説明図である。図６の上３段の波形Ｗｖ１〜Ｗｖ３は、それぞれ下３段の波形Ｗｆ１〜Ｗｆ３に対応している。

図６の波形Ｗｖ１は、基準発振出力の電圧の時間変化を示しており、周波数が一定の例を示している。縦軸を周波数にとった図６の波形Ｗｆ１は、波形Ｗｖ１に対応しており、波形Ｗｖ１の周波数がｆｃ（一定）であることを示している。波形Ｗｖ２は、周波数がｆｃの基準発振出力にＲＴＳ雑音が混入し、図６のＲＴＳ発生からＲＴＳ終了までの期間、本来の発振周波数に比べて比較的大きく周波数が低下したことを示している。縦軸を周波数にとった図６の波形Ｗｆ２は、波形Ｗｖ２に対応したものであり、基準発振出力周波数がｆｃからｆＬに一旦低下し更にｆｃに戻ったことを示している。同様に、波形Ｗｖ３は、周波数がｆｃの基準発振出力にＲＴＳ雑音が混入し、図６のＲＴＳ発生からＲＴＳ終了までの期間、本来の発振周波数に比べて比較的大きく周波数が高くなったことを示している。縦軸を周波数にとった図６の波形Ｗｆ３は、波形Ｗｖ３に対応したものであり、基準発振出力周波数がｆｃからｆＨに一旦上昇し更にｆｃに戻ったことを示している。

図５Ａは基準発振出力のこのようなＲＴＳ雑音による変動を示している。即ち、図５Ａの例は、周波数がｆｃの基準発振出力が時間ｔ１において一瞬周波数ｆＨに変化し、時間ｔ２からｔ３の比較的長い期間において周波数ｆＬに低下し、時間ｔ４からｔ５の比較的短い期間において周波数ｆＨに高くなったことを示している。このようにＲＴＳ雑音の影響によって、発生する信号は周波数や電位が基準値から上がったり下がったりする。また、その変化量は必ずしも同じではない。

いま、仮に、検出器４０から補正値出力が出力されないものとする。即ち、補正部５２の加算器５２ａは、アキュムレータ５１からの位相制御データと、乗算器６０及びフリップフロップ５７からの位相誤差データとのみが入力されてこれらの差分を求めるものとする。この場合には、補正部５２からの発振周波数制御情報は、図５Ｂに示すように、基準発振出力の変動を反映したものとなる。

図５Ｂに示す発振周波数制御情報がループフィルタ５３を介してゲイン調整部５４に出力される。発振周波数制御情報は、ループフィルタ５３のフィルタ処理によって、例えば、図５Ｃの太線に示す値Ｖｌに変化する。即ち、ループフィルタ５３によって、発振周波数制御情報に含まれていた時間ｔ１における一瞬の周波数変化はゲイン調整部５４には伝達されない。また、時間ｔ２〜ｔ３及び時間ｔ４〜ｔ５における周波数変化は積分され、なだらかに変化する発振周波数制御情報がゲイン調整部５４に伝達される。

ゲイン調整部５４は入力された発振周波数制御情報のゲイン調整を行った後、発振周波数の制御データとしてＤＣＯ５５に出力する。この結果、ＤＣＯ５５の出力周波数ｆｐは、図５Ｄの太線に示すように、ＲＴＳ雑音の影響により変動したものとなる。

これに対し、本実施の形態においては、図５Ａに示すＲＴＳ雑音による基準発振出力の変動を検出器４０によって検出する。ＲＴＳ雑音は、図５Ａに示すように、離散的で且つ本来の基準発振出力周波数に比べて十分に大きな周波数変化となって現れる。検出器４０は、履歴保持メモリ４２に例えば基準発振出力周期の検出結果を保持しながら、検出部４１において基準発振出力周期の変化を求めることで、比較的容易にＲＴＳ雑音による周波数変化を検出することができる。

検出器４０は、例えば、図５Ａの基準発振周波数の変化と逆特性の補正値出力を発生する。なお、検出部４１からの補正値出力は、正規化係数を用いて補正部４２の演算に対応する数値に変換されている。図７は図５Ａに対応した補正値出力の一例を示す波形図である。図７の補正値出力は、ＲＴＳ雑音によって時間ｔ１、時間ｔ２〜ｔ３、時間ｔ４〜ｔ５において発生した周波数変化の逆特性の値を有するものである。図５Ｂの発振周波数制御情報と図７の補正値出力とを加算することで、ＲＴＳ雑音に基づく基準発振出力周波数の変動を相殺した発振周波数制御情報を得ることができる。

この発振周波数制御情報をループフィルタ５３及びゲイン調整部５４を介して制御データとしてＤＣＯ５５に供給することで、ＤＣＯ５５からは、ＲＴＳ雑音の影響による基準発振出力周波数の変動に拘わらず、安定した発振周波数の発振出力が得られる。

なお、時間ｔ１に対応する補正値出力は、ループフィルタ５３によってゲイン調整部５４には伝達されないので、この部分の補正値出力は基準値のままであってもよい。また、検出器４０は、基準発振周波数の変化と逆特性の補正値出力を発生するものと説明したが、検出器４０から基準発振周波数の変化と同じ特性の補正値出力を出力し、補正部５２において、ＲＴＳ雑音による位相誤差データの変動分を補正値出力によって相殺するように構成してもよいことは明らかである。

また、ＲＴＳ雑音による基準発振出力の変動に基づく位相誤差データが補正部５２に出力されるタイミングと、この基準発振出力の変動分に対応する補正値出力が検出器４０から補正部５２に出力されるタイミングとを一致させるタイミング制御が行われるようになっている。

このように本実施の形態においては、基準発振出力を発生する発振器の一部に縮小化トランジスタを採用して、基準発振出力に含まれる熱雑音以外の雑音を検出可能にし、検出した熱雑音以外の雑音に基づいて位相誤差データを補正しており、ＡＤＰＬＬから雑音の影響を除去した発振出力を得ることができる。
（第３の実施の形態）
図８は本発明の第３の実施の形態を示すブロック図である。図８において図３と同一の構成要素には同一符号を付して説明を省略する。

図７の例は、検出部４１において本来の基準発振出力周波数と実際の基準発振出力周波数との差分、即ち、基準発振出力の周波数の変動分の全量を補正値出力として求めたものである。この場合には、補正値出力は、ＲＴＳ雑音による基準発振出力の変動に即時に反映したものとなり、補正部５２において、ＲＴＳ雑音による基準発振出力の変動を短時間で相殺することができる。しかしながら、この場合には、高速に基準発振出力の周波数の変動分を求める必要があり、誤差が生じやすい。そこで、遮断周波数ｆｒのフィルタによって、補完する手法を採用することも可能であり、本実施の形態はこの場合に適用したものである。

本実施の形態は検出器４０に代えて検出器７０を採用し、加算器７５を追加すると共に、検出器７０からの補正値出力を加算器７５に与えるものである。本実施の形態においては、補正値出力は補正部５２に供給されていない。従って、補正部５２からの発振周波数制御情報には、ＲＴＳ雑音による基準発振出力周波数の変動分が含まれることになる。

本実施の形態においては、ＲＴＳ雑音の影響による発振周波数制御情報の変動分は、所定の遮断周波数に設定されたフィルタを用いて減衰させるようになっている。なお、図８の例では、このフィルタとしてループフィルタ５３を用いる例を示しているが、ループフィルタ５３とは別に所定の遮断周波数に設定されたフィルタを採用するようにしてもよい。

図９は横軸に時間をとり縦軸に発振器３０からの基準発振出力に対応する発振周波数制御情報をとって、ＲＴＳ雑音の影響による発振周波数制御情報の変動分をループフィルタ５３によって減衰させる様子を説明するための波形図である。また、図１０は検出器７０からの補正値出力を説明するための説明図である。

図９の直線は、基準発振出力の変化に対応した発振周波数制御情報の変化を示している。図９は、基準発振出力が、図５Ａと同様に、周波数がｆｃの基準発振出力が比較的長い期間において周波数ｆＬに低下し、比較的短い期間において周波数ｆＨに高くなった場合のものである。本実施の形態では、補正部５２には補正値出力が入力されていないので、図９に示すように、発振周波数制御情報の変化も基準発振出力の変化と同様となる。

この発振周波数制御情報はループフィルタ５３によってフィルタリングされることにより時間積分されて、急峻な変化は滑らかな変化に変形される。即ち、周波数の変化は、ループフィルタ５３によって補正される。図９の斜線部は、ループフィルタ５３による補正部分を示している。

一方、検出器７０の検出部７１は、ＤＣＯ５５からの出力クロックが与えられ、このクロックを時間基準に利用して、履歴を用いて基準発振出力周波数の変化を検出する。更に、本実施の形態においては、検出部７１は、ループフィルタ５３の既知の特性に基づいて、図９の補正特性を算出する。検出部７１は、ループフィルタ５３によっては補正されずに残った変動分を相殺する補正値出力を算出する。

図１０はこの補正値出力を説明するものであり、図１０の斜線領域Ｒ１は、ループフィルタ５３によっては補正することができずに残った変動分を示しており、領域Ｒ２はこの変動分を補正する補正値出力を示している。領域Ｒ１，Ｒ２の面積は同一である。

検出部７１は、ループフィルタ５３の出力に残留するＲＴＳ雑音の影響による発振周波数制御情報の変動分を相殺する補正値出力を発生して、加算器７５に出力する。加算器７５は、ループフィルタ５３の出力に補正値出力を加算することで、発振周波数制御情報に含まれるＲＴＳ雑音による変動分を除去してゲイン調整部５４に出力する。

このように構成された実施の形態においては、ＲＴＳ雑音の影響によって変動した基準発振出力周波数の変動は、発振周波数制御情報にそのまま現れる。発振周波数制御情報に含まれる変動分は、ループフィルタ５３によって一部が補正される。検出器７０は、発振周波数制御情報に含まれるＲＴＳ雑音による変動分のうちループフィルタ５３によっては補正されずに残る変動分を算出し、この変動分を相殺する補正値出力を加算器７５に出力する。

加算器７５は、ループフィルタ５３の出力に補正値出力を加算することで、ループフィルタ５３の出力からＲＴＳ雑音に含まれる変動分を完全に除去してゲイン調整部５４に出力する。

このように本実施の形態においても、第２の実施の形態と同様の効果を得ることができる。本実施の形態においては、ＲＴＳ雑音による変動分の補正量そのものをフィルタによってなまらせることで、雑音の影響を見えなくさせる。本実施の形態においては、所定の遮断周波数を有するフィルタによって雑音の影響を補正している。ループフィルタの他にＲＴＳ雑音の影響を完全に除去するためのフィルタを用いる場合には、このフィルタよりもループフィルタの遮断周波数が低ければ、ＲＴＳ雑音による影響は大きく見えない。特に、本実施の形態は、アナログＰＬＬ等のアナログ補正器に有効である。
（第４の実施の形態）
図１１は第４の実施の形態を示す回路図である。図１１において図３と同一の構成要素には同一符号を付して説明を省略する。本実施の形態は検出器４０に代えて検出器４５を採用した点が第２の実施の形態と異なる。第２の実施の形態においては、発振器３０からの基準発振出力等の履歴を保持することで、熱雑音以外の雑音による影響を検出した。これに対し、本実施の形態は、発振器３０とは異なる発振器４７を用いて、発振器３０における熱雑音以外の雑音による影響を検出するものである。

検出器４５は、検出部４６及び発振器４７によって構成されており、検出部４６には、発振器３０からの基準発振出力と発振器４７からの発振出力とが与えられる。なお、発振器４７は、縮小化トランジスタよりも大きいトランジスタサイズのトランジスタを用いて構成されており、発振器３０からの基準発振出力周波数と所定の比の周波数の発振出力を発生するように構成される。なお、発振器４７にはＲＴＳ雑音の発生部が多数存在し、またその感度が小さくなることから、比較的本来の信号に対する影響が小さいフリッカ雑音が発生する。

即ち、発振器４７からの発振出力周波数は、若干の変動はあるものの略一定である。検出部４６は、発振器４７からの発振出力と基準発振出力とを比較することで、熱雑音以外の雑音により発生する周波数の誤差分を検出する。検出部４６は、検出した誤差分を補正するための補正値出力を生成して補正部５２に出力する。

他の構成は第２の実施の形態と同様である。

次に、このように構成された実施の形態の動作について図１２を参照して説明する。図１２は補正値出力を説明するための説明図である。

図１２の上段は発振器３０からの基準発振出力（発振器出力）を示しており、ＲＴＳ雑音の影響によって、基準となる基準発振出力周波数ｆｃに対して比較的大きく周波数が低下及び増加する期間がある。図１２の下段は発振器４７の発振出力（参照発振器出力）を示しており、発振器４７のこの発振出力を参照値として、発振器３０からの基準発振出力周波数の変動を求める。

即ち、検出器４５は、発振器４７の参照値と基準発振出力周波数ｆｃとの比又は差ｄｒを求める。検出器４５は、発振器３０の周波数が比較的大きく低下した時点における基準発振出力周波数との比又は差ｄ１及び参照値との比又は差ｄ２を求める。検出器４５は、これらの比又は差ｄｒ，ｄ１，ｄ２を用いて、発振周波数制御情報の変動を補正する補正値出力を算出する。同様に、検出器４５は、発振器３０の周波数が比較的大きく増加した時点における基準発振出力周波数との比又は差ｄ３及び参照値との比又は差ｄ４を求める。検出器４５は、これらの比又は差ｄｒ，ｄ３，ｄ４を用いて、発振周波数制御情報の変動を補正する補正値出力を算出する。

こうして、検出器４５は、検出した変動分を相殺するための補正値出力を求めて、補正部５２に出力する。補正部５２はこの補正値出力を用いて、発振周波数制御情報を補正する。こうして、補正部５２からＲＴＳ雑音による変動分が相殺された発振周波数制御情報が得られる。

このように本実施の形態においても、第２の実施の形態と同様の効果を得ることができる。
（第５の実施の形態）
図１３は第５の実施の形態を示すブロック図である。本実施の形態は基準電圧・電流源に適用した例を示している。

図１４は信号発生器である基準電圧・電流源の具体的な構成の一例を示す回路図である。図１４の基準電圧・電流源は、ＲＴＳ雑音等の熱雑音以外の雑音を発生するように構成されている。

図１４の基準電圧・電流源は、ダイオードＤ１、Ｄ２、抵抗Ｒ２〜Ｒ４、トランジスタＴ１〜Ｔ３及びオペアンプＴＡが設けられている。なお、ダイオードＤ１，Ｄ２の有効面積は一般的にＤ１＜Ｄ２である。例えばＤ１：Ｄ２＝１：８やＤ１：Ｄ２＝１：２４である。ダイオードＤ１と抵抗Ｒ２は互いに並列接続され、ダイオードＤ２及び抵抗Ｒ４の直列回路と抵抗Ｒ３は互いに並列接続されている。なお、この抵抗Ｒ２及びＲ３は温度特性調整のための抵抗であり、省略が可能である。

ダイオードＤ１と抵抗Ｒ２の接続点は端子Ｏ１に接続され、ダイオードＤ２及び抵抗Ｒ４の直列回路と抵抗Ｒ３の接続点は端子Ｏ２に接続されている。なお、抵抗Ｒ４の両端の電圧差は下記（１）式で表される。
ln(N)×k T / q …（１）
但し、k:ボルツマン定数、q:電荷素量でありいずれも定数である。またTは絶対温度[K]である。ＮはダイオードＤ１，Ｄ２の有効面積の比率（Ｎ＝Ｄ２／Ｄ１）である。

また、オペアンプＴＡの反転入力端はダイオードＤ１のアノードに接続され、オペアンプＴＡの非反転入力端は抵抗Ｒ４を介してダイオードＤ２のアノードに接続されている。また、オペアンプＴＡの出力端子はトランジスタＴ１〜Ｔ３のゲートに接続され、トランジスタＴ１〜Ｔ３のソースには電源電位Ｖｄｄが印加されている。

トランジスタＴ１のドレインはオペアンプＴＡの反転入力端に接続され、トランジスタＴ２のドレインはオペアンプＴＡの非反転入力端に接続されている。トランジスタＴ３のドレインからは定電流である出力電流Ｉｏが出力される。

オペアンプＴＡにおいて端子Ｏ１，Ｏ２間の電位が比較される。端子Ｏ１、Ｏ２間の電位差がゼロに近づくようにオペアンプＴＡの出力電圧Ｖｃが制御され、トランジスタＴ１〜Ｔ３のゲートに印加される。そして、トランジスタＴ１、Ｔ２のゲートに出力電圧Ｖｃが印加されると、端子Ｏ１を介してダイオードＤ１及び抵抗Ｒ２に電流が供給されるとともに、端子Ｏ２を介してダイオードＤ２及び抵抗Ｒ３に電流が供給される。

温度が上がってダイオードの基準電圧が低下すると、抵抗Ｒ２、Ｒ３に流れる電流は小さくなる。ダイオードＤ１、Ｄ２に流れる電流は抵抗Ｒ４に流れる電流に比例する。抵抗Ｒ４に流れる電流は、上記（１）式に示すように、絶対温度に比例するため、ダイオードＤ１、Ｄ２の電流は正の温度特性を有する。ダイオードＤ１，Ｄ２の電流パスは正の温度特性を有し、抵抗Ｒ２，Ｒ３の電流パスは負の温度特性を有することから、これらを調整する事で出力電流Ｉｏの変動の傾きを調整することができる。

図１４の基準電圧・電流源において、フリッカ雑音の発生源であるトランジスタＴ１〜Ｔ３として縮小化トランジスタを採用することにより、この基準電圧・電流源は、ＲＴＳ雑音等の熱雑音以外の雑音を発生する。例えば、端子Ｏ１，Ｏ２間に現れる定電圧、及び、トランジスタＴ３のドレインに流れる定電流は、いずれもＲＴＳ雑音が離散的で且つ本来の信号に対して比較的大きいレベルで現れる。

図１５Ａは端子Ｏ１，Ｏ２間に現れる定電圧に熱雑音以外の雑音が混入した場合の例を示す波形図であり、図１５ＢはトランジスタＴ３のドレインに現れる定電流に熱雑音以外の雑音が混入した場合の例を示す波形図である。図１５Ａの例では、熱雑音以外の雑音の影響によって、定電圧は、電圧値が一瞬高くなり、所定の比較的長い期間電圧値が低くなり、所定の比較的短い期間電圧値が高くなっている。また、図１５Ｂの例では、熱雑音以外の雑音の影響によって、定電流は、電流値が一瞬高くなり、所定の比較的長い期間電流値が低くなり、所定の比較的短い期間電流値が高くなっている。

図１３において、入力端子８１には図１４の端子Ｏ１，Ｏ２間の定電圧出力が供給される。入力端子８１に供給された電圧は、ＡＤＣ（アナログデジタル変換器）８２を介して比較補正回路８３に与えられる。なお、ＡＤＣ８２としては、高分解能のものが採用され、比較的低いサンプリングレートで動作するものであってもよい。例えば、ＡＤＣ８２としては、逐次比較型（ＳＲＳ型）、デルタシグマ型、パイプライン型等を採用することができる。

比較補正回路８３は、ＡＤＣ８２の出力を履歴メモリ８４に記憶させながら、入力された電圧の変化を検出する。なお、比較補正回路８３には入力端子８１に供給される電圧を発生させる基準電圧・電流源とは別の電圧・電流生成器を有している。その一例として、縮小化トランジスタよりも大きいトランジスタを用いた基準電圧・電流源を用いてもよい。この場合、加減算器８５の出力の補正後の電圧に与える比較補正回路８３内部で発生する微小の熱雑音以外の雑音の影響は、入力端子８１を介して供給される電圧よりも比較補正回路８３で発生する電圧量は十分小さいために影響度が少なくなる。端子Ｏ１，Ｏ２間の定電圧出力は、熱雑音以外の雑音による影響を受けており、離散的且つ比較的大きなレベルで、本来の定電圧が変化する。これにより、比較補正回路８３は、熱雑音以外の雑音による影響によって生じた定電圧出力の変動分を求めることができる。

加減算器８５には入力端子８１に供給された電圧も与えられており、加減算器８５は、入力端子８１を介して入力された定電圧から熱雑音以外の雑音の影響による変動分を除去して出力する。

なお、図１３は電圧源の出力を補正する回路を示したが、電流源の出力を補正する回路も同様に構成可能である。例えば、ＡＤＣ８２を電流入力可能なものに変更したり、電流を分割して、一部を電圧変換して比較するなどの方法が挙げられる。

このように本実施の形態においても、第１の実施の形態と同様の効果が得られる。
（第６の実施の形態）
図１６は第６の実施の形態を示すブロック図である。図１６において図１３と同一の構成要素には同一符号を付して説明を省略する。本実施の形態は、熱雑音以外の雑音による電圧の変動をアナログ検出する例を示している。

入力端子８１には、図１４の端子Ｏ１，Ｏ２間の定電圧出力Ｖが与えられる。この定電圧出力Ｖは、スイッチ９１を介してコンデンサＣ１に印加されると共に、比較補正回路９２及び加減算器９４に供給される。また、コンデンサＣ１の端子電圧は比較補正回路９２に供給される。

いま、所定時刻における定電圧出力Ｖの電圧をＶ（ｔ）、コンデンサＣ１の端子電圧をＶｃ（ｔ）とする。比較補正回路９２は、電圧Ｖ（ｔ），Ｖｃ（ｔ）の差分を求め、求めた差分を履歴メモリ９３に与えて記憶させる。比較補正回路９２は、履歴メモリ９３に記憶された差分の履歴から、差分の変化の割合が所定の閾値よりも大きくなったか否かを検出する。差分の変化の割合が所定の閾値よりも大きくなると、その変化がＲＴＳ雑音の影響によるものと判定して、その変化時点における差分の変化量、即ち、電圧Ｖ（ｔ）と電圧Ｖｃ（ｔ）の差分の変化量を履歴メモリ９３に記憶させると共に電位差出力として加減算器９４に出力する。比較補正回路９２は、ＲＴＳ雑音による影響が発生する毎に、電位差出力を累積して更新し加減算器９４に与える。

加減算器９４は、入力端子８１からの電圧Ｖ（ｔ）から比較補正回路９２からの電位差出力を例えば減算することで、ＲＴＳ雑音による影響を除去した電圧（補正後の電圧）を出力する。

次に、このように構成された実施の形態の動作について図１７Ａ及び図１７Ｂを参照して説明する。図１７Ａ及び図１７Ｂは、横軸に時間をとり縦軸に電圧をとって、比較補正回路９２の動作を説明するための波形図である。

入力端子８１には図１４の端子Ｏ１，Ｏ２間の定電圧出力Ｖが与えられる。コンデンサＣ１は、スイッチ９１のオン期間に定電圧出力Ｖによって充電される。スイッチ９１のオフ期間には、コンデンサＣ１は所定のリーク電流によって端子電圧が低下する。

いま、定電圧出力Ｖが一定値Ｖ１であるものとする。この場合には、比較補正回路９２に供給される電圧Ｖ（ｔ）は、図１７Ａに示すように一定である。一方、コンデンサＣ１の端子電圧Ｖｃ（ｔ）は、図１７Ａに示すように、スイッチ９１のオン時に電圧Ｖ１となり、スイッチ９１のオフ時にはリーク電流によって所定の傾斜で低下する特性となる。

比較補正回路９２は、電圧Ｖ（ｔ）と電圧Ｖｃ（ｔ）との差分を逐次求めて履歴メモリ９３に記憶させる。図１７Ａに示すように、スイッチ９１のオン時には、差分は０であり、スイッチ９１のオフ時には、差分は次第に増加する。この場合には、差分の変化の割合は略一定であり、比較補正回路９２は、定電圧出力Ｖは、熱雑音以外の雑音による影響を受けていないものと判定する。この場合には、比較補正回路９２は、電位差出力を０のままとする。

次に、ＲＴＳ雑音等の熱雑音以外の雑音が定電圧出力Ｖに含まれるものとする。例えば、定電圧出力Ｖ１は、ＲＴＳ雑音の影響によって、所定のタイミングでＶ１からＶ２に上昇し、所定期間後にＶ１に戻るものとする。この場合には、比較補正回路９２に供給される電圧Ｖ（ｔ）は、図１７Ｂに示すように、ＲＴＳ雑音の影響を受けていない期間は電圧Ｖ１となり、ＲＴＳ雑音の影響を受けている期間だけ電圧Ｖ２に上昇する。

一方、コンデンサＣ１の端子電圧Ｖｃ（ｔ）は、図１７Ｂに示すように、スイッチ９１のオン時には電圧Ｖ（ｔ）と同じ電圧となる。即ち、スイッチ９１のオン時には、端子電圧Ｖｃ（ｔ）は、ＲＴＳ雑音の影響を受けていない期間は電圧Ｖ１となり、ＲＴＳ雑音の影響を受けている期間だけ電圧Ｖ２となる。また、スイッチ９１のオフ時には、コンデンサＣ１の端子電圧Ｖｃ（ｔ）は、図１７Ｂに示すように、スイッチ９１のオン時の電圧からリーク電流による所定の傾斜で低下する電圧となる。

比較補正回路９２は、電圧Ｖ（ｔ）と電圧Ｖｃ（ｔ）との差分を逐次求めて履歴メモリ９３に記憶させる。図１７Ｂに示すように、ＲＴＳ雑音の発生時に、電圧Ｖ（ｔ）と電圧Ｖｃ（ｔ）との差分はその直前に比べて急激に増加する。比較補正回路９２は、このタイミングにおいてＲＴＳ雑音の影響により定電圧出力Ｖが変動したものと判定して、このタイミングにおける差分の変化量を履歴メモリ９３に記憶させると共に電位差出力として加減算器９４に出力する。図１７Ｂに示すように、ＲＴＳ雑音の発生時における差分の変化量Ｖｄ１は、Ｖ２−Ｖ１である。

加減算器９４は、定電圧出力Ｖを比較補正回路９２からの電位差出力によって補正する。例えば、加減算器９４は、ＲＴＳ雑音が発生している期間においては、定電圧出力Ｖ２から比較補正回路９２からの電位差出力（Ｖ２−Ｖ１）を減算するＶ２−（Ｖ２−Ｖ１）の演算によって補正した電圧Ｖ１を求める。

また、図１７Ｂに示すように、ＲＴＳ雑音の終了時における差分の変化量Ｖｄ２は、Ｖ１−Ｖ２である。比較補正回路９２は、ＲＴＳ雑音の終了時点において、変化量を累積加算して新たな電位差出力を求める。図１７ＢのＲＴＳ雑音終了時における電差出力は（Ｖ２−Ｖ１）＋（Ｖ１−Ｖ２）＝０となる。加減算器９４は、ＲＴＳ雑音が終了すると、定電圧出力Ｖ１から比較補正回路９２からの電位差出力０を減算して補正した電圧Ｖ１を求める。

他の作用及び効果は第１の実施の形態と同様である。

なお、比較補正回路９２からの電位差出力にもＲＴＳ雑音が含まれる。しかし、電位差出力は定電圧出力Ｖのレベルに比べて十分に小さく、従って、電位差出力に含まれるＲＴＳ雑音が補正後の電圧に与える影響は極めて小さい。
（第７の実施の形態）
図１８は第７の実施の形態を示すブロック図である。図１８において図１６と同一の構成要素には同一符号を付して説明を省略する。第６の実施の形態においては、定電圧出力Ｖの差分の変化量によって、定電圧出力ＶがＲＴＳ雑音の影響を受けているか否かを判定した。しかしながら、スイッチ９１がオンの場合には、ＲＴＳ雑音の影響を受けている場合でも差分は０となり判定不能である。そこで、本実施の形態においては、どのようなタイミングにおいてもＲＴＳ雑音の影響を受けているか否かを判定可能にしたものである。

図１８において、スイッチ９１ａ，９１ｂは、同時にオンになることがないように設定されており、一方がオンの場合には、必ず他方はオフである。コンデンサＣ１ａ，Ｃ１ｂは、入力端子８１からそれぞれスイッチ９１ａ，９１ｂを介して定電圧出力Ｖが供給されるようになっている。コンデンサＣ１ａ，Ｃ１ｂは、コンデンサＣ１と同様に、それぞれスイッチ９１ａ，９１ｂのオン期間に定電圧出力Ｖによって充電されるようになっている。

比較補正回路９２には、電圧Ｖ（ｔ）とコンデンサＣ１ａ，Ｃ１ｂの端子電圧Ｖｃａ（ｔ），Ｖｃｂ（ｔ）とが与えられる。比較補正回路９２は、電圧Ｖ（ｔ）と電圧Ｖｃａ（ｔ）との差分及び電圧Ｖ（ｔ）と電圧Ｖｃｂ（ｔ）との差分を逐次求めて履歴メモリ９３に記憶させる。

比較補正回路９２は、スイッチ９１ａがオンの期間には、電圧Ｖ（ｔ）と電圧Ｖｃｂ（ｔ）との差分を用いてＲＴＳ雑音の混入を判定し、スイッチ９１ｂがオンの期間には、電圧Ｖ（ｔ）と電圧Ｖｃａ（ｔ）との差分を用いてＲＴＳ雑音の混入を判定する。

他の構成及び作用効果は第６の実施の形態と同様である。

このように本実施の形態においては、第６の実施の形態と同様の効果が得られると共に、確実にＲＴＳ雑音による影響を受けているか否かを判定することができる。
（変形例）
図１９は変形例に採用される信号発生器を示す回路図である。信号発生器９５は、複数の小回路Ｓ１，Ｓ２，…，Ｓｎと、小回路Ｓ１，Ｓ２，…，Ｓｎの出力を選択して出力する選択回路９６を有して構成されている。小回路Ｓ１，Ｓ，…は、１つ１つが図１の信号発生器１０を構成するものであってもよく、また、信号発生器１０の各部を構成する部分、例えば１つのトランジスタであってもよい。即ち、小回路Ｓ１，Ｓ２，…によって、図１の信号発生器１０が複数構成される。選択回路９６は、複数構成された信号発生器１０のうち、熱雑音以外の雑音成分による信号への影響が最も大きい１つの信号発生器１０を構成する１つ以上の小回路を選択することで、１つの信号発生器１０を構成するものである。

これにより、信号発生器９５は、熱雑音以外の雑音を確実に離散的に発生させることができるとともに、熱雑音以外の雑音が信号に与える影響を大きくすることができ、熱雑音以外の雑音が信号に与える影響を確実に検出可能にすることができる。

また、それ以外にもＲＴＳなどの熱雑音以外の雑音の発生が少ない小回路を選択することによって、更に雑音の影響を抑えた回路を作ることができる。なお、この熱雑音以外の雑音の発生の確認は例えば工場から出荷される際に実施される出荷時試験でも適用可能であり、また、それ以外にも実動作時でも動作中の環境下で熱雑音以外の雑音の発生量が少ない小回路を確認して適用させることも可能である。

なお、上記実施の形態においては、具体例として、ＡＤＰＬＬ及び基準電圧・電流源に採用した例を説明したが、離散的で且つ信号に対する影響が大きい熱雑音以外の雑音を発生する全ての信号発生器に適用可能であり、例えば、イメージセンサ等にも適用可能である。

なお、本発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。

１０…信号発生器、２０…信号補正器、２１…雑音検出器。

Claims (5)

1. 熱雑音以外の雑音成分が離散的に含まれる信号を発生する信号発生器と、
   前記信号発生器の出力の履歴を用いて、前記信号発生器の出力に離散的に含まれる前記熱雑音以外の雑音成分を検出する雑音検出部と、
   前記信号発生器の出力から前記雑音検出部が検出した雑音成分を除去する信号補正部と
   を具備した雑音除去機能を有する機器。
2. 前記信号発生器は、熱雑音以外の雑音が離散的に発生する所定のトランジスタサイズ以下のトランジスタを含む
   請求項１に記載の雑音除去機能を有する機器。
3. 前記信号補正部は、前記信号発生器の出力に含まれる信号成分と、前記信号発生器の出力に離散的に含まれる前記熱雑音以外の雑音成分との差分を用いて、前記信号発生器の出力から前記熱雑音以外の雑音成分を除去する
   請求項１又は２に記載の雑音除去機能を有する機器。
4. 前記信号発生器は、基準発振出力を前記信号として出力する発振器により構成され、
   前記雑音検出部は、前記基準発振出力に離散的に含まれる周波数誤差を前記熱雑音以外の雑音成分として検出し、
   前記信号補正部は、前記発振器からの前記基準発振出力に基づく発振出力を発生するＰＬＬ回路のフィードバックループ内に設けられた周波数誤差の補正部により構成される
   請求項１乃至３のいずれか１つに記載の雑音除去機能を有する機器。
5. 前記信号発生器は、
   熱雑音以外の雑音成分が離散的に含まれる信号を複数発生する複数の小回路と、
   前記熱雑音以外の雑音成分が離散的に含まれる複数の信号のうち、前記熱雑音以外の雑音による前記信号への影響が最も大きい信号を発生する１つ以上の小回路を前記複数の小回路から選択する選択回路と
   を具備する請求項１乃至４のいずれか１つに記載の雑音除去機能を有する機器。

Images