Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP6587178B2 - Ink jet print head and manufacturing method thereof - Google Patents
[go: Go Back, main page]

JP6587178B2 - Ink jet print head and manufacturing method thereof - Google Patents

Ink jet print head and manufacturing method thereof Download PDF

Info

Publication number
JP6587178B2
JP6587178B2 JP2015172196A JP2015172196A JP6587178B2 JP 6587178 B2 JP6587178 B2 JP 6587178B2 JP 2015172196 A JP2015172196 A JP 2015172196A JP 2015172196 A JP2015172196 A JP 2015172196A JP 6587178 B2 JP6587178 B2 JP 6587178B2
Authority
JP
Japan
Prior art keywords
film
movable
forming
ink discharge
discharge passage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2015172196A
Other languages
Japanese (ja)
Other versions
JP2017047598A (en
Inventor
鈴木 達也
達也 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2015172196A priority Critical patent/JP6587178B2/en
Publication of JP2017047598A publication Critical patent/JP2017047598A/en
Application granted granted Critical
Publication of JP6587178B2 publication Critical patent/JP6587178B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Description

この発明は、インクジェットプリントヘッドおよびその製造方法に関する。   The present invention relates to an ink jet print head and a method for manufacturing the same.

特許文献1は、圧電素子を利用したインクジェットプリントヘッドを開示している。特許文献1のインクジェットプリントヘッドは、半導体基板と、半導体基板上に設けられ、半導体基板との対向方向に可動可能な可動膜(振動膜)と、可動膜上に設けられた圧電素子と、可動膜に対して半導体基板側に可動膜に臨んで形成され、インクが充填される圧力室とを含む。可動膜上および圧電素子の表面はAlからなる水素バリア膜で覆われている。また、水素バリア膜上には、SiOからなる層間絶縁膜が形成されている。層間絶縁膜上には、圧電素子のための配線が形成されている。層間絶縁膜および配線は、SiNからなる表面保護膜によって覆われている。 Patent Document 1 discloses an ink jet print head using a piezoelectric element. The ink jet print head disclosed in Patent Document 1 includes a semiconductor substrate, a movable film (vibration film) that is provided on the semiconductor substrate and is movable in a direction facing the semiconductor substrate, a piezoelectric element provided on the movable film, and a movable film. A pressure chamber formed on the semiconductor substrate side of the film so as to face the movable film and filled with ink. The movable film and the surface of the piezoelectric element are covered with a hydrogen barrier film made of Al 2 O 3 . An interlayer insulating film made of SiO 2 is formed on the hydrogen barrier film. Wirings for piezoelectric elements are formed on the interlayer insulating film. The interlayer insulating film and the wiring are covered with a surface protective film made of SiN.

可動膜には、可動膜を貫通して形成され、圧力室と連通する連通室が形成されている。また、水素バリア膜、層間絶縁膜および表面保護膜には、それらを貫通して形成され、連通室と連通する貫通孔(インク吐出孔)が形成されている。   The movable film is formed with a communication chamber that penetrates the movable film and communicates with the pressure chamber. Further, the hydrogen barrier film, the interlayer insulating film, and the surface protective film are formed so as to penetrate therethrough, and through holes (ink discharge holes) that communicate with the communication chamber are formed.

特開2011−56939号公報JP 2011-56939 A

本発明者は、インクジェットプリントヘッドの表面保護膜としてポリイミドを用いることを試みた。表面保護膜としてポリイミドを用いた場合には、表面保護膜として酸化膜や窒化膜を用いる場合に比べて、柔軟性が向上する。このため、可動膜の変位量を大きくできると考えられる。
しかしながら、表面保護膜としてポリイミドを用いた場合には、インク吐出孔を表面保護膜に形成する場合に、次のような問題がある。例えば、レジストパターンをマスクとするドライエッチングによって表面保護膜にインク吐出孔を形成する場合には、レジスト除去工程(アッシング工程)においてポリイミドの一部が除去されてしまう。
The inventor tried to use polyimide as a surface protective film of an ink jet print head. When polyimide is used as the surface protective film, flexibility is improved as compared with the case where an oxide film or a nitride film is used as the surface protective film. For this reason, it is considered that the displacement amount of the movable film can be increased.
However, when polyimide is used as the surface protective film, there are the following problems when the ink discharge holes are formed in the surface protective film. For example, when the ink discharge hole is formed in the surface protective film by dry etching using the resist pattern as a mask, a part of the polyimide is removed in the resist removing process (ashing process).

また、感光性を有するポリイミドを表面保護膜として用い、インク吐出孔に対応するパターンに露光した後、そのポリイミドを現像することにより、表面保護膜にインク吐出孔を形成する場合には、インク吐出孔の側面が可動膜表面に対して垂直とはならず、傾斜面(テーパ面)になってしまう。ウエットエッチングによって表面保護膜にインク吐出孔を形成する場合にも、インク吐出孔の側面が可動膜表面に対して垂直とはならず、傾斜面になってしまう。   In addition, in the case where ink discharge holes are formed in the surface protective film by using photosensitive polyimide as a surface protective film, exposing the pattern corresponding to the ink discharge holes, and then developing the polyimide, ink discharge The side surface of the hole is not perpendicular to the surface of the movable film, and becomes an inclined surface (tapered surface). Even when ink discharge holes are formed in the surface protective film by wet etching, the side surfaces of the ink discharge holes are not perpendicular to the surface of the movable film, but become inclined surfaces.

ハードマスクを用いたドライエッチングによって表面保護膜にインク吐出孔を形成する場合には、インク吐出孔の側面は可動膜表面に対してほぼ垂直となるが、ハードマスクの製膜工程および除去工程が必要となるため、工程数が増加する。
この発明の目的は、工程数を増加させることなく、インク吐出孔の側面を可動膜表面に対してほぼ垂直にできるインクジェットプリントヘッドおよびその製造方法を提供することである。
When ink discharge holes are formed in the surface protective film by dry etching using a hard mask, the side surfaces of the ink discharge holes are substantially perpendicular to the surface of the movable film. Since this is necessary, the number of processes increases.
An object of the present invention is to provide an ink jet print head that can make the side surface of the ink ejection hole substantially perpendicular to the surface of the movable film without increasing the number of steps, and a method for manufacturing the same.

この発明によるインクジェットプリントヘッドは、インクが充填される圧力室を有する基板と、前記圧力室上に配置されかつ前記圧力室の天面部を区画する可動膜を含む可動膜形成層と、前記可動膜の前記圧力室とは反対側の表面に形成された圧電素子とを含む。前記可動膜には、前記圧電素子が形成されていない領域に、前記可動膜を厚さ方向に貫通し、前記圧力室と連通するインク吐出通路が形成されている。前記可動膜の前記圧力室とは反対側の表面には、前記インク吐出通路の近傍領域に、前記インク吐出通路と連通するインク吐出孔を有するポリイミドからなるノズルが形成されている。前記インク吐出通路と前記インク吐出孔とは、前記圧力室側から見て位置整合しており、かつそれらの横断面の形状および大きさがほぼ等しい。   An ink jet print head according to the present invention includes a substrate having a pressure chamber filled with ink, a movable film forming layer including a movable film disposed on the pressure chamber and defining a top surface portion of the pressure chamber, and the movable film And a piezoelectric element formed on a surface opposite to the pressure chamber. In the movable film, an ink discharge passage that penetrates the movable film in the thickness direction and communicates with the pressure chamber is formed in a region where the piezoelectric element is not formed. On the surface of the movable film opposite to the pressure chamber, a polyimide nozzle having an ink discharge hole communicating with the ink discharge passage is formed in a region near the ink discharge passage. The ink discharge passage and the ink discharge hole are aligned with each other when viewed from the pressure chamber side, and their cross-sectional shapes and sizes are substantially equal.

この構成では、インク吐出孔を、可動膜形成層をハードマスクとして用いたドライエッチングによって形成することが可能となるので、垂直性が良好な側面(加工面)を得ることができる。また、可動膜形成層を除去する必要はない。したがって、この構成によれば、工程数を増加させることなく、インク吐出孔の側面を可動膜の表面に対してほぼ垂直にできる。   In this configuration, since the ink discharge holes can be formed by dry etching using the movable film forming layer as a hard mask, a side surface (processed surface) with good perpendicularity can be obtained. Further, it is not necessary to remove the movable film forming layer. Therefore, according to this configuration, the side surface of the ink ejection hole can be made substantially perpendicular to the surface of the movable film without increasing the number of steps.

この発明の一実施形態では、前記インク吐出孔の側面は、前記可動膜の表面に対してほぼ垂直に形成されている。この構成によれば、高性能のノズルが得られる。
この発明の一実施形態では、前記インク吐出通路および前記インク吐出孔の横断面形状が円形状である。
この発明の一実施形態では、前記インク吐出孔は、前記インク吐出通路を有する前記可動膜をハードマスクとして、前記圧力室側からのドライエッチングによって形成されている。
In one embodiment of the present invention, the side surface of the ink ejection hole is formed substantially perpendicular to the surface of the movable film. According to this configuration, a high-performance nozzle can be obtained.
In one embodiment of the present invention, the cross-sectional shape of the ink discharge passage and the ink discharge hole is circular.
In one embodiment of the present invention, the ink discharge hole is formed by dry etching from the pressure chamber side using the movable film having the ink discharge passage as a hard mask.

この発明の一実施形態では、前記ノズルは、ポリイミドからなる表面保護膜の一部から構成されている。この構成では、ノズル専用の部材を設ける必要がないので、構成が簡単となる。
この発明の一実施形態では、前記圧電素子は、前記可動膜の主面に対して法線方向から見た平面視において、前記インク吐出通路を取り囲む環状に形成されている。
In one embodiment of the present invention, the nozzle is constituted by a part of a surface protective film made of polyimide. In this configuration, since it is not necessary to provide a member dedicated to the nozzle, the configuration is simplified.
In one embodiment of the present invention, the piezoelectric element is formed in an annular shape surrounding the ink discharge passage in a plan view viewed from the normal direction with respect to the main surface of the movable film.

この発明の一実施形態では、前記圧電素子は、前記可動膜形成層の前記圧力室とは反対側の表面に形成された下部電極と、前記下部電極に対して前記可動膜形成層とは反対側に配置された上部電極と、前記上部電極と前記下部電極との間に設けられた圧電体膜とを含む。
この発明の一実施形態では、前記可動膜形成層上に形成され、前記圧電素子および前記可動膜形成層を覆う水素バリア膜と、前記水素バリア膜上に形成された層間絶縁膜と、前記層間絶縁膜上に形成され、前記下部電極に接続された下部配線と、前記層間絶縁膜上に形成され、前記上部電極に接続された上部配線と、前記可動膜形成層上に形成され、前記可動膜表面における前記インク吐出通路の周囲領域、前記層間絶縁膜および前記配線を覆うポリイミドからなる表面保護膜とを含み、前記ノズルは、前記表面保護膜における前記インク吐出通路の近傍領域によって構成されている。
In one embodiment of the present invention, the piezoelectric element includes a lower electrode formed on a surface of the movable film forming layer opposite to the pressure chamber, and the movable film forming layer is opposite to the lower electrode. An upper electrode disposed on the side, and a piezoelectric film provided between the upper electrode and the lower electrode.
In one embodiment of the present invention, a hydrogen barrier film formed on the movable film forming layer and covering the piezoelectric element and the movable film forming layer, an interlayer insulating film formed on the hydrogen barrier film, and the interlayer Formed on an insulating film and connected to the lower electrode; formed on the interlayer insulating film; connected to the upper electrode; formed on the movable film forming layer; An area surrounding the ink discharge passage on the film surface, a surface protection film made of polyimide covering the interlayer insulating film and the wiring, and the nozzle is constituted by a region near the ink discharge passage in the surface protection film Yes.

この発明の一実施形態では、前記基板に形成され、前記圧電素子に電圧を印可する駆動回路をさらに含む。
この発明の一実施形態では、前記可動膜形成層は、SiO膜からなる。
この発明の一実施形態では、前記圧電体膜は、PZT膜からなる。
この発明の一実施形態では、前記上部電極は、前記圧電体膜上に形成されたIr0膜と、前記Ir0膜上に形成されたIr膜との積層膜からなる。
In one embodiment of the present invention, the circuit further includes a drive circuit that is formed on the substrate and applies a voltage to the piezoelectric element.
In one embodiment of the present invention, the movable film forming layer is made of a SiO 2 film.
In one embodiment of the present invention, the piezoelectric film is a PZT film.
In one embodiment of the present invention, the upper electrode is formed of the piezoelectric body and Ir0 2 film formed on the film, laminated film of Ir film formed on the Ir0 2 film.

この発明の一実施形態では、前記下部電極は、前記可動膜側に形成されたTi膜と、前記Ti膜上に形成されたPt膜との積層膜からなる。
この発明によるインクジェットプリントヘッドの製造方法は、インク吐出通路形成領域を有する可動膜形成領域を含む可動膜形成層を、基板上に形成する工程と、前記可動膜形成領域上の前記インク吐出通路形成領域を除く領域に、圧電素子を形成する工程と、前記可動膜形成層上に、前記圧電素子および前記下部電極を覆う水素バリア膜および絶縁膜を順に形成する工程と、前記水素バリア膜および前記絶縁膜をパターニングして、前記水素バリア膜および前記絶縁膜の積層膜に、前記可動膜形成領域表面における前記インク吐出通路形成領域およびその周囲部を露出させる開口をする工程と、前記絶縁膜上に、前記圧電素子に接続される配線を形成する工程と、前記インク吐出通路形成領域に、前記可動膜形成層を厚さ方向に貫通するインク吐出通路を形成する工程と、前記可動膜形成層上に、前記絶縁膜および前記配線を覆うポリイミドからなる表面保護膜を形成する工程と、前記基板を下方からエッチングすることにより、前記可動膜形成領域に対向する圧力室を形成する工程と、前記可動膜形成層をハードマスクとして、前記圧力室側から前記表面保護膜をドライエッチングすることにより、前記インク吐出通路に連通するインク吐出孔を前記表面保護膜に形成する工程とを含む。
In one embodiment of the present invention, the lower electrode is a laminated film of a Ti film formed on the movable film side and a Pt film formed on the Ti film.
An ink jet print head manufacturing method according to the present invention includes a step of forming a movable film forming layer including a movable film forming region having an ink discharge passage forming region on a substrate, and formation of the ink discharge passage on the movable film forming region. Forming a piezoelectric element in a region excluding the region, forming a hydrogen barrier film and an insulating film covering the piezoelectric element and the lower electrode in order on the movable film forming layer, the hydrogen barrier film and the Patterning an insulating film to form an opening in the laminated film of the hydrogen barrier film and the insulating film to expose the ink discharge passage forming region and its peripheral portion on the surface of the movable film forming region; Forming a wiring connected to the piezoelectric element, and passing through the movable film forming layer in the thickness direction in the ink discharge passage forming region. Forming a surface discharge film on the movable film forming layer; forming a surface protection film made of polyimide covering the insulating film and the wiring; and etching the substrate from below to form the movable film. A step of forming a pressure chamber facing the formation region; and an ink discharge hole communicating with the ink discharge passage by dry etching the surface protective film from the pressure chamber side using the movable film forming layer as a hard mask. Forming on the surface protective film.

この製造方法では、インク吐出孔は、可動膜形成層をハードマスクとして用いたドライエッチングによって形成されるので、垂直性が良好な側面(加工面)を得ることができる。また、ハードマスクとして用いた可動膜形成層を除去する必要はない。したがって、この製造方法によれば、工程数を増加させることなく、インク吐出孔の側面を可動膜の表面に対してほぼ垂直にできる。   In this manufacturing method, since the ink discharge hole is formed by dry etching using the movable film forming layer as a hard mask, a side surface (processed surface) with good perpendicularity can be obtained. Further, it is not necessary to remove the movable film forming layer used as the hard mask. Therefore, according to this manufacturing method, the side surface of the ink ejection hole can be made substantially perpendicular to the surface of the movable film without increasing the number of steps.

前記圧電素子を形成する工程は、前記可動膜形成層上に、下部電極膜、圧電体膜材料膜および上部電極膜を形成する工程と、前記上部電極膜、圧電体膜材料膜および下部電極膜をパターニングして、上部電極、圧電体膜および下部電極を形成することにより、前記下部電極と前記上部電極とそれらに挟まれた前記圧電体膜とを含む圧電素子を形成する工程とを含んでいてもよい。   The step of forming the piezoelectric element includes a step of forming a lower electrode film, a piezoelectric film material film, and an upper electrode film on the movable film forming layer, and the upper electrode film, the piezoelectric film material film, and the lower electrode film. Forming a piezoelectric element including the lower electrode, the upper electrode, and the piezoelectric film sandwiched therebetween by forming an upper electrode, a piezoelectric film, and a lower electrode. May be.

前記水素バリア膜および前記絶縁膜をパターニングする工程は、前記水素バリア膜および前記絶縁膜に、前記下部電極の一部を露出させる第1コンタクト孔および前記上部電極の一部を露出させる第2コンタクト孔を形成する工程をさらに含んでいてもよい。
前記配線を形成する工程は、前記絶縁膜上に配線膜を形成した後、前記配線膜をパターニングすることにより、前記第1コンタクト孔を介して前記下部電極に接続された下部配線と、前記第2コンタクト孔を介して前記上部電極に接続された上部配線とを形成する工程を含んでいてもよい。
The step of patterning the hydrogen barrier film and the insulating film includes a first contact hole exposing a part of the lower electrode and a second contact exposing a part of the upper electrode to the hydrogen barrier film and the insulating film. A step of forming a hole may be further included.
The step of forming the wiring includes forming a wiring film on the insulating film and then patterning the wiring film, thereby connecting the lower wiring connected to the lower electrode through the first contact hole, A step of forming an upper wiring connected to the upper electrode through two contact holes may be included.

図1は、本発明の一実施形態に係るインクジェットプリントヘッドの模式的な平面図である。FIG. 1 is a schematic plan view of an ink jet print head according to an embodiment of the present invention. 図2は、図1に示す切断線II−IIにおけるインクジェットプリントヘッドの模式的な断面図である。FIG. 2 is a schematic cross-sectional view of the ink jet print head taken along section line II-II shown in FIG. 図3は、図1に示す回路形成領域に形成される集積回路のブロック図である。FIG. 3 is a block diagram of an integrated circuit formed in the circuit formation region shown in FIG. 図4Aは、図2に示すインクジェットプリントヘッドの製造方法を説明するための模式的な断面図である。4A is a schematic cross-sectional view for explaining a method of manufacturing the ink jet print head shown in FIG. 図4Bは、図4Aの次の工程を示す模式的な断面図である。FIG. 4B is a schematic cross-sectional view showing a step subsequent to FIG. 4A. 図4Cは、図4Bの次の工程を示す模式的な断面図である。FIG. 4C is a schematic cross-sectional view showing a step subsequent to FIG. 4B. 図4Dは、図4Cの次の工程を示す模式的な断面図である。FIG. 4D is a schematic cross-sectional view showing a step subsequent to FIG. 4C. 図4Eは、図4Dの次の工程を示す模式的な断面図である。FIG. 4E is a schematic cross-sectional view showing a step subsequent to FIG. 4D. 図4Fは、図4Eの次の工程を示す模式的な断面図である。FIG. 4F is a schematic cross-sectional view showing a step subsequent to FIG. 4E. 図4Gは、図4Fの次の工程を示す模式的な断面図である。FIG. 4G is a schematic cross-sectional view showing a step subsequent to FIG. 4F. 図4Hは、図4Gの次の工程を示す模式的な断面図である。FIG. 4H is a schematic cross-sectional view showing a step subsequent to FIG. 4G. 図4Iは、図4Hの次の工程を示す模式的な断面図である。FIG. 4I is a schematic cross-sectional view showing a step subsequent to FIG. 4H. 図4Jは、図4Iの次の工程を示す模式的な断面図である。FIG. 4J is a schematic sectional view showing a step subsequent to FIG. 4I. 図4Kは、図4Jの次の工程を示す模式的な断面図である。FIG. 4K is a schematic cross-sectional view showing a step subsequent to FIG. 4J. 図4Lは、図4Kの次の工程を示す模式的な断面図である。FIG. 4L is a schematic sectional view showing a step subsequent to FIG. 4K. 図4Mは、図4Lの次の工程を示す模式的な断面図である。FIG. 4M is a schematic cross-sectional view showing a step subsequent to FIG. 4L. 図4Nは、図4Mの次の工程を示す模式的な断面図である。FIG. 4N is a schematic cross-sectional view showing a step subsequent to FIG. 4M. 図4Oは、図4Nの次の工程を示す模式的な断面図である。FIG. 4O is a schematic sectional view showing a step subsequent to FIG. 4N. 図4Pは、図4Oの次の工程を示す模式的な断面図である。FIG. 4P is a schematic sectional view showing a step subsequent to FIG. 4O. 図4Qは、図4Pの次の工程を示す模式的な断面図である。FIG. 4Q is a schematic sectional view showing a step subsequent to FIG. 4P. 図4Rは、図4Qの次の工程を示す模式的な断面図である。FIG. 4R is a schematic sectional view showing a step subsequent to FIG. 4Q. 図4Sは、図4Rの次の工程を示す模式的な断面図である。FIG. 4S is a schematic cross-sectional view showing a step subsequent to FIG. 4R. 図4Tは、図4Sの次の工程を示す模式的な断面図である。FIG. 4T is a schematic cross-sectional view showing a step subsequent to FIG. 4S. 図4Uは、図4Tの次の工程を示す模式的な断面図である。FIG. 4U is a schematic cross-sectional view showing a step subsequent to FIG. 4T.

以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、本発明の一実施形態に係るインクジェットプリントヘッドの模式的な平面図である。図2は、図1に示す切断線II−IIにおけるインクジェットプリントヘッドの模式的な断面図である。なお、図2では、導電体からなる部分にのみハッチングが付され、その他の部分に対するハッチングの付与が省略されている。
Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is a schematic plan view of an ink jet print head according to an embodiment of the present invention. FIG. 2 is a schematic cross-sectional view of the ink jet print head taken along section line II-II shown in FIG. In FIG. 2, hatching is given only to a portion made of a conductor, and hatching is not given to other portions.

インクジェットプリントヘッド1は、シリコン基板2を備えている。シリコン基板2には、ノズル形成領域3および回路形成領域4が設定されている。
ノズル形成領域3において、シリコン基板2の表面には、図2に示すように、可動膜形成層5がその全域に形成されている。可動膜形成層5は、SiO(酸化シリコン)からなる。可動膜形成層5の厚さは、たとえば、0.5〜2μmである。
The ink jet print head 1 includes a silicon substrate 2. A nozzle formation region 3 and a circuit formation region 4 are set on the silicon substrate 2.
In the nozzle forming region 3, a movable film forming layer 5 is formed on the entire surface of the silicon substrate 2 as shown in FIG. The movable film forming layer 5 is made of SiO 2 (silicon oxide). The thickness of the movable film forming layer 5 is, for example, 0.5 to 2 μm.

可動膜形成層5上には、図1に示すように、複数の圧電素子6が行方向および列方向に等間隔を空けたマトリクス状に整列して配置されている。圧電素子6は、下部電極7と、下部電極7上に形成された圧電体膜8と、圧電体膜8上に形成された上部電極9とを備えている。言い換えれば、圧電素子6は、圧電体膜8を上部電極9および下部電極7で上下から挟むことにより形成されている。圧電素子6には、貫通孔10が厚さ方向に貫通して形成されている。つまり、圧電素子6は、可動膜形成層5の主面に対して法線方向から見た平面視で円環状に形成されている。   On the movable film forming layer 5, as shown in FIG. 1, a plurality of piezoelectric elements 6 are arranged in a matrix with equal intervals in the row direction and the column direction. The piezoelectric element 6 includes a lower electrode 7, a piezoelectric film 8 formed on the lower electrode 7, and an upper electrode 9 formed on the piezoelectric film 8. In other words, the piezoelectric element 6 is formed by sandwiching the piezoelectric film 8 between the upper electrode 9 and the lower electrode 7 from above and below. A through hole 10 is formed in the piezoelectric element 6 so as to penetrate in the thickness direction. That is, the piezoelectric element 6 is formed in an annular shape in plan view as viewed from the normal direction with respect to the main surface of the movable film forming layer 5.

下部電極7は、圧電素子6を構成する平面視円環状の主電極部11と、主電極部11の周縁から直線状に延びる延長部12とを一体的に備えている。下部電極7は、Ti(チタン)層およびPt(プラチナ)層を可動膜形成層5側から順に積層した2層構造を有している。
圧電体膜8は、下部電極7の主電極部11と平面視同形状の円環板に形成されている。圧電体膜8は、PZT(チタン酸ジルコン酸鉛:Pb(Zr,Ti)O)からなる。
The lower electrode 7 is integrally provided with an annular main electrode portion 11 constituting the piezoelectric element 6 and an extension portion 12 extending linearly from the periphery of the main electrode portion 11. The lower electrode 7 has a two-layer structure in which a Ti (titanium) layer and a Pt (platinum) layer are sequentially stacked from the movable film forming layer 5 side.
The piezoelectric film 8 is formed on an annular plate having the same shape as that of the main electrode portion 11 of the lower electrode 7 in plan view. The piezoelectric film 8 is made of PZT (lead zirconate titanate: Pb (Zr, Ti) O 3 ).

上部電極9は、圧電体膜8と平面視同形状の円環状に形成されている。上部電極9は、IrO(酸化イリジウム)層およびIr(イリジウム)層を圧電体膜8側から順に積層した2層構造を有している。
ノズル形成領域3において、可動膜形成層5および圧電素子6の表面は、水素バリア膜13により覆われている。水素バリア膜13は、Al(アルミナ)からなる。これにより、圧電体膜8の水素還元による特性劣化を防止することができる。
The upper electrode 9 is formed in an annular shape having the same shape as that of the piezoelectric film 8 in plan view. The upper electrode 9 has a two-layer structure in which an IrO 2 (iridium oxide) layer and an Ir (iridium) layer are sequentially laminated from the piezoelectric film 8 side.
In the nozzle forming region 3, the surfaces of the movable film forming layer 5 and the piezoelectric element 6 are covered with a hydrogen barrier film 13. The hydrogen barrier film 13 is made of Al 2 O 3 (alumina). Thereby, characteristic deterioration due to hydrogen reduction of the piezoelectric film 8 can be prevented.

水素バリア膜13上には、層間絶縁膜14が積層されている。層間絶縁膜14は、SiOからなる。水素バリア膜13と層間絶縁膜14との積層膜には、各圧電素子6の貫通孔10の内側領域において、可動膜5A表面におけるインク吐出通路63の周囲部を露出させる平面視円形の開口19が形成されている。層間絶縁膜14上には、下部配線15および上部配線16が形成されている。これらの配線15,16は、Al(アルミニウム)を含む金属材料からなる。 An interlayer insulating film 14 is laminated on the hydrogen barrier film 13. Interlayer insulating film 14 is made of SiO 2. In the laminated film of the hydrogen barrier film 13 and the interlayer insulating film 14, a circular opening 19 in plan view that exposes the periphery of the ink discharge passage 63 on the surface of the movable film 5 </ b> A in the inner region of the through hole 10 of each piezoelectric element 6. Is formed. A lower wiring 15 and an upper wiring 16 are formed on the interlayer insulating film 14. These wirings 15 and 16 are made of a metal material containing Al (aluminum).

下部配線15の一端部は、下部電極7の延長部12の先端部の上方に配置されている。下部配線15の一端部と延長部12との間において、水素バリア膜13および層間絶縁膜14を連続して貫通する第1コンタクト孔17が形成されている。下部配線15の一端部は、第1コンタクト孔17内に入り込み、第1コンタクト孔17内で延長部12と接続されている。   One end of the lower wiring 15 is disposed above the tip of the extension 12 of the lower electrode 7. Between the one end portion of the lower wiring 15 and the extension portion 12, a first contact hole 17 that continuously penetrates the hydrogen barrier film 13 and the interlayer insulating film 14 is formed. One end of the lower wiring 15 enters the first contact hole 17 and is connected to the extension 12 in the first contact hole 17.

上部配線16の一端部は、上部電極9の周縁部の上方に配置されている。上部配線16の一端部と上部電極9との間において、水素バリア膜13および層間絶縁膜14を連続して貫通する第2コンタクト孔18が形成されている。上部配線16の一端部は、第2コンタクト孔18内に入り込み、第2コンタクト孔18内で上部電極9と接続されている。下部配線15および上部配線16の各他端部は、後述するドライバ72(図3参照)に接続されている。   One end of the upper wiring 16 is disposed above the peripheral edge of the upper electrode 9. A second contact hole 18 that continuously penetrates the hydrogen barrier film 13 and the interlayer insulating film 14 is formed between one end of the upper wiring 16 and the upper electrode 9. One end of the upper wiring 16 enters the second contact hole 18 and is connected to the upper electrode 9 in the second contact hole 18. The other end portions of the lower wiring 15 and the upper wiring 16 are connected to a driver 72 (see FIG. 3) described later.

回路形成領域4には、たとえば、NチャネルMOSFET(Negative-channel Metal Oxide Semiconductor Field Effect Transistor)21およびPチャネルMOSFET(Positive-channel Metal Oxide Semiconductor Field Effect Transistor)22を含む集積回路が形成されている。
回路形成領域4において、NチャネルMOSFET21が形成されるNMOS領域23と、PチャネルMOSFET22が形成されるPMOS領域24とは、素子分離部25により、それぞれ周囲から絶縁分離されている。素子分離部25は、シリコン基板2の表面から比較的浅く掘り下がった溝(たとえば、深さ0.2〜0.5μmのシャロートレンチ)26の内面に形成された熱酸化膜27と、熱酸化膜27の内側を埋め尽くす絶縁体28とを備えている。絶縁体28は、たとえば、SiOからなる。絶縁体28の表面は、シリコン基板2の表面と面一をなしている。
In the circuit formation region 4, an integrated circuit including, for example, an N-channel MOSFET (Negative-channel Metal Oxide Semiconductor Field Effect Transistor) 21 and a P-channel MOSFET (Positive-channel Metal Oxide Semiconductor Field Effect Transistor) 22 is formed.
In the circuit formation region 4, the NMOS region 23 in which the N-channel MOSFET 21 is formed and the PMOS region 24 in which the P-channel MOSFET 22 is formed are insulated and isolated from each other by the element isolation unit 25. The element isolation portion 25 includes a thermal oxide film 27 formed on the inner surface of a groove (for example, a shallow trench having a depth of 0.2 to 0.5 μm) dug relatively shallowly from the surface of the silicon substrate 2, and thermal oxidation. And an insulator 28 filling the inside of the film 27. The insulator 28 is made of, for example, SiO 2 . The surface of the insulator 28 is flush with the surface of the silicon substrate 2.

NMOS領域23には、P型ウェル31が形成されている。P型ウェル31の深さは、溝26の深さよりも大きい。P型ウェル31の表層部には、チャネル領域32を挟んで、N型のソース領域33およびドレイン領域34が形成されている。ソース領域33およびドレイン領域34のチャネル領域32側の端部は、その深さおよび不純物濃度が小さくされている。すなわち、NチャネルMOSFET21では、LDD(Lightly Doped Drain)構造が適用されている。   A P-type well 31 is formed in the NMOS region 23. The depth of the P-type well 31 is larger than the depth of the groove 26. In the surface layer portion of the P-type well 31, an N-type source region 33 and a drain region 34 are formed with a channel region 32 interposed therebetween. The depth and impurity concentration of the end portions of the source region 33 and the drain region 34 on the channel region 32 side are reduced. That is, in the N-channel MOSFET 21, an LDD (Lightly Doped Drain) structure is applied.

チャネル領域32上には、ゲート絶縁膜35が形成されている。ゲート絶縁膜35は、SiOからなる。ゲート絶縁膜35上には、ゲート電極36が形成されている。ゲート電極36は、N型ポリシリコンからなる。ゲート絶縁膜35およびゲート電極36の周囲には、サイドウォール37が形成されている。サイドウォール37は、SiNからなる。
ソース領域33、ドレイン領域34およびゲート電極36の表面には、それぞれシリサイド38,39,40が形成されている。
A gate insulating film 35 is formed on the channel region 32. The gate insulating film 35 is made of SiO 2. A gate electrode 36 is formed on the gate insulating film 35. The gate electrode 36 is made of N-type polysilicon. Sidewalls 37 are formed around the gate insulating film 35 and the gate electrode 36. The sidewall 37 is made of SiN.
Silicides 38, 39, and 40 are formed on the surfaces of the source region 33, the drain region 34, and the gate electrode 36, respectively.

PMOS領域24には、N型ウェル41が形成されている。N型ウェル41の深さは、溝26の深さよりも大きい。N型ウェル41の表層部には、チャネル領域42を挟んで、P型のソース領域43およびドレイン領域44が形成されている。ソース領域43およびドレイン領域44のチャネル領域42側の端部は、その深さおよび不純物濃度が小さくされている。すなわち、PチャネルMOSFET22では、LDD構造が適用されている。   An N-type well 41 is formed in the PMOS region 24. The depth of the N-type well 41 is larger than the depth of the groove 26. In the surface layer portion of the N-type well 41, a P-type source region 43 and a drain region 44 are formed with a channel region 42 interposed therebetween. The depth and impurity concentration of the end portions of the source region 43 and the drain region 44 on the channel region 42 side are reduced. That is, the LD channel structure is applied to the P-channel MOSFET 22.

チャネル領域42上には、ゲート絶縁膜45が形成されている。ゲート絶縁膜45は、SiOからなる。ゲート絶縁膜45上には、ゲート電極46が形成されている。ゲート電極46は、P型ポリシリコンからなる。ゲート絶縁膜45およびゲート電極46の周囲には、サイドウォール47が形成されている。サイドウォール47は、SiNからなる。
ソース領域43、ドレイン領域44およびゲート電極46の表面には、それぞれシリサイド48,49,50が形成されている。
A gate insulating film 45 is formed on the channel region 42. The gate insulating film 45 is made of SiO 2. A gate electrode 46 is formed on the gate insulating film 45. The gate electrode 46 is made of P-type polysilicon. A sidewall 47 is formed around the gate insulating film 45 and the gate electrode 46. The side wall 47 is made of SiN.
Silicides 48, 49, and 50 are formed on the surfaces of the source region 43, the drain region 44, and the gate electrode 46, respectively.

回路形成領域4において、シリコン基板2の表面上には、層間絶縁膜51が形成されている。層間絶縁膜51は、SiOからなる。層間絶縁膜51上には、配線52,53,54が形成されている。配線52,53,54は、Alを含む金属材料からなる。
配線52は、ソース領域33の上方に形成されている。配線52とソース領域33との間において、層間絶縁膜51には、それらを電気的に接続するためのコンタクトプラグ55が貫通して設けられている。コンタクトプラグ55は、W(タングステン)からなる。
In the circuit formation region 4, an interlayer insulating film 51 is formed on the surface of the silicon substrate 2. Interlayer insulating film 51 is made of SiO 2. On the interlayer insulating film 51, wirings 52, 53, and 54 are formed. The wirings 52, 53, 54 are made of a metal material containing Al.
The wiring 52 is formed above the source region 33. Between the wiring 52 and the source region 33, the interlayer insulating film 51 is provided with a contact plug 55 for electrically connecting them. The contact plug 55 is made of W (tungsten).

配線53は、ドレイン領域34およびドレイン領域44の上方に、それらに跨るように形成されている。配線53とドレイン領域34との間において、層間絶縁膜51には、それらを電気的に接続するためのコンタクトプラグ56が貫通して設けられている。また、配線53とドレイン領域44との間において、層間絶縁膜51には、それらを電気的に接続するためのコンタクトプラグ57が貫通して設けられている。コンタクトプラグ56,57は、Wからなる。   The wiring 53 is formed above the drain region 34 and the drain region 44 so as to straddle them. Between the wiring 53 and the drain region 34, the interlayer insulating film 51 is provided with a contact plug 56 for electrically connecting them. In addition, between the wiring 53 and the drain region 44, a contact plug 57 is provided through the interlayer insulating film 51 to electrically connect them. The contact plugs 56 and 57 are made of W.

配線54は、ソース領域43の上方に形成されている。配線54とソース領域43との間において、層間絶縁膜51には、それらを電気的に接続するためのコンタクトプラグ58が貫通して設けられている。コンタクトプラグ58は、Wからなる。
可動膜形成層5上には、層間絶縁膜14,51、配線15,16,52,53,54および開口19から露出している可動膜形成層5を覆う表面保護膜61が形成されている。表面保護膜61は、ポリイミドからなる。
The wiring 54 is formed above the source region 43. Between the wiring 54 and the source region 43, the interlayer insulating film 51 is provided with a contact plug 58 for electrically connecting them. The contact plug 58 is made of W.
On the movable film forming layer 5, a surface protective film 61 covering the interlayer insulating films 14 and 51, the wirings 15, 16, 52, 53 and 54 and the movable film forming layer 5 exposed from the opening 19 is formed. . The surface protective film 61 is made of polyimide.

シリコン基板2には、各圧電素子6と対向する位置に、インク溜りとしての圧力室62が形成されている。圧力室62は、この実施形態では、シリコン基板2を貫通して形成されている。圧力室62は、この実施形態では、平面視円形状に形成されている。シリコン基板2の裏面には、インクを貯留したインクタンク(図示せず)が取り付けられる。圧力室62には、インクタンクから供給されるインクが充填される。   In the silicon substrate 2, pressure chambers 62 as ink reservoirs are formed at positions facing the respective piezoelectric elements 6. In this embodiment, the pressure chamber 62 is formed through the silicon substrate 2. In this embodiment, the pressure chamber 62 is formed in a circular shape in plan view. An ink tank (not shown) storing ink is attached to the back surface of the silicon substrate 2. The pressure chamber 62 is filled with ink supplied from the ink tank.

可動膜形成層5における各圧力室62の天壁部分は、可動膜5Aを構成している。この明細書において、可動膜5Aとは、可動膜形成層5のうち各圧力室62の天面部を区画している天壁部を意味している。したがって、可動膜形成層5のうち、各圧力室62の天壁部以外の部分は、可動膜5Aを構成していない。各可動膜5A上に圧電素子6が設けられている。各可動膜5Aには、圧電素子6の貫通孔10の内側領域に、可動膜5Aを厚さ方向に貫通しかつ圧力室62と連通するインク吐出通路63が形成されている。この実施形態では、インク吐出通路63の横断面形状は円形状である。インク吐出通路63の側面は、可動膜5Aの表面に対してほぼ垂直に形成されている。   The top wall portion of each pressure chamber 62 in the movable film forming layer 5 constitutes a movable film 5A. In this specification, the movable film 5 </ b> A means a top wall portion that partitions the top surface portion of each pressure chamber 62 in the movable film forming layer 5. Therefore, portions of the movable film forming layer 5 other than the top wall portion of each pressure chamber 62 do not constitute the movable film 5A. A piezoelectric element 6 is provided on each movable film 5A. In each movable film 5A, an ink discharge passage 63 that penetrates the movable film 5A in the thickness direction and communicates with the pressure chamber 62 is formed in an inner region of the through hole 10 of the piezoelectric element 6. In this embodiment, the cross-sectional shape of the ink discharge passage 63 is circular. The side surface of the ink discharge passage 63 is formed substantially perpendicular to the surface of the movable film 5A.

各圧電素子6の貫通孔10の内側において、表面保護膜61には、表面保護膜61を厚さ方向に貫通し、インク吐出通路63と連通するインク吐出孔(ノズル孔)64が形成されている。各圧電素子6の貫通孔10の内側に形成されたインク吐出通路63とインク吐出孔64とは、圧力室62側から見て位置整合しており、かつそれらの横断面の形状および大きさはほぼ等しい。インク吐出孔64の側面は、可動膜5Aの表面に対してほぼ垂直に形成されている。   Inside the through hole 10 of each piezoelectric element 6, an ink discharge hole (nozzle hole) 64 that penetrates the surface protective film 61 in the thickness direction and communicates with the ink discharge passage 63 is formed in the surface protective film 61. Yes. The ink discharge passage 63 and the ink discharge hole 64 formed inside the through hole 10 of each piezoelectric element 6 are aligned with each other when viewed from the pressure chamber 62 side, and the shape and size of the cross section thereof are as follows. Almost equal. The side surface of the ink discharge hole 64 is formed substantially perpendicular to the surface of the movable film 5A.

表面保護膜61における各インク吐出通路63の近傍部分が、インク吐出孔64を有するノズル61Aをそれぞれ構成している。言い換えれば、圧電素子6は、下部電極7の延長部12を除いて、ノズル61A(インク吐出孔64)の周囲を取り囲む環状に形成されている。また、圧電素子6は、ノズル61Aの側方に配置されてノズル61A(インク吐出孔64)の周囲を取り囲む環状に形成されている。側方とは、シリコン基板2の表面に平行な方向における側方のことである。   A portion in the vicinity of each ink discharge passage 63 in the surface protective film 61 constitutes a nozzle 61 </ b> A having an ink discharge hole 64. In other words, the piezoelectric element 6 is formed in an annular shape surrounding the periphery of the nozzle 61 </ b> A (ink discharge hole 64) except for the extension 12 of the lower electrode 7. The piezoelectric element 6 is formed in an annular shape that is disposed on the side of the nozzle 61A and surrounds the periphery of the nozzle 61A (ink discharge hole 64). The side refers to a side in a direction parallel to the surface of the silicon substrate 2.

図3は、図1に示す回路形成領域に形成される集積回路のブロック図である。
回路形成領域4に形成される集積回路としては、圧電素子6の駆動(インクの吐出)を制御する制御回路71が例示される。この制御回路71は、各圧電素子6に個別に接続されたドライバ(駆動回路)72と、複数のドライバ72が接続された直列入力並列出力形のシフトレジスタ73とを備えている。図2に示すNチャネルMOSFET21およびPチャネルMOSFET22は、たとえば、ドライバ72に使用されている。
FIG. 3 is a block diagram of an integrated circuit formed in the circuit formation region shown in FIG.
An example of the integrated circuit formed in the circuit formation region 4 is a control circuit 71 that controls driving (ink ejection) of the piezoelectric element 6. The control circuit 71 includes a driver (drive circuit) 72 individually connected to each piezoelectric element 6 and a serial input parallel output type shift register 73 to which a plurality of drivers 72 are connected. The N-channel MOSFET 21 and the P-channel MOSFET 22 shown in FIG. 2 are used for the driver 72, for example.

各ドライバ72は、電源電圧VDDおよびグランドGNDに接続されている。シフトレジスタ73は、電源電圧VDDおよびグランドGNDに接続されている。シフトレジスタ73には、クロック端子およびデータ端子が備えられている。クロック端子には、クロックCLKが入力される。データ端子には、用紙に形成すべき画像のデータDATAが入力される。シフトレジスタ73では、クロック端子からクロックCLKが入力されるごとに、データ端子から入力されるデータDATAが各フリップフロップ間でシフト(転送)される。   Each driver 72 is connected to the power supply voltage VDD and the ground GND. The shift register 73 is connected to the power supply voltage VDD and the ground GND. The shift register 73 is provided with a clock terminal and a data terminal. The clock CLK is input to the clock terminal. Data DATA of an image to be formed on the paper is input to the data terminal. In the shift register 73, every time the clock CLK is input from the clock terminal, the data DATA input from the data terminal is shifted (transferred) between the flip-flops.

シフトレジスタ73に保持されたデータDATAに基づいて、ドライバ72から圧電素子6に電圧が印加される。ドライバ72から圧電素子6に電圧が印加されると、圧電素子6とともに可動膜5Aが変形する。この変形により、圧力室62内のインクが加圧されて、インク吐出孔64からインクが吐出される。
図4A〜4Uは、図2に示すインクジェットプリントヘッドの製造工程を順に示す模式的な断面図である。図4A〜4Uでは、導電体からなる部分にのみハッチングが付され、その他の部分に対するハッチングの付与が省略されている。
A voltage is applied from the driver 72 to the piezoelectric element 6 based on the data DATA held in the shift register 73. When a voltage is applied from the driver 72 to the piezoelectric element 6, the movable film 5 </ b> A is deformed together with the piezoelectric element 6. By this deformation, the ink in the pressure chamber 62 is pressurized and the ink is ejected from the ink ejection holes 64.
4A to 4U are schematic cross-sectional views sequentially showing manufacturing steps of the ink jet print head shown in FIG. In FIGS. 4A to 4U, hatching is given only to a portion made of a conductor, and hatching is not given to other portions.

インクジェットプリントヘッド1の製造工程では、まず、図4Aに示すように、熱酸化法またはCVD(Chemical Vapor Deposition:化学的気相成長)法により、シリコン基板2の表面上に、SiOからなる酸化膜81が形成される。つづいて、CVD法により、SiN(窒化シリコン)からなる窒化膜82が形成される。フォトリソグラフィにより、窒化膜82上に、レジストパターン83が形成される。レジストパターン83は、シリコン基板2における溝26が形成されるべき部分のみを露出させ、その他の部分を覆い隠す。 In the manufacturing process of the inkjet print head 1, first, as shown in FIG. 4A, an oxidation made of SiO 2 is performed on the surface of the silicon substrate 2 by a thermal oxidation method or a CVD (Chemical Vapor Deposition) method. A film 81 is formed. Subsequently, a nitride film 82 made of SiN (silicon nitride) is formed by CVD. A resist pattern 83 is formed on the nitride film 82 by photolithography. The resist pattern 83 exposes only the portion of the silicon substrate 2 where the groove 26 is to be formed and covers the other portions.

次に、図4Bに示すように、レジストパターン83をマスクとするエッチングにより、窒化膜82、酸化膜81およびシリコン基板2の表層部が順に選択的に除去される。その結果、シリコン基板2の表層部に、溝26が形成される。溝26の形成後、レジストパターン83は除去される。
その後、図4Cに示すように、熱酸化法により、溝26の内面に、熱酸化膜27が形成される。次いで、CVD法により、熱酸化膜27および窒化膜82上に、絶縁体28の材料が堆積される。そして、CMP(Chemical Mechanical Polishing:化学的機械的研磨)法により、その堆積された材料および窒化膜82が研磨される。この研磨は、酸化膜81の表面が露出するまで続けられる。その結果、熱酸化膜27上に、絶縁体28が得られる。この時点で、絶縁体28は、酸化膜81の表面と面一をなしている。
Next, as shown in FIG. 4B, the nitride film 82, the oxide film 81, and the surface layer portion of the silicon substrate 2 are selectively removed in order by etching using the resist pattern 83 as a mask. As a result, a groove 26 is formed in the surface layer portion of the silicon substrate 2. After the formation of the groove 26, the resist pattern 83 is removed.
Thereafter, as shown in FIG. 4C, a thermal oxide film 27 is formed on the inner surface of the groove 26 by a thermal oxidation method. Next, the material of the insulator 28 is deposited on the thermal oxide film 27 and the nitride film 82 by the CVD method. Then, the deposited material and the nitride film 82 are polished by a CMP (Chemical Mechanical Polishing) method. This polishing is continued until the surface of the oxide film 81 is exposed. As a result, an insulator 28 is obtained on the thermal oxide film 27. At this point, the insulator 28 is flush with the surface of the oxide film 81.

その後、フォトリソグラフィにより、絶縁体28および酸化膜81上に、レジストパターン84が形成される。レジストパターン84は、絶縁体28および酸化膜81上におけるPMOS領域24以外の全域に形成される。そして、イオン注入法により、レジストパターン84をマスクとして、PMOS領域24に、N型不純物(たとえば、P(リン))が注入される。その結果、図4Dに示すように、PMOS領域24に、N型ウェル41が形成される。N型不純物の注入後、レジストパターン84は除去される。   Thereafter, a resist pattern 84 is formed on the insulator 28 and the oxide film 81 by photolithography. The resist pattern 84 is formed over the entire region other than the PMOS region 24 on the insulator 28 and the oxide film 81. Then, an N-type impurity (for example, P (phosphorus)) is implanted into the PMOS region 24 by ion implantation using the resist pattern 84 as a mask. As a result, an N-type well 41 is formed in the PMOS region 24 as shown in FIG. 4D. After the implantation of the N-type impurity, the resist pattern 84 is removed.

次いで、フォトリソグラフィにより、絶縁体28および酸化膜81上に、レジストパターン85が形成される。レジストパターン85は、絶縁体28および酸化膜81上におけるNMOS領域23以外の全域に形成される。そして、イオン注入法により、レジストパターン85をマスクとして、NMOS領域23に、P型不純物(たとえば、B(ボロン))が注入される。その結果、図4Eに示すように、NMOS領域23に、P型ウェル31が形成される。P型不純物の注入後、レジストパターン85は除去される。   Next, a resist pattern 85 is formed on the insulator 28 and the oxide film 81 by photolithography. The resist pattern 85 is formed over the entire region other than the NMOS region 23 on the insulator 28 and the oxide film 81. Then, by ion implantation, a P-type impurity (for example, B (boron)) is implanted into the NMOS region 23 using the resist pattern 85 as a mask. As a result, a P-type well 31 is formed in the NMOS region 23 as shown in FIG. 4E. After the implantation of the P-type impurity, the resist pattern 85 is removed.

その後、ウエットエッチングにより、酸化膜81が除去される。このとき、絶縁体28の上端部もエッチングされ、絶縁体28は、シリコン基板2の表面とほぼ面一になる。この後、熱酸化法またはCVD法により、シリコン基板2の表面全域に、酸化シリコン膜86が形成される。
つづいて、図4Fに示すように、CVD法により、酸化シリコン膜86上に、ポリシリコン層87が形成される。
Thereafter, the oxide film 81 is removed by wet etching. At this time, the upper end portion of the insulator 28 is also etched, and the insulator 28 becomes substantially flush with the surface of the silicon substrate 2. Thereafter, a silicon oxide film 86 is formed over the entire surface of the silicon substrate 2 by thermal oxidation or CVD.
Subsequently, as shown in FIG. 4F, a polysilicon layer 87 is formed on the silicon oxide film 86 by the CVD method.

その後、図4Gに示すように、フォトリソグラフィにより、ポリシリコン層87上に、レジストパターン88が形成される。レジストパターン88は、ポリシリコン層87におけるゲート電極36,46となるべき部分のみを覆い隠す。
そして、レジストパターン88をマスクとするエッチングにより、ポリシリコン層87がパターニングされる。これにより、図4Hに示すように、ゲート電極36,46が形成される。ポリシリコン層87のパターニング後、レジストパターン88は除去される。その後、イオン注入法により、P型ウェル31の表層部およびゲート電極36に、N型不純物が注入される。また、イオン注入法により、N型ウェル41の表層部およびゲート電極46に、P型不純物が注入される。
Thereafter, as shown in FIG. 4G, a resist pattern 88 is formed on the polysilicon layer 87 by photolithography. Resist pattern 88 covers only the portions of polysilicon layer 87 that are to become gate electrodes 36 and 46.
Then, the polysilicon layer 87 is patterned by etching using the resist pattern 88 as a mask. Thereby, as shown in FIG. 4H, gate electrodes 36 and 46 are formed. After the patterning of the polysilicon layer 87, the resist pattern 88 is removed. Thereafter, N-type impurities are implanted into the surface layer portion of the P-type well 31 and the gate electrode 36 by ion implantation. Also, P-type impurities are implanted into the surface layer portion of the N-type well 41 and the gate electrode 46 by ion implantation.

次いで、図4Iに示すように、ゲート電極36,46をマスクとするエッチングにより、酸化シリコン膜86が選択的に除去され、シリコン基板2上に、ゲート絶縁膜35,45が得られる。その後、CVD法により、シリコン基板2上の全域にSiNが堆積される。そして、そのSiNの堆積層がエッチバックされることにより、サイドウォール37,47が形成される。   Next, as shown in FIG. 4I, the silicon oxide film 86 is selectively removed by etching using the gate electrodes 36 and 46 as a mask, and the gate insulating films 35 and 45 are obtained on the silicon substrate 2. Thereafter, SiN is deposited on the entire area of the silicon substrate 2 by the CVD method. Then, the sidewalls 37 and 47 are formed by etching back the deposited layer of SiN.

サイドウォール37,47の形成後、図4Jに示すように、イオン注入法により、P型ウェル31の表層部に、N型不純物が先に注入されたN型不純物よりも深い位置まで注入され、ソース領域33およびドレイン領域34が形成される。また、イオン注入法により、N型ウェル41の表層部に、P型不純物が先に注入されたP型不純物よりも深い位置まで注入され、ソース領域43およびドレイン領域44が形成される。その後、シリサイド38,39,40,48,49,50が形成される。   After the formation of the sidewalls 37 and 47, as shown in FIG. 4J, the surface layer of the P-type well 31 is implanted to a position deeper than the N-type impurity into which the N-type impurity has been previously implanted by ion implantation. A source region 33 and a drain region 34 are formed. Further, by ion implantation, a source region 43 and a drain region 44 are formed in the surface layer portion of the N-type well 41 up to a position deeper than the P-type impurity into which the P-type impurity has been previously implanted. Thereafter, silicides 38, 39, 40, 48, 49, 50 are formed.

次に、図4Kに示すように、CVD法により、可動膜形成層5および層間絶縁膜51が形成される。可動膜形成層5および層間絶縁膜51は、例えば、SiOからなる。
その後、図4Lに示すように、スパッタ法により、可動膜形成層5および層間絶縁膜51上の全域に、下部電極7と同じ積層構造の下部電極膜89が形成される。また、スパッタ法またはゾルゲル法により、下部電極膜89の全域上に、圧電体膜8と同じ材料の圧電体材料膜90が形成される。さらに、スパッタ法により、圧電体材料膜90の全域上に、上部電極9と同じ積層構造の上部電極膜91が形成される。
Next, as shown in FIG. 4K, the movable film forming layer 5 and the interlayer insulating film 51 are formed by the CVD method. The movable film forming layer 5 and the interlayer insulating film 51 are made of, for example, SiO 2 .
Thereafter, as shown in FIG. 4L, a lower electrode film 89 having the same laminated structure as that of the lower electrode 7 is formed over the entire area of the movable film forming layer 5 and the interlayer insulating film 51 by sputtering. Further, a piezoelectric material film 90 made of the same material as the piezoelectric film 8 is formed on the entire area of the lower electrode film 89 by sputtering or sol-gel method. Further, the upper electrode film 91 having the same laminated structure as the upper electrode 9 is formed on the entire area of the piezoelectric material film 90 by sputtering.

次いで、図4Mに示すように、フォトリソグラフィにより、上部電極膜91上に、レジストパターン92が上部電極膜91における上部電極9となる部分を覆い隠すように形成される。
その後、図4Nに示すように、レジストパターン92をマスクとするエッチングにより、上部電極膜91がパターニングされ、上部電極9が形成される。つづいて、エッチングにより、圧電体材料膜90がパターニングされ、圧電体膜8が形成される。圧電体膜8の形成後、レジストパターン92は除去される。次に、フォトリソグラフィにより、下部電極膜89上に、新たなレジストパターン(図示せず)が下部電極膜89における下部電極7となる部分を覆い隠すように形成される。そして、新たなレジストパターンをマスクとするエッチングにより、下部電極膜89がパターニングされ、下部電極7が形成される。下部電極7の形成後、レジストパターンは除去される。
Next, as shown in FIG. 4M, a resist pattern 92 is formed on the upper electrode film 91 so as to cover the portion of the upper electrode film 91 that becomes the upper electrode 9 by photolithography.
Thereafter, as shown in FIG. 4N, the upper electrode film 91 is patterned by etching using the resist pattern 92 as a mask, and the upper electrode 9 is formed. Subsequently, the piezoelectric material film 90 is patterned by etching to form the piezoelectric film 8. After the formation of the piezoelectric film 8, the resist pattern 92 is removed. Next, a new resist pattern (not shown) is formed on the lower electrode film 89 by photolithography so as to cover the portion of the lower electrode film 89 that becomes the lower electrode 7. Then, the lower electrode film 89 is patterned by etching using a new resist pattern as a mask, and the lower electrode 7 is formed. After the formation of the lower electrode 7, the resist pattern is removed.

その後、フォトリソグラフィおよびエッチングにより、層間絶縁膜51におけるソース領域33,43およびドレイン領域34,44と対向する部分に、層間絶縁膜51を厚さ方向に貫通する貫通孔が形成される。そして、CVD法により、各貫通孔内にWが供給され、各貫通孔がWで埋め尽くされる。これにより、図4Oに示すように、コンタクトプラグ55〜58が形成される。その後、スパッタ法により、シリコン基板2上の全域に、アルミナ膜93が形成される。さらに、CVD法により、アルミナ膜93上の全域に、酸化シリコン膜94が形成される。   Thereafter, through holes that penetrate the interlayer insulating film 51 in the thickness direction are formed in portions of the interlayer insulating film 51 facing the source regions 33 and 43 and the drain regions 34 and 44 by photolithography and etching. Then, W is supplied into each through hole by the CVD method, and each through hole is filled with W. As a result, as shown in FIG. 4O, contact plugs 55 to 58 are formed. Thereafter, an alumina film 93 is formed on the entire area of the silicon substrate 2 by sputtering. Further, a silicon oxide film 94 is formed over the entire area of the alumina film 93 by the CVD method.

次いで、図4Pに示すように、フォトリソグラフィおよびエッチングにより、酸化シリコン膜94およびアルミナ膜93がパターニングされる。これにより、回路形成領域4上から酸化シリコン膜94およびアルミナ膜93が除去される。また、アルミナ膜93および酸化シリコン膜94がそれぞれ水素バリア膜13および層間絶縁膜14となり、その水素バリア膜13および層間絶縁膜14を連続的に貫通するコンタクト孔17,18および開口19が形成される。   Next, as shown in FIG. 4P, the silicon oxide film 94 and the alumina film 93 are patterned by photolithography and etching. As a result, the silicon oxide film 94 and the alumina film 93 are removed from the circuit forming region 4. In addition, the alumina film 93 and the silicon oxide film 94 become the hydrogen barrier film 13 and the interlayer insulating film 14, respectively, and contact holes 17, 18 and an opening 19 that continuously penetrate the hydrogen barrier film 13 and the interlayer insulating film 14 are formed. The

その後、スパッタ法により、層間絶縁膜14,51上に、Al膜が形成される。そして、フォトリソグラフィおよびエッチングにより、Al膜がパターニングされ、図4Qに示すように、配線15,16,52,53,54が形成される。
その後、図4Rに示すように、フォトリソグラフィおよびエッチングにより、可動膜形成層5(可動膜5A)にインク吐出通路63が形成される。インク吐出通路63は、平面視において開口19の中央部に形成される。
Thereafter, an Al film is formed on the interlayer insulating films 14 and 51 by sputtering. Then, the Al film is patterned by photolithography and etching, and wirings 15, 16, 52, 53, and 54 are formed as shown in FIG. 4Q.
Thereafter, as shown in FIG. 4R, an ink discharge passage 63 is formed in the movable film forming layer 5 (movable film 5A) by photolithography and etching. The ink discharge passage 63 is formed at the center of the opening 19 in plan view.

その後、図4Sに示すように、CVD法により、可動膜形成層5上に、可動膜形成層5、層間絶縁膜14,51および配線15,16,52,53,54を覆う表面保護膜61が形成される。表面保護膜61は、ポリイミドからなる。この際、インク吐出通路63内にも、表面保護膜61が充填される。
表面保護膜61の形成後、フォトリソグラフィにより、シリコン基板2の裏面上に、レジストパターン(図示せず)が形成される。このレジストパターンは、シリコン基板2における圧力室62となる部分を露出させ、その他の部分を覆い隠す。そして、レジストパターンをマスクとするドライエッチングにより、図4Tに示すように、シリコン基板2に圧力室62が形成される。
Thereafter, as shown in FIG. 4S, the surface protective film 61 covering the movable film forming layer 5, the interlayer insulating films 14, 51 and the wirings 15, 16, 52, 53, 54 on the movable film forming layer 5 by the CVD method. Is formed. The surface protective film 61 is made of polyimide. At this time, the surface protective film 61 is also filled in the ink discharge passage 63.
After the surface protective film 61 is formed, a resist pattern (not shown) is formed on the back surface of the silicon substrate 2 by photolithography. This resist pattern exposes a portion to be the pressure chamber 62 in the silicon substrate 2 and covers other portions. Then, by dry etching using the resist pattern as a mask, a pressure chamber 62 is formed in the silicon substrate 2 as shown in FIG. 4T.

その後、図4Uに示すように、可動膜形成層5をハードマスクとして、圧力室62側からのドライエッチングにより、インク吐出通路63に連通するインク吐出孔64が表面保護膜61に形成される。これにより、インクジェットプリントヘッド1が得られる。
前述の実施形態では、インク吐出孔64は可動膜形成層5をハードマスクとして用いたドライエッチングによって形成されているので、垂直性が良好な側面(加工面)が得られる。また、インク吐出孔64を形成するためにハードマスクとして用いた可動膜形成層5を、インク吐出孔64形成後に除去する必要はない。したがって、前述の実施形態によれば、工程数を増加させることなく、インク吐出孔64の側面を可動膜5Aの表面に対してほぼ垂直にできる。
Thereafter, as shown in FIG. 4U, ink discharge holes 64 communicating with the ink discharge passages 63 are formed in the surface protective film 61 by dry etching from the pressure chamber 62 side using the movable film forming layer 5 as a hard mask. Thereby, the inkjet print head 1 is obtained.
In the above-described embodiment, since the ink discharge hole 64 is formed by dry etching using the movable film forming layer 5 as a hard mask, a side surface (processed surface) with good perpendicularity can be obtained. Further, the movable film forming layer 5 used as a hard mask for forming the ink discharge holes 64 does not need to be removed after the ink discharge holes 64 are formed. Therefore, according to the above-described embodiment, the side surface of the ink ejection hole 64 can be made substantially perpendicular to the surface of the movable film 5A without increasing the number of steps.

また、シリコン基板2を利用して、NチャネルMOSFET21およびPチャネルMOSFET22などの半導体素子を形成することができる。また、シリコン基板2上に層間絶縁膜51を挟んで配線52,53,54が形成され、この配線52,53,54がコンタクトプラグ55〜58を介してNチャネルMOSFET21およびPチャネルMOSFET22に接続されることにより、インクジェットプリントヘッド1は、集積回路(制御回路71)を備えることができる。   Further, by using the silicon substrate 2, semiconductor elements such as an N channel MOSFET 21 and a P channel MOSFET 22 can be formed. Further, wirings 52, 53, 54 are formed on the silicon substrate 2 with the interlayer insulating film 51 interposed therebetween, and the wirings 52, 53, 54 are connected to the N-channel MOSFET 21 and the P-channel MOSFET 22 through contact plugs 55-58. Thus, the ink jet print head 1 can include an integrated circuit (control circuit 71).

また、圧電素子6に電圧を印加するドライバ(駆動回路)72を、可動膜形成層5が設けられたシリコン基板2に形成しているので、インクジェットプリントヘッド1の本体部分と、その駆動回路72とを1チップで構成すること(1チップ化)が可能となる。
以上、この発明の実施形態について説明したが、この発明はさらに他の実施形態で実施することもできる。
Further, since the driver (driving circuit) 72 for applying a voltage to the piezoelectric element 6 is formed on the silicon substrate 2 provided with the movable film forming layer 5, the main body portion of the ink jet print head 1 and its driving circuit 72. Can be configured with one chip (one chip).
As mentioned above, although embodiment of this invention was described, this invention can also be implemented in another embodiment.

たとえば、前述の実施形態では、圧電素子6は平面視で円環状であるが、平面視矩形状、円形状、平面視C字状等であってもよい。
また、前記実施形態では、圧電素子6は、平面視において、インク吐出通路63を取り囲むように形成されているが、圧電素子6はインク吐出通路63の側方に形成されていてもよい。
For example, in the above-described embodiment, the piezoelectric element 6 has an annular shape in a plan view, but may have a rectangular shape in a plan view, a circular shape, a C shape in a plan view, or the like.
In the embodiment, the piezoelectric element 6 is formed so as to surround the ink discharge passage 63 in a plan view, but the piezoelectric element 6 may be formed on the side of the ink discharge passage 63.

また、前述の実施形態では、半導体基板の一例としてシリコン基板2が用いられているが、シリコン基板2に代えて、SiC(シリコンカーバイド)などのシリコン以外の半導体材料からなる基板が用いられてもよい。
また、前述の実施形態では、圧電体膜の材料としてPZTを例示したが、そのほかにも、チタン酸鉛(PbPO)、ニオブ酸カリウム(KNbO)、ニオブ酸リチウム(LiNbO3)、タンタル酸リチウム(LiTaO)などに代表される金属酸化物からなる圧電材料が適用されてもよい。
In the above-described embodiment, the silicon substrate 2 is used as an example of the semiconductor substrate. However, instead of the silicon substrate 2, a substrate made of a semiconductor material other than silicon such as SiC (silicon carbide) may be used. Good.
In the above-described embodiment, PZT is exemplified as the material of the piezoelectric film. In addition, lead titanate (PbPO 3 ), potassium niobate (KNbO 3 ), lithium niobate (LiNbO 3 ), lithium tantalate A piezoelectric material made of a metal oxide typified by (LiTaO 3 ) or the like may be applied.

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。   In addition, various design changes can be made within the scope of the matters described in the claims.

2 シリコン基板(半導体基板)
5 可動膜形成層
5A 可動膜
6 圧電素子
7 下部電極
8 圧電体膜
9 上部電極
11 主電極部
12 延長部
13 水素バリア膜
14 層間絶縁膜
15 下部配線
16 上部配線
17,18 コンタクト孔
19 開口
61 表面保護膜
61A ノズル
62 圧力室
63 インク吐出通路
64 インク吐出孔
2 Silicon substrate (semiconductor substrate)
DESCRIPTION OF SYMBOLS 5 Movable film formation layer 5A Movable film 6 Piezoelectric element 7 Lower electrode 8 Piezoelectric film 9 Upper electrode 11 Main electrode part 12 Extension part 13 Hydrogen barrier film 14 Interlayer insulation film 15 Lower wiring 16 Upper wiring 17, 18 Contact hole 19 Opening 61 Surface protective film 61A Nozzle 62 Pressure chamber 63 Ink discharge passage 64 Ink discharge hole

Claims (14)

インクが充填される圧力室を有する基板と、
前記圧力室上に配置されかつ前記圧力室の天面部を区画する可動膜を含む可動膜形成層と、
前記可動膜の前記圧力室とは反対側の表面に形成された圧電素子とを含み、
前記可動膜には、前記圧電素子が形成されていない領域に、前記可動膜を厚さ方向に貫通し、前記圧力室と連通するインク吐出通路が形成され、
前記可動膜の前記圧力室とは反対側の表面には、前記インク吐出通路の近傍領域に、前記インク吐出通路と連通するインク吐出孔を有するポリイミドからなるノズルが形成されており、
前記インク吐出通路と前記インク吐出孔とは、前記圧力室側から見て位置整合しており、かつそれらの横断面の形状および大きさがほぼ等しく、
前記インク吐出孔は、前記インク吐出通路を有する前記可動膜をハードマスクとした前記圧力室側からのドライエッチングによる加工面である側面を有し、
前記側面は、前記可動膜の表面に対してほぼ垂直に形成されている、インクジェットプリントヘッド。
A substrate having a pressure chamber filled with ink;
A movable film forming layer including a movable film disposed on the pressure chamber and defining a top surface portion of the pressure chamber;
A piezoelectric element formed on the surface of the movable film opposite to the pressure chamber,
In the movable film, an ink discharge passage that penetrates the movable film in the thickness direction and communicates with the pressure chamber is formed in a region where the piezoelectric element is not formed,
On the surface of the movable film opposite to the pressure chamber, a nozzle made of polyimide having an ink discharge hole communicating with the ink discharge passage is formed in a region near the ink discharge passage.
The ink and discharge passage and the ink discharge hole is located aligned when viewed from the pressure chamber side, and rather substantially equal in shape and size of their cross section,
The ink discharge hole has a side surface that is a processed surface by dry etching from the pressure chamber side using the movable film having the ink discharge passage as a hard mask,
The ink jet print head , wherein the side surface is formed substantially perpendicular to the surface of the movable film .
前記インク吐出通路および前記インク吐出孔の横断面形状が円形状である、請求項1に記載のインクジェットプリントヘッド。 The inkjet print head according to claim 1, wherein a cross-sectional shape of the ink discharge passage and the ink discharge hole is circular . 前記ノズルは、ポリイミドからなる表面保護膜の一部から構成されている、請求項1または2に記載のインクジェットプリントヘッド。 The ink jet print head according to claim 1 , wherein the nozzle is composed of a part of a surface protective film made of polyimide . 前記圧電素子は、前記可動膜の主面に対して法線方向から見た平面視において、前記インク吐出通路を取り囲む環状に形成されている、請求項1〜3のいずれか一項に記載のインクジェットプリントヘッド。 4. The piezoelectric element according to claim 1, wherein the piezoelectric element is formed in an annular shape surrounding the ink discharge passage in a plan view as viewed from a normal direction with respect to a main surface of the movable film . Inkjet printhead. 前記圧電素子は、
前記可動膜形成層の前記圧力室とは反対側の表面に形成された下部電極と、
前記下部電極に対して前記可動膜形成層とは反対側に配置された上部電極と、
前記上部電極と前記下部電極との間に設けられた圧電体膜とを含む、請求項1〜4のいずれか一項に記載のインクジェットプリントヘッド。
The piezoelectric element is
A lower electrode formed on the surface of the movable film forming layer opposite to the pressure chamber;
An upper electrode disposed on the opposite side of the movable film forming layer with respect to the lower electrode;
The inkjet print head according to any one of claims 1 to 4, further comprising a piezoelectric film provided between the upper electrode and the lower electrode .
前記可動膜形成層上に形成され、前記圧電素子および前記可動膜形成層を覆う水素バリア膜と、
前記水素バリア膜上に形成された層間絶縁膜と、
前記層間絶縁膜上に形成され、前記下部電極に接続された下部配線と、
前記層間絶縁膜上に形成され、前記上部電極に接続された上部配線と、
前記可動膜形成層上に形成され、前記可動膜表面における前記インク吐出通路の周囲領域、前記層間絶縁膜および前記配線を覆うポリイミドからなる表面保護膜とを含み、
前記ノズルは、前記表面保護膜における前記インク吐出通路の近傍領域によって構成されている、請求項1〜5のいずれか一項に記載のインクジェットプリントヘッド。
A hydrogen barrier film formed on the movable film forming layer and covering the piezoelectric element and the movable film forming layer;
An interlayer insulating film formed on the hydrogen barrier film;
A lower wiring formed on the interlayer insulating film and connected to the lower electrode;
An upper wiring formed on the interlayer insulating film and connected to the upper electrode;
A surface protective film formed on the movable film forming layer and made of polyimide covering the area around the ink discharge passage on the movable film surface, the interlayer insulating film, and the wiring;
The ink jet print head according to claim 1 , wherein the nozzle is configured by a region near the ink discharge passage in the surface protective film .
前記基板に形成され、前記圧電素子に電圧を印可する駆動回路をさらに含む、請求項1〜6のいずれか一項に記載のインクジェットプリントヘッド。 The inkjet print head according to claim 1 , further comprising a drive circuit formed on the substrate and applying a voltage to the piezoelectric element . 前記可動膜形成層は、SiO 膜からなる、請求項1〜のいずれか一項に記載のインクジェットプリントヘッド。 It said movable membrane forming layer is made of SiO 2 film, an inkjet printhead according to any one of claims 1-6. 前記圧電体膜は、PZT膜からなる、請求項に記載のインクジェットプリントヘッド。 The ink jet print head according to claim 5 , wherein the piezoelectric film is made of a PZT film . 前記上部電極は、前記圧電体膜上に形成されたIr0 膜と、前記Ir0 膜上に形成されたIr膜との積層膜からなる、請求項に記載のインクジェットプリントヘッド。 The upper electrode, wherein the piezoelectric Ir0 2 film formed on the film, a stacked film of the Ir film formed on the Ir0 2 film, ink jet print head according to claim 9. 前記下部電極は、前記可動膜側に形成されたTi膜と、前記Ti膜上に形成されたPt膜との積層膜からなる、請求項10に記載のインクジェットプリントヘッド。 11. The ink jet print head according to claim 10 , wherein the lower electrode includes a laminated film of a Ti film formed on the movable film side and a Pt film formed on the Ti film . インク吐出通路形成領域を有する可動膜形成領域を含む可動膜形成層を、基板上に形成する工程と、Forming a movable film forming layer including a movable film forming area having an ink discharge passage forming area on a substrate;
前記可動膜形成領域上の前記インク吐出通路形成領域を除く領域に、圧電素子を形成する工程と、Forming a piezoelectric element in a region excluding the ink discharge passage forming region on the movable film forming region;
前記可動膜形成層上に、前記圧電素子および前記下部電極を覆う水素バリア膜および絶縁膜を順に形成する工程と、Forming a hydrogen barrier film and an insulating film covering the piezoelectric element and the lower electrode in order on the movable film forming layer;
前記水素バリア膜および前記絶縁膜をパターニングして、前記水素バリア膜および前記絶縁膜の積層膜に、前記可動膜形成領域表面における前記インク吐出通路形成領域およびその周囲部を露出させる開口をする工程と、Patterning the hydrogen barrier film and the insulating film to form an opening in the laminated film of the hydrogen barrier film and the insulating film to expose the ink discharge passage forming region and its peripheral portion on the surface of the movable film forming region; When,
前記絶縁膜上に、前記圧電素子に接続される配線を形成する工程と、Forming a wiring connected to the piezoelectric element on the insulating film;
前記インク吐出通路形成領域に、前記可動膜形成層を厚さ方向に貫通するインク吐出通路を形成する工程と、Forming an ink discharge passage penetrating the movable film forming layer in a thickness direction in the ink discharge passage formation region;
前記可動膜形成層上に、前記絶縁膜および前記配線を覆うポリイミドからなる表面保護膜を形成する工程と、Forming a surface protective film made of polyimide covering the insulating film and the wiring on the movable film forming layer;
前記基板を下方からエッチングすることにより、前記可動膜形成領域に対向する圧力室を形成する工程と、Etching the substrate from below to form a pressure chamber facing the movable film forming region;
前記可動膜形成層をハードマスクとして、前記圧力室側から前記表面保護膜をドライエッチングすることにより、前記インク吐出通路に連通するインク吐出孔を前記表面保護膜に形成する工程とを含む、インクジェットプリントヘッドの製造方法。Using the movable film forming layer as a hard mask to dry-etch the surface protective film from the pressure chamber side, thereby forming an ink discharge hole communicating with the ink discharge passage in the surface protective film. A method for manufacturing a printhead.
前記圧電素子を形成する工程は、The step of forming the piezoelectric element includes:
前記可動膜形成層上に、下部電極膜、圧電体膜材料膜および上部電極膜を形成する工程と、Forming a lower electrode film, a piezoelectric film material film and an upper electrode film on the movable film forming layer;
前記上部電極膜、圧電体膜材料膜および下部電極膜をパターニングして、上部電極、圧電体膜および下部電極を形成することにより、前記下部電極と前記上部電極とそれらに挟まれた前記圧電体膜とを含む圧電素子を形成する工程とを含む、請求項12に記載のインクジェットプリントヘッドの製造方法。The upper electrode film, the piezoelectric film material film, and the lower electrode film are patterned to form the upper electrode, the piezoelectric film, and the lower electrode, thereby forming the lower electrode, the upper electrode, and the piezoelectric body sandwiched between them. A method for manufacturing an ink jet print head according to claim 12, comprising forming a piezoelectric element including a film.
前記水素バリア膜および前記絶縁膜をパターニングする工程は、前記水素バリア膜および前記絶縁膜に、前記下部電極の一部を露出させる第1コンタクト孔および前記上部電極の一部を露出させる第2コンタクト孔を形成する工程をさらに含み、
前記配線を形成する工程は、前記絶縁膜上に配線膜を形成した後、前記配線膜をパターニングすることにより、前記第1コンタクト孔を介して前記下部電極に接続された下部配線と、前記第2コンタクト孔を介して前記上部電極に接続された上部配線とを形成する工程を含む、請求項13に記載のインクジェットプリントヘッドの製造方法。
The step of patterning the hydrogen barrier film and the insulating film includes a first contact hole exposing a part of the lower electrode and a second contact exposing a part of the upper electrode to the hydrogen barrier film and the insulating film. Further comprising forming a hole;
The step of forming the wiring includes forming a wiring film on the insulating film and then patterning the wiring film, thereby connecting the lower wiring connected to the lower electrode through the first contact hole, The method for manufacturing an ink jet print head according to claim 13 , comprising a step of forming an upper wiring connected to the upper electrode through two contact holes .
JP2015172196A 2015-09-01 2015-09-01 Ink jet print head and manufacturing method thereof Expired - Fee Related JP6587178B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015172196A JP6587178B2 (en) 2015-09-01 2015-09-01 Ink jet print head and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015172196A JP6587178B2 (en) 2015-09-01 2015-09-01 Ink jet print head and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2017047598A JP2017047598A (en) 2017-03-09
JP6587178B2 true JP6587178B2 (en) 2019-10-09

Family

ID=58278551

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015172196A Expired - Fee Related JP6587178B2 (en) 2015-09-01 2015-09-01 Ink jet print head and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP6587178B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107932422B (en) * 2017-12-14 2019-08-13 西安航天精密机电研究所 A kind of bearing dismounting tool
JP2024016545A (en) * 2022-07-26 2024-02-07 株式会社リコー Piezoelectric device, liquid ejection head, device for ejecting liquid, method for manufacturing piezoelectric device, and method for manufacturing liquid ejection head

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5851677B2 (en) * 2009-08-12 2016-02-03 ローム株式会社 Inkjet printer head
JP5734144B2 (en) * 2011-09-13 2015-06-10 東芝テック株式会社 Inkjet head
ITTO20130312A1 (en) * 2013-04-18 2014-10-19 St Microelectronics Srl METHOD OF MANUFACTURE OF A FLUID EJECTION DEVICE AND FLUID EJECTION DEVICE

Also Published As

Publication number Publication date
JP2017047598A (en) 2017-03-09

Similar Documents

Publication Publication Date Title
JP5851677B2 (en) Inkjet printer head
JP6427157B2 (en) Ink nozzle and ink jet printer head having the same
JP2013080786A (en) Silicon device
TW201434153A (en) Semiconductor device and method of manufacturing the same
CN110277388A (en) Semiconductor devices including non-active fin and marker space
JP7063967B2 (en) Inkjet device and manufacturing method of inkjet device
US20170361614A1 (en) Inkjet apparatus and manufacturing method of inkjet apparatus
JP6575901B2 (en) Piezoelectric device
US20250311220A1 (en) Semiconductor structure and method of forming the same
JP6587178B2 (en) Ink jet print head and manufacturing method thereof
JP2018051833A (en) Nozzle substrate, ink jet print head, and method for manufacturing nozzle substrate
JP2010251590A (en) Semiconductor device and manufacturing method thereof
CN114121991A (en) Semiconductor device with a plurality of semiconductor chips
JP2009295867A (en) Semiconductor device
JP2013078877A (en) Silicon apparatus
JP6460514B2 (en) Manufacturing method of piezoelectric element utilizing apparatus
JP6410027B2 (en) Manufacturing method of piezoelectric element utilizing apparatus
JP2006135102A (en) Semiconductor device and manufacturing method thereof
JP2018069685A (en) Nozzle substrate, ink jet print head, and method for manufacturing nozzle substrate
JP4947964B2 (en) Semiconductor device and manufacturing method thereof
US10065421B2 (en) Device using a piezoelectric element and method for manufacturing the same
CN116230685A (en) Semiconductor structure and method of manufacturing semiconductor structure
US10065419B2 (en) Inkjet printing head
JP7730838B2 (en) Inkjet printhead
KR20020001599A (en) Semiconductor memory device and method of fabricating the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190815

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190830

R150 Certificate of patent or registration of utility model

Ref document number: 6587178

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees