JP6596554B2 - 回路設計方法及びプログラム - Google Patents
回路設計方法及びプログラム Download PDFInfo
- Publication number
- JP6596554B2 JP6596554B2 JP2018180082A JP2018180082A JP6596554B2 JP 6596554 B2 JP6596554 B2 JP 6596554B2 JP 2018180082 A JP2018180082 A JP 2018180082A JP 2018180082 A JP2018180082 A JP 2018180082A JP 6596554 B2 JP6596554 B2 JP 6596554B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit element
- circuit
- path
- data
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本実施形態においては、始点の回路要素、第1の回路要素、終点の回路要素、及び始点の回路要素から第1の回路要素を経由して終点の回路要素までの間を電気的に接続する第1の配線を含む解析対象の経路と、経路に含まれないが経路の形状に影響を与える第2の回路要素と、第1の回路要素と第2の回路要素との間を電気的に接続する第2の配線とを選択する回路設計装置について説明する。回路要素はセルと呼ばれる場合がある。
本実施形態においては、上記第1の実施形態の変形例について説明する。本実施形態は、タイミングパスに含まれている回路要素と始点及び終点の回路要素との間の距離の算出方法が、上記第1の実施形態と異なる。
Claims (19)
- コンピュータにより、回路設計データと、前記回路設計データに基づいて生成された解析データとに基づいて、始点の回路要素、第1の回路要素、終点の回路要素、及び前記始点の回路要素から前記第1の回路要素を経由して前記終点の回路要素までの間を電気的に接続する第1の配線を含む解析対象の経路と、前記経路に含まれる前記第1の回路要素と電気的に接続されており前記経路に含まれない第2の回路要素と、前記第1の回路要素と前記第2の回路要素とを電気的に接続する第2の配線とを選択することを具備し、
前記選択することは、
前記第1の回路要素の個数の指定情報に基づいて、前記経路に含まれる複数の前記第1の回路要素の中から、前記始点の回路要素からの距離と前記終点の回路要素からの距離との合計値が大きい順に、前記個数の前記第1の回路要素を選択する第1の選択と、
前記個数の前記第1の回路要素と電気的に接続されており前記経路に含まれない前記第2の回路要素を選択する第2の選択と、
前記個数の前記第1の回路要素と前記第2の回路要素とを電気的に接続する前記第2の配線を選択する第3の選択と、
を具備する、回路設計方法。 - 前記回路設計データは、さらに種別データを含み、
前記選択することは、前記種別データに基づいて、前記第1の回路要素と電気的に接続されており前記経路に含まれないフリップフロップ回路又は組み合わせ回路を、前記第2の回路要素として選択する、
請求項1の回路設計方法。 - 前記選択することは、前記経路に含まれる複数の前記第1の回路要素の中から、前記始点の回路要素からの距離と前記終点の回路要素からの距離との合計値が最も大きい第1の回路要素を選択し、前記合計値が最も大きい第1の回路要素と電気的に接続されている前記第2の回路要素を選択し、前記合計値が最も大きい第1の回路要素と前記第2の回路要素とを電気的に接続する前記第2の配線を選択する、
請求項1又は請求項2の回路設計方法。 - 前記選択することは、
複数の前記第1の回路要素ごとに、前記始点の回路要素から前記経路にそって各前記第1の回路要素に到達するまでに通過する回路要素の間の距離の合計である第1の合計を算出し、
複数の前記第1の回路要素ごとに、各前記回路要素から前記経路にそって前記終点の回路要素に到達するまでに通過する回路要素の間の距離の合計である第2の合計を算出し、
複数の前記第1の回路要素ごとに、前記第1の合計と前記第2の合計との差の絶対値を算出し、
前記差の絶対値が最も小さい回路要素を、前記始点の回路要素と前記終点の回路要素とから最も離れた回路要素として選択する、
請求項1又は請求項2の回路設計方法。 - 前記経路と選択された前記第2の回路要素及び前記第2の配線とを含む表示データを生成することをさらに具備する、
請求項1乃至請求項4のいずれか1項の回路設計方法。 - 前記生成することは、前記第2の回路要素の表示命令に基づいて、前記第2の回路要素と前記第2の配線とを含む前記表示データを生成し、前記第2の回路要素の非表示命令に基づいて、前記第2の回路要素と前記第2の配線とを含まない表示データを生成する、
請求項5の回路設計方法。 - 前記選択することは、前記第1の回路要素と前記第2の回路要素とのうちの少なくとも一方に対して、ファンアウトとインスタンス名とのうちの少なくとも一方を選択することをさらに具備し、
前記生成することは、前記ファンアウトと前記インスタンス名とのうちの少なくとも一方をさらに含む前記表示データを生成する、
請求項5又は請求項6の回路設計方法。 - 前記選択することは、前記第2の回路要素に対応するスラックとディレイとのうちの少なくとも一方を選択することをさらに具備し、
前記生成することは、前記スラックと前記ディレイとのうちの少なくとも一方をさらに含む前記表示データを生成する、
請求項5乃至請求項7のいずれか1項の回路設計方法。 - 前記選択することは、前記第2の回路要素と電気的に接続されており前記経路に含まれない第3の回路要素と、前記第2の回路要素と前記第3の回路要素とを電気的に接続する第3の配線とを選択することをさらに具備し、
前記生成することは、選択された前記第3の回路要素及び前記第3の配線をさらに含む前記表示データを生成する、
請求項5乃至請求項8のいずれか1項の回路設計方法。 - 前記回路設計データは、回路要素の識別データと位置データとを含み、
前記解析データは、前記回路設計データと前記始点の回路要素の指定情報と前記終点の回路要素の指定情報とに基づいて生成されたデータである、
請求項1乃至請求項9のいずれか1項の回路設計方法。 - コンピュータに、
回路設計データと、前記回路設計データに基づいて生成された解析データとに基づいて、始点の回路要素、第1の回路要素、終点の回路要素、及び前記始点の回路要素から前記第1の回路要素を経由して前記終点の回路要素までの間を電気的に接続する第1の配線を含む解析対象の経路と、前記経路に含まれる前記第1の回路要素と電気的に接続されており前記経路に含まれない第2の回路要素と、前記第1の回路要素と前記第2の回路要素とを電気的に接続する第2の配線とを選択する選択機能を実現させ、
前記選択機能は、
前記第1の回路要素の個数の指定情報に基づいて、前記経路に含まれる複数の前記第1の回路要素の中から、前記始点の回路要素からの距離と前記終点の回路要素からの距離との合計値が大きい順に、前記個数の前記第1の回路要素を選択する第1の選択機能と、
前記個数の前記第1の回路要素と電気的に接続されており前記経路に含まれない前記第2の回路要素を選択する第2の選択機能と、
前記個数の前記第1の回路要素と前記第2の回路要素とを電気的に接続する前記第2の配線を選択する第3の選択機能と、
を具備し、
前記回路設計データは、さらに種別データを含み、
前記選択機能は、前記種別データに基づいて、前記第1の回路要素と電気的に接続されており前記経路に含まれないフリップフロップ回路又は組み合わせ回路を、前記第2の回路要素として選択する、
プログラム。 - 前記選択機能は、前記経路に含まれる複数の前記第1の回路要素の中から、前記始点の回路要素からの距離と前記終点の回路要素からの距離との合計値が最も大きい第1の回路要素を選択し、前記合計値が最も大きい第1の回路要素と電気的に接続されている前記第2の回路要素を選択し、前記合計値が最も大きい第1の回路要素と前記第2の回路要素とを電気的に接続する前記第2の配線を選択する、
請求項11のプログラム。 - 前記選択機能は、
複数の前記第1の回路要素ごとに、前記始点の回路要素から前記経路にそって各前記第1の回路要素に到達するまでに通過する回路要素の間の距離の合計である第1の合計を算出し、
複数の前記第1の回路要素ごとに、各前記回路要素から前記経路にそって前記終点の回路要素に到達するまでに通過する回路要素の間の距離の合計である第2の合計を算出し、
複数の前記第1の回路要素ごとに、前記第1の合計と前記第2の合計との差の絶対値を算出し、
前記差の絶対値が最も小さい回路要素を、前記始点の回路要素と前記終点の回路要素とから最も離れた回路要素として選択する、
請求項11のプログラム。 - 前記コンピュータに、
前記経路と選択された前記第2の回路要素及び前記第2の配線とを含む表示データを生成する生成機能をさらに実現させる、請求項11乃至請求項13のいずれか1項のプログラム。 - 前記生成機能は、前記第2の回路要素の表示命令に基づいて、前記第2の回路要素と前記第2の配線とを含む前記表示データを生成し、前記第2の回路要素の非表示命令に基づいて、前記第2の回路要素と前記第2の配線とを含まない表示データを生成する、
請求項14のプログラム。 - 前記選択機能は、前記第1の回路要素と前記第2の回路要素とのうちの少なくとも一方に対して、ファンアウトとインスタンス名とのうちの少なくとも一方をさらに選択し、
前記生成機能は、前記ファンアウトと前記インスタンス名とのうちの少なくとも一方をさらに含む前記表示データを生成する、
請求項14又は請求項15のプログラム。 - 前記選択機能は、前記第2の回路要素に対応するスラックとディレイとのうちの少なくとも一方をさらに選択し、
前記生成機能は、前記スラックと前記ディレイとのうちの少なくとも一方をさらに含む前記表示データを生成する、
請求項14乃至請求項16のいずれか1項のプログラム。 - 前記選択機能は、前記第2の回路要素と電気的に接続されており前記経路に含まれない第3の回路要素と、前記第2の回路要素と前記第3の回路要素とを電気的に接続する第3の配線とをさらに選択し、
前記生成機能は、選択された前記第3の回路要素及び前記第3の配線をさらに含む前記表示データを生成する、
請求項14乃至請求項16のいずれか1項のプログラム。 - 前記回路設計データは、回路要素の識別データと位置データとを含み、
前記解析データは、前記回路設計データと前記始点の回路要素の指定情報と前記終点の回路要素の指定情報とに基づいて生成されたデータである、
請求項11乃至請求項18のいずれか1項のプログラム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018180082A JP6596554B2 (ja) | 2018-09-26 | 2018-09-26 | 回路設計方法及びプログラム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018180082A JP6596554B2 (ja) | 2018-09-26 | 2018-09-26 | 回路設計方法及びプログラム |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014254891A Division JP6414846B2 (ja) | 2014-12-17 | 2014-12-17 | 回路設計装置及びプログラム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019016382A JP2019016382A (ja) | 2019-01-31 |
| JP6596554B2 true JP6596554B2 (ja) | 2019-10-23 |
Family
ID=65358712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018180082A Expired - Fee Related JP6596554B2 (ja) | 2018-09-26 | 2018-09-26 | 回路設計方法及びプログラム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6596554B2 (ja) |
-
2018
- 2018-09-26 JP JP2018180082A patent/JP6596554B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2019016382A (ja) | 2019-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10031996B2 (en) | Timing based net constraints tagging with zero wire load validation | |
| JP5444985B2 (ja) | 情報処理装置 | |
| JP6596554B2 (ja) | 回路設計方法及びプログラム | |
| CN112632884A (zh) | 门级网表生成方法、装置及电子设备 | |
| US20050251776A1 (en) | Integrated circuit design system | |
| JP6414846B2 (ja) | 回路設計装置及びプログラム | |
| US8074198B2 (en) | Apparatus and method for circuit layout using longest path and shortest path search elements | |
| US20070220453A1 (en) | Method for forming reset operation verifying circuit | |
| US8555228B2 (en) | Tool for glitch removal | |
| US20150074630A1 (en) | Layout method of semiconductor integrated circuit and recording medium | |
| US20130326444A1 (en) | Recording medium for generation program, generation method, and generation apparatus | |
| US20110072404A1 (en) | Parallel Timing Analysis For Place-And-Route Operations | |
| US7952584B2 (en) | Method of displaying delay time, device and storage medium | |
| JP2005527045A (ja) | 集積回路設計方法 | |
| JP4891807B2 (ja) | 高位合成装置および高位合成方法 | |
| JP4248925B2 (ja) | 自動フロアプラン決定方法 | |
| JP5849973B2 (ja) | データ処理装置、データ処理システム、データ処理方法、及びデータ処理プログラム | |
| US20250272464A1 (en) | Logic gate complexity | |
| JP2000242684A (ja) | 機能合成方法,機能合成装置およびその記録媒体 | |
| JP5682403B2 (ja) | ニューラルネットワーク設計方法及びプログラム | |
| JP4648865B2 (ja) | プリント基板パターン設計装置およびプログラム | |
| JPH1063693A (ja) | 論理回路の信号遅延時間計算方法および遅延時間の表示方法 | |
| US20120278647A1 (en) | Reducing Memory Used To Store Totals In Static Timing Analysis | |
| US20200096570A1 (en) | Design method for scan test circuit, design program for scan test circuit and semiconductor integrated circuit | |
| JP6040824B2 (ja) | 配線検査装置、配線検査プログラム及び配線検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180926 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190808 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20190903 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20190930 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6596554 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |