JP6605801B2

JP6605801B2 - クロック生成装置及びクロック生成方法

Info

Publication number: JP6605801B2
Application number: JP2014232671A
Authority: JP
Inventors: 永吉清水
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2014-11-17
Filing date: 2014-11-17
Publication date: 2019-11-13
Anticipated expiration: 2034-11-17
Also published as: JP2016096495A

Description

本発明は、クロック生成装置、特に発振器からの発振信号に基づいてクロック信号を生成するクロック生成装置及びクロック信号の生成方法に関する。

このようなクロック生成装置として、精度が異なる２つの発振器を接続可能とし、いずれか一方の発振器からの発振信号に基づいてクロック信号を生成するようにしたものが提案されている（例えば、特許文献１参照）。クロック生成装置に接続する発振器としては、クロック生成装置側からの電圧印加によって発振する、例えば水晶発振子を発振器とする水晶発振器等のパッシブ駆動型の発振器、又は発振源を駆動する回路を含むＴＣＸＯ（temperature compensated crystal oscillator）等のアクティブ駆動型の発振器が用いられる。

特開２００１−２５１１４０号公報

ところで、このようなクロック生成装置において、パッシブ駆動型及びアクティブ駆動型の発振器を共に利用可能とするためには、各発振器用の処理回路が必要となり、それに伴い、パッシブ駆動型の発振器を接続するための外部端子と、アクティブ駆動型の発振器を接続するための外部端子とが必要となる。

したがって、外部端子の数が増えることにより、その分だけクロック生成装置の装置規模が大きくなるという問題があった。

本発明は、上記問題を解決するためになされたものであり、第１の発振器又は第２の発振器に接続され、接続された発振器からの発振信号に応じてクロック信号を生成して出力するクロック生成装置であって、前記第１の発振器又は前記第２の発振器に接続され、発振信号の供給を受け付ける第１端子と、前記第２の発振器又は所定の電位に接続される第２端子と、第１の信号経路及び第２の信号経路を介して前記第１端子と接続され、クロック信号を出力する出力端子と、前記第１端子及び前記第２端子とに接続され、前記第２端子の接続先に基づいて前記クロック信号の経路の判定を行い、前記第２端子が前記第２の発振器に接続されている場合には前記第１の信号経路を遮断するための遮断信号を出力する判定部と、前記第１の信号経路において前記第１端子と前記出力端子との間に接続され、前記判定部から出力された前記遮断信号に応じて、前記第１の信号経路を遮断する第１遮断部と、前記第２の信号経路において前記第１端子と前記出力端子との間に接続され、前記第２端子が前記所定の電位に接続された場合に、前記第２の信号経路を遮断する第２遮断部と、を備えることを特徴とする。

また、本発明に係るクロック生成方法は、第１端子と第２端子と出力端子とを備えるクロック生成装置において、第１の発振器又は第２の発振器からの発振信号の供給に応じてクロック信号を生成するクロック生成方法であって、前記第１端子を前記第１の発振器又は前記第２の発振器に接続するステップと、前記第２端子を前記第２の発振器又は所定電位に接続するステップと、前記第２端子の接続先に基づいて前記クロック信号の経路の判定を行い、前記第２端子が前記第２の発振器に接続されている場合には、前記第１端子と前記出力端子とを接続する第１の信号経路及び第２の信号経路のうち、前記第１の信号経路を遮断するための遮断信号を生成するステップと、前記第２端子が前記第２の発振器に接続されている場合に、前記遮断信号に応じて前記第１の信号経路を遮断するステップと、前記第２端子が前記所定の電位に接続されている場合に、前記第２の信号経路を遮断するステップと、を有することを特徴とする。

本発明によれば、装置規模の増大を抑えつつ、複数のクロックソースを選択的に使用可能なクロック生成装置を提供することが可能となる。

本発明に係るクロック生成装置の回路構成を示す図である。ＴＣＸＯ振動子を使用する場合のクロック生成装置の各部の動作を示すタイムチャートである。Ｘｔａｌ振動子を使用する場合のクロック生成装置の各部の動作を示すタイムチャートである。本発明に係るクロック生成装置の機能的構成を示すブロック図である。

以下、本発明の実施例を図面を参照しつつ詳細に説明する。図１は、本発明に係るクロック生成装置１０の構成を示すブロック図である。

ＸＩ／ＴＣＸＯ端子１１は、第１の発振器としての例えばＴＣＸＯ（Temperature Compensated Crystal Oscillator）、又は第２の発振器である水晶発振器を接続するための第１の外部端子である。ＸＯ端子１２は、接地電位（ＧＮＤ）又は水晶発振器を接続するための第２の外部端子である。

ここで、ＴＣＸＯは、水晶振動子と共にその周波数温度特性を補正する温度補償用回路や反転増幅器等を備えており、クロック生成装置１０側からの電圧供給を受けることなく能動的に発振信号を生成するアクティブ駆動型の発振器である。したがって、発振器としてＴＣＸＯを用いる場合、ＸＩ／ＴＣＸＯ端子１１はＴＣＸＯ振動子に接続され、ＸＯ端子１２に接地電位を印加する。

これに対し、水晶発振器は、ＸＩ／ＴＣＸＯ端子１１及びＸＯ端子１２を介してクロック生成装置１０から電圧の供給を受けることによって発振信号を生成する、パッシブ駆動型の発振器である。発振器として水晶発振器を用いる場合、ＸＩ／ＴＣＸＯ端子１１及びＸＯ端子１２に、この水晶発振器を接続する。

コンデンサ１３は、ＸＩ／ＴＣＸＯ端子１１から入力された発振信号の直流成分をカットしてインバータ１４に供給する。

インバータ１４の入力端には帰還抵抗１５の一端が接続され、インバータ１４の出力端には帰還抵抗１５の他端が接続されている。インバータ１４及び帰還抵抗１５は、ＸＩ／ＴＣＸＯ端子１１から入力されコンデンサ１３によって直流成分がカットされた発振信号の振幅を増加させた振幅増加発振信号を、バッファ１６に供給する。

バッファ１６は、振幅増加発振信号を２値化することによりクロック信号ＣＫ１を生成し、これをカウンタ２１及びＡＮＤゲート２３に供給する。

インバータ１７の入力端には帰還抵抗１８の一端が接続され、インバータ１７の出力端には帰還抵抗１８の他端が接続されている。インバータ１７及び帰還抵抗１８は、ＸＩ／ＴＣＸＯ端子１１から入力された発振信号を２値化して振幅を増加させた信号を発振駆動信号ＧＮとしてＦＦ２０（D type flip flop）、カウンタ２２及びＸＯ端子１２に供給する。ここで、ＸＩ／ＴＣＸＯ端子１１及びＸＯ端子１２に水晶発振器が接続される場合、インバータ１７は、発振駆動信号ＧＮをＸＯ端子１２を介して水晶発振器に供給する。これにより、水晶発振器が発振して、発振信号をバッファ１６、１９及びインバータ１７に供給する。

バッファ１９は、ＸＩ／ＴＣＸＯ端子１１から入力された発振信号を２値化することによりクロック信号ＣＫ２を生成し、これをＡＮＤゲート２４に供給する。

ＦＦ２０の出力端子と入力端子Ｄ間にはインバータ２５が接続されている。かかる構成により、ＦＦ２０は、発振駆動信号ＧＮを２分周した信号、つまり発振駆動信号ＧＮの１／２の周波数で、信号値「０」及び「１」を交互に繰り返すリセット信号ＲＳを生成し、これをカウンタ２１のリセット端子Ｒに供給する。

カウンタ２１は、クロック信号ＣＫ１の立ち上がりエッジに同期して、アップカウントを行う。カウンタ２１は、クロック信号ＣＫ１に応じて０〜１５までアップカウントし、カウント値が１５に達すると、当該カウント値を保持する。

カウンタ２１は、カウント値が０〜１４の場合は信号値「０」、カウント値が１５の場合は信号値「１」を有するイネーブル信号ＥＮ１をＡＮＤゲート２３に供給する。また、カウンタ２１は、信号値「１」のリセット信号ＲＳに応じてカウント値を０にリセットする。

カウンタ２２は、発振駆動信号ＧＮの立ち上がりエッジに同期して、アップカウントを行う。カウンタ２２は、発振駆動信号ＧＮに応じて、０〜１５までアップカウントし、カウント値が１５に達すると、当該カウント値を保持する。また、カウンタ２２は、カウント値が０〜１４の間は信号値「０」、カウント値が１５に達した場合は信号値「１」を有するイネーブル信号ＥＮ２をＡＮＤゲート２４に供給する。

ＡＮＤゲート２３は、イネーブル信号ＥＮ１の信号値が「１」である場合にはクロック信号ＣＫ１をＯＲゲート２６に供給する一方、イネーブル信号ＥＮ１の信号値が「０」である場合には信号値「０」をＯＲゲート２６に供給する。

ＡＮＤゲート２４は、イネーブル信号ＥＮ２の信号値が「１」である場合にはクロック信号ＣＫ２をＯＲゲート２６に供給する一方、イネーブル信号ＥＮ２の信号値が「０」である場合には信号値「０」をＯＲゲート２６に供給する。

ＯＲゲート２６は、ＡＮＤゲート２３を介して供給されたクロック信号ＣＫ１、又はＡＮＤゲート２４を介して供給されたクロック信号ＣＫ２を出力クロック信号とし、これを出力端子２７を介して出力する。

図２は、図１の回路構成を有するクロック生成装置１０において、発振器としてＴＣＸＯを用いる場合の各部の動作を示すタイムチャートである。上述の通り、発振器としてＴＣＸＯを使用する場合、ＸＩ／ＴＣＸＯ端子１１にはＴＣＸＯの入力端子を接続し、ＸＯ端子１２に接地電位を印加する。

ここで、ＴＣＸＯからＸＩ／ＴＣＸＯ端子１１を介して発振信号が入力される（図２（ａ））。入力された発振信号は、コンデンサ１３によって直流成分がカットされ、インバータ１４及び帰還抵抗１５によって振幅が増大されて、振幅増加発振信号としてバッファ１６に供給される。バッファ１６は、この振幅増加発振信号をクロック信号ＣＫ１に変換し、カウンタ２１及びＡＮＤゲート２３に供給する。

ＸＯ端子１２は接地電位になっているため（図２（ｂ））、ＸＯ端子１２と接続されたＦＦ２０のクロック入力端子も接地電位となる。したがって、ＦＦ２０は上記した分周動作は行わず、非リセットを示す信号値「０」のリセット信号ＲＳを生成する（図２（ｃ））。

カウンタ２２のクロック入力端子はＸＯ端子１２と接続されているため、接地電位となる。したがって、カウンタ２２はアップカウントを行わない（図２（ｄ））。したがって、カウンタ２２は、イネーブル信号ＥＮ２として信号値「０」を出力する（図２（ｅ））。

一方、カウンタ２１のクロック入力端子はバッファ１６を介してＸＩ／ＴＣＸＯ端子１１と接続されている。したがって、カウンタ２１には、クロック信号ＣＫ１が供給される。カウンタ２１は、クロック信号ＣＫ１の立ち上がりエッジに同期して、アップカウントを行う。カウンタ２１は、カウント値「１５」までカウントすると、そのカウント値を保持し（図２（ｆ））、ＡＮＤゲート２３に信号値「１」のイネーブル信号ＥＮ１を供給する。すなわち、カウンタ２１は、カウント値が１５に達するまでは「０」、カウント値が１５に達した後は「１」の信号値を有するイネーブル信号ＥＮ１を出力する（図２（ｇ））。

ＡＮＤゲート２３は、カウンタ２１のカウント値が１５に達するまでは「０」、カウント値が１５に達して以降はクロック信号ＣＫ１をＯＲゲート２６に供給する。

ＡＮＤゲート２４は、上記の通りカウンタ２２から信号値「０」のイネーブル信号ＥＮ２が供給されるため、信号値「０」をＯＲゲート２６に供給する。

ＯＲゲート２６は、カウンタ２１のカウント値が１５に達するまでの間は信号値「０」を出力し、カウンタ２１のカウント値が１５に達すると、クロック信号ＣＫ１を出力クロック信号として出力端子２７を介して出力する（図２（ｈ））。

一方、図３は、図１の回路構成を有するクロック生成装置１０において、発振器として水晶発振器を使用する場合の動作を示すタイムチャートである。上記の通り、水晶発振器を使用する場合、水晶発振器の第１の端子がＸＩ／ＴＣＸＯ端子１１に接続され、第２の端子がＸＯ端子１２に接続される。

この際、インバータ１７から出力された発振駆動信号ＧＮがＸＯ端子を介して水晶発振器に供給される。これにより、水晶発振器が発振し、その発振信号をＸｉ／ＴＣＸＯ端子１１を介してバッファ１９及びインバータ１７に供給する（図３（ａ））。

インバータ１７は、ＸＩ／ＴＣＸＯ端子１１を介して入力された発振信号に対応した発振駆動信号ＧＮを、ＸＯ端子１２を介して水晶発振器に供給する（図３（ｂ））。また、インバータ１７は、発振駆動信号ＧＮを、ＦＦ２０及びカウンタ２２に供給する。

ＦＦ２０は、発振駆動信号ＧＮの供給を受け、発振駆動信号ＧＮを２分周した信号の立ち上がりエッジに同期してリセット信号ＲＳを生成する。すなわち、ＦＦ２０は、発振駆動信号ＧＮを２分周した周期をもつ周期的なリセット信号ＲＳを、カウンタ２１のリセット端子Ｒに供給する（図３（ｃ））。

カウンタ２２は、発振駆動信号ＧＮの立ち上がりエッジに同期して、アップカウントを行う。カウンタ２２は、カウント値「０」から「１５」までカウントすると、そのカウント値「１５」を保持し（図３（ｄ））、ＡＮＤゲート２４に信号値「１」のイネーブル信号ＥＮ２を供給する。すなわち、カウンタ２２は、カウント値が「０」〜「１４」の間は「０」、カウント値が「１５」に達して以降は「１」を有するイネーブル信号ＥＮ２をＡＮＤゲート２４に供給する（図３（ｅ））。

この間、カウンタ２１のリセット端子Ｒには周期的なリセット信号ＲＳ（図３（ｃ））が供給され、カウント値が周期的にリセットされる。したがって、カウンタ２１はカウント値「０」と「１」とを繰り返しカウントすることになり（図３（ｆ））、カウント値「１５」までアップカウントすることができない。よって、カウンタ２１は信号値「０」のイネーブル信号ＥＮ１をＡＮＤゲート２３に出力し続ける（図３（ｇ））。

ＯＲゲート２６は、ＡＮＤゲート２３の出力信号とＡＮＤゲート２４の出力信号の論理和を出力する。したがって、この際、ＯＲゲート２６は、カウンタ２２のカウント値が「１５」に達するまでの間は「０」、カウンタ２２のカウント値が「１５」に達した後、バッファ１９から供給されたクロック信号ＣＫ２を出力クロック信号として、出力端子２７を介して出力する（図３（ｈ））。

以上のように、図１に示すクロック生成装置１０では、アクティブ駆動型の発振器として例えばＴＣＸＯを第１端子（１１）に接続し、接地電位を第２端子（１２）に印加すると、クロック生成装置１０のバッファ１６は、この発振信号を２値化することによりクロック信号ＣＫ１を生成する。ここで、クロック信号ＣＫ１が生成開始されてから、カウンタ２１が「１５」カウントを行うまでに費やされる期間、つまりクロック信号が安定するのに必要となる期間の経過後、上記クロック信号ＣＫ１がＡＮＤゲート２３、ＯＲゲート２６及び出力端子２７を介して出力される。

一方、パッシブ駆動型の例えば水晶発振器を第１端子（１１）及び第２端子（１２）に接続すると、発振駆動部としてのインバータ１７が発振駆動信号ＧＮを生成しこれを第２端子を介して水晶発振器に供給する。これにより水晶発振器が発振し、発振信号を第１端子を介してクロック生成装置１０に供給する。この際、クロック生成装置１０のバッファ１９は、この発振信号を２値化することによりクロック信号ＣＫ２を生成する。そして、発振駆動信号が生成開始されてから、カウンタ２２が「１５」カウントを行うまでに費やされる期間、つまりクロック信号が安定するのに必要となる期間の経過後、クロック信号ＣＫ２が、ＡＮＤゲート２４、ＯＲゲート２６及び出力端子２７を介して出力される。

よって、図１に示すクロック生成装置１０では、２つの第１端子（１１）及び第２端子（１２）を、パッシブ駆動型の発振器及びアクティブ駆動型の発振器を接続するための端子として共有化することが可能となる。したがって、図１に示すクロック生成装置１０によれば、パッシブ駆動型の発振器を接続するための専用端子と、アクティブ駆動型の発振器を接続するための専用端子とを設けた構成に比して、端子の数が少なくなる分だけその装置規模を縮小化することが可能となる。

図４は、本発明に係るクロック生成装置１０を機能的に表すブロック図である。クロック生成装置１０は、第１端子３１と、第２端子３２と、判定部３３と、第１遮断部３４と、第２遮断部３５と、出力端子３６とを含む。第１端子３１と出力端子３６は、第１信号経路ＳＬ１及び第２信号経路ＳＬ２によって接続されている。第１端子３１から入力された発振信号は、第１信号経路ＳＬ１又は第２信号経路ＳＬ２のいずれかを通って伝送され、出力端子３６を介して出力クロック信号として出力される。

第１端子３１は、図１のＸＩ／ＴＣＸＯ端子１１に対応する端子であり、第１の発振器（例えば、ＴＣＸＯ）又は第２の発振器（例えば、水晶発振器）に接続される。第２端子３２は、図１のＸＯ端子１２に対応する端子であり、所定の電位（例えば、接地電位）又は第２の発振器に接続される。

判定部３３は、図１のＦＦ２０に対応する構成を含み、第１端子３１及び第２端子３２に接続されている。判定部３３は、第２端子３２が所定の電位又は第２の発振器のいずれに接続されているかに応じて第１遮断部を制御し、第１信号経路ＳＬ１の導通／遮断を切替える。例えば、第２端子３２が第２の発振器に接続されている場合、判定部３３は第１信号経路ＳＬ１を遮断するための遮断信号ＳＳを第１遮断部３４に供給する。この遮断信号ＳＳは、図１のＦＦ２０がカウンタ２１に供給するリセット信号ＲＳに対応するものである。他方、第２端子３２が所定の電位に接続されている場合、判定部３３は遮断信号ＳＳを第１遮断部３４に供給しない。これは、図１の構成においてＸＯ端子１２に接地電位が印加されている場合に、ＦＦ２０がリセット信号ＲＳの出力を行わないことに対応するものである。

第１遮断部３４は、図１のカウンタ２１及びＡＮＤゲート２３に対応する構成を含む。第１遮断部３４は、第１端子３１と出力端子３６との間に接続され、第１信号経路ＳＬ１を構成する。第１遮断部３４は、判定部３３から遮断信号ＳＳを供給されると、第１信号経路ＳＬ１を遮断する。これは、図１の構成においてカウンタ２１がＦＦ２０からリセット信号ＲＳを供給された場合に、カウンタ２１がカウント値をリセットしてＡＮＤゲート２３に信号値「０」を有するイネーブル信号ＥＮ１を出力し、ＡＮＤゲート２３がＯＲゲート２６に信号値「０」を供給することに対応するものである。他方、判定部３３から遮断信号ＳＳが供給されない場合、第１遮断部３４は第１信号経路ＳＬ１の遮断を行わない（すなわち、導通させる）。

第２遮断部３５は、図１のカウンタ２２及びＡＮＤゲート２４に対応する構成を含む。第２遮断部３５は、第１端子３１と出力端子３６との間に接続され、第２信号経路ＳＬ２を構成する。第２遮断部３５は、第２端子３２が所定の電位又は第２の発振器のいずれに接続されているかに応じて、第２信号経路ＳＬ２の導通／遮断を切替える。例えば、第２端子３２が所定の電位に接続されている場合、第２遮断部３５は第２信号経路ＳＬ２を遮断する。これは、図１の構成においてＸＯ端子１２に接地電位が印加されている場合、カウンタ２２がアップカウントを行わず、カウンタ２２がイネーブル信号ＥＮ２として信号値「０」をＡＮＤゲート２４に供給し、ＡＮＤゲート２４がＯＲゲート２６に信号値「０」を供給することに対応するものである。他方、第２端子３２が第２の発振器に接続されている場合、第２遮断部３５は第２信号経路ＳＬ２の遮断を行わない（すなわち、導通させる）。

出力端子３６は、図１のＯＲゲート２６及び出力端子２７に対応する構成を含み、第１信号経路又は第２信号経路を通って供給されたクロック信号を出力する。

以上説明したように、本発明に係るクロック生成装置は、第１の発振器（ＴＣＸＯ）又は第２の発振器（水晶発振器）に接続される第１端子（ＸＩ／ＴＣＸＯ端子）と、第２の発振器又は所定の電位（例えば接地電位）に接続される第２端子（ＸＯ端子）とを備え、第１の発振器又は第２の発振器からの発振信号の供給に基づいてクロック信号を出力する。第１端子と出力端子との間には、第１信号経路及び第２信号経路が形成されており、第１の信号経路を遮断する第１遮断部（第１カウンタ及び第１ＡＮＤゲート）と、第２の信号経路を遮断する第２遮断部（第２カウンタ及び第２ＡＮＤゲート）と、第１の信号経路又は第２の信号経路のうちいずれをクロック信号の経路とするかを判定する判定部（ＦＦ）とを備える。判定部は、第２端子が所定の電位又は第２の発振器のいずれに接続されているかに応じてクロック信号の経路の判定を行い、第１遮断部を制御して第１の信号経路を遮断又は導通させる。第２遮断部は、第２端子が所定の電位又は第２の発振器のいずれに接続されているかに応じて、第２の信号経路を遮断又は導通させる。

この構成によれば、端子数に起因する装置規模の増大を抑えつつ、複数の発振器を選択的に切替えて接続してクロック信号の生成を行うことが可能となる。

なお、上記実施例では、第１の発振器としてＴＣＸＯを用いる例について説明した。しかし、これに限られず、例えばＳＰＸＯ（Single Package Crystal Oscillator）等の他の発振器を用いてもよい。また、第２の発振器として水晶発振器を用いる例について説明した。しかし、これに限られず、例えばセラミック発振器等の他の発振器を用いてもよい。

また、上記実施例では、第１の発振器（ＴＣＸＯ）を用いる場合に、第２端子（ＸＯ端子）を接地電位に接続する例について示した。しかし、これに限られず、所定の固定電位に接続されるものであればよい。

また、上記実施例では、カウンタ及びＡＮＤゲートからなる遮断部を用いてクロック信号の信号経路の制御を行った。しかし、これに限られず、例えば遮断信号に応じてバッファやインバータの電源をＯＦＦすることによって信号経路を制御する構成であってもよい。このような構成によれば、信号経路を制御するとともに消費電力の削減を行うことが可能となる。

１０クロック生成装置
１１ＸＩ／ＴＣＸＯ端子
１２ＸＯ端子
１３コンデンサ
１４インバータ
１５帰還抵抗
１６バッファ
１７インバータ
１８帰還抵抗
１９バッファ
２０ＦＦ
２１カウンタ
２２カウンタ
２３ＡＮＤゲート
２４ＡＮＤゲート
２５インバータ
２６ＯＲゲート
２７出力端子
３１第１端子
３２第２端子
３３判定部
３４第１遮断部
３５第２遮断部
３６出力端子

Claims

第１の発振器又は第２の発振器に接続され、接続された発振器からの発振信号に応じてクロック信号を生成して出力するクロック生成装置であって、
前記第１の発振器又は前記第２の発振器に接続され、発振信号の供給を受け付ける第１端子と、
前記第２の発振器又は所定の電位に接続される第２端子と、
第１の信号経路及び第２の信号経路を介して前記第１端子と接続され、クロック信号を出力する出力端子と、
前記第１端子及び前記第２端子との間に接続され、前記第２端子の接続先に基づいて前記クロック信号の経路の判定を行い、前記第２端子が前記第２の発振器に接続されている場合には前記第１の信号経路を遮断するための遮断信号を出力する判定部と、
前記第１の信号経路において前記第１端子と前記出力端子との間に接続され、前記判定部から出力された前記遮断信号に応じて、前記第１の信号経路を遮断する第１遮断部と、
前記第２の信号経路において前記第１端子と前記出力端子との間に接続され、前記第２端子が前記所定の電位に接続された場合に、前記第２の信号経路を遮断する第２遮断部と、
を備えることを特徴とするクロック生成装置。
前記第１の発振器からの発振信号に応じてクロック信号を生成する場合において、
前記第１端子は、前記第１の発振器に接続され、
前記第２端子は、前記所定の電位に接続されることを特徴とする請求項１に記載のクロック生成装置。
前記第２の発振器からの発振信号に応じてクロック信号を生成する場合において、
前記第１端子は、前記第２の発振器に接続され、
前記第２端子は、前記第２の発振器に接続されることを特徴とする請求項１に記載のクロック生成装置。
前記第１遮断部は、
前記第１端子に接続され、前記第１端子から供給された信号に応じてカウントを行い、カウント値に応じてイネーブル信号を出力する第１カウンタと、
前記第１端子及び前記第１カウンタに接続され、前記第１カウンタからの前記イネーブル信号の供給に応じて、前記第１端子から供給された信号を出力する第１スイッチと、
を含み、
前記第２遮断部は、
前記第１端子及び前記第２端子に接続され、前記第１端子又は前記第２端子から供給された信号に応じてカウントを行い、カウント値に応じてイネーブル信号を出力する第２カウンタと、
前記第１端子及び前記第２カウンタに接続され、前記第２カウンタからの前記イネーブル信号の供給に応じて、前記第１端子から供給された信号を出力する第２スイッチと、
を含むことを特徴とする請求項１乃至３のいずれか１に記載のクロック生成装置。
前記第２端子が前記所定の電位に接続された場合、
前記第２カウンタは、前記第２スイッチへの前記イネーブル信号の供給を停止し、
前記第２遮断部は、前記第２の信号経路を遮断することを特徴とする請求項４に記載のクロック生成装置。
前記第２端子が前記所定の電位に接続された場合、前記第１カウンタは、前記イネーブル信号を前記第１スイッチに供給し、
前記第１遮断部は、前記第１の信号経路を導通させることを特徴とする請求項４又は５に記載のクロック生成装置。
前記第１端子が前記第２の発振器に接続され、前記第２端子が前記第２の発振器に接続された場合、
前記判定部は、前記第１端子から供給された信号に応じて前記第１カウンタにリセット信号を供給し、
前記第１カウンタは、前記リセット信号の供給に応じて、前記第１スイッチへの前記イネーブル信号の供給を停止し、
前記第１遮断部は、前記第１の信号経路を遮断することを特徴とする請求項４乃至６のいずれか１に記載のクロック生成装置。
前記第１の信号経路における前記第１端子と前記第１スイッチとの間に、前記第１端子から供給された信号を２値化して前記第１カウンタと前記第１スイッチとに供給する第１バッファを含み、
前記第２の信号経路における前記第１端子と前記第２スイッチとの間に、前記第１端子から供給された信号を２値化して前記第２スイッチに供給する第２バッファを含むことを特徴とする請求項４乃至７のいずれか１に記載のクロック生成装置。
前記第１の信号経路の前記第１端子と前記第１バッファとの間に、
信号の直流成分をカットする直流成分カット部と、
信号の振幅を増加させる第１振幅増加部と、
を含むことを特徴とする請求項８に記載のクロック生成装置。
第１端子と第２端子と出力端子とを備えるクロック生成装置において、第１の発振器又は第２の発振器からの発振信号の供給に応じてクロック信号を生成するクロック生成方法であって、
前記第１端子を前記第１の発振器又は前記第２の発振器に接続するステップと、
前記第２端子を前記第２の発振器又は所定の電位に接続するステップと、
前記第２端子の接続先に基づいて前記クロック信号の経路の判定を行い、前記第２端子が前記第２の発振器に接続されている場合には、前記第１端子と前記出力端子とを接続する第１の信号経路及び第２の信号経路のうち、前記第１の信号経路を遮断するための遮断信号を生成するステップと、
前記第２端子が前記第２の発振器に接続されている場合に、前記遮断信号に応じて前記第１の信号経路を遮断するステップと、
前記第２端子が前記所定の電位に接続されている場合に、前記第２の信号経路を遮断するステップと、
を有することを特徴とするクロック生成方法。